KR940002775Y1 - 반도체 장치용 리드 프레임 - Google Patents

반도체 장치용 리드 프레임 Download PDF

Info

Publication number
KR940002775Y1
KR940002775Y1 KR2019900019666U KR900019666U KR940002775Y1 KR 940002775 Y1 KR940002775 Y1 KR 940002775Y1 KR 2019900019666 U KR2019900019666 U KR 2019900019666U KR 900019666 U KR900019666 U KR 900019666U KR 940002775 Y1 KR940002775 Y1 KR 940002775Y1
Authority
KR
South Korea
Prior art keywords
semiconductor device
die pad
lead frame
package
lead
Prior art date
Application number
KR2019900019666U
Other languages
English (en)
Other versions
KR920013760U (ko
Inventor
이상혁
김경섭
권영도
문성천
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR2019900019666U priority Critical patent/KR940002775Y1/ko
Publication of KR920013760U publication Critical patent/KR920013760U/ko
Application granted granted Critical
Publication of KR940002775Y1 publication Critical patent/KR940002775Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치용 리드 프레임
제 1a 도는 종래의 표면 실장형 반도체 장치의 단면도, (b)도는 종래의 삽입 실장형 반도체 장치의 단면도.
제 2 도는 종래 기술에 따른 반도체 장치용 리드 프레임의 평면도.
제 3 도는 종래 기술에 따른 반도체 장치용 리드 프레임을 적용한 크랙이 발생된 반도체 장치의 단면도.
제 4 도는 이 고안에 따른 반도체 장치용 리드 프레임의 단면도.
제 5a 도는 이 고안에 따른 반도체 장치용 리드 프레임의 인너리드를 저면에서 바라본 일부 사시도, (b)도는 이 고안에 따른 반도체 장치용 리드 프레임의 다이패드를 저면에 바라본 사시도.
제 6 도는 이 고안에 다른 반도체 장치용 리드 프레임을 적용한 반도체 장치의 단면도이다.
이 고안은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 장치를 기판상에 실장하는 과정에서 발생하는 고열에 의하여 반도체 장치 내의 다이패드 저면에서 수증기압이 발생하여 상기 다이패드와 접촉되는 부위의 패키지에 크랙을 유발시키는 것을 방지하기 위하여 다이패드의 에지부와 이 에지부의 일변에 둘러쌓여있는 내부 래드의 저면에 각각 요홈들을 형성한 반도체 장치용 리드 프레임에 관한 것이다.
일반적으로 반도체 장치는 최근에 이르러 전기, 전자 분야등을 포함한 거의 모든 분야에서 광범위하게 사용되고 있고, 그 종류 또한 다양하게 제작되어지고 있다.
이와같은 반도체 장치중에, 예를들어 제 1 도의 (a) 및 (b)에서와 같이 기판(1) 표면에서 패키지(2)의 리드(3)를 직접 솔더링하는 표면 실장형 반도체 장치(4)와 기판(1)에 구멍을 천공하여 패키지(2)의 리드(3)를 삽입한 후에 기판(1)의 저면에서 솔더링하는 삽입 실장형 반도체 장치(14)의 경우는, 제 2 도에서와 같이 중앙에 칩(5)을 안착시킬 수 있는 다이패드(6)를 형성하고, 이 다이패드(6)의 양측으로 소정간격 떨어져 다수개의 리드(3)가 배열된 상태로 하여 반복적으로 형성한 리드 프레임(7)을 제작하여, 상기 리드 프레임(7)의 다이패드(6)에 칩(5)을 부착시키고, 상기 칩(5)과 각각의 리드(3)를 금속(8)으로 본딩한 다음 제 2 도에 도시된 점선부위까지 콤파운드로 몰딩하여 패키지(2)를 형성하고, 리드(3)의 절단 및 절곡 과정을 거쳐 제 1 도의 (a) 및 (b)와 같은 반도체 장치를 제작하게 된다.
상기와 같은 반도체 장치를 기판(1)상에 실장함에 있어 기판(1)에 구멍을 천공하고 리이드(3)를 끼워 기판(1) 저면에서 솔더링하는 삽입 실장형 반도체 장치(14)는 솔더링시 발생하는 열이 기판(1)에 의해 패키지(2)로 미치는 영향이 작아 별 문제가 발생하지 않으나, 제도의 (a)와 같은 표면 실장형 반도체 장치(4)는 기판(1) 표면상에서 솔더링 작업이 이루어짐으로써 이때 발생하는 고온의 열이 직접 패키지(2)로 전달되게 된다.
이때 발생되는 열은 보통 200∼240℃의 열로서, 성형할 때 패키지(2) 내부로 흡수되었던 습기가, 칩(5)이 부착되는 다이패드(6)의 저면에 응집되어 있다가 상기 고열에 의해 수증기압으로 변하게 됨에 따라 제 3 도에서와 같이 패키지(2)와 디이패드(6)사이에 틈이 생기게 되는 등의 크랙이 발생하게 되는 단점이 있었다.
이 고안은 상기의 문제점을 감안하여 안출한 것으로서, 이 고안의 목적은 반도체 장치의 패키지를 성형할 때 다이패드와 인너 리드의 저면 테두리부에 요홈을 형성하여 실장시 발생되는 패키지 내의 수증기압 보다 더욱 크게하여 결합력을 향상시킴으로써 다이패드와 패키지 사이에서 발생하는 크랙을 방지할 수 있는 반도체 장치용 리드 프레임을 제공하는데 있다.
상기의 목적을 달성하기 위한 이 고안의 특징은, 리드 프레임의 중앙에 칩을 부착시킬 수 있는 다이패드가 형성되고, 이 다이패드의 양측으로 다수개의 리드가 배열형성된 반도체 장치용 리드 프레임에 있어서, 상기 리드프레임의 다이패드와 인너 리드의 저면 테두리부에 요홈들을 형성하여 몰드시 결합력을 향상시킨 반도체 장치용 리드 프레임에 있다.
이하, 이 고안에 따른 반도체 장치용 리드 프레임의 하나의 실시예를 첨부도면에 의하여 상세하게 설명한다.
제 4 도 내지 제 6 도는 본 고안에 따른 반도체 장치의 리이드 프레임을 나타낸 것으로, 먼저 제 4 도를 참조하면, 중앙에 칩(21)을 부착시킬 수 있는 다이패드(22)가 형성되어 있고, 상기 다이패드(22)의 양측으로 다수개의 리드(23)가 배열되어 리드 프레임(24)을 형성하고 있다.
이때, 제 5 도의 (a) 및 (b)는 다이패드(22) 및 리드(23)의 저면 사시도로써 상기 다이패드(22) 및 리드(23)의 인너리드(23a)(예를들면, 패키지(27)성형시 패키지(27) 내에 몰딩되는 리드(23)의 선단부)의 저면 테두리부에 요홈(25a), (25b)들이 형성되어 있다.
따라서, 상기와 같은 리드 프레임(24)의 다이패드(22)에 칩(21)을 부착하고, 각 리드(23)와 칩(21)을 금선(26)로 본딩하며, 제 4 도의 점선 부위까지 콤파운드로 몰딩하여 패키지(27)를 형성한 다음 리드(23)의 절단 및 절곡과정을 거침으로써 제 6 도와 같은 반도체 장치(28)가 제작된다.
상기한 이 고안은 제 5 도의 (a) 및 (b)와 같이 리드 프레임(24)을 제작할 때 다이패드(22)와 인너리드(23a)의 저면 테두리부에 요홈(25a) 및 (25b)들이 형성됨으로써 패키지(27)의 성형시 다이패드(22) 및 인너리드(23a)와의 결합력이 증대되기 때문에 제작 완료된 반도체 장치(28)를 기판상에 솔더링 할 때 발생하는 고열에 의해 패키지(27) 내부에 존재하고 있던 습기가 수증기압으로 변하여 다이패드(22) 및 인너리드(23a) 에 압력을 가해도 다이패드(22) 및 인너리드(23a)와 패키지(27)가 요홈(25a), (25b)들에 의해 더욱 더 결합력이 커지게 되므로 틈이 생기거나 다이패드(22) 접촉부위의 패키지(27)에 크랙이 발생되지 않는다.
이상에서와 같이, 이 고안에 따른 반도체 장치용 리드 프레임에 의하면, 리드 프레임의 제작시 인너리드 및 다이패드의 저면 테두리부에 요홈들을 형성하여 패키지와의 결합력을 증대시킬 수 있게 함으로써 반도체 장치의 실장시 발생할 수 있는 패키지의 크랙을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 리드 프레임의 중앙에 칩을 부착시킬 수 있는 다이패드가 형성되고, 이 다이패드의 양측으로 다수개의 리드가 배열 형성된 반도체 장치용 리드 프레임에 있어서, 상기 리드 프레임의 다이패드와 인너리드의 저면 테두리부에 요홈들을 형성하여 몰드시 결합력을 향상시킴을 특징으로 하는 반도체 장치용 리드 프레임.
KR2019900019666U 1990-12-13 1990-12-13 반도체 장치용 리드 프레임 KR940002775Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900019666U KR940002775Y1 (ko) 1990-12-13 1990-12-13 반도체 장치용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900019666U KR940002775Y1 (ko) 1990-12-13 1990-12-13 반도체 장치용 리드 프레임

Publications (2)

Publication Number Publication Date
KR920013760U KR920013760U (ko) 1992-07-27
KR940002775Y1 true KR940002775Y1 (ko) 1994-04-23

Family

ID=19306890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900019666U KR940002775Y1 (ko) 1990-12-13 1990-12-13 반도체 장치용 리드 프레임

Country Status (1)

Country Link
KR (1) KR940002775Y1 (ko)

Also Published As

Publication number Publication date
KR920013760U (ko) 1992-07-27

Similar Documents

Publication Publication Date Title
US5172214A (en) Leadless semiconductor device and method for making the same
JP4860939B2 (ja) 半導体装置
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
US5952717A (en) Semiconductor device and method for producing the same
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
US7638860B2 (en) Semiconductor device and lead frame
JPH01220463A (ja) 半導体装置
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JP6909630B2 (ja) 半導体装置
US4963975A (en) Semiconductor device
KR100381934B1 (ko) 집적반도체회로
JP2533012B2 (ja) 表面実装型半導体装置
JPH07312474A (ja) 電子部品の搭載構造
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
KR100291511B1 (ko) 멀티 칩 패키지
KR100296845B1 (ko) 반도체패키지및그제조방법
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP6909629B2 (ja) 半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR200159861Y1 (ko) 반도체 패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR100567045B1 (ko) 반도체 패키지
KR100525091B1 (ko) 반도체 패키지
KR940002443B1 (ko) 반도체 패키지
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010308

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee