JPH07312474A - 電子部品の搭載構造 - Google Patents
電子部品の搭載構造Info
- Publication number
- JPH07312474A JPH07312474A JP10417794A JP10417794A JPH07312474A JP H07312474 A JPH07312474 A JP H07312474A JP 10417794 A JP10417794 A JP 10417794A JP 10417794 A JP10417794 A JP 10417794A JP H07312474 A JPH07312474 A JP H07312474A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- silicon chip
- mounting structure
- stress
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 電子部品の剥離や断線を回避し、もって信頼
性の向上を図ることができる電子部品の搭載構造を提供
すること。 【構成】 基材である銅板１と電子部品であるシリコン
チップ２とを接合材である共晶はんだ３を介して接合し
てなる搭載構造において、シリコンチップ２の接合面Ｓ
2 を部分的に切り欠き、外周部全域にわたって切り欠き
部４を形成する。この切り欠き部４によって応力が分散
・緩和され、剥離等につながるクラックＣ同士のつなが
りが防止される。
性の向上を図ることができる電子部品の搭載構造を提供
すること。 【構成】 基材である銅板１と電子部品であるシリコン
チップ２とを接合材である共晶はんだ３を介して接合し
てなる搭載構造において、シリコンチップ２の接合面Ｓ
2 を部分的に切り欠き、外周部全域にわたって切り欠き
部４を形成する。この切り欠き部４によって応力が分散
・緩和され、剥離等につながるクラックＣ同士のつなが
りが防止される。
Description
【０００１】
【産業上の利用分野】本発明は、線膨張係数の異なる基
材と電子部品とを接合材を介して接合してなる電子部品
の搭載構造に関するものである。
材と電子部品とを接合材を介して接合してなる電子部品
の搭載構造に関するものである。
【０００２】
【従来の技術】樹脂やセラミックス等からなる配線基
板、金属製の放熱板等のような基材の上に、シリコンチ
ップやチップ部品等といった電子部品を搭載する技術が
従来よりいくつか知られている。
板、金属製の放熱板等のような基材の上に、シリコンチ
ップやチップ部品等といった電子部品を搭載する技術が
従来よりいくつか知られている。
【０００３】図１０には、従来における電子部品の搭載
構造の一例が示されている。例えば銅板３２を基材とし
た場合、通常、シリコンチップ３０ははんだ合金３１等
の接合材を介して銅板３２上にはんだ付けされる。
構造の一例が示されている。例えば銅板３２を基材とし
た場合、通常、シリコンチップ３０ははんだ合金３１等
の接合材を介して銅板３２上にはんだ付けされる。
【０００４】
【発明が解決しようとする課題】ところが、シリコンチ
ップ３０及び銅板３２のように線膨張係数が異なるもの
同士をはんだ付けしたときには、以下のような不具合が
生じる。
ップ３０及び銅板３２のように線膨張係数が異なるもの
同士をはんだ付けしたときには、以下のような不具合が
生じる。
【０００５】即ち、はんだ合金３１による接合を行った
場合、はんだ合金３１の融点の温度（例えば共晶はんだ
では１８３℃）と室温との差、シリコンチップ３０及び
銅板３２の線膨張係数差に相当する残留応力が発生す
る。そして、このとき発生した応力は、特にシリコンチ
ップ３０の接合面３３側のエッジ部３４に集中すること
になる。
場合、はんだ合金３１の融点の温度（例えば共晶はんだ
では１８３℃）と室温との差、シリコンチップ３０及び
銅板３２の線膨張係数差に相当する残留応力が発生す
る。そして、このとき発生した応力は、特にシリコンチ
ップ３０の接合面３３側のエッジ部３４に集中すること
になる。
【０００６】例えば、上記のモジュールを組み込んだ電
子機器が温度変化の激しい環境で使用されると、図１０
に示されるように、前記エッジ部３４を起点としてほぼ
水平方向にクラック３５が生じてしまう。そして、電子
機器が温度変化に遭遇する回数が増すにつれてはんだ合
金３１中をクラック３５が進展伝搬し、クラック３５が
水平方向に沿って次第に大きくなる。すると、大きくな
ったクラック３５同士がつながること等によって、シリ
コンチップ３０が剥離したり断線したりする結果とな
る。従って、電子機器の信頼性が著しく低下してしま
う。
子機器が温度変化の激しい環境で使用されると、図１０
に示されるように、前記エッジ部３４を起点としてほぼ
水平方向にクラック３５が生じてしまう。そして、電子
機器が温度変化に遭遇する回数が増すにつれてはんだ合
金３１中をクラック３５が進展伝搬し、クラック３５が
水平方向に沿って次第に大きくなる。すると、大きくな
ったクラック３５同士がつながること等によって、シリ
コンチップ３０が剥離したり断線したりする結果とな
る。従って、電子機器の信頼性が著しく低下してしま
う。
【０００７】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、電子部品の剥離や断線を回避し、
もって信頼性の向上を図ることができる電子部品の搭載
構造を提供することにある。
であり、その目的は、電子部品の剥離や断線を回避し、
もって信頼性の向上を図ることができる電子部品の搭載
構造を提供することにある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、線膨張係数の異なる
基材と電子部品とを接合材を介して接合してなる電子部
品の搭載構造において、前記電子部品の接合面を部分的
に切り欠いた電子部品の搭載構造をその要旨としてい
る。
めに、請求項１に記載の発明では、線膨張係数の異なる
基材と電子部品とを接合材を介して接合してなる電子部
品の搭載構造において、前記電子部品の接合面を部分的
に切り欠いた電子部品の搭載構造をその要旨としてい
る。
【０００９】請求項２に記載の発明では、請求項１にお
いて、前記切り欠きは、前記電子部品の接合面の窪み加
工部であることをその要旨としている。また、請求項３
に記載の発明では、請求項１において、前記切り欠き
は、前記電子部品の接合面の外周部の切り欠き部である
ことをその要旨としている。
いて、前記切り欠きは、前記電子部品の接合面の窪み加
工部であることをその要旨としている。また、請求項３
に記載の発明では、請求項１において、前記切り欠き
は、前記電子部品の接合面の外周部の切り欠き部である
ことをその要旨としている。
【００１０】
【作用】請求項１〜３に記載の発明の構成によると、電
子部品の接合面を部分的に切り欠いたことによって、エ
ッジ部に特に集中していた応力が接合面の主に切り欠か
れた部分の範囲内で分散され、結果として局所的な応力
の緩和が図られる。従って、接合面における複数の箇所
を起点とする微小なクラックが発生したとしても、エッ
ジ部を起点とする大きなクラックが発生するということ
はない。
子部品の接合面を部分的に切り欠いたことによって、エ
ッジ部に特に集中していた応力が接合面の主に切り欠か
れた部分の範囲内で分散され、結果として局所的な応力
の緩和が図られる。従って、接合面における複数の箇所
を起点とする微小なクラックが発生したとしても、エッ
ジ部を起点とする大きなクラックが発生するということ
はない。
【００１１】特に請求項２に記載の発明の構成による
と、窪み加工部に分散される応力によって同部分を起点
とする微小なクラックが発生するため、エッジ部を起点
としかつ水平方向に延びるクラックが相対的に小さく少
なくなる。従って、同クラックの進展伝搬度合いも小さ
くなり、クラック同士のつながりが起こりにくくなる。
と、窪み加工部に分散される応力によって同部分を起点
とする微小なクラックが発生するため、エッジ部を起点
としかつ水平方向に延びるクラックが相対的に小さく少
なくなる。従って、同クラックの進展伝搬度合いも小さ
くなり、クラック同士のつながりが起こりにくくなる。
【００１２】請求項３に記載の発明の構成によると、切
り欠き部を設けたことによって、エッジを起点とするク
ラックの進展伝搬の方向がいくぶん下向きに変わり、か
つその経路も比較的長くなる。このため、クラックが進
展伝搬したとしても、クラック同士のつながりが起こり
にくくなる。
り欠き部を設けたことによって、エッジを起点とするク
ラックの進展伝搬の方向がいくぶん下向きに変わり、か
つその経路も比較的長くなる。このため、クラックが進
展伝搬したとしても、クラック同士のつながりが起こり
にくくなる。
【００１３】
〔実施例１〕以下、本発明を具体化した一実施例におけ
るシリコンチップの搭載構造を図１〜図３に基づき詳細
に説明する。
るシリコンチップの搭載構造を図１〜図３に基づき詳細
に説明する。
【００１４】本実施例では、基材として銅板１が選択さ
れ、電子部品としてシリコンチップ（９mm角，０．５mm
厚）２が選択されている。また、両者を接合するための
接合材として、Ｐｂ：Ｓｎ＝３７：６３という合金組成
を有する共晶はんだ３が選択されている。なお、銅の線
膨張係数は約１７×１０-6／℃、シリコンの線膨張係数
は約３×１０-6／℃、共晶はんだの線膨張係数は約２５
×１０-6／℃である。従って、搭載物であるシリコンチ
ップ２と、被搭載物である銅板１との線膨張係数の差
は、およそ１４×１０-6／℃となっている。
れ、電子部品としてシリコンチップ（９mm角，０．５mm
厚）２が選択されている。また、両者を接合するための
接合材として、Ｐｂ：Ｓｎ＝３７：６３という合金組成
を有する共晶はんだ３が選択されている。なお、銅の線
膨張係数は約１７×１０-6／℃、シリコンの線膨張係数
は約３×１０-6／℃、共晶はんだの線膨張係数は約２５
×１０-6／℃である。従って、搭載物であるシリコンチ
ップ２と、被搭載物である銅板１との線膨張係数の差
は、およそ１４×１０-6／℃となっている。
【００１５】シリコンチップ２の内部及び上面側（即ち
非接合面Ｓ1 側）には、従来公知の半導体製造プロセス
によって、あらかじめ所定の回路パターン（図示略）が
形成されている。一方、シリコンチップ２の裏面側（即
ち接合面Ｓ2 ）は、その外周部全域にわたって直線的に
切り欠かれている。その結果、接合面Ｓ2 にあった直角
のエッジ部の代わりに、図２に示されるような切り欠き
部４が形成されている。同図において、Ｐ1 はあらたに
形成されたエッジ部Ｐ1 を示し、Ｐ2 は切り欠き部４と
底面との中間にあたる屈曲部Ｐ2 を示している。
非接合面Ｓ1 側）には、従来公知の半導体製造プロセス
によって、あらかじめ所定の回路パターン（図示略）が
形成されている。一方、シリコンチップ２の裏面側（即
ち接合面Ｓ2 ）は、その外周部全域にわたって直線的に
切り欠かれている。その結果、接合面Ｓ2 にあった直角
のエッジ部の代わりに、図２に示されるような切り欠き
部４が形成されている。同図において、Ｐ1 はあらたに
形成されたエッジ部Ｐ1 を示し、Ｐ2 は切り欠き部４と
底面との中間にあたる屈曲部Ｐ2 を示している。
【００１６】切り欠き部４の大きさ（ここでは図１に示
すＬの長さ）は大きいほどよく、エッジ部Ｐ1 及び屈曲
部Ｐ2 のそれぞれの角度θ1 ，θ2 は１８０°に近いほ
どよい。その理由は、以下に示す通りである。切り欠き
部４の大きさＬについては、屈曲部Ｐ2 がチップ中心部
に近いほど屈曲部Ｐ2 にかる応力集中が緩和され、切り
欠いていない接合面Ｓ2 の膨張等による変化量が少なく
なるためである。また、エッジ部Ｐ1 及び屈曲部Ｐ2 の
角度θ1 ，θ2 については、大きいほど当該部分への応
力集中が緩和されるためである。従って、互いの条件の
兼ね合いで最適値が決定されることになる。例えばエッ
ジ部Ｐ1 の角度θ1 と屈曲部Ｐ2 の角度θ2 とをほぼ等
しくすると、両部分における応力が適切に分散されるこ
とになる。
すＬの長さ）は大きいほどよく、エッジ部Ｐ1 及び屈曲
部Ｐ2 のそれぞれの角度θ1 ，θ2 は１８０°に近いほ
どよい。その理由は、以下に示す通りである。切り欠き
部４の大きさＬについては、屈曲部Ｐ2 がチップ中心部
に近いほど屈曲部Ｐ2 にかる応力集中が緩和され、切り
欠いていない接合面Ｓ2 の膨張等による変化量が少なく
なるためである。また、エッジ部Ｐ1 及び屈曲部Ｐ2 の
角度θ1 ，θ2 については、大きいほど当該部分への応
力集中が緩和されるためである。従って、互いの条件の
兼ね合いで最適値が決定されることになる。例えばエッ
ジ部Ｐ1 の角度θ1 と屈曲部Ｐ2 の角度θ2 とをほぼ等
しくすると、両部分における応力が適切に分散されるこ
とになる。
【００１７】ここで、シリコンチップ２を搭載するとき
の手順について簡単に説明する。まず、図２に示される
ように、銅板１上の所定部分に所定の大きさのペレット
はんだ５を搭載する。次いで、あらかじめ切り欠き部４
が形成されたシリコンチップ２を塗布部分に搭載する。
次に、シリコンチップ２が搭載された銅板１をリフロー
炉に移し、銅板１を共晶はんだ３の接合に適する温度
（１８３＋α℃）に加熱する。その後、銅板１の温度を
室温まで冷却し、リフローソルダリングが完了する。す
ると、ペレットはんだ５が図１に示されるようなフィレ
ット状になり、銅板１とシリコンチップ２とが接合され
た状態となる。
の手順について簡単に説明する。まず、図２に示される
ように、銅板１上の所定部分に所定の大きさのペレット
はんだ５を搭載する。次いで、あらかじめ切り欠き部４
が形成されたシリコンチップ２を塗布部分に搭載する。
次に、シリコンチップ２が搭載された銅板１をリフロー
炉に移し、銅板１を共晶はんだ３の接合に適する温度
（１８３＋α℃）に加熱する。その後、銅板１の温度を
室温まで冷却し、リフローソルダリングが完了する。す
ると、ペレットはんだ５が図１に示されるようなフィレ
ット状になり、銅板１とシリコンチップ２とが接合され
た状態となる。
【００１８】次に、本実施例のシリコンチップ２の搭載
構造の作用効果について説明する。この実施例による
と、シリコンチップ２の接合面Ｓ2 を部分的に切り欠く
ことにより、外周部の全域にわたって切り欠き部４が設
けられている。即ち、接合面Ｓ2 に屈曲部Ｐ2 が存在し
ているため、シリコンと銅との線膨張係数差に起因する
応力が屈曲部Ｐ2 にも分散される。その結果として、確
実に応力の緩和が図られる。従って、屈曲部Ｐ2 及びあ
らたに形成されたエッジ部Ｐ1 を起点として微小なクラ
ックＣが発生することがあっても、前記エッジ部Ｐ1 の
みを起点として大きなクラックＣが発生することはな
い。よって、クラックＣのつながりを防止することでき
る。
構造の作用効果について説明する。この実施例による
と、シリコンチップ２の接合面Ｓ2 を部分的に切り欠く
ことにより、外周部の全域にわたって切り欠き部４が設
けられている。即ち、接合面Ｓ2 に屈曲部Ｐ2 が存在し
ているため、シリコンと銅との線膨張係数差に起因する
応力が屈曲部Ｐ2 にも分散される。その結果として、確
実に応力の緩和が図られる。従って、屈曲部Ｐ2 及びあ
らたに形成されたエッジ部Ｐ1 を起点として微小なクラ
ックＣが発生することがあっても、前記エッジ部Ｐ1 の
みを起点として大きなクラックＣが発生することはな
い。よって、クラックＣのつながりを防止することでき
る。
【００１９】また、この実施例によると、接合面Ｓ2 で
ある底面に対して切り欠き部４が傾斜しているため、前
記エッジ部Ｐ1 を起点とするクラックＣの進展伝搬の方
向がいくぶん下向きに変わる。しかも、その経路が切り
欠き部４を設けない構成に比べて長くなる。このため、
クラックＣが進展伝搬したとしても、クラックＣ同士の
つながりが起こりにくい。以上の結果、シリコンチップ
２の剥離や断線等といった不良が確実に減少する。そし
て、このような搭載構造を採用したモジュールを使用す
れば、電子機器の信頼性を向上させかつ製品寿命を延ば
すことなどが可能となる。
ある底面に対して切り欠き部４が傾斜しているため、前
記エッジ部Ｐ1 を起点とするクラックＣの進展伝搬の方
向がいくぶん下向きに変わる。しかも、その経路が切り
欠き部４を設けない構成に比べて長くなる。このため、
クラックＣが進展伝搬したとしても、クラックＣ同士の
つながりが起こりにくい。以上の結果、シリコンチップ
２の剥離や断線等といった不良が確実に減少する。そし
て、このような搭載構造を採用したモジュールを使用す
れば、電子機器の信頼性を向上させかつ製品寿命を延ば
すことなどが可能となる。
【００２０】さらに、この実施例によるとシリコンチッ
プ２に切り欠き部４を形成するときでも、特殊な手段や
装置等が必要となるわけではない。このため、実施が容
易でありかつコスト性にも優れるというメリットがあ
る。
プ２に切り欠き部４を形成するときでも、特殊な手段や
装置等が必要となるわけではない。このため、実施が容
易でありかつコスト性にも優れるというメリットがあ
る。
【００２１】図３（ａ）〜図３（ｈ）には、切り欠き部
４の変形例がいくつか示されている。例えば、直線的に
切り欠いた上記の切り欠き部４とは異なり、図３（ａ）
に示されるように、曲線的に切り欠くことによって全体
的に凹状のアールを有する切り欠き部６としてもよい。
また、図３（ｂ）に示されるように、曲線的に切り欠く
ことによって全体的に凸状のアールを有する切り欠き部
７としてもよい。
４の変形例がいくつか示されている。例えば、直線的に
切り欠いた上記の切り欠き部４とは異なり、図３（ａ）
に示されるように、曲線的に切り欠くことによって全体
的に凹状のアールを有する切り欠き部６としてもよい。
また、図３（ｂ）に示されるように、曲線的に切り欠く
ことによって全体的に凸状のアールを有する切り欠き部
７としてもよい。
【００２２】図３（ｃ）に示される切り欠き部８のよう
に、屈曲部Ｐ2 に部分的にアールを付けてもよい。勿
論、図３（ｄ）に示される切り欠き部９のように、屈曲
部Ｐ2及びあらたに形成されるエッジ部Ｐ1 の両方に部
分的にアールを付けてもよい。以上のように各切り欠き
部６〜９にアールを付けた構成であると、アール領域全
体に応力が分散されることとなる。従って、アールを付
けない構成のときに比して、より確実に応力の緩和が図
られ、クラックＣの進展伝搬度合いも小さくなる。
に、屈曲部Ｐ2 に部分的にアールを付けてもよい。勿
論、図３（ｄ）に示される切り欠き部９のように、屈曲
部Ｐ2及びあらたに形成されるエッジ部Ｐ1 の両方に部
分的にアールを付けてもよい。以上のように各切り欠き
部６〜９にアールを付けた構成であると、アール領域全
体に応力が分散されることとなる。従って、アールを付
けない構成のときに比して、より確実に応力の緩和が図
られ、クラックＣの進展伝搬度合いも小さくなる。
【００２３】また、図３（ｅ）に示される切り欠き部１
０のように、エッジ部Ｐ1 の角度θ1 を大きくし、かつ
屈曲部Ｐ2 の角度θ2 を小さくしてもよい。逆に、図３
（ｆ）に示される切り欠き部１１のように、エッジ部Ｐ
1 の角度θ1 を小さくし、かつ屈曲部Ｐ2 の角度θ2 を
大きくしてもよい。仮に他のファクターを一定にした場
合、両角度θ1 ，θ2 が大きくかつ互いに等しくなるほ
ど、両部分において応力を分散・緩和する作用が大きく
なる。
０のように、エッジ部Ｐ1 の角度θ1 を大きくし、かつ
屈曲部Ｐ2 の角度θ2 を小さくしてもよい。逆に、図３
（ｆ）に示される切り欠き部１１のように、エッジ部Ｐ
1 の角度θ1 を小さくし、かつ屈曲部Ｐ2 の角度θ2 を
大きくしてもよい。仮に他のファクターを一定にした場
合、両角度θ1 ，θ2 が大きくかつ互いに等しくなるほ
ど、両部分において応力を分散・緩和する作用が大きく
なる。
【００２４】図３（ｇ）に示されるように切り欠き部１
２を小さくしたり、図３（ｈ）に示されるように切り欠
き部１３を大きくしてもよい。仮に他のファクターを一
定にした場合、切り欠き部の１２，１３が大きくなるほ
ど、応力を分散・緩和する作用が大きくなる。 〔実施例２〕次に、実施例２のシリコンチップ１５の搭
載構造を図４〜図６に基づいて説明する。
２を小さくしたり、図３（ｈ）に示されるように切り欠
き部１３を大きくしてもよい。仮に他のファクターを一
定にした場合、切り欠き部の１２，１３が大きくなるほ
ど、応力を分散・緩和する作用が大きくなる。 〔実施例２〕次に、実施例２のシリコンチップ１５の搭
載構造を図４〜図６に基づいて説明する。
【００２５】本実施例においても、基材、電子部品及び
接合材として、銅板１、シリコンチップ１５及び共晶は
んだ３がそれぞれ選択されている。シリコンチップ１５
の内部及び非接合面Ｓ1 側には、図示しない回路パター
ンがあらかじめ形成されている。シリコンチップ１５の
接合面Ｓ2 には、接合面Ｓ2 をほぼ３等分するように直
線的に窪み加工が施されている。その結果、図４に示さ
れるように、断面略半円形状をした窪み加工部１６が２
本平行に形成されている。同図において、Ｐ3はエッジ
部Ｐ3 を示し、Ｐ4 は窪み加工部１６の淵部Ｐ4 を示し
ている。
接合材として、銅板１、シリコンチップ１５及び共晶は
んだ３がそれぞれ選択されている。シリコンチップ１５
の内部及び非接合面Ｓ1 側には、図示しない回路パター
ンがあらかじめ形成されている。シリコンチップ１５の
接合面Ｓ2 には、接合面Ｓ2 をほぼ３等分するように直
線的に窪み加工が施されている。その結果、図４に示さ
れるように、断面略半円形状をした窪み加工部１６が２
本平行に形成されている。同図において、Ｐ3はエッジ
部Ｐ3 を示し、Ｐ4 は窪み加工部１６の淵部Ｐ4 を示し
ている。
【００２６】また、応力緩和能力に対しては、窪み加工
部１６における淵部Ｐ4 の角度θ4、及び各窪み加工部
１６の間隔Ｌ1 ，Ｌ2 ，Ｌ3 が作用する。つまり、窪み
加工部１６における淵部Ｐ4 の角度θ4 は大きいほどよ
い。また、前記間隔Ｌ1 〜Ｌ3 のうち間隔Ｌ2 が短くそ
れぞれの窪み加工部１６がチップ中心部に近いほどよ
い。この場合、各窪み加工部１６に加わる応力が小さく
なる。しかし、これによって逆にエッジ部Ｐ3 に加わる
応力は増加する（Ｌ1 ，Ｌ3 の距離が長くなり膨張によ
る変位量が増加する）ため、相互の兼ね合いが問題にな
る。この実施例では、Ｌ1 ＝Ｌ2 ＝Ｌ3 とすることによ
り、それぞれの区間での膨張変位量を均等にし、応力の
適切な分散を図っている。なお、本実施例では、窪み加
工部１６の深さＤは０．２mmであり、幅Ｗは０．３mmで
ある。シリコンチップ１５を搭載するときの手順につい
ては、前記実施例１と基本的に同じであるので、その説
明を省略する。
部１６における淵部Ｐ4 の角度θ4、及び各窪み加工部
１６の間隔Ｌ1 ，Ｌ2 ，Ｌ3 が作用する。つまり、窪み
加工部１６における淵部Ｐ4 の角度θ4 は大きいほどよ
い。また、前記間隔Ｌ1 〜Ｌ3 のうち間隔Ｌ2 が短くそ
れぞれの窪み加工部１６がチップ中心部に近いほどよ
い。この場合、各窪み加工部１６に加わる応力が小さく
なる。しかし、これによって逆にエッジ部Ｐ3 に加わる
応力は増加する（Ｌ1 ，Ｌ3 の距離が長くなり膨張によ
る変位量が増加する）ため、相互の兼ね合いが問題にな
る。この実施例では、Ｌ1 ＝Ｌ2 ＝Ｌ3 とすることによ
り、それぞれの区間での膨張変位量を均等にし、応力の
適切な分散を図っている。なお、本実施例では、窪み加
工部１６の深さＤは０．２mmであり、幅Ｗは０．３mmで
ある。シリコンチップ１５を搭載するときの手順につい
ては、前記実施例１と基本的に同じであるので、その説
明を省略する。
【００２７】さて、この実施例では、シリコンチップ１
５の接合面Ｓ2 の２箇所に窪み加工部１６が設けられて
いる。即ち、接合面Ｓ2 に非平面的な部分が存在するこ
とから、エッジ部Ｐ3 ばかりでなく窪み加工部１６（特
に淵部Ｐ4 ）にも応力が分散される。その結果、淵部Ｐ
4 を起点とする微小なクラックＣが発生し、エッジ部Ｐ
3 を起点とするクラックＣが相対的に小さくなる。つま
り、淵部Ｐ4 及びエッジ部Ｐ3 を起点とする微小なクラ
ックＣが発生することがあっても、エッジ部Ｐ1 のみを
起点とする大きなクラックＣが発生することはない。よ
って、クラックＣの進展伝搬度合いが小さくなり、クラ
ックＣ同士のつながりが起こりにくくなる。また、各窪
み加工部１６の内部方向にはクラックＣが発生しにく
い。以上の結果、シリコンチップ１５の剥離や断線等と
いった不良が確実に減少する。そして、このような搭載
構造を採用したモジュールを使用すれば、電子機器の信
頼性を向上させかつ製品寿命を延ばすことなどが可能と
なる。
５の接合面Ｓ2 の２箇所に窪み加工部１６が設けられて
いる。即ち、接合面Ｓ2 に非平面的な部分が存在するこ
とから、エッジ部Ｐ3 ばかりでなく窪み加工部１６（特
に淵部Ｐ4 ）にも応力が分散される。その結果、淵部Ｐ
4 を起点とする微小なクラックＣが発生し、エッジ部Ｐ
3 を起点とするクラックＣが相対的に小さくなる。つま
り、淵部Ｐ4 及びエッジ部Ｐ3 を起点とする微小なクラ
ックＣが発生することがあっても、エッジ部Ｐ1 のみを
起点とする大きなクラックＣが発生することはない。よ
って、クラックＣの進展伝搬度合いが小さくなり、クラ
ックＣ同士のつながりが起こりにくくなる。また、各窪
み加工部１６の内部方向にはクラックＣが発生しにく
い。以上の結果、シリコンチップ１５の剥離や断線等と
いった不良が確実に減少する。そして、このような搭載
構造を採用したモジュールを使用すれば、電子機器の信
頼性を向上させかつ製品寿命を延ばすことなどが可能と
なる。
【００２８】勿論、シリコンチップ１５に対する窪み加
工には特殊な手段や装置等を要しないため、実施が容易
でありかつコスト性にも優れるというメリットがある。
図６（ａ）〜図６（ｆ）には、窪み加工部１６の変形例
がいくつか示されている。即ち、窪み加工部１６の断面
形状は略半円形状に限定されるわけではなく、例えば図
６（ａ）に示されるように、断面略四角形状の窪み加工
部１７としてもよい。また、図６（ｂ）に示されるよう
な断面略五角形状の窪み加工部１８としたり、図６
（ｃ）に示されるような断面略三角形状の窪み加工部１
９としてもよい。さらに、図６（ｄ）に示されるよう
に、淵部Ｐ4 にアールを付けた断面略四角形状の窪み加
工部２０でもよい。この構成であるとアール領域全体に
応力が分散されるため、アールを付けない窪み加工部１
７よりもさらに確実に応力の緩和が図られ、クラックＣ
の進展伝搬度合いもそれに応じて小さくなる。
工には特殊な手段や装置等を要しないため、実施が容易
でありかつコスト性にも優れるというメリットがある。
図６（ａ）〜図６（ｆ）には、窪み加工部１６の変形例
がいくつか示されている。即ち、窪み加工部１６の断面
形状は略半円形状に限定されるわけではなく、例えば図
６（ａ）に示されるように、断面略四角形状の窪み加工
部１７としてもよい。また、図６（ｂ）に示されるよう
な断面略五角形状の窪み加工部１８としたり、図６
（ｃ）に示されるような断面略三角形状の窪み加工部１
９としてもよい。さらに、図６（ｄ）に示されるよう
に、淵部Ｐ4 にアールを付けた断面略四角形状の窪み加
工部２０でもよい。この構成であるとアール領域全体に
応力が分散されるため、アールを付けない窪み加工部１
７よりもさらに確実に応力の緩和が図られ、クラックＣ
の進展伝搬度合いもそれに応じて小さくなる。
【００２９】また、窪み加工部１６を設ける位置や本数
を図６（ｅ），図６（ｆ）のように変更してもよい。図
６（ｅ）には、シリコンチップ１５の外形とほぼ等しい
正方形状かつ１本からなる窪み加工部２１が示されてい
る。図６（ｆ）には、２本ずつ直交して配置された合計
４本からなる窪み加工部２２が示されている。 〔実施例３〕次に、図７，図８に基づいて実施例３のシ
リコンチップ２５の搭載構造を説明する。この実施例に
おいても、基材、電子部品及び接合材として、銅板１、
シリコンチップ２５及び共晶はんだ３がそれぞれ選択さ
れている。シリコンチップ２５の内部及び非接合面Ｓ1
側には、図示しない回路パターンがあらかじめ形成され
ている。シリコンチップ２５の接合面Ｓ2 には、前記実
施例１，２において説明した切り欠き部４及び窪み加工
部１６の両方が設けられている。
を図６（ｅ），図６（ｆ）のように変更してもよい。図
６（ｅ）には、シリコンチップ１５の外形とほぼ等しい
正方形状かつ１本からなる窪み加工部２１が示されてい
る。図６（ｆ）には、２本ずつ直交して配置された合計
４本からなる窪み加工部２２が示されている。 〔実施例３〕次に、図７，図８に基づいて実施例３のシ
リコンチップ２５の搭載構造を説明する。この実施例に
おいても、基材、電子部品及び接合材として、銅板１、
シリコンチップ２５及び共晶はんだ３がそれぞれ選択さ
れている。シリコンチップ２５の内部及び非接合面Ｓ1
側には、図示しない回路パターンがあらかじめ形成され
ている。シリコンチップ２５の接合面Ｓ2 には、前記実
施例１，２において説明した切り欠き部４及び窪み加工
部１６の両方が設けられている。
【００３０】この構成であると、切り欠き部４にも窪み
加工部１６にも応力が分散されるため、前記実施例１，
２のときよりもさらに確実に応力の緩和が図られる。従
って、クラックＣの進展伝搬度合いも前記実施例１，２
に比較していっそう小さくなる。その結果、シリコンチ
ップ２の剥離や断線等といった不良が極めて少なくな
り、電子機器の信頼性向上や製品寿命の向上などが達成
される。
加工部１６にも応力が分散されるため、前記実施例１，
２のときよりもさらに確実に応力の緩和が図られる。従
って、クラックＣの進展伝搬度合いも前記実施例１，２
に比較していっそう小さくなる。その結果、シリコンチ
ップ２の剥離や断線等といった不良が極めて少なくな
り、電子機器の信頼性向上や製品寿命の向上などが達成
される。
【００３１】なお、本発明は上記実施例のみに限定され
ることはなく、例えば次のように変更することが可能で
ある。 （１） 実施例１〜３において示した切り欠き部４，６
…や窪み加工部１６，１７…に代えて、例えば接合面Ｓ
2 の一部のみを残して大部分を切り欠くことにより、凸
部を形成してもよい。ただし、切り欠き量が少なくて済
む実施例１〜３のほうが、凸部に比べて形成が容易かつ
コスト的にも有利である。また、電子部品の内部に配線
等があるときでも配線を損傷するおそれがない、という
点において有利である。
ることはなく、例えば次のように変更することが可能で
ある。 （１） 実施例１〜３において示した切り欠き部４，６
…や窪み加工部１６，１７…に代えて、例えば接合面Ｓ
2 の一部のみを残して大部分を切り欠くことにより、凸
部を形成してもよい。ただし、切り欠き量が少なくて済
む実施例１〜３のほうが、凸部に比べて形成が容易かつ
コスト的にも有利である。また、電子部品の内部に配線
等があるときでも配線を損傷するおそれがない、という
点において有利である。
【００３２】（２） 搭載される電子部品の種類はシリ
コンチップ２，１５，２５のみに限定されることはな
く、例えば各種材料からなるパッケージやチップ部品等
でもよい。なお、パッケージやチップ部品等の場合に
は、外部接続電極であるリード等の底面に切り欠き部
４，６…や、窪み加工部１６，１７等が形成される。
コンチップ２，１５，２５のみに限定されることはな
く、例えば各種材料からなるパッケージやチップ部品等
でもよい。なお、パッケージやチップ部品等の場合に
は、外部接続電極であるリード等の底面に切り欠き部
４，６…や、窪み加工部１６，１７等が形成される。
【００３３】（３） 接合材として使用した共晶はんだ
３の代わりに、例えば組成比の異なる他のＰｂ−Ｓｎ系
のはんだ合金を選択してもよい。勿論、Ｐｂ−Ｓｎ系に
限られず、例えばＡｕ系、Ｉｎ系、Ｂｉ系等のはんだ合
金を選択してもよい。また、金属合金からなる接合材の
みならず、例えばエポキシ系接着剤等の硬化後の性状が
比較的硬く、はんだ材料と同様にクラックＣが生ずるお
それのある材料等を使用してもよい。
３の代わりに、例えば組成比の異なる他のＰｂ−Ｓｎ系
のはんだ合金を選択してもよい。勿論、Ｐｂ−Ｓｎ系に
限られず、例えばＡｕ系、Ｉｎ系、Ｂｉ系等のはんだ合
金を選択してもよい。また、金属合金からなる接合材の
みならず、例えばエポキシ系接着剤等の硬化後の性状が
比較的硬く、はんだ材料と同様にクラックＣが生ずるお
それのある材料等を使用してもよい。
【００３４】（４） 基材として銅板１以外にも、例え
ば銅合金からなる板、鉄合金からなる板、鉄板、アルミ
ニウム板、アルマイト板等の金属板を使用してもよい。
また、表面に接続用パッド等が形成された、アルミナ、
窒化アルミニウム等のセラミックス基板や、ガラスエポ
キシ等の樹脂基板であっても勿論よい。
ば銅合金からなる板、鉄合金からなる板、鉄板、アルミ
ニウム板、アルマイト板等の金属板を使用してもよい。
また、表面に接続用パッド等が形成された、アルミナ、
窒化アルミニウム等のセラミックス基板や、ガラスエポ
キシ等の樹脂基板であっても勿論よい。
【００３５】（５） 窪み加工部１６，１７…の本数は
任意であり、例えば１本または３本以上にしてもよい。
この本数が増えると、応力を分散・緩和する作用がより
大きくなる。また、窪み加工部１６，１７…を複数本形
成するときでも、必ずしも実施例１のように等間隔に形
成なくてもよい。ただし、等間隔に形成するほうが接合
面Ｓ2 の全域にわたって均等に応力の分散・緩和が図ら
れるため好ましい。また、窪み加工部１６，１７…は、
等断面形状をした溝状に限定されることはない。例えば
半球状や角錐状等であってもよい。
任意であり、例えば１本または３本以上にしてもよい。
この本数が増えると、応力を分散・緩和する作用がより
大きくなる。また、窪み加工部１６，１７…を複数本形
成するときでも、必ずしも実施例１のように等間隔に形
成なくてもよい。ただし、等間隔に形成するほうが接合
面Ｓ2 の全域にわたって均等に応力の分散・緩和が図ら
れるため好ましい。また、窪み加工部１６，１７…は、
等断面形状をした溝状に限定されることはない。例えば
半球状や角錐状等であってもよい。
【００３６】（６） 接合面Ｓ2 を部分的に切り欠く手
法としては、例えば化学的または物理的な手法によるエ
ッチングや、研粒による研磨加工等も可能である。 （７） 図９に示される別例のシリコンチップ２６のよ
うに、窪み加工部２７の幅を広げてもよい。
法としては、例えば化学的または物理的な手法によるエ
ッチングや、研粒による研磨加工等も可能である。 （７） 図９に示される別例のシリコンチップ２６のよ
うに、窪み加工部２７の幅を広げてもよい。
【００３７】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 （１） 請求項２，３において、切り欠き部または窪み
加工部にアールを設けること。この構成であると、より
確実に電子部品の剥離や断線を防止できる。
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 （１） 請求項２，３において、切り欠き部または窪み
加工部にアールを設けること。この構成であると、より
確実に電子部品の剥離や断線を防止できる。
【００３８】（２） 請求項３において、窪み加工部を
複数本設けるとともに、それらをほぼ等間隔に配置する
こと。この構成であると、より確実に電子部品の剥離や
断線を防止できる。
複数本設けるとともに、それらをほぼ等間隔に配置する
こと。この構成であると、より確実に電子部品の剥離や
断線を防止できる。
【００３９】（３） 電子部品の接合面を部分的に切り
欠くことによって、切り欠き部や窪み加工部を形成した
後、その電子部品を接合材を介して基材上に接合する電
子部品の搭載方法。この方法であると、簡単にかつ確実
にクラックのつながりを防止し、電子部品の剥離や断線
等を防止できる。
欠くことによって、切り欠き部や窪み加工部を形成した
後、その電子部品を接合材を介して基材上に接合する電
子部品の搭載方法。この方法であると、簡単にかつ確実
にクラックのつながりを防止し、電子部品の剥離や断線
等を防止できる。
【００４０】（４） 基材上に接合するときに接合面と
なる側に切り欠き部または窪み加工部が形成された、半
導体チップ、パッケージ、チップ部品等の電子部品。こ
のような構成であると、基材から剥離しにくくなるた
め、信頼性に優れた電子部品とすることができる。
なる側に切り欠き部または窪み加工部が形成された、半
導体チップ、パッケージ、チップ部品等の電子部品。こ
のような構成であると、基材から剥離しにくくなるた
め、信頼性に優れた電子部品とすることができる。
【００４１】なお、本明細書中において使用した技術用
語を次のように定義する。 ・電子部品： シリコンチップ、ガリウム砒素チップ等
といった半導体チップや、ＱＦＰ，ＳＯＰ，ＰＬＣＣ等
といった各種パッケージなどの能動部品をいうほか、例
えばチップ抵抗、チップコンデンサ、チップインダクタ
等といった受動部品をもいう。
語を次のように定義する。 ・電子部品： シリコンチップ、ガリウム砒素チップ等
といった半導体チップや、ＱＦＰ，ＳＯＰ，ＰＬＣＣ等
といった各種パッケージなどの能動部品をいうほか、例
えばチップ抵抗、チップコンデンサ、チップインダクタ
等といった受動部品をもいう。
【００４２】
【発明の効果】以上詳述したように、接合面を部分的に
切り欠く構成とした請求項１〜３に記載の発明によれ
ば、応力の分散・緩和によって接合材中におけるクラッ
クの進展伝搬度合いが小さくなること等により、電子部
品の剥離や断線が回避され、もって信頼性の向上を図る
ことができる。
切り欠く構成とした請求項１〜３に記載の発明によれ
ば、応力の分散・緩和によって接合材中におけるクラッ
クの進展伝搬度合いが小さくなること等により、電子部
品の剥離や断線が回避され、もって信頼性の向上を図る
ことができる。
【図１】実施例１のシリコンチップの搭載構造を示す概
略断面図である。
略断面図である。
【図２】同じく搭載前のシリコンチップと銅板とを示す
分解斜視図である。
分解斜視図である。
【図３】（ａ）〜（ｈ）は、切り欠き部の変形例を示す
部分概略断面図である。
部分概略断面図である。
【図４】実施例２のシリコンチップの搭載構造を示す概
略断面図である。
略断面図である。
【図５】同じく搭載前のシリコンチップと銅板とを示す
分解斜視図である。
分解斜視図である。
【図６】（ａ）〜（ｄ）は窪み加工部の変形例を示す部
分概略断面図であり、（ｅ），（ｆ）は変形例の窪み加
工部が形成されたシリコンチップの底面図である。
分概略断面図であり、（ｅ），（ｆ）は変形例の窪み加
工部が形成されたシリコンチップの底面図である。
【図７】実施例３のシリコンチップの搭載構造を示す概
略断面図である。
略断面図である。
【図８】同じく搭載前のシリコンチップと銅板とを示す
分解斜視図である。
分解斜視図である。
【図９】別例のシリコンチップの搭載構造を示す概略断
面図である。
面図である。
【図１０】従来における電子部品の搭載構造を示す概略
断面図である。
断面図である。
１…基材としての銅板、２，１５，２５，２６…電子部
品としてのシリコンチップ、３…接合材としての共晶は
んだ、４，６，７，８，９，１０，１１，１２，１３…
切り欠きとしての切り欠き部、１６，１７，１８，１
９，２０，２１，２２，２７…切り欠きとしての窪み加
工部、Ｓ2 …接合面。
品としてのシリコンチップ、３…接合材としての共晶は
んだ、４，６，７，８，９，１０，１１，１２，１３…
切り欠きとしての切り欠き部、１６，１７，１８，１
９，２０，２１，２２，２７…切り欠きとしての窪み加
工部、Ｓ2 …接合面。
Claims (3)
- 【請求項１】線膨張係数の異なる基材と電子部品とを接
合材を介して接合してなる電子部品の搭載構造におい
て、前記電子部品の接合面を部分的に切り欠いた電子部
品の搭載構造。 - 【請求項２】前記切り欠きは、前記電子部品の接合面の
窪み加工部である請求項１に記載の電子部品の搭載構
造。 - 【請求項３】前記切り欠きは、前記電子部品の接合面の
外周部の切り欠き部である請求項１に記載の電子部品の
搭載構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10417794A JPH07312474A (ja) | 1994-05-18 | 1994-05-18 | 電子部品の搭載構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10417794A JPH07312474A (ja) | 1994-05-18 | 1994-05-18 | 電子部品の搭載構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312474A true JPH07312474A (ja) | 1995-11-28 |
Family
ID=14373742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10417794A Pending JPH07312474A (ja) | 1994-05-18 | 1994-05-18 | 電子部品の搭載構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312474A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1601012A3 (en) * | 2004-05-12 | 2006-06-07 | Delphi Technologies, Inc. | Microelectronic assembly having variable thickness solder joint |
| JP2006351950A (ja) * | 2005-06-17 | 2006-12-28 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| JP2010212294A (ja) * | 2009-03-06 | 2010-09-24 | Toyota Motor Corp | 半導体装置 |
| US8446727B2 (en) | 2008-05-08 | 2013-05-21 | Toyota Jidosha Kabushiki Kaisha | Electronic component |
| JP2016157880A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2017183649A (ja) * | 2016-03-31 | 2017-10-05 | 大日本印刷株式会社 | 電子デバイス及びその製造方法 |
-
1994
- 1994-05-18 JP JP10417794A patent/JPH07312474A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1601012A3 (en) * | 2004-05-12 | 2006-06-07 | Delphi Technologies, Inc. | Microelectronic assembly having variable thickness solder joint |
| JP2006351950A (ja) * | 2005-06-17 | 2006-12-28 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| US8446727B2 (en) | 2008-05-08 | 2013-05-21 | Toyota Jidosha Kabushiki Kaisha | Electronic component |
| JP2010212294A (ja) * | 2009-03-06 | 2010-09-24 | Toyota Motor Corp | 半導体装置 |
| JP2016157880A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2017183649A (ja) * | 2016-03-31 | 2017-10-05 | 大日本印刷株式会社 | 電子デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
| EP1041715B1 (en) | Electronic component | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| US5043796A (en) | Isolating multiple device mount with stress relief | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JPH1174312A (ja) | 半導体装置およびはんだバンプの形成方法 | |
| TWI274406B (en) | Dual gauge leadframe | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JP3531133B2 (ja) | パワーモジュール用基板及びその製造法 | |
| JP2002184812A (ja) | 電子部品装置 | |
| JPH0219978B2 (ja) | ||
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS63302528A (ja) | 半導体装置 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JPH10209212A (ja) | 半導体装置およびその製造方法 | |
| JPH10209213A (ja) | 半導体装置およびその製造方法 | |
| KR940002775Y1 (ko) | 반도체 장치용 리드 프레임 | |
| JPH03256352A (ja) | 半導体装置 | |
| JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JP2000133920A (ja) | プリント配線板及び印刷ユニット構造 |