JP2001168131A - 薄型相互接続構造 - Google Patents

薄型相互接続構造

Info

Publication number
JP2001168131A
JP2001168131A JP2000360441A JP2000360441A JP2001168131A JP 2001168131 A JP2001168131 A JP 2001168131A JP 2000360441 A JP2000360441 A JP 2000360441A JP 2000360441 A JP2000360441 A JP 2000360441A JP 2001168131 A JP2001168131 A JP 2001168131A
Authority
JP
Japan
Prior art keywords
mounting
spaced
distance
interconnect
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000360441A
Other languages
English (en)
Other versions
JP4545917B2 (ja
Inventor
Fon Han Ron
ロン・フォン・ハン
Yu Fuu Chia
チア・ユ・フー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001168131A publication Critical patent/JP2001168131A/ja
Application granted granted Critical
Publication of JP4545917B2 publication Critical patent/JP4545917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Abstract

(57)【要約】 【課題】 薄型相互接続構造が提供される。 【解決手段】 薄型相互接続構造は、複数の実装領域
と、実装面によって確定される複数の電気接点領域とを
有する電子回路モジュールを含む。複数の実装領域は、
実装面に対して平行で、この表面から間隔を空けられた
実装・相互接続面から第１距離の間隔を空けられ、複数
の電気接点領域は、実装・相互接続面から、第１距離よ
り短い第２距離の間隔を空けられる。大きな半田ボール
が、実装領域と、実装・相互接続面との間で使用され
て、半田実装を形成し、これより小さな半田部材が、電
気相互接続に使用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子回路モジュールを
実装し、相互接続する薄型の構造、およびその方法に関
する。
【０００２】
【従来の技術】今日の電子機器では、プリント配線板な
ど、支持・相互接続面の上に、電子回路モジュールをし
っかりと取り付けることが必要または望ましいことが多
い。しかしながら、多くの用途において、実装されたモ
ジュールの全体的な厚みは、薄く維持しなければならな
い重大なパラメータである。プリント配線板上で、この
ようにモジュールを実装することを実現する１つの卓越
した方法と装置が、ボール・グリッド・アレイ（ＢＧ
Ａ）と言われる。ＢＧＡは、すべてが比較的大きな同一
の直径を有する半田ボールのアレイを含む。ＢＧＡは、
入力／出力（Ｉ／Ｏ）端子の数が多い装置にとっては、
信頼できる相互接続を提供することが知られる。しかし
ながら、高さが１５から３５ミルの範囲を採り、装置の
全体の高さが大きくなりすぎるという不利点を有する。
Ｉ／Ｏ半田のための金属パッドを使用すると、相互接続
の厚みを５ミル未満に低減することができ、これは、プ
リント配線板に実装されたときの装置の全体的高さを大
幅に低減する。金属パッドの欠点は、Ｉ／Ｏの信頼性が
十分でないことである。半田の高さが低いことから、モ
ジュールと、プリント配線板との熱的不整合により生じ
た応力を緩和するのに十分な半田が存在しない。
【０００３】
【発明が解決しようとする課題】そのため、支持・相互
接続面の上に、モジュールを実装する構造および方法を
提供し、かつ薄型の最終構造を実現する構造および方法
がきわめて望ましい。
【０００４】
【実施例】ここで図面、特に図１を見て、周知のボール
・グリッド・アレイの装置および方法によって、プリン
ト配線板１１の上に実装されたモジュール１０の側面図
が示される。ボール・グリッド・アレイ（ＢＧＡ）は、
すべて、実質的に同一の大きな直径を有する複数のボー
ル１２を含む。ボール１２は、半田によって形成され、
プリント配線板１１上の接点によって、モジュール１０
の上の接点を相互接続するのに使用される。同じ例で、
この他にもさらにボール１２が、単に物理的な実装構造
として使用されて、アレイを完成することができる。
【０００５】一般に、モジュール１０の材料は、プリン
ト配線板１１を形成する材料とは異なり、２つの材料
は、熱膨張係数が異なる。周知のボール・グリッド・ア
レイの通常の使用では、半田ボール１２の直径は、２つ
の異なる熱膨張係数により生じる応力を吸収するのに十
分な大きさである。ボール１２を形成する半田は、亀裂
または電気接点への移動なしに、応力を吸収するのに、
十分な柔らかさと可縮性（yielding）を有する。しかし
ながら、ボール１２が小さく形成されすぎると、応力の
一部が、電気接点に移動し、その結果、半田接続および
／または電気接点に亀裂および切れ目を生じ、これがひ
いては、信頼性のない電気接点を生じさせる。
【０００６】問題は、今日の多くの用途では、最終構造
の高さまたは薄さが重大であり、これは、あるレベルを
超えないように維持されなければならず、このレベル
は、ボール・グリッド・アレイ型の実装および相互接続
によって、高信頼性で実現できるレベルよりも一般に薄
い。
【０００７】つぎに、図２および図３を見て、本発明に
よる薄型相互接続構造２０が、図示される。構造２０
は、電子回路モジュール２１を含み、これは、パッケー
ジされた半導体チップ，セラミック・ハイブリッド・パ
ッケージなど、任意の周知のモジュールとすることがで
きる。モジュール２１は、特に、支持・相互接続面２３
の上に、モジュール２１を実装するために設計された、
下方実装面２２を有する。実装面２２は、複数の入力／
出力端子または電気接点を含み、これらは、パッケージ
ング技術および関連する電子回路の回路の種類に釣り合
う適切な位置に配置される。一般には、接点領域２４
は、標準的な多層相互接続技術により、すべてのエンベ
デッド電子回路に対して、外部的にアクセス可能であ
り、かつ内部的にこれに接続される金属パッドを含む。
【０００８】また、実装面２２には、支持・相互接続面
２３の上に、モジュール２１を物理的に実装するため
に、特に備えられ、戦略的に配置される実装領域２５が
含まれる。実装領域２５は、必要または適切である場合
には、物理的な実装構造のほかに、電気接続を含むこと
ができる。実装領域２５は、一部の用途では、物理的実
装だけのために含めることができる。一般に、実装領域
２５は、表面２２に沿って、間隔を空けて配置され、モ
ジュール２１にとって最良の支持を提供するのに選択さ
れた戦略的ポイントに配置される。例えば、図３のよう
に、モジュール２１が一般に、長方形の形状である場
合、実装領域２５は、四隅のそれぞれの角に隣接して形
成される。
【０００９】支持・相互接続面２３は、複数の接合（ma
ting）支持領域３０と、複数の接合電気相互接続領域３
１とを含む。図２を見れば最も良く分かるように、モジ
ュール２１が、支持・相互接続面２３の上にある実装位
置に配置される状態では、モジュール２１の電気接点領
域２４は、接合電気相互接続領域３１と位置合わせさ
れ、モジュール２１の実装領域２５は、複数の接合支持
領域３０と位置合わせされる。この位置では、モジュー
ル２１の実装面２２は、支持・相互接続面２３に対して
概ね平行であり、かつ間隔を空けられる。
【００１０】ここで、モジュール２１の実装領域２５
は、接合支持領域３０から、第１距離の間隔を開けら
れ、モジュール２１の電気接点領域２４は、接合電気相
互接続領域３１から、第１距離より短い第２距離の間隔
を空けられることに注意されたい。このような間隔の違
いは、幾つかの異なる配置を用いることによって提供で
きる。例えば、この好適な実施例では、実装領域２５
は、モジュール２１の実装面２２において形成される凹
み３５によって確定される。凹みは、支持・相互接続面
２３の中に形成されて、接合支持領域３０を確定できる
か、または一部の特定の用途では、実装面２２と支持・
相互接続面２３の両方において、より小さな凹みを形成
できることを無論、理解されたい。支持・相互接続面２
３の上に、実装モジュール２１を動作可能な形で実装す
るには、ボール、正方形など、複数の実装構造３６が、
第１距離に実質的に等しい第１厚みまたは直径を有して
提供され、複数の電気接続部材３７は、第１厚みよりも
小さい第２厚みを有する。この好適な実施例では、構造
３６と部材３７は、異なる半田材料で作られて、構造３
６が、基本的に、その形状を維持して、実装機能を提供
する一方で、部材３７は、電気接続機能を提供するよう
に流れる。１つの具体的な例では、構造３６は、融解温
度が約３１０℃の半田ボールであり、部材３７は、融解
温度が約２２０℃の半田ペーストの部分である。つい
で、構造３６が機械的実装を提供する間、単純なリフロ
ー工程が用いられて、部材３７を電気的に接続する。種
々の機能に特に適する同一材料が、必要であれば、利用
できることを理解されたい。
【００１１】実装構造３６は、互いに各実装領域２５お
よび接合支持領域３０と物理的に１つずつ接続され、支
持・相互接続面２３の上に、モジュール２１を物理的に
実装する。同時に、電気接続部材３７は、電気接点領域
２４のそれぞれ１つを、接合電気相互接続領域３１に電
気的に接続するように配置される。構造３６および部材
３７の位置に、配置し、取付ける工程は、標準的な周知
の技術により実施され、本明細書では詳述する必要はな
い。
【００１２】モジュール２１の上に戦略的に配置される
ダミーまたは有効な実装構造３６のいずれかを用いるこ
とにより、構造３６は、熱膨張係数の違いなどによっ
て、モジュール２１と、支持・相互接続面２３との間に
生じる応力のほとんどを吸収し、形成または半田付けさ
れた電気接続を、大幅に薄い電気接続部材３７によって
保護しよう。さらに、この方式を用いることにより、最
終パッケージの高さｈLは、ＢＧＡ実装モジュールの高
さｈよりも大幅に小さい（図１参照）。図１に示される
ように、ＢＧＡ実装モジュールを、高さｈLに低減する
には、モジュールの実質的部分が失われることになる。
好適な実施例では、凹み３５があるので、モジュール２
１の少量しか失われず、大部分は回路のために残ってい
る。凹みが、支持・相互接続面の中に形成される場合に
は、それ以上の体積は失われないが、標準化の一部は失
われる可能性がある。
【００１３】このため、高信頼性の実装による薄型相互
接続構造が開示される。この構造は、多くの用途の高さ
制限以内に収まるように容易に適応できる一方、なおか
つ高信頼性の接点を提供するとともに、電気回路の体積
の多くを損なわない。本発明の具体的実施例を示し、説
明してきたが、当業者は、さらなる変形および改良を考
え付こう。したがって、本発明は、ここに示される特定
の形式には限定されないことを理解されたい。また、添
付請求の範囲は、本発明の意図および範囲から逸脱しな
いすべての変形を包含することを意図する。
【図面の簡単な説明】
【図１】 周知のボール・グリッド・アレイにより、プ
リント配線板に実装されたモジュールの側面図である。
【図２】 本発明により実装・相互接続回路上に実装さ
れたモジュールの側面図である。
【図３】 図２のモジュールの底面図である。
【符号の説明】
１１ プリント配線板 ２０ 薄型相互接続構造 ２１ 電子回路モジュール ２２ 実装面 ２４ 電気接点領域 ２５ 実装領域 ３０ 接合支持領域 ３１ 接合電気相互接続領域 ３５ 凹み ３６ 実装構造 ３７ 電気接続部材

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 薄型相互接続構造（２０）は：電子回路
    モジュール（２１）は、間隔を空けられた複数の実装領
    域（２５）を持つ実装面（２２）と、前記実装面により
    確定される複数の電気接点領域（２４）とを有し；前記
    複数の実装領域は、前記実装面に対し平行で、かつ間隔
    を空けられた実装・相互接続平面から、第１距離の間隔
    を空けられ；かつ前記複数の電気接点領域は、前記実装
    ・相互接続平面から、前記第１距離より短い第２距離の
    間隔を空けられることを特徴とする構造。
  2. 【請求項２】 薄型相互接続構造（２０）であって：間
    隔を空けられた複数の実装領域（２５）を持つ実装面
    （２２）と、前記実装面によって確定される複数の電気
    接点領域（２４）とを有する電子回路モジュール（２
    ５）；前記モジュールの前記実装面に隣接して配置され
    る支持・相互接続面（２３）であって、前記支持・相互
    接続面は、前記モジュールの前記実装領域と位置合わせ
    される複数の接合支持領域（３０）と、前記モジュール
    の前記複数の電気接点領域と位置合わせされる複数の接
    合電気相互接続領域（３１）とを有し、前記実装面およ
    び前記支持・相互接続面は、前記実装面積に対して概ね
    平行に、かつ間隔を空けられて配置され、前記接合支持
    領域は、第１距離の間隔を空けられ、前記電気接点領域
    と前記接合電気相互接続領域とは、前記第１距離より短
    い第２距離だけ間隔を空けられる支持・相互接続面；第
    １厚みを有する複数の実装構造（３６）であって、前記
    複数の実装構造のそれぞれ１つは、前記複数の実装領域
    のそれぞれ１つの実装領域、および前記接合支持領域と
    物理的に接続され、前記支持・相互接続面の上に、前記
    モジュールを物理的に実装する複数の実装構造；および
    前記第１厚みよりも短い第２厚みを有する複数の電気接
    続部材（３７）であって、前記複数の電気接続部材のそ
    れぞれ１つは、前記複数の電気接点領域のそれぞれ１つ
    の電気接点領域、および前記接合電気相互接続領域と電
    気的に接続される複数の電気接続部材；によって構成さ
    れることを特徴とする薄型相互接続構造。
  3. 【請求項３】 電子回路モジュール（２１）を、支持・
    相互接続面（２２）と薄型で相互接続する方法であっ
    て：間隔を空けられた複数の実装領域（２５）を持つ実
    装面（２２）と、前記実装面によって確定される複数の
    電気接点領域（２４）とを有する電気回路モジュール
    （２１）を設け、前記複数の実装領域は、前記実装面に
    対して平行に、かつ間隔を空けられた実装・相互接続平
    面から、第１距離の間隔を空けられ、前記複数の電気接
    点領域は、前記実装・相互接続平面から、前記第１距離
    よりも短い第２距離の間隔を空けられる段階；複数の接
    合支持領域（３０）と、複数の接合電気相互接続領域
    （３１）とを有する支持・相互接続面（２３）を設ける
    段階；第１厚みを有する複数の実装構造（３６）を設け
    る段階；前記第１厚みよりも薄い第２厚みを有する複数
    の電気接続部材（３７）を設ける段階；および、前記複
    数の実装構造のそれぞれ１つを、前記複数の実装領域の
    それぞれ１つの実装領域、および前記接合支持領域に物
    理的に接続して、前記支持・相互接続面の上に、前記モ
    ジュールを物理的に実装し、かつ前記複数の電気接続部
    材のそれぞれ１つを、前記複数の電気接点領域のそれぞ
    れ１つの電気接点領域、および前記接合電気相互接続領
    域に電気的に接続して、前記実装面および前記支持・相
    互接続面を、間隔を空けられた１つの方向に、前記実装
    領域、および第１距離の間隔を空けられた前記接合支持
    領域、前記電気接点領域および前記第１距離よりも短い
    第２距離の間隔を空けられた前記接合電気相互接続領域
    によって、配置する段階；によって構成されることを特
    徴とする方法。
JP2000360441A 1999-12-03 2000-11-28 電子回路モジュールの薄型相互接続構造及び接続方法 Expired - Fee Related JP4545917B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/454,342 US6410861B1 (en) 1999-12-03 1999-12-03 Low profile interconnect structure
US454342 2003-06-04

Publications (2)

Publication Number Publication Date
JP2001168131A true JP2001168131A (ja) 2001-06-22
JP4545917B2 JP4545917B2 (ja) 2010-09-15

Family

ID=23804234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000360441A Expired - Fee Related JP4545917B2 (ja) 1999-12-03 2000-11-28 電子回路モジュールの薄型相互接続構造及び接続方法

Country Status (5)

Country Link
US (1) US6410861B1 (ja)
EP (1) EP1107655A3 (ja)
JP (1) JP4545917B2 (ja)
KR (1) KR100719384B1 (ja)
CN (1) CN1223249C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016114358A1 (ja) * 2015-01-16 2017-08-17 株式会社村田製作所 基板、基板の製造方法及び弾性波装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093800U (ja) * 2002-11-01 2003-05-16 アルプス電気株式会社 電子ユニット
US20040245624A1 (en) * 2003-06-03 2004-12-09 Swanson Leland S. Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US8952532B2 (en) 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
KR20200095253A (ko) 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 앵커(anchor) 구조물을 포함하는 반도체 패키지
WO2021012228A1 (zh) * 2019-07-24 2021-01-28 深圳市大疆创新科技有限公司 电子封装组件、相机、可移动平台及其制备方法
CN110602363A (zh) * 2019-09-23 2019-12-20 Oppo广东移动通信有限公司 一种摄像头模组以及电子设备
CN116093031A (zh) * 2020-12-31 2023-05-09 华为技术有限公司 板级结构及通信设备
US20230068329A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283564A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体接合構造
JPH1022412A (ja) * 1996-07-05 1998-01-23 Nec Corp ボールグリッドアレイ型回路基板
JPH1050884A (ja) * 1996-08-01 1998-02-20 Fuji Kiko Denshi Kk エアリア・グリッド・アレイ・パッケージ
JPH11204569A (ja) * 1998-01-08 1999-07-30 Sumitomo Metal Ind Ltd パッケージのｂｇａ型電極の形成および接続方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
US5370541A (en) * 1993-01-25 1994-12-06 Minnesota Mining And Manufacturing Company Repositionable termination module
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283564A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体接合構造
JPH1022412A (ja) * 1996-07-05 1998-01-23 Nec Corp ボールグリッドアレイ型回路基板
JPH1050884A (ja) * 1996-08-01 1998-02-20 Fuji Kiko Denshi Kk エアリア・グリッド・アレイ・パッケージ
JPH11204569A (ja) * 1998-01-08 1999-07-30 Sumitomo Metal Ind Ltd パッケージのｂｇａ型電極の形成および接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016114358A1 (ja) * 2015-01-16 2017-08-17 株式会社村田製作所 基板、基板の製造方法及び弾性波装置

Also Published As

Publication number Publication date
CN1299230A (zh) 2001-06-13
KR20010070229A (ko) 2001-07-25
CN1223249C (zh) 2005-10-12
EP1107655A3 (en) 2002-07-31
JP4545917B2 (ja) 2010-09-15
US6410861B1 (en) 2002-06-25
EP1107655A2 (en) 2001-06-13
KR100719384B1 (ko) 2007-05-17

Similar Documents

Publication Publication Date Title
JP2001168131A (ja) 薄型相互接続構造
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JP4828164B2 (ja) インタポーザおよび半導体装置
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
JP2001326304A (ja) 半導体装置及びその製造方法
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JP2003133518A (ja) 半導体モジュール
US5043796A (en) Isolating multiple device mount with stress relief
JP2007109790A (ja) フリップチップ型半導体装置
US20060102998A1 (en) Flip-chip component
US6351389B1 (en) Device and method for packaging an electronic device
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP2007027576A (ja) 半導体装置
US20020093089A1 (en) Compliant mounting interface for electronic devices
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
JPH01291438A (ja) フリップチップの実装方法
JPH07312474A (ja) 電子部品の搭載構造
JP3706226B2 (ja) ボールグリッドアレイパッケージの中間体及び製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2001094228A (ja) 半導体装置の実装構造
JPS60100443A (ja) 半導体装置の実装構造
JPH04233749A (ja) 電気アセンブリ用たわみチップ・キャリア
JP3087721B2 (ja) メモリモジュール
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees