JP3087721B2 - メモリモジュール - Google Patents
メモリモジュールInfo
- Publication number
- JP3087721B2 JP3087721B2 JP12137098A JP12137098A JP3087721B2 JP 3087721 B2 JP3087721 B2 JP 3087721B2 JP 12137098 A JP12137098 A JP 12137098A JP 12137098 A JP12137098 A JP 12137098A JP 3087721 B2 JP3087721 B2 JP 3087721B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- semiconductor element
- memory module
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリモジュールに
関し、特に高密度化及び軽量化を可能にしたメモリモジ
ュールに関する。
関し、特に高密度化及び軽量化を可能にしたメモリモジ
ュールに関する。
【０００２】
【従来の技術】近年、電子機器産業では小型、軽量化が
進められている。現在では、モールドパッケージからボ
ールグリッドアレイやチップサイズパッケージ、フリッ
プチップ等へと半導体パッケージが変化しつつあり、パ
ッケージの転換期であると考えられる。モールドパッケ
ージをプリント配線基板に実装したメモリモジュールに
対しても、今後は更なる高密度化及び軽量化が要求され
ると推測される。
進められている。現在では、モールドパッケージからボ
ールグリッドアレイやチップサイズパッケージ、フリッ
プチップ等へと半導体パッケージが変化しつつあり、パ
ッケージの転換期であると考えられる。モールドパッケ
ージをプリント配線基板に実装したメモリモジュールに
対しても、今後は更なる高密度化及び軽量化が要求され
ると推測される。
【０００３】
【発明が解決しようとする課題】現在のメモリモジュー
ルは、モールド封止及びリード加工された半導体素子を
多数個ハンダ接合技術にて平坦な板状のプリント配線基
板に実装しモジュール化している。このような態様にお
いては更なる高密度化及び軽量化に対応することは困難
であると考えられる。上記の点に鑑み、本発明は、高密
度化及び軽量化に対応可能なメモリモジュールを提供す
ることを目的とする。
ルは、モールド封止及びリード加工された半導体素子を
多数個ハンダ接合技術にて平坦な板状のプリント配線基
板に実装しモジュール化している。このような態様にお
いては更なる高密度化及び軽量化に対応することは困難
であると考えられる。上記の点に鑑み、本発明は、高密
度化及び軽量化に対応可能なメモリモジュールを提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明に係るメモリモジ
ュールは、プリント配線基板上に設けた凹部に半導体素
子を収容し、この半導体素子を封止するとともにプリン
ト基板上に半導体素子の外部端子に電気的に接続された
三次元実装用のハンダボールを設け、プリント配線基板
には外部接続用のソケット端子を設けたことを特徴とす
る。また、本発明に係る他のメモリモジュールは、プリ
ント配線基板上に設けた凹部に半導体素子を収容し、こ
の半導体素子を封止するとともにプリント配線基板上に
半導体素子の外部端子に電気的に接続された三次元実装
用のハンダボールを設け、プリント配線基板の一つには
外部接続用のソケット端子を設け、ソケット端子を有す
るプリント配線基板を下層とし、ハンダボールを介して
１または２以上のソケット端子を有しないプリント配線
基板を三次元実装したことを特徴とする。すなわち、半
導体素子をプリント配線基板上に設けた凹部に収容し、
封止することで半導体素子を外力から保護することがで
きる。また、ハンダボールを半導体素子の外部端子とす
ることで、メモリモジュールの三次元実装が可能にな
る。これにより更なる高密度実装が可能となり軽量化を
図ることができる。
ュールは、プリント配線基板上に設けた凹部に半導体素
子を収容し、この半導体素子を封止するとともにプリン
ト基板上に半導体素子の外部端子に電気的に接続された
三次元実装用のハンダボールを設け、プリント配線基板
には外部接続用のソケット端子を設けたことを特徴とす
る。また、本発明に係る他のメモリモジュールは、プリ
ント配線基板上に設けた凹部に半導体素子を収容し、こ
の半導体素子を封止するとともにプリント配線基板上に
半導体素子の外部端子に電気的に接続された三次元実装
用のハンダボールを設け、プリント配線基板の一つには
外部接続用のソケット端子を設け、ソケット端子を有す
るプリント配線基板を下層とし、ハンダボールを介して
１または２以上のソケット端子を有しないプリント配線
基板を三次元実装したことを特徴とする。すなわち、半
導体素子をプリント配線基板上に設けた凹部に収容し、
封止することで半導体素子を外力から保護することがで
きる。また、ハンダボールを半導体素子の外部端子とす
ることで、メモリモジュールの三次元実装が可能にな
る。これにより更なる高密度実装が可能となり軽量化を
図ることができる。
【０００５】また、本発明に係るメモリモジュールは、
プリント配線基板と同等の熱膨張係数をもつ材料からな
るキャップを用いて半導体素子を封止したことを特徴と
する。すなわち、プリント配線基板とキャップの熱膨張
係数を同等にすることで、半導体素子の外部端子と電気
的に接続された接合部に力が加わり剥離が発生するなど
の恐れはない。
プリント配線基板と同等の熱膨張係数をもつ材料からな
るキャップを用いて半導体素子を封止したことを特徴と
する。すなわち、プリント配線基板とキャップの熱膨張
係数を同等にすることで、半導体素子の外部端子と電気
的に接続された接合部に力が加わり剥離が発生するなど
の恐れはない。
【０００６】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は本実施の形態のメモリ
モジュールを示す概略構成図、図２は断面図である。こ
のメモリモジュール１は、プリント配線基板２に凹部
（キャビティ）３、３…を設けて、その凹部３内にテー
プキャリアパッケージ４を収容している。このテープキ
ャリアパッケージ４の外部リード１０とプリント配線基
板２の配線パッド６とは、超音波、熱及び荷重によりボ
ンディングツールにてアウターリードボンディングを行
い接合されている。
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は本実施の形態のメモリ
モジュールを示す概略構成図、図２は断面図である。こ
のメモリモジュール１は、プリント配線基板２に凹部
（キャビティ）３、３…を設けて、その凹部３内にテー
プキャリアパッケージ４を収容している。このテープキ
ャリアパッケージ４の外部リード１０とプリント配線基
板２の配線パッド６とは、超音波、熱及び荷重によりボ
ンディングツールにてアウターリードボンディングを行
い接合されている。
【０００７】図１に示すように、テープキャリアパッケ
ージ４を実装するプリント配線基板２の凹部３、３…の
内壁面には、Ｉ／Ｏ用の配線パッド６、６…と段部７、
７…が設けられている。配線パッド６は、テープキャリ
アパッケージ４の外部リード１０と接続するものであ
る。段部７は、キャップ５をプリント配線基板２に取り
付ける際にキャップ５の下面端部を固定するものであ
る。また、プリント配線基板２の上面、凹部３と凹部３
の間には外部接続用のハンダボール８、８…が設けら
れ、プリント配線基板２の一側面には、外部接続用のソ
ケット端子９が設けられている。
ージ４を実装するプリント配線基板２の凹部３、３…の
内壁面には、Ｉ／Ｏ用の配線パッド６、６…と段部７、
７…が設けられている。配線パッド６は、テープキャリ
アパッケージ４の外部リード１０と接続するものであ
る。段部７は、キャップ５をプリント配線基板２に取り
付ける際にキャップ５の下面端部を固定するものであ
る。また、プリント配線基板２の上面、凹部３と凹部３
の間には外部接続用のハンダボール８、８…が設けら
れ、プリント配線基板２の一側面には、外部接続用のソ
ケット端子９が設けられている。
【０００８】次に、メモリモジュール１の製造工程につ
いて説明する。まず、凹部３、３…、配線パッド６、６
…、段部７、７…、ソケット端子９を設けたプリント配
線基板２を作製する。各凹部３にインナーリードボンデ
ィングされたテープキャリアパッケージ４を収容した
後、テープキャリアパッケージ４の外部リード１０とプ
リント配線基板２の配線パッド６をボンディングする。
いて説明する。まず、凹部３、３…、配線パッド６、６
…、段部７、７…、ソケット端子９を設けたプリント配
線基板２を作製する。各凹部３にインナーリードボンデ
ィングされたテープキャリアパッケージ４を収容した
後、テープキャリアパッケージ４の外部リード１０とプ
リント配線基板２の配線パッド６をボンディングする。
【０００９】プリント配線基板２の材料にはＦＲ−４を
使用していることから、プリント配線基板２のＩ／Ｏ用
の配線パッド６には反りが生じることが予想される。そ
こで、ボンディングの方式としては、反りに対して不利
なギャング方式（一括ボンディング）ではなく、シング
ルポイント（テープキャリアパッケージの外部リードを
一本づつボンディングする）でのアウターリードボンデ
ィングを行う。ボンディングツールを介してテープキャ
リアパッケージ４の外部リード１０と配線パッド６を超
音波、熱及び荷重を加えることで接合する。
使用していることから、プリント配線基板２のＩ／Ｏ用
の配線パッド６には反りが生じることが予想される。そ
こで、ボンディングの方式としては、反りに対して不利
なギャング方式（一括ボンディング）ではなく、シング
ルポイント（テープキャリアパッケージの外部リードを
一本づつボンディングする）でのアウターリードボンデ
ィングを行う。ボンディングツールを介してテープキャ
リアパッケージ４の外部リード１０と配線パッド６を超
音波、熱及び荷重を加えることで接合する。
【００１０】次に、テープキャリアパッケージ４及びア
ウターリードボンディングの接合部保護のためにプリン
ト配線基板２の凹部３のキャップ封止を行う。この時に
使用するキャップ５には、テープキャリアパッケージ４
を収容したプリント配線基板２と同等の熱膨張係数をも
つ材料を使用する。これは、プリント配線基板２とキャ
ップ５の熱膨張係数に差があると、テープキャリアパッ
ケージ４の外部リード１０とプリント配線基板２の配線
パッド６の接合部の剥離が発生する恐れがあるためであ
る。
ウターリードボンディングの接合部保護のためにプリン
ト配線基板２の凹部３のキャップ封止を行う。この時に
使用するキャップ５には、テープキャリアパッケージ４
を収容したプリント配線基板２と同等の熱膨張係数をも
つ材料を使用する。これは、プリント配線基板２とキャ
ップ５の熱膨張係数に差があると、テープキャリアパッ
ケージ４の外部リード１０とプリント配線基板２の配線
パッド６の接合部の剥離が発生する恐れがあるためであ
る。
【００１１】こうして得られたメモリモジュール１のプ
リント配線基板２上面に、三次元実装用のハンダボール
８、８…を設け、これをソケット端子９とは別に接続端
子として配線パッド６と接続する。メモリモジュール同
士にて三次元実装を行う場合は、メモリモジュール同士
をハンダボール８を介してリフローにて接続する。これ
で、図３に示すように複数のメモリモジュール１を三次
元実装することが可能となる。
リント配線基板２上面に、三次元実装用のハンダボール
８、８…を設け、これをソケット端子９とは別に接続端
子として配線パッド６と接続する。メモリモジュール同
士にて三次元実装を行う場合は、メモリモジュール同士
をハンダボール８を介してリフローにて接続する。これ
で、図３に示すように複数のメモリモジュール１を三次
元実装することが可能となる。
【００１２】このように、本実施の形態のメモリモジュ
ール１は、プリント配線基板２に凹部３、３…を設け、
この凹部３にテープキャリアパッケージ４を収容してお
り、この凹部３を封止することでテープキャリアパッケ
ージ４を外力から保護することができる。また、ハンダ
ボール８をテープキャリアパッケージ４の外部リードと
接続することで、メモリモジュール１の三次元実装が可
能となる。これにより更なる高密度実装が可能となり軽
量化を図ることができる。
ール１は、プリント配線基板２に凹部３、３…を設け、
この凹部３にテープキャリアパッケージ４を収容してお
り、この凹部３を封止することでテープキャリアパッケ
ージ４を外力から保護することができる。また、ハンダ
ボール８をテープキャリアパッケージ４の外部リードと
接続することで、メモリモジュール１の三次元実装が可
能となる。これにより更なる高密度実装が可能となり軽
量化を図ることができる。
【００１３】また、従来のメモリモジュールにおいて
は、テープキャリアパッケージを平坦な板状のプリント
配線基板に実装するため、図４（ａ）に示すように外部
リード１２を成型する必要があった。本実施の形態のメ
モリモジュール１においては、プリント配線基板２の凹
部３にテープキャリアパッケージ４が収容されているの
で、図４（ｂ）に示すように、テープキャリアパッケー
ジ４の外部リード１０を加工せずにアウターリードボン
ディングを行うことが可能となる。これにより、テープ
キャリアパッケージ４の外部リード１０の成形工程が不
要になり、工程数の削減を行うことができる。なお、本
発明の技術範囲は上記実施の形態に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲において種々の変
更を加えることが可能である。
は、テープキャリアパッケージを平坦な板状のプリント
配線基板に実装するため、図４（ａ）に示すように外部
リード１２を成型する必要があった。本実施の形態のメ
モリモジュール１においては、プリント配線基板２の凹
部３にテープキャリアパッケージ４が収容されているの
で、図４（ｂ）に示すように、テープキャリアパッケー
ジ４の外部リード１０を加工せずにアウターリードボン
ディングを行うことが可能となる。これにより、テープ
キャリアパッケージ４の外部リード１０の成形工程が不
要になり、工程数の削減を行うことができる。なお、本
発明の技術範囲は上記実施の形態に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲において種々の変
更を加えることが可能である。
【００１４】
【発明の効果】以上詳細に説明した通り、本発明のメモ
リモジュールは、プリント配線基板上に接続用のハンダ
ボールを設けており、メモリモジュール同士での三次元
実装を行うことができる。これにより更なる高密度実装
が可能となり、軽量化を図ることができる。
リモジュールは、プリント配線基板上に接続用のハンダ
ボールを設けており、メモリモジュール同士での三次元
実装を行うことができる。これにより更なる高密度実装
が可能となり、軽量化を図ることができる。
【図１】 本実施の形態のメモリモジュールを示す概略
構成図である。
構成図である。
【図２】 本実施の形態のメモリモジュールを示す断面
図である。
図である。
【図３】 本実施の形態のメモリモジュールの三次元実
装状態を示す断面図である。
装状態を示す断面図である。
【図４】 （ａ）は、従来のテープキャリアパッケージ
を示す模式図であり、（ｂ）は、本実施の形態のテープ
キャリアパッケージを示す模式図である。
を示す模式図であり、（ｂ）は、本実施の形態のテープ
キャリアパッケージを示す模式図である。
１ メモリモジュール ２ プリント配線基板 ３ 凹部（キャビティ） ４ テープキャリアパッケージ ５ キャップ ６ 配線パッド ７ 段部 ８ ハンダボール ９ ソケット端子 １０ 外部リード
Claims (3)
- 【請求項１】 プリント配線基板上に設けた凹部に半導
体素子を収容し、該半導体素子を封止するとともに前記
プリント配線基板上に前記半導体素子の外部端子に電気
的に接続された三次元実装用のハンダボールを設け、前
記プリント配線基板には外部接続用のソケット端子を設
けたことを特徴とするメモリモジュール。 - 【請求項２】 プリント配線基板上に設けた凹部に半導
体素子を収容し、該半導体素子を封止するとともに前記
プリント配線基板上に前記半導体素子の外部端子に電気
的に接続された三次元実装用のハンダボールを設け、前
記プリント配線基板の一つには外部接続用のソケット端
子を設け、前記ソケット端子を有するプリント配線基板
を下層とし、前記ハンダボールを介して１または２以上
の前記ソケット端子を有しないプリント配線基板を三次
元実装したことを特徴とするメモリモジュール。 - 【請求項３】 前記プリント配線基板と同等の熱膨張係
数を持つ材料からなるキャップを用いて前記半導体素子
を封止したことを特徴とする請求項１または２記載のメ
モリモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12137098A JP3087721B2 (ja) | 1998-04-30 | 1998-04-30 | メモリモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12137098A JP3087721B2 (ja) | 1998-04-30 | 1998-04-30 | メモリモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312778A JPH11312778A (ja) | 1999-11-09 |
| JP3087721B2 true JP3087721B2 (ja) | 2000-09-11 |
Family
ID=14809563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12137098A Expired - Fee Related JP3087721B2 (ja) | 1998-04-30 | 1998-04-30 | メモリモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087721B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090074382A (ko) | 2008-01-02 | 2009-07-07 | 삼성전자주식회사 | 반도체 모듈 및 그의 제조 방법 |
-
1998
- 1998-04-30 JP JP12137098A patent/JP3087721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312778A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US8383962B2 (en) | Exposed die pad package with power ring | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| US5362679A (en) | Plastic package with solder grid array | |
| KR100719384B1 (ko) | 얇은 프로파일의 상호연결 구조 및 연결 방법 | |
| JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
| US6894229B1 (en) | Mechanically enhanced package and method of making same | |
| US20050201062A1 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
| KR100614431B1 (ko) | 개선된 수율의 반도체 패키지 디바이스를 제조하기 위한 구조 및 방법 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| JP3087721B2 (ja) | メモリモジュール | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| KR100783102B1 (ko) | 솔더 기둥을 이용한 반도체 패키지의 기판 접합 구조 및방법 | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP4677152B2 (ja) | 半導体装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| US6291260B1 (en) | Crack-preventive substrate and process for fabricating solder mask | |
| KR100546285B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| KR20020057358A (ko) | 멀티칩 모듈 패키지 및 제조방법 | |
| JP2003243815A (ja) | Ｂｇａ型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| LAPS | Cancellation because of no payment of annual fees |