KR20010070229A - 얇은 프로파일의 상호 연결 구조 - Google Patents

얇은 프로파일의 상호 연결 구조 Download PDF

Info

Publication number
KR20010070229A
KR20010070229A KR1020000069217A KR20000069217A KR20010070229A KR 20010070229 A KR20010070229 A KR 20010070229A KR 1020000069217 A KR1020000069217 A KR 1020000069217A KR 20000069217 A KR20000069217 A KR 20000069217A KR 20010070229 A KR20010070229 A KR 20010070229A
Authority
KR
South Korea
Prior art keywords
mounting
distance
support
interconnect
regions
Prior art date
Application number
KR1020000069217A
Other languages
English (en)
Other versions
KR100719384B1 (ko
Inventor
롱-퐁 후앙
지아-유 푸
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR20010070229A publication Critical patent/KR20010070229A/ko
Application granted granted Critical
Publication of KR100719384B1 publication Critical patent/KR100719384B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

얇은 프로파일(profile)의 상호 연결 구조는, 장착 표면에 의해 한정된 복수의 전기 접점 영역과 복수의 장착 영역을 갖는 전자회로 모듈을 포함한다. 복수의 장착 영역은 상기 장착 표면에 평행하며 일정한 간격 떨어진 장착 및 상호 연결 표면(mounting and interconnect surface)으로부터 제 1 거리만큼 떨어져 있고, 상기 복수의 전기 접점 영역은, 상기 장착 및 상호 연결 표면으로부터 제 1 거리보다 더 작은 제 2 거리만큼 떨어져 있다. 큰 솔더 볼(solder ball)이 견고한 장착부를 형성시키기 위해 상기 장착 영역과 상기 장착 및 상호 연결 표면 사이에 사용되며, 더 작은 솔더 요소가 전기적인 상호 연결을 위해 사용된다.

Description

얇은 프로파일의 상호 연결 구조{LOW PROFILE INTERCONNECT STRUCTURE}
본 발명은 얇은 프로파일(profile)로 전자회로 모듈을 장착하고 상호 연결하기 위한 구조 및 방법에 관한 것이다.
현재의 전자회로에서, 예컨대 인쇄 회로 기판 등과 같은 지지 및 상호 연결 표면(support and interconnect surface) 상에 전자회로 모듈을 고정 장착하는 것이 종종 필요하거나 바람직하다. 그러나, 많은 응용에서, 장착된 모듈의 전체 두께는 얇게 유지되어야 하는 중요한 파라미터이다.
인쇄 회로 기판 상에서 이러한 모듈의 장착을 완성하기 위한 한가지 탁월한 방법 및 장치는 볼 그리드 배열(BGA : Ball Grid Array)로 지칭된다. BGA는, 모두 동일하고 상대적으로 큰 직경을 갖는 솔더(solder) 볼의 배열을 포함한다. BGA는 많은 수의 입력/출력(I/O)을 갖는 디바이스에 대해 신뢰할 만한 상호 연결을 제공하는 것으로 공지된다. 그러나, 이들의 높이는 15mils에서 35mils 사이이며, 이것은 이러한 디바이스의 전체 높이를 너무 크게 만드는 단점을 갖는다.
I/O 솔더링(soldering)을 위해 금속 패드를 사용하면, 이러한 상호 연결의 두께를 5mils 미만으로 감소시킬 수 있으며, 이것은 인쇄 회로 기판 상에 장착될 때 디바이스의 전체 높이를 상당히 감소시킨다. 금속 패드의 결점은 I/O에 대한 신뢰도가 양호하지 않다는 것이다. 낮은 솔더 높이로 인해서, 모듈과 인쇄 회로 기판 사이에서 열적 불일치에 의해 발생한 응력을 경감시키기 위한 충분한 솔더가 존재하지 않는다.
따라서, 지지 및 상호 연결 표면 상에 모듈을 장착하고, 얇은 프로파일의 최종 구조를 달성하기 위한 구조 및 방법을 제공하는 것이 매우 바람직하다.
도면, 특히 도 1을 보면, 충분히 공지된 볼 그리드 배열 장치 및 방법에 의해서 인쇄 회로 기판(11) 상에 장착된 모듈(10)의 측면도가 예시되어 있다. 볼 그리드 배열(BGA)은, 모두 대체로 동일하며 큰 직경을 갖는 복수의 볼(12)을 포함한다. 볼(12)은 솔더로 형성되며, 모듈(10) 상의 접점을 인쇄 회로 기판(11) 상의 접점과 상호 연결하는데 사용된다. 어떤 경우에는, 추가적인 볼(12)은 배열을 완성하기 위한 물리적인 장착 구조로만 사용될 수 있다.
일반적으로, 모듈(10)의 물질은 인쇄 회로 기판(11)을 형성하는 물질과 다르며, 이러한 두 물질은 서로 다른 열 팽창 계수를 갖는다. 볼 그리드 배열의 충분히 공지된 정상적인 사용에서, 솔더 볼(12)의 직경은 두 가지 다른 열 팽창 계수에 의해 생성된 임의의 응력을 흡수할 만큼 충분히 크다. 솔더로 형성된 볼(12)은 충분히 녹기 쉬우며(soft), 크랙(crack)을 발생시키거나 응력을 전기 접점에 전달하지 않으면서 이러한 응력을 흡수하게 된다. 그러나, 만약 볼(12)이 너무 작게 형성된다면, 응력의 일부가 전기 접점에 전달되어, 결국 솔더 연결부 및/또는 전기 접점에 크랙과 파손을 야기할 것이며, 이것은 차례로 전기 접점을 신뢰하지 못하게 할 것이다.
문제는, 오늘날의 많은 응용에서, 최종 구조의 높이 및 프로파일이 중요하며, 이러한 최종 구조의 높이 및 프로파일은 볼 그리드 배열 유형의 장착 및 상호 연결을 통해 신뢰할 만하게 달성될 수 있는 것 보다 일반적으로 더 얇은 레벨이하로 유지되어야 한다는 점이다.
도 1은 충분히 공지된 볼 그리드 배열(ball grid array)에 의해 인쇄 회로 기판 상에 장착된 모듈의 단면도.
도 2는 본 발명에 따라 장착 및 상호 연결 회로 상에 장착된 모듈의 단면도.
도 3은 도 2 모듈의 저면도.
<도면 주요 부분에 대한 부호의 설명>
21 : 전자회로 모듈 23 : 지지 및 상호 연결 표면
24 : 전기 접점 영역 25 : 장착 영역
30 : 메이팅(mating) 지지 영역 31 : 메이팅 전기 상호 연결 영역
도 2 및 도 3을 보면, 본 발명에 따른 얇은 프로파일의 상호 연결 구조(20)가 예시된다. 구조(20)는, 패킷화된 반도체 칩, 세라믹 하이브리드 패키지 등과 같은 충분히 공지된 모듈중 하나 일 수 있는 전자회로 모듈(21)을 포함한다. 모듈(21)은, 지지 및 상호 연결 표면(23) 상에 모듈(21)을 장착하기 위해 특별히설계된 더 낮은 장착 표면(22)을 갖는다. 장착 표면(22)은, 포함된 전자회로의 패키지 기법 및 유형에 상응하는 임의의 편리한 위치에 배치된 복수의 입력/출력 단자 또는 전기 접점 영역(24)을 포함한다. 일반적으로, 접점 영역(24)은, 표준 다층 상호 연결 기술(standard multi-layer interconnect techniques)에 따라서 내장된 전자회로에 모두 외부적으로 접근 가능하고, 내부적으로 연결된 금속 패드를 포함한다.
또한, 장착 표면(22)은, 지지 및 상호 연결 표면(23) 상에 모듈(21)을 물리적으로 장착하기 위해 특별히 제공되고, 전략적으로 위치된 장착 영역(25)을 포함한다. 장착 영역(25)은, 희망하거나 편리하다면 물리적인 장착 구조 이외에 전기 연결부를 포함할 수 있다. 장착 영역(25)은, 일부 응용에서 물리적인 장착을 위해서만 포함될 수 있다. 일반적으로, 장착 영역(25)은, 모듈(21)에 최상의 지지를 제공하기 위해서 선택된 전략 지점에 배치되도록 표면(22)을 따라 일정한 간격 떨어질 것이다. 예를 들면, 모듈(21)이 도 3과 같이 일반적으로 직사각형 형태인 경우, 장착 영역(25)은 네 개의 모서리 각각의 가장자리 근처에 형성된다.
지지 및 상호 연결 표면(23)은 복수의 메이팅 지지 영역(30)과 복수의 메이팅 전기 상호 연결 영역(31)을 포함한다. 도 2에 가장 잘 도시된 바와 같이, 모듈(21)은 지지 및 상호 연결 표면(23) 위의 장착 위치에 배치되며, 모듈(21)의 전기 접점 영역(24)은 메이팅 전기 상호 연결 영역(31)에 정렬되며, 모듈(21)의 장착 영역(25)은 복수의 메이팅 지지 영역(30)에 정렬된다. 이러한 상태에서, 모듈(21)의 장착 표면(22)은 일반적으로 지지 및 상호 연결 표면(23)과 평행하며,일정한 간격만큼 떨어져 있다.
여기서, 모듈(21)의 장착 영역(25)은 메이팅 지지 영역(30)으로부터 제 1 거리만큼 떨어지고, 모듈(21)의 전기 접점 영역(24)은 메이팅 전기 상호 연결 영역(31)으로부터 제 1 거리 보다 더 작은 제 2 거리만큼 떨어져 있음을 주지해야 한다. 이러한 간격 차이는 많은 다른 배치를 사용함으로서 제공될 수 있다. 예를 들면, 이러한 바람직한 실시예에서, 장착 영역(25)은 모듈(21)의 장착 표면(22)에 형성된 오목부(depression)(35)에 의해 한정된다. 물론, 이러한 오목부가 메이팅 지지 영역(30)을 한정하기 위해 지지 및 상호 연결 표면(23)에 형성될 수 있거나 또는 더 작은 오목부가 일부 특정 응용에서 장착 표면(22)과 지지 및 상호 연결 표면(23) 모두에 형성될 수 있음이 이해될 것이다.
지지 및 상호 연결 표면(23) 상에 모듈(21)을 효과적으로 장착하기 위해서, 상기 제 1 거리와 대체로 동일한 제 1 두께 또는 직경을 갖는 볼, 스퀘어(square) 등과 같은 복수의 장착 구조(36)가 제공되며, 상기 제 1 두께보다 더 작은 제 2 두께를 갖는 복수의 전기 연결 요소(electrical connection members)(37)가 제공된다. 이러한 바람직한 실시예에서, 구조(36) 및 요소(37)는 다른 솔더 물질로 이루어져, 구조(36)는 장착 특징을 제공하기 위해 자신의 형태를 기본적으로 유지하는 반면, 요소(37)는 전기 연결 특징을 제공하기 위해 전류를 흐르게 한다. 특정 예에서, 구조(36)는 대략 310℃의 녹는점을 갖는 솔더 볼이며, 요소(37)는 대략 220℃의 녹는점을 갖는 솔더 페이스트의 일부분이다. 그런 다음, 구조(36)가 기계적인 장착을 제공하는 동안 간단한 리플로(reflow) 공정이 요소(37)를 전기적으로 연결시키는데 사용될 수 있으며, 다양한 기능에 특히 적합한 동일한 물질이, 희망한다면 사용될 수 있음이 이해될 것이다.
장착 구조(36)는, 모듈(21)을 지지 및 상호 연결 표면(23) 상에 물리적으로 장착시키기 위해서 각 장착 영역(25)과 메이팅 지지 영역(30)에 서로 하나씩 물리적으로 연결된다. 동시에, 전기 연결 요소(37)는 전기 접점 영역(24) 각각을 메이팅 전기 상호 연결 영역(31)에 전기적으로 연결하도록 배치된다. 구조(36)와 요소(37)의 위치를 배치하고, 고정하는 공정은, 여기서 상세하게 다뤄질 필요가 없는 표준의, 충분히 공지된 기법에 따라 수행된다.
모듈(21) 상에 전략적으로 놓인 더미(dummy) 또는 실제 장착 구조(36)를 사용함으로써, 구조(36)는 모듈(21)과 지지 및 상호 연결 표면(23)사이에서 열 팽창 계수 등의 차이로 인해 발생한 대부분의 응력을 흡수하며, 훨씬 더 얇은 전기 연결 요소(37)로 형성되고 솔더(solder)된 전기적인 연결부를 보호할 것이다. 나아가, 이러한 접근법을 사용함으로써, 최종 패키지의 높이(hL)는 BGA 장착 모듈의 높이(h)(도 1 참조)보다 대체로 더 낮다. 도 1에 예시된 바와 같이, BGA 장착 모듈을 높이(hL)로 감소시키기 위해서, 모듈의 상당한 부분이 소비될 것이다. 바람직한 실시예에서, 모듈(21)의 적은 부분이 오목부(35)로 인해 소비되는 반면, 많은 부분은 회로용으로 남겨진다. 만약 오목부가 지지 및 상호 연결 표면에 형성된다면, 어떠한 추가적인 부피도 소비되지 않지만, 일부 표준 부피(standardization)만 소비될 것이다.
따라서, 얇은 프로파일의 상호 연결 구조는 신뢰할 만한 장착 방법으로 개시된다. 이러한 구조는, 신뢰할 만한 접점을 여전히 제공하며, 전기회로의 많은 또는 임의의 부피를 희생하지 않으면서, 많은 응용의 높이 제한치 내로 쉽게 적응될 수 있다.
본 출원인이 본 발명의 특정 실시예를 도시하고, 기술하였지만, 추가적인 변형 및 개선이 당업자에게 발생할 것이다. 따라서, 본 출원인들은 본 발명이 도시된 특정한 형태로 제한되지 않는 것으로 이해되기를 희망하며, 첨부한 청구항에서 본 발명의 사상과 범주를 벗어나지 않는 모든 변형을 포함하기를 원한다.

Claims (3)

  1. 얇은 프로파일(low profile)의 상호 연결 구조(20)에 있어서,
    장착 표면(22)에 의해 한정된 복수의 전기 접점 영역(24)과 일정한 간격만큼 떨어진 복수의 장착 영역(25)을 갖는 상기 장착 표면(22)을 구비한 전자회로 모듈(21)과,
    상기 장착 표면에 평행하고, 일정한 간격만큼 떨어진 장착 및 상호 연결 평면(mounting and interconnect plane)으로부터 제 1 거리만큼 떨어진 상기 복수의 장착 영역과,
    상기 장착 및 상호 연결 평면으로부터, 상기 제 1 거리보다 더 작은 제 2 거리만큼 떨어진 상기 복수의 전기 접점 영역을 특징으로 하는, 얇은 프로파일의 상호 연결 구조.
  2. 얇은 프로파일의 상호 연결 구조(20)에 있어서,
    장착 표면(22)에 의해 한정된 복수의 전기 접점 영역(24)과 일정한 간격만큼 떨어진 복수의 장착 영역(25)을 갖는 상기 장착 표면(22)을 구비한 전자회로 모듈(21)과,
    상기 모듈의 상기 장착 표면 근처에 배치된 지지 및 상호 연결 표면(support and interconnect surface)(23)으로서, 상기 지지 및 상호 연결 표면은 상기 모듈의 상기 장착 영역에 정렬된 복수의 메이팅(mating) 지지 영역(30)과, 상기 모듈의상기 복수의 전기 접점 영역에 정렬된 복수의 메이팅 전기 상호 연결 영역(31)을 가지며, 상기 장착 영역과 상기 메이팅 지지 영역은 제 1 거리만큼 떨어지고 상기 전기 접점 영역과 상기 메이팅 전기 상호 연결 영역은 상기 제 1 거리보다 더 작은 제 2 거리만큼 떨어지며, 상기 장착 표면과 상기 지지 및 상호 연결 표면은 일반적으로 평행하게 배치되고 일정한 간격만큼 떨어지는, 지지 및 상호 연결 표면(23)과,
    제 1 두께를 갖는 복수의 장착 구조(36)로서, 상기 복수의 장착 구조 각각은, 상기 지지 및 상호 연결 표면 상에 상기 모듈을 물리적으로 장착하기 위해서 상기 복수의 장착 영역의 각 장착 영역과 상기 메이팅 지지 영역에 물리적으로 연결되는, 복수의 장착 구조(36)와,
    상기 제 1 두께보다 더 작은 제 2 두께를 갖는 복수의 전기 연결 요소(37)로서, 상기 복수의 전기 연결 요소 각각은 상기 복수의 전기 접점 영역의 각 전기 접점 영역과 상기 메이팅 전기 상호 연결 영역에 전기적으로 연결되는, 복수의 전기 연결 요소(37)를 포함하는, 얇은 프로파일의 상호 연결 구조.
  3. 전자회로 모듈(21)을 지지 및 상호 연결 표면(23)과 얇은 프로파일로 상호 연결하는 방법에 있어서,
    장착 표면(22)에 의해 한정된 복수의 전기 접점 영역(24)과 일정한 간격만큼 떨어진 복수의 장착 영역(25)을 갖는 상기 장착 표면(22)을 구비한 전자회로 모듈(21)을 제공하는 단계로서, 상기 복수의 장착 영역은 상기 장착 표면에 평행하며 일정한 간격만큼 떨어진 장착 및 상호 연결 평면으로부터 제 1 거리만큼 떨어지며, 상기 복수의 전기 접점 영역은 상기 장착 및 상호 연결 평면으로부터 상기 제 1 거리보다 더 작은 제 2 거리만큼 떨어지는, 전자회로 모듈(21) 제공 단계와,
    복수의 메이팅 지지 영역(30)과 복수의 메이팅 전기 상호 연결 영역(31)을 갖는 지지 및 상호 연결 표면(23)을 제공하는 단계와,
    제 1 두께를 갖는 복수의 장착 구조(36)를 제공하는 단계와,
    상기 제 1 두께보다 더 작은 제 2 두께를 갖는 복수의 전기 연결 요소(37)를 제공하는 단계와,
    상기 모듈을 상기 지지 및 상호 연결 표면 상에 물리적으로 장착하기 위해서 상기 복수의 장착 구조 각각을 상기 복수의 장착 영역의 각 장착 영역과 상기 메이팅 지지 영역에 물리적으로 연결하고, 상기 장착 영역과 상기 메이팅 지지 영역은 제 1 거리만큼 떨어지고 상기 전기 접점 영역과 상기 메이팅 전기 상호 연결 영역은 상기 제 1 거리보다 더 작은 제 2 거리만큼 떨어지는 방식으로 상기 장착 표면과 상기 지지 및 상호 연결 표면을 일정한 간격 만큼 떨어지도록 배치하기 위해서 상기 복수의 전기 연결 요소 각각을 상기 복수의 전기 접점 영역의 각 전기 접점 영역과 상기 메이팅 전기 상호 연결 영역에 전기적으로 연결하는 단계를 포함하는, 전자회로 모듈을 지지 및 상호 연결 표면과 얇은 프로파일로 상호 연결하는 방법.
KR1020000069217A 1999-12-03 2000-11-21 얇은 프로파일의 상호연결 구조 및 연결 방법 KR100719384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/454,342 US6410861B1 (en) 1999-12-03 1999-12-03 Low profile interconnect structure
US09/454,342 1999-12-03

Publications (2)

Publication Number Publication Date
KR20010070229A true KR20010070229A (ko) 2001-07-25
KR100719384B1 KR100719384B1 (ko) 2007-05-17

Family

ID=23804234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069217A KR100719384B1 (ko) 1999-12-03 2000-11-21 얇은 프로파일의 상호연결 구조 및 연결 방법

Country Status (5)

Country Link
US (1) US6410861B1 (ko)
EP (1) EP1107655A3 (ko)
JP (1) JP4545917B2 (ko)
KR (1) KR100719384B1 (ko)
CN (1) CN1223249C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093800U (ja) * 2002-11-01 2003-05-16 アルプス電気株式会社 電子ユニット
US20040245624A1 (en) * 2003-06-03 2004-12-09 Swanson Leland S. Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
JP5350604B2 (ja) * 2007-05-16 2013-11-27 スパンション エルエルシー 半導体装置及びその製造方法
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US8952532B2 (en) 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
CN107113967B (zh) * 2015-01-16 2019-08-06 株式会社村田制作所 基板、基板的制造方法以及弹性波装置
KR20200095253A (ko) 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 앵커(anchor) 구조물을 포함하는 반도체 패키지
CN112437979A (zh) * 2019-07-24 2021-03-02 深圳市大疆创新科技有限公司 电子封装组件、相机、可移动平台及其制备方法
CN110602363A (zh) * 2019-09-23 2019-12-20 Oppo广东移动通信有限公司 一种摄像头模组以及电子设备
CN114664747B (zh) * 2020-12-31 2023-02-03 华为技术有限公司 板级结构及通信设备
US12021048B2 (en) * 2021-08-30 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
JP2555811B2 (ja) * 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
US5370541A (en) * 1993-01-25 1994-12-06 Minnesota Mining And Manufacturing Company Repositionable termination module
JPH09283564A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体接合構造
JP2817715B2 (ja) * 1996-07-05 1998-10-30 日本電気株式会社 ボールグリッドアレイ型回路基板
JP2986413B2 (ja) * 1996-08-01 1999-12-06 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージ
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
JP3178401B2 (ja) * 1998-01-08 2001-06-18 住友金属工業株式会社 パッケージのｂｇａ型電極の形成および接続方法
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package

Also Published As

Publication number Publication date
CN1223249C (zh) 2005-10-12
US6410861B1 (en) 2002-06-25
JP2001168131A (ja) 2001-06-22
KR100719384B1 (ko) 2007-05-17
CN1299230A (zh) 2001-06-13
EP1107655A2 (en) 2001-06-13
JP4545917B2 (ja) 2010-09-15
EP1107655A3 (en) 2002-07-31

Similar Documents

Publication Publication Date Title
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
US6396136B2 (en) Ball grid package with multiple power/ground planes
US4437141A (en) High terminal count integrated circuit device package
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US8106507B2 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket
US7462939B2 (en) Interposer for compliant interfacial coupling
JPH07202378A (ja) パッケージ化電子ハードウェア・ユニット
US8116097B2 (en) Apparatus for electrically coupling a semiconductor package to a printed circuit board
US7019221B1 (en) Printed wiring board
KR970067801A (ko) 반도체 장치 및 그 제조방법
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
KR100386018B1 (ko) 스택형반도체디바이스패키지
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
US6434017B1 (en) Semiconductor device and electronic apparatus
US6320136B1 (en) Layered printed-circuit-board and module using the same
US6434817B1 (en) Method for joining an integrated circuit
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
US6541710B1 (en) Method and apparatus of supporting circuit component having a solder column array using interspersed rigid columns
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
KR200331875Y1 (ko) 반도체볼그리드어레이패키지
JPH06268141A (ja) 電子回路装置の実装方法
KR0163868B1 (ko) 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈
JP3087721B2 (ja) メモリモジュール
JP2904274B2 (ja) Ｌｓｉパッケージの実装方法
KR200231862Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee