CN114664747B - 板级结构及通信设备 - Google Patents

板级结构及通信设备 Download PDF

Info

Publication number
CN114664747B
CN114664747B CN202011639632.4A CN202011639632A CN114664747B CN 114664747 B CN114664747 B CN 114664747B CN 202011639632 A CN202011639632 A CN 202011639632A CN 114664747 B CN114664747 B CN 114664747B
Authority
CN
China
Prior art keywords
solder
gap
substrate
gap region
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011639632.4A
Other languages
English (en)
Other versions
CN114664747A (zh
Inventor
梁英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202310092558.6A priority Critical patent/CN116093031A/zh
Priority to CN202011639632.4A priority patent/CN114664747B/zh
Priority to PCT/CN2021/142256 priority patent/WO2022143707A1/zh
Priority to EP21914441.7A priority patent/EP4258338A4/en
Publication of CN114664747A publication Critical patent/CN114664747A/zh
Application granted granted Critical
Publication of CN114664747B publication Critical patent/CN114664747B/zh
Priority to US18/343,783 priority patent/US20230345638A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本申请提供一种板级结构及通信设备。包括上层基板和下层基板及多个能够支撑在其之间的支撑件；上层基板和下层基板之间具有间隙，间隙包括至少一个第一间隙区域和至少一个第二间隙区域，第一间隙区域和第二间隙区域是间隔的，且其之间的间隔区域不包括第一间隙区域或第二间隙区域，第一间隙区域内的上层基板和下层基板之间的最大垂直距离小于第二间隙区域内的上层基板和下层基板之间的最小垂直距离，且两者之间的差值大于或等于100微米；多个支撑件间隔分布在第一间隙区域和/或第二间隙区域。本申请的技术方案能够满足大变形下封装基板与印刷电路板的板级组装要求和焊接质量。

Description

板级结构及通信设备
技术领域
本申请涉及通信技术领域，尤其涉及一种板级结构及通信设备。
背景技术
随着芯片通道数、算力等的持续演进，芯片封装的尺寸越来越大，封装基板和印刷电路板的翘曲和变形也越来越难控制。大变形导致封装基板与印刷电路板焊接的质量风险激增，易导致如连锡、开焊等的焊接问题，批量焊接良率面临很大挑战。如何满足大变形下封装基板与印刷电路板的板级组装要求和焊接质量，是业界持续探索的课题。
发明内容
本申请的实施例提供一种板级结构及通信设备，能够满足大变形下封装基板与印刷电路板的板级组装要求和焊接质量。
第一方面，本申请提供一种板级结构，包括所述板级结构包括上层基板和下层基板及多个能够支撑在所述上层基板和所述下层基板之间的支撑件；
所述上层基板和所述下层基板之间具有间隙，在所述上层基板的正投影所在的平面内，所述间隙包括一个或多个第一间隙区域和一个或多个第二间隙区域，所述第一间隙区域和所述第二间隙区域是间隔的，且所述第一间隙区域和所述第二间隙区域之间的间隔区域不包括所述第一间隙区域或所述第二间隙区域，所述第一间隙区域内的所述上层基板和所述下层基板之间的垂直距离小于或等于所述第二间隙区域内的所述上层基板和所述下层基板之间的垂直距离；所述第一间隙区域内的所述上层基板和所述下层基板之间的最大垂直距离小于所述第二间隙区域内的所述上层基板和所述下层基板之间的最小垂直距离，且两者之间的差值大于或等于100微米；
多个所述支撑件间隔分布在所述第一间隙区域和/或所述第二间隙区域。
可以理解的是，第一间隙区域为相对而言的小间隙区域，在第一间隙区域中，相邻两个焊点常规情况下可能会发生连锡缺陷。由此，在第一间隙区域内布局支撑件，能够通过支撑件的支撑作用，使得上层基板和下层基板之间始终保有一定间隔，有效将上层基板和下层基板加热焊接过程中，因上层基板和下层基板的变形会随着温度的变化而加剧，导致焊接材料坍塌时相邻两个焊点之间发生连锡的可能性降低到最小，有利于保证板级结构的电路系统的可靠性。
而第二间隙区域为相对而言的大间隙区域，在第二间隙区域中，相邻两个焊点常规情况下不易发生连锡缺陷，但考虑到焊接来料的批次间波动和单一物料在焊接过程中的动态变化，一定情况下相邻两个焊点之间也可能会产生连锡的焊接问题。由此，在第二间隙区域内布局支撑件，能够将此类焊接缺陷发生的可能性降低到最小，起到良好的预防作用。
基于上述描述，应当理解，第一间隙区域和第二间隙区域都可视为会发生连锡的风险区域。通过在风险区域增加支撑件，使得即使在上层基板重量和焊接材料表面张力的作用下焊接材料坍塌，由于支撑件的支撑能力和支撑件自身所具有的支撑高度，第一间隙区域和第二间隙区域内都不易发生连锡的焊接缺陷，上层基板和下层基板之间的电气互连性能优异。
一种可能的实施方式中，在所述第一间隙区域的数量大于或等于2时，每相邻的两个所述第一间隙区域之间具有一个所述第二间隙区域。
一种可能的实施方式中，多个所述支撑件间隔分布在所述第一间隙区域和所述第二间隙区域，在所述第一间隙区域内，所述支撑件支撑在所述上层基板和所述下层基板之间；
在所述第二间隙区域内，所述支撑件两端中的一端与上层基板和下层基板中的其中一个基板抵接，另一端与所述上层基板和下层基板中的另一个基板相隔离；或者，
在所述第二间隙区域内，所述支撑件的两端分别与上层基板和下层基板抵接。
可以理解的是，在第一间隙区域内，支撑件支撑在上层基板和下层基板之间。也即为，第一间隙区域内的支撑件的两端分别与上层基板和下层基板抵接。由此，第一间隙区域内的支撑件能够起到支撑上层基板和下层基板的作用，从而将小间隙区域内相邻两个焊点之间因上层基板和下层基板之间的纵向间隔(即上层基板和下层基板之间的垂直距离)不足，使得焊接材料只能沿横向坍塌，且坍塌过量而导致相邻两个焊点桥连在一起产生连锡缺陷的可能性降低到最小，保证上层基板和下层基板之间因具有适宜的间隔而不会使相邻两个焊点之间发生连锡缺陷，有利于降低上层基板和下层基板之间的组装难度。
而布局在第二间隙区域内的支撑件即可与双侧基板均接触，进而实质支撑起上层基板和下层基板，也可只与一侧基板接触而无需支撑上层基板和下层基板。也即为，布局在第二间隙区域内的支撑件能够起到预防焊接来料的批次间波动和单一物料在焊接过程中的动态变化的作用，并在一定情况下支撑在上层基板和下层基板之间，从而能够灵活应对上层基板和下层基板组装过程中各种可能性的变化，实用性强，应用范围广泛。
一种可能的实施方式中，所述第一间隙区域内的所述支撑件的高度与所述第二间隙区域内的所述支撑件的高度不相等，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向；或者，
所述第一间隙区域内的所述支撑件的高度与所述第二间隙区域内的所述支撑件的高度相等，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
由此，各支撑件的高度具有多样化的变化可能性，而支撑件的实际高度选取需满足即能够使相邻焊点之间不发生连锡，也要规避未能形成有效焊点的开焊问题，即可在前述条件下根据实际情况对各支撑件的高度进行设计，灵活性强，应用范围广泛。
一种可能的实施方式中，多个所述支撑件间隔分布在所述第一间隙区域，且支撑在所述上层基板和所述下层基板之间；
各所述支撑件的高度相同或不相同，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
由此，各支撑件的高度具有多样化的变化可能性，而支撑件的实际高度选取需满足即能够使相邻焊点之间不发生连锡，也要规避未能形成有效焊点的开焊问题，即可在前述条件下根据实际情况对各支撑件的高度进行设计，灵活性强，应用范围广泛。
一种可能的实施方式中，所述支撑件沿其高度方向的截面形状包括U形、矩形、弧形中一种或多种的组合，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
一种可能的实施方式中，所述支撑件固定至所述上层基板；或者，
所述支撑件固定至所述下层基板；或者，
所述支撑件的两端分别与所述上层基板和所述下层基板固定。
可以理解的是，支撑件即可与单侧基板固定，也可与双侧基板固定，可根据所需支撑的支撑位置的可靠性和应力分布情况对支撑件与上层基板和下层基板的连接情况进行设计，本申请实施例对此不做严格限制。示例性地，支撑件可通过焊接或胶粘的方式与上层基板和/或下层基板固定。
一种可能的实施方式中，所述支撑件的类型包括电子元件或垫片，所述垫片的材质包括但不限于金属、塑胶件或陶瓷。
示例性地，电子元件可以为电阻或电容。而垫片可以由一种或多种金属材料制成，例如铜合金。或者，垫片也可以由用陶瓷材料、塑胶材料等制成。
一种可能的实施方式中，所述板级结构还包括多个第一焊接结构和多个第二焊接结构，各所述第一焊接结构和各所述第二焊接结构均位于所述上层基板和所述下层基板之间，并导通所述上层基板和所述下层基板；
多个所述第一焊接结构间隔排布于所述第一间隙区域，多个所述第二焊接结构间隔排布于所述第二间隙区域。
具体而言，在第一间隙区域内，多个第一焊接结构即能够实现上层基板和下层基板之间的物理连接，同时还能够导通上层基板和下层基板，以实现上层基板和下层基板之间的电气连接。也即为，多个第一焊接结构具备物理和电气连接的双重连接性能。在第二间隙区域内，多个第二焊接结构即能够实现上层基板和下层基板之间的物理连接，同时还能够导通上层基板和下层基板，以实现上层基板和下层基板之间的电气连接。也即为，多个第二焊接结构具备物理和电气连接的双重连接性能。
可以理解的是，每一第一焊接结构和每一第二焊接结构均可理解为前文所述的一个焊点，通过形成多个第一焊接结构和多个第二焊接结构，能够使得上层基板和下层基板之间形成可靠的连接关系。
基于上述描述，应当理解，由于第一焊接结构的高度需匹配第一间隙区域内的上层基板和下层基板之间的距离，第二焊接结构的高度需匹配第二间隙区域内的上层基板和下层基板之间的距离，故而第一焊接结构的高度与第二焊接结构的高度不一致，第一焊接结构和第二焊接结构的高度可理解为其各自沿垂直于上层基板方向的尺寸，或者，也可理解为其各自沿垂直于下层基板方向的尺寸。示例性地，第二焊接结构的高度大于第一焊接结构的高度。
一种可能的实施方式中，所述第一间隙区域包围所述第二间隙区域；或者，
所述第二间隙区域包围所述第一间隙区域。
示例性地，第一间隙区域的数量可为一个，第二间隙区域的数量也可为一个，第二间隙区域可包围第一间隙区域，从而呈现小间隙区域在中部，大间隙区域在边缘的间隙分布。
或者，第一间隙区域的数量可为一个，第二间隙区域的数量也可为一个，第一间隙区域可包围第二间隙区域，从而呈现大间隙区域在中部，小间隙区域在边缘的间隙分布。
或者，第一间隙区域的数量可为一个，第二间隙区域的数量可为两个，一个第一间隙区域设置在两个第二间隙区域之间，从而呈现近似W形的间隙分布。
或者，第一间隙区域的数量可为两个，第二间隙区域的数量可为一个，一个第二间隙区域设置在两个第一间隙区域之间，从而呈现近似M形的间隙分布。
一种可能的实施方式中，所述第二间隙区域与所述第一间隙区域的间隙的差值大于或等于100μm，所述间隙为所述上层基板和所述下层基板之间的垂直距离。
也即为，在第一间隙区域和第二间隙区域内各自任选一处位置，用H1表示选中的第一间隙区域的位置的上层基板和下层基板之间的垂直距离，用H2表示选中的第二间隙区域的位置的上层基板和下层基板之间的垂直距离，H2与H1的差值大于或等于100μm。
一种可能的实施方式中，所述板级结构还包括芯片，所述芯片封装在所述上层基板远离所述下层基板的一侧。
一种可能的实施方式中，所述第一焊接结构包括设于所述上层基板的第一焊球；
所述第一焊球包括焊球本体和助焊剂层，所述助焊剂层至少覆盖部分所述焊球本体的外表面。
此设置下，焊接工艺中会形成焊点的锡量仅由上层基板的第一焊球组成，也即为形成焊点所需的所有焊接材料都集成于上层基板的第一焊球上，故而可无需在下层焊盘上刷涂锡膏，，有利于在小间隙区域内更好的控制锡量，避免第一间隙区域内发生连锡的焊接缺陷。
可以理解的是，在焊球本体的外表面设置助焊剂层，能够借由助焊剂的功能性作用，在焊接工艺中帮助和促进焊接过程，同时具有保护作用，能够阻止氧化反应。此结构能够使焊点具备较小的锡量，有利于进一步规避连锡的焊接缺陷发生。或者，也可以第一焊球不覆盖助焊剂，而是在下层基板侧的焊盘上施加助焊剂，可以同样提供去氧化膜和防止氧化的作用。
一种可能的实施方式中，所述焊球本体采用焊锡制成；或者，
所述焊球本体包括核心层和包覆在所述核心层外表面的锡层，所述锡层的至少部分与所述助焊剂层连接，所述核心层的熔点高于所述锡层的熔点。
示例性地，核心层可以为在加热焊接过程中不会熔化的高熔点球状核心。锡层可相对于常规薄锡而略厚，一方面保证核心层完全处于其的包裹之下，另一方面由于其为焊点的重要组成部分，故而需保有足够的锡量而将未能形成有效焊点的焊接缺陷发生的可能性降低到最小。由此，第一焊球可整体呈现“球状核心被焊锡包裹”的形态。
需说明的是，本实施方式中，由于焊球本体包括核心层，故而核心层的尺寸大小可小于常规焊球大小，以保证第一焊球整体与常规焊球等大或略大于常规焊球的大小。
一种可能的实施方式中，所述核心层为呈球状的支撑结构。
一种可能的实施方式中，所述第一焊接结构包括第一焊球和第一焊料结构，所述第一焊球设于所述上层基板，所述第一焊料结构设于所述下层基板，所述第一焊料结构的材质包括助焊膏或具有50％合金的锡膏。
也即为，在上层基板和下层基板的加热焊接过程中，第一焊球和第一焊料结构共同形成焊点。示例性地，第一焊料结构的材质包括具有50％合金的锡膏。或者，第一焊料结构的材质包括助焊膏。
此设置下，焊接工艺中会形成的焊点的锡量可以由上层基板的第一焊球和下层基板的第一焊料结构共同组成。由此，对于焊点的锡量的控制可以双向调节，有利于在小间隙区域内更好的控制锡量，避免第一间隙区域内发生连锡的焊接缺陷。
一种可能的实施方式中，所述第二焊接结构包括第二焊球和第二焊料结构，所述第二焊球设于所述上层基板，所述第二焊料结构设于所述下层基板，所述第二焊料结构的材质包括具有100％合金的预制锡和/或具有50％合金的锡膏。
可以理解的是，焊接工艺中会形成的焊点的锡量由上层基板的第二焊球和下层基板的第二焊料结构共同组成。也即，对于第二焊接结构的锡量的控制可以通过控制第二焊球的锡量，或是通过控制第二焊料结构的锡量，或是通过控制第二焊球和第二焊料结构的锡量的双向调节。此设置有利于在大间隙区域(第二间隙区域)内更好的控制锡量和匹配变形间隙分布，避免第一间隙区域内发生开焊的焊接缺陷。
而预制锡具有100％合金，相较于具有50％合金的锡膏，相同体积下锡量会相差50％。在大间隙区域(第二间隙区域)锡量不足时，如通过增加锡膏的方式增加锡量，可能会带来连锡问题，而预制锡可以最大限度的满足大间隙区域内的锡量要求，且还能够规避大间隙区域易产生的开焊缺陷。
一种可能的实施方式中，所述第二焊料结构包括具有50％合金的锡膏时，所述第二焊料结构的锡量大于所述第一焊料结构的锡量。
由此，能够适配第一间隙区域和第二间隙区域之间的间隙差值。示例性地，可采用喷锡的方式控制锡膏的锡量，以适应第二间隙区域内的变形间隙分布。
一种可能的实施方式中，各所述第二焊球与对应的所述第二焊料结构接触的表面均为弧面，至少部分所述第二焊料结构与对应的所述第二焊球接触的表面为平面。
由此，能够保证第二焊球和第二焊料结构的接触平稳性，避免两者之间因发生相对滑动而导致上层基板和下层基板之间可能会在组装过程中产生错位，影响到板级结构的电气可靠性的问题发生。
一种可能的实施方式中，各所述第二焊料结构的高度相同，所述第二焊料结构的高度方向为垂直于所述下层基板的表面所在平面的方向。
可以理解的是，焊接工艺中会形成的焊点的锡量由上层基板的第二焊球和下层基板的第二焊料结构共同组成。也即，对于第二焊接结构的锡量的控制可以通过控制第二焊球的锡量，或是通过控制第二焊料结构的锡量，或是通过控制第二焊球和第二焊料结构的锡量的双向调节。而将第二焊料结构的高度设置的不一致，有利于在大间隙区域(第二间隙区域)内更好的控制锡量和匹配变形间隙分布，避免第一间隙区域内发生开焊的焊接缺陷。
或者，各所述第二焊料结构的高度不相同，所述第二焊料结构的高度为所述第二焊料结构沿垂直于所述下层基板方向的尺寸。
基于上述描述，应当理解，可根据实际情况对第二焊料结构的高度进行灵活调节，有利于精确的匹配变形区域的锡量，将焊接缺陷发生的可能性降低到最小。
一种可能的实施方式中，各所述第二焊料结构均为采用所述预置锡制成的预置锡球；或者，
各所述第二焊料结构均为采用所述预置锡制成的预置锡片；或者，
一部分所述第二焊料结构为采用所述预制锡制成的预制锡球，另一部分所述第二焊料结构为采用所述预制锡制成的预制锡片。
具体而言，每一所述第二焊料结构均为采用所述预制锡制成的预制锡球；
所述预制锡球与所述第二焊球接触的表面为平面。
需说明的是，预制锡球与第二焊球接触的表面为平面的情况，可以包括预制锡球与第二焊球接触的表面无弧形的情况，也可以包括预制锡球与第二焊球接触的表面具有微小的弧面的近似平面的情况。应当理解，平面为能够让第二焊球放置于预制锡球时，两者之间不会发生滑动而能更平稳的进行后续焊接过程的表面形态。
可以理解的是，由于第二焊球呈球状，故而第二焊球与预制锡球接触的表面为弧面。而若预制锡球与第二焊球接触的表面也为弧面，两个弧面接触会导致两者之间发生相对滑动，进而导致上层基板和下层基板之间可能会在组装过程中产生错位，影响到板级结构的电气可靠性。由此，将预制锡球与第二焊球接触的表面设为平面，可以充分规避此类问题发生的可能性，可靠性佳。
或者，所述预制锡球与所述第二焊球接触的表面为弧面，所述连接组件还包括限位装置，所述限位装置用于限制所述预制锡球和所述第二焊球之间的相对滑动。
可以理解的是，由于第二焊球和预制锡球的外表面均为弧面，为避免两个弧面接触而导致上层基板从下层基板上滑落，额外设置限位装置以限制上层基板和下层基板之间的相对滑动，能够提高上层基板和下层基板之间的对位稳定性。
或者，所述预制锡球与所述第二焊球接触的表面为弧面，所述连接组件还包括可坍塌结构件，所述可坍塌结构件位于所述第二间隙区域，且支撑在所述上层基板和所述下层基板之间，所述可坍塌结构件能够在所述连接组件加热焊接时熔化。
示例性地，可坍塌结构件的数量为两个，且分别支撑在第二间隙区域的两侧。另外，可坍塌结构件可以为在加热焊接过程中能够融化坍塌的焊锡材料，在未加热焊接前能够支撑在上层基板和下层基板指之间。
可以理解的是，由于第二焊球和预制锡球的外表面均为弧面，为避免两个弧面接触而导致上层基板从下层基板上滑落，额外设置可坍塌结构件以限制上层基板和下层基板之间的相对滑动，能够提高上层基板和下层基板之间的对位稳定性。
需说明的是，可坍塌结构件与会形成第二焊接结构的第二焊球和第二焊料结构间隔设置，以免对焊点的形成产生影响。其连接的焊盘形状需与其自身适配，且其仅需能够支撑在上层基板和下层基板之间即可，对其的数量、形状和连接位置不做严格限制。
一种可能的实施方式中，每一所述第二焊料结构均为采用所述预制锡制成的预制锡片，且所述预制锡片与所述第二焊球接触的表面为平面。
可以理解的是，预制锡片不仅具有调节锡量的作用，同时，预制锡片还具有支撑作用，采用预制锡片能够防止第二焊球在下层基板上发生滑动，具有良好的平稳性。
示例性地，预制锡片可呈“U”形，或者，预制锡片可呈柱形。需说明的是，预制锡片的形状不局限于前述的两种形状，具有平稳的支撑性能的形状都可适用，本申请的技术方案对此不做严格限制。
一种可能的实施方式中，一部分所述第二焊料结构为采用所述预制锡制成的预制锡球，且所述预制锡球与所述第二焊球接触的表面为弧面；
另一部分所述第二焊料结构为采用所述预制锡制成的预制锡片，且所述预制锡片与所述第二焊球接触的表面为平面。
可以理解的是，将一部分第二焊料结构设置为预制锡球，另一部分第二焊料结构设置为预制锡片，能够使得预制锡球的部分无需做工艺处理而保持外表面弧形的形态，能够节省板级结构组装时的物料管理成本和生产成本，有利于提高生产效率。
一种可能的实施方式中，各所述第二焊料结构的外表面均为弧面，至少部分所述第二焊球与所述第二焊料结构接触的表面为平面。
由此，能够保证第二焊球和第二焊料结构的接触平稳性，避免两者之间因发生相对滑动而导致上层基板和下层基板之间可能会在组装过程中产生错位，影响到板级结构的电气可靠性的问题发生。
一种可能的实施方式中，各所述第二焊球与对应的所述第二焊料结构接触的表面均为弧面，各所述第二焊料结构与对应的所述第二焊球接触的表面也均为弧面；
所述板级结构还包括限位装置，所述限位装置用于限制所述预制锡球和所述第二焊球之间的相对滑动；或者，
所述板级结构还包括可坍塌结构件，所述可坍塌结构件位于所述第二间隙区域，且支撑在所述上层基板和所述下层基板之间。
一种可能的实施方式中，多个所述支撑件间隔分布在所述第一间隙区域和所述第二间隙区域，各所述支撑件均位于所述上层基板和所述下层基板之间，并导通所述上层基板和所述下层基板；
所述第一间隙区域内的支撑件和/或所述第二间隙区域内的支撑件包括核心结构和包裹在所述核心结构外围的焊接材料层，所述核心结构的熔点高于所述焊接材料层的熔点。
一种可能的实施方式中，所述第一间隙区域的数量为一个，所述第二间隙区域的数量也为一个，所述第一间隙区域位于所述第二间隙区域外的至少一侧；或者，
所述第二间隙区域位于所述第一间隙区域外的至少一侧。
一种可能的实施方式中，所述板级结构还包括芯片，所述芯片封装在所述上层基板远离所述下层基板的一侧。
第二方面，本申请还提供一种通信设备，所述通信设备包括安装架和如上所述的板级结构，所述板级结构安装于所述安装架上。
附图说明
图1是本申请实施例提供的通信设备的示意简图；
图2是本申请第一实施例提供的板级结构的多个支撑件布局方案一的一种结构示意图；
图3是本申请第一实施例提供的板级结构的多个支撑件布局方案一的另一种结构示意图；
图4是本申请第一实施例提供的板级结构的多个支撑件布局方案一的又一种结构示意图；
图5是本申请第一实施例提供的板级结构的多个支撑件布局方案一的再一种结构示意图；
图6是本申请第一实施例提供的板级结构的多个支撑件布局方案一的第五种结构示意图；
图7是本申请第一实施例提供的板级结构的多个支撑件布局方案二的一种结构示意图；
图8是本申请第一实施例提供的板级结构的多个支撑件布局方案二的另一种结构示意图；
图9是本申请第一实施例提供的板级结构的多个支撑件布局方案二的又一种结构示意图；
图10是本申请第一实施例提供的板级结构的多个支撑件布局方案三的一种结构示意图；
图11是本申请第一实施例提供的板级结构的封装结构的结构示意图；
图12是本申请第一实施例提供的板级结构的间隙分布的一种结构示意简图；
图13是本申请第一实施例提供的板级结构的间隙分布的另一种结构示意简图；
图14是本申请第一实施例提供的板级结构的间隙分布的又一种结构示意简图；
图15是本申请第一实施例提供的板级结构的间隙分布的再一种结构示意简图；
图16是本申请第一实施例提供的用于板级结构的连接组件的一种结构示意图；
图17是本申请第一实施例提供的用于板级结构的连接组件的另一种结构示意图；
图18是本申请第一实施例提供的用于板级结构的连接组件的第一焊球的一种结构示意图；
图19是本申请第一实施例提供的用于板级结构的连接组件的的第一焊球的另一种结构示意图；
图20是本申请第一实施例提供的用于板级结构的连接组件的一种部分结构示意图；
图21是本申请第一实施例提供的第一焊接结构的组装方案一的第一种实施方式的一种结构示意图；
图22是本申请第一实施例提供的第一焊接结构的组装方案一的第二种实施方式的一种结构示意图；
图23是本申请第一实施例提供的第一焊接结构的组装方案一的第三种实施方式的一种结构示意图；
图24是本申请第一实施例提供的第一焊接结构的组装方案一的第四种实施方式的一种结构示意图；
图25是本申请第一实施例提供的第一焊接结构的组装方案一的第五种实施方式的一种结构示意图；
图26是本申请第一实施例提供的第一焊接结构的组装方案一的第六种实施方式的一种结构示意图；
图27是本申请第二实施例提供的板级结构的多个支撑件的一种结构示意图；
图28是本申请第二实施例提供的板级结构的多个支撑件的另一种结构示意图；
图29是本申请第二实施例提供的板级结构的多个支撑件的再一种结构示意图；
图30是本申请第二实施例提供的板级结构的多个支撑件的又一种结构示意图；
图31是本申请第二实施例提供的板级结构的多个支撑件的第五一种结构示意图；
图32是本申请第二实施例提供的板级结构的多个支撑件的第六种结构示意图。
具体实施方式
为了方便理解，首先对本申请的实施例所涉及的术语进行解释。
和/或：仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。
多个：是指两个或多于两个。
固定：应做广义理解，例如，a固定于b，可以是a与b直接连接且连接后的相对位置不发生变化，也可以是a与b通过中间媒介间接连接且连接后的相对位置不发生变化。
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
本申请的实施例提供一种通信设备，通信设备可以为但不仅限于为服务器、路由器、交换机、超级计算机、AI设备和数据中心。
请参阅图1，通信设备1000可以包括板级结构100、安装架200和外壳300。外壳300能够容置如板级结构100和安装架200等通信设备1000的部件，避免其因受外部机械损伤而造成损坏。板级结构100可理解为将封装结构60组装至载体后形成的板级组装架构。安装架200也可称为机框，可理解为能够为板级结构100提供物理支撑和电气互连的结构，通过将板级结构100安装于安装架200上，以使板级结构100在通信设备1000中的位置被固定而能够实现与其他电子器件的电气连接。
应当理解，板级结构100可以为任何带BGA(Ball Grid Arra，球栅阵列封装)形式的封装或结构件组装至载体后形成的组装架构，例如，带BGA形式的封装和结构件还可以为BGA插座，对此不做严格限制。如下将以带BGA形式的封装或结构件为封装结构60为例进行说明，在不冲突的情况下，这些描述均可应用于前述的如BGA插座等带BGA形式的封装和结构件。
需说明的是，图1的目的仅在于示意性的描述板级结构100、安装架200和外壳300的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例示意的结构并不构成对通信设备1000的具体限定。在本申请另一些实施例中，通信设备1000可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
请结合参阅图2-图11，板级结构100包括上层基板10、下层基板20和多个支撑件50。
上层基板10可理解为封装结构60中的封装基板(Package substrate)，封装基板是半导体芯片61封装的载体，可以为芯片61提供电连接、保护、支撑、散热、组装等功效。而封装结构60可以为通过如在上层基板10的背面设置用于与下层基板20电连接的I/O(IN/OUT，输入/输出)出线引脚、在上层基板10的正面封装如芯片61等电子器件后形成的，其具体结构将在下文进行详细说明。
下层基板20可理解为前文的载体，其能够承载封装结构60并与封装结构60组装，进而实现与封装结构60之间的电气互连。
由于封装结构60需与下层基板20组装，而封装结构60与下层基板20的组装，可等同于上层基板10与下层基板20的组装，故而对于上层基板10和下层基板20的组装质量的控制就显得尤为重要。如下将以上层基板10和下层基板20通过焊接而实现组装为例进行具体说明。
可以理解的是，常温下上层基板10和下层基板20可存在一定的翘曲变形，且在上层基板10和下层基板20的焊接过程中，翘曲变形会随着温度的变化而变化，进而导致上层基板10和下层基板20焊接的质量风险激增，组装难度加大，尤其表现在连锡和开焊的焊接缺陷会同时发生。其中，连锡可理解为上层基板10和下层基板20之间的两个相邻的焊点在焊接过程中桥连在一起的焊接缺陷，电气功能上表现为短路。开焊可理解为上层基板10和下层基板20之间未形成有效焊点的焊接缺陷，电气功能上表现为断路。基于上述描述，需对上层基板10和下层基板20之间的组装做相应的装联设计，以保证上层基板10和下层基板20之间能够形成良好的焊点结构。
由此，本申请的实施例所提供的板级结构100，能够解决上层基板10和下层基板20的变形所带来的连锡和开焊问题，满足大变形基板的板级组装要求和焊接质量，保证板级结构100的电路系统的正常工作过程中的高可靠性和稳定性，具体将在下文进一步描述。
请结合参阅图12-图15，上层基板10和下层基板20之间具有间隙，且在上层基板10的正投影所在的平面内，间隙包括第一间隙区域A和第二间隙区域B。而第一间隙区域A和第二间隙区域B是间隔的，且第一间隙区域A和第二间隙区域B之间的间隔区域不包括第一间隙区域A或第二间隙区域B。具体而言，第一间隙区域A和第二间隙区域B间隔可以指相邻的第一间隙区域A和第二间隙区域B是间隔的，而相邻可以理解为两者之间不相互接触连接，但距离相差较小。
本申请的实施例中，第一间隙区域A内的上层基板10和下层基板20之间的垂直距离小于第二间隙区域B内的上层基板10和下层基板20之间的垂直距离，第一间隙区域A内的上层基板10和下层基板20之间的最大垂直距离小于第二间隙区域B内的上层基板10和下层基板20之间的最小垂直距离，且两者之间的差值大于或等于100微米。
应当理解，第一间隙区域A的数量可以为一个，也可以为多个。第二间隙区域B的数量可以为一个，也可以为多个。示例性地，当第一间隙区域A的数量大于或等于2时，每相邻的两个第一间隙区域A之间具有一个第二间隙区域B。当第二间隙区域B的数量大于或等于2时，每相邻的领个第二间隙区域B之间具有一个第一间隙区域A。
需说明的是，为了方便示意，如下图12-图15中，仅示意出板级结构100的部分结构，但应当理解，并不以此为限。
也即为，在板级结构100中，上层基板10和下层基板20之间的垂直距离并不一致，而是存在差异变化。换言之，在上层基板10和下层基板20之间的间隙分布中，第一间隙区域A相对而言为小间隙区域，第二间隙区域B相对而言为大间隙区域。
示例性地，第二间隙区域B与第一间隙区域A的间隙的差值大于或等于100μm，间隙为上层基板10和下层基板20之间的垂直距离。也即为，在第一间隙区域A和第二间隙区域B内各自任选一处位置，用H1表示选中的第一间隙区域A的位置的上层基板10和下层基板20之间的垂直距离，用H2表示选中的第二间隙区域B的位置的上层基板10和下层基板20之间的垂直距离，H2与H1的差值大于或等于100μm。
需说明的是，在第一间隙区域A内，上层基板10和下层基板20之间的垂直距离也可能并不一致，而是存在差异变化。在第二间隙区域B内，上层基板10和下层基板20之间的垂直距离也可能并不一致，而是存在差异变化。
一种可能的实施方式中，第一间隙区域A的数量可为一个，第二间隙区域B的数量也可为一个。第二间隙区域B位于第一间隙区域A外的至少一侧，也即为，第二间隙区域B可位于第一间隙区域A的一侧、两侧、三侧或四侧。示例性地，第二间隙区域B可包围第一间隙区域A，从而呈现如图12所示的，小间隙区域在中部，大间隙区域在边缘的间隙分布。
另一种可能的实施方式中，第一间隙区域A的数量可为一个，第二间隙区域B的数量也可为一个。第一间隙区域A位于第二间隙区域B外的至少一侧，也即为，第一间隙区域A可位于第二间隙区域B的一侧、两侧、三侧或四侧。示例性地，第一间隙区域A可包围第二间隙区域B，从而呈现如图13所示的，大间隙区域在中部，小间隙区域在边缘的间隙分布。
又一种可能的实施方式中，第一间隙区域A的数量可为两个，第二间隙区域B的数量可为三个，每一个第一间隙区域A设置在相邻两个第二间隙区域B之间，从而呈现如图14所示的近似W形的间隙分布。
再一种可能的实施方式中，第一间隙区域A的数量可为三个，第二间隙区域B的数量可为两个，每一个第二间隙区域B设置在相邻两个第一间隙区域A之间，从而呈现如图15所示的近似M形的间隙分布。
需说明的是，上层基板10和下层基板20之间的间隙分布并不局限于上述描述的几种形态，第一间隙区域A和第二间隙区域B的数量和相对位置还可具有多样化的组合可能，只需满足上层基板10和下层基板20之间具有差异化的间隙分布即可，本申请的实施例对此不做严格限制。
在本申请的第一实施例中，支撑件50不参与实现上层基板10和下层基板20之间的电气互连，仅作为能够支撑上层基板10和下层基板20之间的支撑结构。具体而言，本实施例中，请再次参阅图2-图10，板级结构100还包括多个第一焊接结构30和多个第二焊接结构40。各第一焊接结构30和各第二焊接结构40均位于上层基板10和下层基板20之间，并导通上层基板10和下层基板20。
多个第一焊接结构30连接在上层基板10和下层基板20之间且间隔分布在第一间隙区域A。具体而言，在第一间隙区域A内，多个第一焊接结构30即能够实现上层基板10和下层基板20之间的物理连接，同时还能够导通上层基板10和下层基板20，以实现上层基板10和下层基板20之间的电气连接。也即为，多个第一焊接结构30具备物理和电气连接的双重连接性能。
而多个第二焊接结构40连接在上层基板10和下层基板20之间且间隔分布在第二间隙区域B。具体而言，在第二间隙区域B内，多个第二焊接结构40即能够实现上层基板10和下层基板20之间的物理连接，同时还能够导通上层基板10和下层基板20，以实现上层基板10和下层基板20之间的电气连接。也即为，多个第二焊接结构40具备物理和电气连接的双重连接性能。
可以理解的是，每一第一焊接结构30和每一第二焊接结构40均可理解为前文的一个焊点，通过形成多个第一焊接结构30和多个第二焊接结构40，能够使得上层基板10和下层基板20之间形成可靠的连接关系。
基于上述描述，应当理解，由于第一焊接结构30的高度需匹配第一间隙区域A内的上层基板10和下层基板20之间的距离，第二焊接结构40的高度需匹配第二间隙区域B内的上层基板10和下层基板20之间的距离，故而第一焊接结构30的高度与第二焊接结构40的高度不一致，第一焊接结构30和第二焊接结构40的高度可理解为其各自沿垂直于上层基板10方向的尺寸，或者，也可理解为其各自沿垂直于下层基板20方向的尺寸。示例性地，第二焊接结构40的高度大于第一焊接结构30的高度。
具体而言，在第一间隙区域A内，各第一焊接结构30的高度可匹配第一间隙区域A内的上层基板10与下层基板20之间的间隙变化而呈现高度一致或不一致的结构形态。在第二间隙区域B内，各第二焊接结构40的高度可匹配第二间隙区域B内的上层基板10与下层基板20之间的间隙变化而呈现高度一致或不一致的结构形态。
由此，能够充分考虑到因上层基板10和下层基板20的变形情况而导致的上层基板10和下层基板20之间各处位置不同的间隙分布情况，使得上层基板10和下层基板20之间的焊点(第一焊接结构30和第二焊接结构40)的高度可以对应上层基板10和下层基板20之间的间隙分布。此设置使形成焊点所用的焊接材料可以精确的匹配上层基板10和下层基板20之间的间隙分布。一方面，能够避免因使用过多的焊接材料而使相邻两个焊点之间发生连锡的焊接缺陷，有效降低板级结构100的工艺成本和物料管理成本，提高板级结构100的生产效率。另一方面，还能够将因焊接材料不足而使上层基板10和下层基板20之间因未形成有效焊点而产生开焊的焊接缺陷的可能性降低到最小，使上层基板10和下层基板20之间形成稳定可靠的电连接关系。
换言之，根据上层基板10和下层基板20之间的变形间隙分布而进行精确的焊接材料匹配，能够最大限度的解决由于上层基板10和下层基板20的变形而带来的如连锡和开焊等焊接问题，保证上层基板10和下层基板20的板级组装可靠性。
本实施例中，支撑件50具备支撑作用，能够支撑在上层基板10和下层基板20之间，有效保证上层基板10和下层基板20之间不会发生如连锡和开焊等焊接缺陷的最小支撑高度。而支撑件50的形状具有多样化的可能性。支撑件50沿其高度方向的截面形状包括U形、矩形、弧形中一种或多种的组合，支撑件50的高度方向为垂直于下层基板10的表面所在平面的方向。示例性地，支撑件50可以呈现圆柱状，或者，支撑件50可以呈现U形，或者，支撑件50可以呈现圆台状，或者，支撑件50可以呈现球状。应当理解，支撑件50的形态并不局限于前述形状，能够起到支撑作用且在可加工范围内能够制作的几何形状都可用作支撑件50，本申请的实施例对此不做严格限制。
一种可能的实施方式中，支撑件50的类型可以为电子元件。示例性地，电子元件可以为电阻或电容。
另一种可能的实施方式中，支撑件50的类型可以为垫片。示例性地，垫片可以由一种或多种金属材料制成，例如铜合金。或者，垫片也可以由用陶瓷、塑胶等材料制成。
需说明的是，支撑件50的类型可能性并不局限于上述描述，其可以为任何兼具在焊接过程中不会熔化的高熔点和支撑作用的物体，本申请的实施例对此不做严格限制。
请结合参阅图2-图10，多个支撑件50可间隔分布在第一间隙区域A和/或第二间隙区域B。换言之，多个支撑件50至少具有以下三种布局方案：
布局方案一：多个支撑件50间隔分布在第一间隙区域A和第二间隙区域B。
布局方案二：多个支撑件50间隔分布在第一间隙区域A。
布局方案三：多个支撑件50间隔分布在第二间隙区域B。
如下将对上述的多个支撑件50的三个布局方案进行具体描述。
请结合参阅图2、图3、图4、图5和图6，在布局方案一中，多个支撑件50间隔分布在第一间隙区域A和第二间隙区域B。
可以理解的是，第一间隙区域A为相对而言的小间隙区域，在第一间隙区域A中，相邻两个焊点常规情况下可能会发生连锡缺陷。由此，在第一间隙区域A内布局支撑件50，能够通过支撑件50的支撑作用，使得上层基板10和下层基板20之间始终保有一定间隔，有效将上层基板10和下层基板20加热焊接过程中，因上层基板10和下层基板20的变形会随着温度的变化而加剧，导致焊接材料坍塌时相邻两个焊点之间发生连锡的可能性降低到最小，有利于保证板级结构100的电路系统的可靠性。
而第二间隙区域B为相对而言的大间隙区域，在第二间隙区域B中，相邻两个焊点常规情况下不易发生连锡缺陷，但考虑到焊接来料的批次间波动和单一物料在焊接过程中的动态变化，一定情况下相邻两个焊点之间也可能会产生连锡的焊接问题。由此，在第二间隙区域B内布局支撑件50，能够将此类焊接缺陷发生的可能性降低到最小，起到良好的预防作用。
基于上述描述，应当理解，第一间隙区域A和第二间隙区域B都可视为会发生连锡的风险区域。通过在风险区域增加支撑件50，使得即使在上层基板10重量和焊接材料表面张力的作用下焊接材料坍塌，由于支撑件50的支撑能力和支撑件50自身所具有的支撑高度，第一间隙区域A和第二间隙区域B内都不易发生连锡的焊接缺陷，上层基板10和下层基板20之间的电气互连性能优异。
本方案中，应当理解，由于多个支撑件50不参与焊点的形成，故而各支撑件50与各第一焊接结构30和各第二焊接结构40间隔设置，以避免对焊点产生不良影响。
请结合参阅图2、图3、图4、图5和图6，在第一间隙区域A内，支撑件50支撑在上层基板10和下层基板20之间。也即为，第一间隙区域A内的支撑件50的两端分别与上层基板10和下层基板20抵接。由此，第一间隙区域A内的支撑件50能够起到支撑上层基板10和下层基板20的作用，从而将小间隙区域内相邻两个焊点之间因上层基板10和下层基板20之间的纵向间隔(即上层基板10和下层基板20之间的垂直距离)不足，使得焊接材料只能沿横向坍塌，且坍塌过量而导致相邻两个焊点桥连在一起产生连锡缺陷的可能性降低到最小，保证上层基板10和下层基板20之间因具有适宜的间隔而不会使相邻两个焊点之间发生连锡缺陷，有利于降低上层基板10和下层基板20之间的组装难度。
需说明的是，结合参阅图2、图3和图4，在第一间隙区域A内，支撑件50支撑在上层基板10和下层基板20之间，且两端与上层基板10和下层基板20抵接的情况可以包括：支撑件50固定至上层基板10，且远离上层基板10的一端与下层基板20抵接，或者，支撑件50固定至下层基板20，且远离下层基板20的一端与上层基板10抵接，或者，支撑件50的两端分别与上层基板10和下层基板20固定。
换言之，支撑件50即可与单侧基板固定，也可与双侧基板固定，可根据所需支撑的支撑位置的可靠性和应力分布情况对支撑件50与上层基板10和下层基板20的连接情况进行设计，本申请实施例对此不做严格限制。示例性地，支撑件50可通过焊接或胶粘的方式与上层基板10和/或下层基板20固定。
一种可能的实施方式中，在第二间隙区域B内，如图3所示，支撑件50两端中的一端与上层基板10抵接，另一端与下层基板20间隔设置(相隔离)。或者，如图2、图5和图6所示，支撑件50两端中的一端与下层基板20抵接，另一端与上层基板10间隔设置。也即为，第二间隙区域B内的支撑件50只与上层基板10或下层基板20接触，而与相对的另一侧基板不接触。换言之，本实施方式中，支撑件50仅与一侧基板连接，能够保证支撑件50的固位稳定性即可。
可以理解的是，本实施方式中，由于第二间隙区域B内的支撑件50仅与单侧基板接触，故而布局在第二间隙区域B即大间隙区域内的支撑件50并未实质起到支撑上层基板10和下层基板20的作用，而是起到良好的预防作用，能够将上层基板10和下层基板20的组装过程中，因焊接物料波动而导致上层基板10和下层基板20纵向间隔变短，相邻两个焊点之间发生连锡的可能性降低到最小。
另一种可能的实施方式中，如图4所示，在第二间隙区域B内，支撑件50的两端分别与上层基板10和下层基板20抵接。也即为，在第二间隙区域B内，支撑件50支撑在上层基板10和下层基板20之间，与双侧基板均接触。
可以理解的是，本实施方式中，由于第二间隙区域B内的支撑件50与双侧基板均接触，故而布局在第二间隙区域B即大间隙区域内的支撑件50起到实质支撑上层基板10和下层基板20的作用，能够在因焊接物料波动而导致上层基板10和下层基板20纵向间隔变短时，使得上层基板10和下层基板20之间始终具有适宜的间隔而不易使相邻两个焊点之间发生连锡。
结合参阅上述描述，应当理解，布局在第二间隙区域B内的支撑件50即可与双侧基板均接触，进而实质支撑起上层基板10和下层基板20，也可只与一侧基板接触而无需支撑上层基板10和下层基板20。也即为，布局在第二间隙区域B内的支撑件50能够起到预防焊接来料的批次间波动和单一物料在焊接过程中的动态变化的作用，并在一定情况下支撑在上层基板10和下层基板20之间，从而能够灵活应对上层基板10和下层基板20组装过程中各种可能性的变化，实用性强，应用范围广泛。
可以理解的是，各支撑件50的高度可以相同，也可以不相同，支撑件50的高度可理解为支撑件50沿垂直于下层基板20方向的尺寸，或者，支撑件50的高度也可理解为支撑件50沿垂直于上层基板10方向的尺寸。支撑件50的高度方向为垂直于下层基板20的表面所在平面的方向。
请结合参阅图2、图3、图4和图5，一种可能的实施方式中，第一间隙区域A内的支撑件50的高度与第二间隙区域B内的支撑件50的高度不相同，从而形成了各支撑件50高度不一致的布局。
示例性地，如图2、图3和图4所示，第一间隙区域A位于中部，第二间隙区域B位于边缘，第一间隙区域A内的各支撑件50的高度相同，第二间隙区域B内的各支撑件50高度相同，且第一间隙区域A内的各支撑件50的高度小于第二间隙区域B内的各支撑件50的高度。或者，如图5所示，第一间隙区域A位于边缘，第二间隙区域B位于中部，第一间隙区域A内的各支撑件50高度相同，第二间隙区域B内的各支撑件50高度相同，且第二间隙区域B内的各支撑件50的高度大于第一间隙区域A内的各支撑件50的高度。
请参阅图6，另一种可能的实施方式中，第一间隙区域A内的支撑件50的高度与第二间隙区域B内的支撑件50的高度相同，从而形成了各支撑件50高度一致的布局。由此，各支撑件50选用同样的高度，能够使得支撑件50的加工和制造更为简便，有利于节省板级结构100的物料管理成本和生产成本。
由此，各支撑件50的高度具有多样化的变化可能性，而支撑件50的实际高度选取需满足即能够使相邻焊点之间不发生连锡，也要规避未能形成有效焊点的开焊问题，即可在前述条件下根据实际情况对各支撑件50的高度进行设计，灵活性强，应用范围广泛。
基于上述描述，应当理解，在布局方案一中，在有可能会发生连锡的风险区域-第一间隙区域A和第二间隙区域B内均布局支撑件50，能够起到良好的预防作用，进一步降低连锡发生的可能性。
请结合参阅图7、图8和图9，在布局方案二中，与布局方案一相同的内容不再赘述，与布局方案一不同的是，多个支撑件50间隔分布在第一间隙区域A。
可以理解的是，第一间隙区域A为相对而言的小间隙区域，在第一间隙区域A中，相邻两个焊点常规情况下可能会发生连锡缺陷。由此，在第一间隙区域A内布局支撑件50，能够通过支撑件50的支撑作用，使得上层基板10和下层基板20之间始终保有一定间隔，有效将上层基板10和下层基板20加热焊接过程中，因上层基板10和下层基板20的变形会随着温度的变化而加剧，导致焊接材料坍塌时相邻两个焊点之间发生连锡的可能性降低到最小，有利于保证板级结构100的电路系统的可靠性。
本方案中，应当理解，由于多个支撑件50不参与焊点的形成，故而各支撑件50与各第一焊接结构30间隔设置，从而避免对焊点产生不良影响。
一种可能的实施方式中，如图8所示，第一间隙区域A内各支撑件50的高度相同，支撑件50的高度可理解为支撑件50沿垂直于下层基板20方向的尺寸，也可理解为支撑件50沿垂直于上层基板10方向的尺寸。也即为，支撑件50的高度方向为垂直于下层基板20的表面所在平面的方向。
由此，各支撑件50的高度能够相同，从而使得支撑件50的加工和制造更为简便，有利于节省板级结构100的物料管理成本和生产成本。
另一种可能的实施方式中，如图9所示，第一间隙区域A内各支撑件50的高度不相同，支撑件50的高度为支撑件50沿垂直于下层基板20方向的尺寸，也可理解为支撑件50沿垂直于上层基板10方向的尺寸。也即为，支撑件50的高度方向为垂直于下层基板20的表面所在平面的方向。
具体而言，第一间隙区域A内的间隙变形分布即第一间隙区域A内上层基板10和下层基板20之间的垂直距离并不相同，而是存在差异变化。由此，第一间隙区域A内的各支撑件50的高度可呈现各支撑件50高度不一致的布局。也即为，在第一间隙区域A内，相对来说间隙大的位置，支撑件50的高度可以相对较高，相对来说间隙小的位置，支撑件50的高度可以相对较低。
由此，能够使得基板上各位置处的作用力能够精细的匹配至各位置处的支撑件50，避免各处支撑件50因受力过于不一致而可能会造成的支撑件50失效的问题发生。
基于上述描述，应当理解，在布局方案二中，在有可能会发生连锡的风险区域-第一间隙区域A内布局支撑件50，能够使得支撑件50支撑在上层基板10和下层基板20之间，使得支撑件50起到良好的支撑作用，将连锡发生的可能性降低到最小。
请参阅图10，在布局方案三中，与布局方案一相同的内容不再赘述，与布局方案一不同的是，多个支撑件50间隔分布在第二间隙区域B。
可以理解的是，第二间隙区域B为相对而言的大间隙区域，在第二间隙区域B中，相邻两个焊点常规情况下不易发生连锡缺陷，但考虑到焊接来料的批次间波动和单一物料在焊接过程中的动态变化，一定情况下相邻两个焊点之间也可能会产生连锡的焊接问题。由此，在第二间隙区域B内布局支撑件50，能够将此类焊接缺陷发生的可能性降低到最小，起到良好的预防作用。
应当理解，由于多个支撑件50不参与焊点的形成，故而各支撑件50与各第二焊接结构40间隔设置，从而避免对焊点产生不良影响。
本布局方案中，布局在第二间隙区域B内的多个支撑件50与上层基板10和下层基板20之间的连接关系可参照布局方案一中对于布局在第二间隙区域B内的支撑件50的描述，在此不再赘述。但需说明的是，布局在第二间隙区域B内的支撑件50无需与第二间隙区域B里的间隙分布匹配，而是可根据实际需要进行选取，仅需满足能够使第二间隙区域B内的相邻焊点之间不发生连锡，且还能规避未能形成有效焊点的开焊问题即可。
一种可能的实施方式中，如图10所示，各支撑件50的高度相同，支撑件50的高度可理解为支撑件50沿垂直于下层基板20方向的尺寸，也可理解为支撑件50沿垂直于上层基板10方向的尺寸。也即为，支撑件50的高度方向为垂直于下层基板20的表面所在平面的方向。
由此，各支撑件50的高度能够一致，从而使得支撑件50的加工和制造更为简便，有利于节省板级结构100的物料管理成本和生产成本。
基于上述描述，应当理解，在布局方案三中，在有可能会发生连锡的风险区域-第二间隙区域B内布局支撑件50，能够起到良好的预防作用，进一步降低连锡发生的可能性。
结合参阅上述的三个布局方案，多个支撑件50的布局设计能够最大限度的解决上层基板10和下层基板20板级组装时的连锡问题，且支撑件50的高度和结构设计还能够有效规避开焊问题。也即为，多个支撑件50的布局设计能够在解决连锡缺陷的同时，还将开焊缺陷发生的可能性降低到最小。
本申请的实施例中，第一焊接结构30可理解为设置在上层基板10的焊接材料和设置在下层基板20的焊接材料对应，并经加热焊接后共同形成的位于第一间隙区域A内的焊点。第二焊接结构40可理解为设置在上层基板10的焊接材料和设置在下层基板20的焊接材料对应，并经加热焊接后共同形成的位于第二间隙区域B内的焊点。或者，第二焊接结构40可理解为设置在第二间隙区域B内上层基板10的焊接材料经加热焊接后形成的位于第二间隙区域B内的焊点。
换言之，板级结构100的实际组装过程中，将封装结构60中的上层基板10与下层基板20接触，通过加热使得上层基板10和下层基板20之间形成多个第一焊接结构30和多个第二焊接结构40，以将封装形式的封装结构60焊接在下层基板20上，实现封装结构60与下层基板20的连接。
具体而言，第一焊接结构30可以仅包括第一焊球31，也可以包括第一焊球31和第一焊料结构32。第二焊接结构40可以包括第二焊球41和第二焊料结构42。以下将对第一焊接结构30和第二焊接结构40的详细结构进行说明。
为了方便说明本申请的实施例的技术方案，如下将对封装结构60和下层基板20的装联阶段也即封装结构60上板装联阶段进行描述，可定义封装结构60上板装联的结构形态为用于板级结构100的连接组件70，而连接组件70的结构形态可理解为在进行加热焊接前封装结构60和下层基板20的组装形态，也即上层基板10和下层基板20的组装形态。
本申请的实施例中，以封装结构60为采用BGA形式封装的封装结构60为例进行说明。可以理解的是，BGA可理解为在上层基板10的背面按阵列方式制出球形触点作为出线引脚，在上层基板10的正面装配芯片61等元器件，是多引脚LSI(Large-scale integratedcircui，大规模集成电路)用的一种表面贴装型封装。
请再次参阅图11，封装结构60包括上层基板10、芯片61以及散热盖62。上层基板10的正面可安装芯片61及其他电子元件，上层基板10的背面可与下层基板20电连接。芯片61安装至上层基板10的正面，散热盖62连接至上层基板10的正面且遮罩在芯片61的外围，能够保护芯片61以及为芯片61散热。换言之，芯片61可通过散热盖62封装在上层基板10的一侧。示例性地，上层基板10可以为金属基板、陶瓷基板或PCB板。
需说明的是，图11的目的仅在于示意性的描述上层基板10、芯片61以及散热盖62的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例示意的结构并不构成对封装结构60的具体限定。在本申请另一些实施例中，封装结构60可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
请结合参阅图11、图16和图17，上层基板10的背面设有多个上层焊盘11，多个上层焊盘11间隔分布，每一上层焊盘11均可设有一个第一焊球31或一个第二焊球41。
可以理解的是，第一焊球31或第二焊球41即为前文的能够作为出线引脚的球形触点。而第一焊球31可理解为在上层基板10和下层基板20组装时，分布于第一间隙区域A内的球形触点，也即能够构成第一焊接结构30的焊接材料。第二焊球41可理解为在上层基板10和下层基板20组装时，分布于第二间隙区域B内的球形触点，也即能够构成第二焊接结构40的焊接材料。
也即为，上层基板10设有多个分布在第一间隙区域A内的第一焊球31和多个分布在第二间隙区域B内的第二焊球41。
下层基板20的正面设有多个下层焊盘21，多个下层焊盘21间隔分布且与多个上层焊盘11一对一而对应设置，每一下层焊盘21上均可设有一个第一焊料结构32，或一个第二焊料结构42，或不设置导电结构。
可以理解的是，第一焊料结构32可理解为在上层基板10和下层基板20组装时，分布于第一间隙区域A内的结构，也即能够构成第一焊接结构30的焊接材料。不设置导电结构的情形可理解为在上层基板10和下层基板20组装时，分布于第一间隙区域A内的下层焊盘21上不设置导电结构。第二焊料结构42可理解为在上层基板10和下层基板20组装时，分布于第二间隙区域B内的结构，也即能够构成第二焊接结构40的焊接材料。
也即为，下层基板20设有多个分布在第一间隙区域A内的第一焊料结构32和多个分布在第二间隙区域B内的第二焊料结构42。或者，下层基板20设有多个分布在第二间隙区域B内的第二焊料结构42。
如下将对第一间隙区域A内形成第一焊接结构30的组装可能性和第二间隙区域B内形成第二焊接结构40的组装可能性进行分别说明。
第一间隙区域A内形成第一焊接结构30的组装可能性至少包括以下两种组装方案：
第一焊接结构30的组装方案一：仅依靠第一焊球31自身构成第一焊接结构30。
第一焊接结构30的组装方案二：第一焊球31和第一焊料结构32共同构成第一焊接结构30。
如下将对上述的第一焊接结构30的两个组装方案进行具体描述。
请结合参阅图16和图17，在第一焊接结构30的组装方案一中，上层基板10通过多个第一焊球31电连接至下层基板20。也即为，在上层基板10和下层基板20的加热焊接过程中，第一焊球31可直接形成第一焊接结构30。
此设置下，焊接工艺中会形成的第一焊接结构30的锡量仅由上层基板10的第一焊球31组成，也即为形成焊点所需的所有焊接材料都集成于上层基板10的第一焊球31上，故而可无需在下层焊盘21上刷涂锡膏，有利于在小间隙区域内更好的控制锡量，避免第一间隙区域A内发生连锡的焊接缺陷。
请参阅图16，第一焊球31包括焊球本体311和助焊剂层312，助焊剂层312至少覆盖部分焊球本体311的外表面。示例性地，助焊剂层312覆盖部分焊球本体311的外表面。或者，助焊剂层312完全覆盖焊球本体311的外表面。
可以理解的是，在焊球本体311的外表面设置助焊剂层312，能够借由助焊剂的功能性作用，在焊接工艺中帮助和促进焊接过程，同时具有保护作用，能够阻止氧化反应。此结构能够使第一焊接结构30具备较小的锡量，有利于进一步规避连锡的焊接缺陷发生。
需说明的是，在形成助焊剂层312的同一工艺步骤内，也可在第二焊球41的外表面同样也形成助焊剂层312，以促进第二焊接结构40的焊接过程。而在本申请的其他实施例中，也可不在焊球本体311外设置助焊剂层312，而是可在对应的下层焊盘21处点涂助焊膏，或是不仅在焊球本体311外设置助焊剂层312，也在对应的下层焊盘21处点涂助焊膏。应当理解，以上的方案及其组合的实现形式仍处于本申请技术方案的保护范围内，对此不做严格限制。
请参阅图18，一种可能的实施方式中，焊球本体311包括核心层314和包覆在核心层314外表面的锡层313，锡层313的至少部分与助焊剂层312连接。换言之，在焊球本体311的径向方向上，助焊剂层312、锡层313和核心层314依次设置。
示例性地，核心层314可以为在加热焊接过程中不会熔化的高熔点球状核心。也即为，核心层314的熔点高于锡层313的熔点，且核心层314为呈球状的支撑结构。锡层313可相对于常规薄锡而略厚，一方面保证核心层314完全处于其的包裹之下，另一方面由于其为焊点(第一焊接结构30)的重要组成部分，故而需保有足够的锡量而将未能形成有效焊点的焊接缺陷发生的可能性降低到最小。由此，第一焊球31可整体呈现“球状核心被焊锡包裹”的形态。例如：球状核心可以为金属球。
需说明的是，本实施方式中，由于焊球本体311包括核心层314，故而核心层314的尺寸大小可小于常规焊球大小，以保证第一焊球31整体与常规焊球等大或略大于常规焊球的大小。另外，“球状核心被焊锡包裹”的结构设计可不局限于仅应用至第一间隙区域A内的第一焊球31，还可一起或单独应用至第二间隙区域B内的第二焊球41。换言之，“球状核心被焊锡包裹”即可局部布局在上层基板10的出线位置，也可整体布局在上层基板10的出线位置，可根据实际情况进行选取，本申请的实施例对此不做严格限制。
另一种可能的实施方式中，焊球本体311与常规焊球的结构相同。也即为，焊球本体311的内部无支撑结构，焊球本体311采用焊锡制成。
请参阅图17，在第一焊接结构30的组装方案二中，多个第一焊球31一对一而对应连接至多个第一焊料结构32。也即为，在上层基板10和下层基板20的加热焊接过程中，第一焊球31和第一焊料结构32共同形成第一焊接结构30。示例性地，第一焊料结构32的材质包括具有50％合金的锡膏。或者，第一焊料结构32的材质包括助焊膏。
此设置下，焊接工艺中会形成的第一焊接结构30的锡量可以由上层基板10的第一焊球31和下层基板20的第一焊料结构32共同组成。由此，对于第一焊接结构30的锡量的控制可以双向调节，有利于在小间隙区域内更好的控制锡量，避免第一间隙区域A内发生连锡的焊接缺陷。
请参阅图19，一种可能的实施方式中，第一焊球31包括核心层314和包覆在核心层314外表面的锡层313。换言之，在第一焊球31的径向方向上，锡层313和核心层314依次设置。应当理解，区别于第一焊接结构30的组装方案一，由于本组装方案中的第一焊接结构30可由第一焊球31和第一焊料结构32共同构成，而第一焊料结构32又具有一定的助焊剂，故而第一焊球31可不设置助焊剂层312。
示例性地，核心层314可以为在加热焊接过程中不会熔化的高熔点球状核心。锡层313可相对于常规薄锡而略厚，一方面保证核心层314完全处于其的包裹之下，另一方面由于其为焊点(第一焊接结构30)的重要组成部分，故而需保有足够的锡量而将未能形成有效焊点的焊接缺陷发生的可能性降低到最小。由此，第一焊球31可整体呈现“球状核心被焊锡包裹”的形态。
需说明的是，本实施方式中，由于第一焊球31包括核心层314，故而核心层314的尺寸大小可小于常规焊球大小，以保证第一焊球31整体与常规焊球等大或略大于常规焊球的大小。另外，“球状核心被焊锡包裹”的结构设计可不局限于仅应用至第一间隙区域A内的第一焊球31，还可一起或单独应用至第二间隙区域B内的第二焊球41。换言之，“球状核心被焊锡包裹”即可局部布局在上层基板10的出线位置，也可整体布局在上层基板10的出线位置，可根据实际情况进行选取，本申请的实施例对此不做严格限制。
另一种可能的实施方式中，第一焊球31与常规焊球的结构相同。也即为，第一焊球31的内部无支撑结构，焊球本体311采用焊锡制成。
基于上述描述，应当理解，在上层基板10和下层基板20进行加热焊接而形成板级结构100时，第一焊球31可与第一焊料结构32共同形成第一焊接结构30。或者，第一焊球31也可仅依靠自身而形成第一焊接结构30，可根据实际情况进行选取，本申请的实施例对此不做严格限制。
如上对第一间隙区域A内形成第一焊接结构30的组装可能性进行了说明，如下将对第二间隙区域B内形成第二焊接结构40的组装可能性进行说明。
请结合参阅图16、图17和图20，第二间隙区域B内形成第二焊接结构40的组装可能性至少包括以下三种组装方案：
第二焊接结构40的组装方案一：第二焊球41和第二焊料结构42共同构成第二焊接结构40，其中，第二焊料结构42的材质包括具有100％合金的预制锡。
第二焊接结构40的组装方案二：第二焊球41和第二焊料结构42共同构成第二焊接结构40，其中，第二焊料结构42的材质包括具有50％合金的锡膏。
第二焊接结构40的组装方案三：第二焊球41和第二焊料结构42共同构成第二焊接结构40，其中，第二焊料结构42的材质包括具有100％合金的预制锡和具有50％合金的锡膏。
如下将对上述的第二焊接结构40的三个组装方案进行具体描述。
请结合参阅图16和图17，在第二焊接结构40的组装方案一中，多个第二焊球41一对一而对应连接至多个第二焊料结构42，其中，第二焊料结构42的材质包括具有100％合金的预制锡。也即为，在上层基板10和下层基板20的加热焊接过程中，第二焊球41和第二焊料结构42共同形成第二焊接结构40。
可以理解的是，预制锡具有100％合金，相较于具有50％的锡膏，相同体积下锡量会相差50％。在大间隙区域(第二间隙区域B)锡量不足时，如通过增加锡膏的方式增加锡量，可能会带来连锡问题，而预制锡可以最大限度的满足大间隙区域内的锡量要求，且还能够规避大间隙区域易产生的开焊缺陷。
一种可能的实施方式中，如图16和图17所示，各第二焊料结构42的高度不相同，第二焊料结构42的高度为第二焊料结构42沿垂直于下层基板20方向的尺寸。也即为，第二焊料结构42的高度方向为垂直于下层基板20的表面所在平面的方向。
可以理解的是，焊接工艺中会形成的第二焊接结构40的锡量由上层基板10的第二焊球41和下层基板20的第二焊料结构42共同组成。也即，对于第二焊接结构40的锡量的控制可以通过控制第二焊球41的锡量，或是通过控制第二焊料结构42的锡量，或是通过控制第二焊球41和第二焊料结构42的锡量的双向调节。而将第二焊料结构42的高度设置的不一致，有利于在大间隙区域(第二间隙区域B)内更好的控制锡量和匹配变形间隙分布，避免第一间隙区域A内发生开焊的焊接缺陷。
另一种可能的实施方式中，如图21所示，各第二焊料结构42的高度相同，第二焊料结构42的高度为第二焊料结构42垂直于下层基板20方向的尺寸。也即为，第二焊料结构42的高度方向为垂直于下层基板20的表面所在平面的方向。
基于上述描述，应当理解，可根据实际情况对第二焊料结构42的高度进行灵活调节，有利于精确的匹配变形区域的锡量，将焊接缺陷发生的可能性降低到最小。
在本方案的第一种实施方式中，每一第二焊料结构42均为采用预制锡制成的预制锡球。也即为，在第二间隙区域B内，多个预制锡球间隔排布。示例性地，预制锡球可通过植球的方式连接于下层焊盘21。
请结合参阅图16、图17和图21，每一预制锡球与对应的第二焊球41接触的表面421为平面。需说明的是，预制锡球与第二焊球41接触的表面421为平面的情况，可以包括预制锡球与第二焊球41接触的表面421无弧形的情况，也可以包括预制锡球与第二焊球41接触的表面421具有微小的弧面的近似平面的情况。应当理解，平面为能够让第二焊球41放置于预制锡球时，两者之间不会发生滑动而能更平稳的进行后续焊接过程的表面形态。
可以理解的是，由于第二焊球41呈球状，故而第二焊球41与预制锡球接触的表面411为弧面。而若预制锡球与第二焊球41接触的表面421也为弧面，两个弧面接触会导致两者之间发生相对滑动，进而导致上层基板10和下层基板20之间可能会在组装过程中产生错位，影响到板级结构100的电气可靠性。由此，将预制锡球与第二焊球41接触的表面421设为平面，可以充分规避此类问题发生的可能性，可靠性佳。
请参阅图22，在本方案的第二种实施方式中，与第一种实施方式不同的是，预制锡球与第二焊球41接触的表面421为弧面。连接组件70还包括限位装置71，限位装置71用于限制预制锡球和第二焊球41之间的相对滑动。示例性地，限位装置71可位于上层基板10的外围并与下层基板20抵接。
可以理解的是，由于第二焊球41和预制锡球的外表面411和421均为弧面，为避免两个弧面接触而导致上层基板10从下层基板20上滑落，额外设置限位装置71以限制上层基板10和下层基板20之间的相对滑动，能够提高上层基板10和下层基板20之间的对位稳定性。
请参阅图23，在本方案的第三种实施方式中，与第一种实施方式不同的是，每一第二焊料结构42均为采用预制锡制成的预制锡片，且预制锡片与第二焊球41接触的表面421为平面。应当理解，区别于第一种实施方式的预制锡球，预制锡片不仅具有调节锡量的作用，同时，预制锡片还具有支撑作用，采用预制锡片能够防止第二焊球41在下层基板20上发生滑动，具有良好的平稳性。
示例性地，预制锡片可呈“U”形，或者，预制锡片可呈柱形。需说明的是，预制锡片的形状不局限于前述的两种形状，具有平稳的支撑性能的形状都可适用，本申请的实施例对此不做严格限制。
请参阅图24，在本方案的第四种实施方式中，与第一种实施方式不同的是，一部分第二焊料结构42为采用预制锡制成的预制锡球，且预制锡球与第二焊球41接触的表面421为弧面。另一部分第二焊料结构42为采用预制锡制成的预制锡片，且预制锡片与第二焊球41接触的表面421为平面。示例性地，预制锡片可位于预制锡球的外围。但应当理解，并不以此为限。
可以理解的是，区别于第一种实施方式中，第二焊料结构42全都为预制锡球的设置，本实施方式中将一部分第二焊料结构42设置为预制锡球，另一部分第二焊料结构42设置为预制锡片，能够使得预制锡球的部分无需做工艺处理而保持外表面弧形的形态，能够节省板级结构100组装时的物料管理成本和生产成本，有利于提高生产效率。
请参阅图25，在本方案的第五种实施方式中，与第一种实施方式不同的是，预制锡球与第二焊球41接触的表面421为弧面。连接组件70还包括可坍塌结构件72，可坍塌结构件72位于第二间隙区域B，且支撑在上层基板10和下层基板20之间，可坍塌结构件72能够在连接组件70加热焊接时熔化。
示例性地，可坍塌结构件72的数量为两个，且分别支撑在第二间隙区域B的两侧。另外，可坍塌结构件72可以为在加热焊接过程中能够融化坍塌的焊锡材料，在未加热焊接前能够支撑在上层基板10和下层基板20之间。
可以理解的是，由于第二焊球41和预制锡球的外表面411、421均为弧面，为避免两个弧面接触而导致上层基板10从下层基板20上滑落，额外设置可坍塌结构件72以限制上层基板10和下层基板20之间的相对滑动，能够提高上层基板10和下层基板20之间的对位稳定性。
需说明的是，可坍塌结构件72与会形成第二焊接结构40的第二焊球41和第二焊料结构42间隔设置，以免对焊点的形成产生影响。其连接的焊盘形状需与其自身适配，且其仅需能够支撑在上层基板10和下层基板20之间即可，对其的数量、形状和连接位置不做严格限制。
请参阅图26，在本方案的第六种实施方式中，与第一种实施方式中不同的是，每一预制锡球与对应的第二焊球41接触的表面421均为弧面，而至少部分第二焊球41与对应的预制锡球接触的表面411为平面。也即为，下层基板20侧的第二焊料结构42可呈现无需工艺处理的外表面为弧面的形态，而上层基板10侧的第二焊球41与第二焊料结构42接触的表面需呈现至少部分需工艺处理的表面为平面的形态。应当理解，可将所有第二焊球41与第二焊料结构42接触的表面411均设置为平面，或者，也可仅将部分第二焊球41与第二焊料结构42接触的表面411设置为平面。
需说明的是，第二焊球41与预制锡球接触的表面411为平面的情况，可以包括第二焊球41与预制锡球接触的表面411无弧形的情况，也可以包括第二焊球41与预制锡球接触的表面411具有微小的弧面的近似平面的情况。应当理解，平面为能够让第二焊球41放置于预制锡球时，两者之间不会发生滑动而能更平稳的进行后续焊接过程的表面形态。
可以理解的是，由于预制锡球呈球状，故而预制锡球与第二焊球41接触的表面421为弧面。而若第二焊球41与预制锡球接触的表面411也为弧面，两个弧面接触会导致两者之间发生相对滑动，进而导致上层基板10和下层基板20之间可能会在组装过程中产生错位，影响到板级结构100的电气可靠性。由此，将第二焊球41与预制锡球接触的表面411设为平面，可以充分规避此类问题发生的可能性。
基于上述的六种可能的实施方式，应当理解，对于保证第二焊球41与第二焊料结构42接触平稳性的实施方式，可仅对第二焊球41做相应的结构设计，而使各第二焊料结构42的外表面均为弧面，至少部分第二焊球41与第二焊料结构42接触的表面为平面。也可仅对第二焊料结构42做相应的结构设计，而使每一第二焊球41与第二焊料结构42接触的表面均为弧面，至少部分第二焊料结构42与第二焊球41接触的表面为平面。或者，也可不对第二焊球41或第二焊料结构42做相应的结构设计，而是额外设置能够保证两者接触平稳性的结构件。实施方式灵活多样，可根据实际情况进行设计，本申请的实施例对此不做严格限制。
请参阅图20，在第二焊接结构40的组装方案二中，与组装方案一相同的内容不再赘述，与组装方案一不同的是，第二焊料结构42包括具有50％合金的锡膏。
一种可能的实施方式中，可采用喷锡的方式控制锡膏的锡量，以适应第二间隙区域B内的变形间隙分布。示例性地，第二焊料结构42的锡量可大于第一焊料结构32的锡量，以适配第一间隙区域A和第二间隙区域B之间的间隙差值。
基于上述描述，应当理解，在上层基板10和下层基板20进行加热焊接而形成板级结构100时，第二焊球41可与第二焊料结构42共同形成第二焊接结构40，而对于第二焊球41和第二焊料结构42组装平稳性的实施方式，可根据实际情况进行选取，对此不做严格限制。
在第二焊接结构40的组装方案三中，与组装方案一相同的内容不再赘述，与组装方案一不同的是，第二焊料结构42还包括具有50％合金的锡膏。也即为，第二焊料结构42中不仅包括具有100％合金的预置锡，也包括具有50％合金的锡膏。对于组装方案三中第二焊料结构42的实现形式可参阅前述的组装方案一和组装方案二，在此不再赘述。
结合参阅上述的第一间隙区域A内形成第一焊接结构30的组装可能性和第二间隙区域B内形成第二焊接结构40的组装可能性，应当理解，在连接组件70的呈现形态上，布局在第一间隙区域A内的第一焊接结构30的可能性与布局在第二间隙区域B内的第二焊接结构40的可能性可以进行任意排列组合。而根据变形间隙分布进行精确的锡量匹配和支撑件50的布局，能够最大限度的解决由于上层基板10和下层基板20的变形所带来的连锡和开焊的问题。
示例性地，如第一焊接结构30的组装方案一与第二焊接结构40的组装方案一可以组合在一起。或者，第一焊接结构30的组装方案一与第二焊接结构40的组装方案二可以组合在一起。应当理解，并不以此为限，对于其他的可能性，在此不再列举。
在本申请的第二实施例中，与第一实施例不同的是，支撑件50可以参与焊点的形成而与焊接材料共同构成焊点。换言之，支撑件50可以直接形成能够支撑上层基板10和下层基板20并实现两者电气互连的结构。
具体而言，第一间隙区域A内的支撑件50和/或第二间隙区域B内的支撑件50可以由核心结构和包裹在核心结构外的焊接材料层构成，核心结构的熔点高于焊接材料层的熔点。示例性地，核心结构可以为球状核心，其熔点高于焊接材料层的熔点，以能够作为支撑结构起到支撑作用。此结构下，能够保证上层基板10和下层基板20间的最小支撑高度。
请结合参阅图27和图28，一种可能的实施方式中，分布在第一间隙区域A和第二间隙区域B内的每一支撑件50都包括核心结构和包裹在核心结构外围的焊接材料层。
其中，每一支撑件50均可理解为第一实施例中的第一焊接结构30或第二焊接结构40。也即为，位于第一间隙区域A内的支撑件50可理解为第一焊接结构30，位于第二间隙区域B内的支撑件50可理解为第二焊接结构40。
示例性地，位于第一间隙区域A内的支撑件50为第一支撑件51，位于第二间隙区域B内的支撑件50为第二支撑件52，每一第一支撑件51均包括一个核心结构511和包裹在核心结构外围的焊接材料层512，每一第二支撑件52也包括一个核心结构521和包裹在核心结构外围的焊接材料层522。示例性地，第一支撑件51的核心结构511和第二支撑件52的核心结构521的尺寸大小可以相同，也可以不相同。第一支撑件51的核心结构511的厚度和第二支撑件52的核心结构521的厚度可以不相同。
请结合参阅图29和图30，另一种可能的实施方式中，与第一实施方式不同的是，仅分布在第一间隙区域A内的第一支撑件51包括核心结构511和包裹在核心结构511外围的焊接材料层51。示例性地，各核心结构511的尺寸大小可以相同或不相同。
请结合参阅图31和图32，又一种可能的实施方式中，仅分布在第二间隙区域B内的第二支撑件52包括核心结构521和包裹在核心结构521外围的焊接材料层522。示例性地，各核心结构的尺寸大小可以相同或不相同。另外，此实施方式中，板级结构100还可包括设于第一间隙区域A内的支撑体80，支撑体80支撑在上层基板10和下层基板20之间，以保证上层基板10和下层基板20之间的最小支撑距离。应当理解，支撑体80的数量可以为多个，当支撑体80的数量为多个时，各支撑体80的尺寸可以相同，也可以不同，对此不做严格限制。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (21)

1.一种板级结构，其特征在于，所述板级结构包括上层基板和下层基板及多个能够支撑在所述上层基板和所述下层基板之间的支撑件；
所述上层基板和所述下层基板之间具有间隙，在所述上层基板的正投影所在的平面内，所述间隙包括一个或多个第一间隙区域和一个或多个第二间隙区域，所述第一间隙区域和所述第二间隙区域是间隔的，且所述第一间隙区域和所述第二间隙区域之间的间隔区域不包括所述第一间隙区域或所述第二间隙区域，所述第一间隙区域内的所述上层基板和所述下层基板之间的垂直距离小于或等于所述第二间隙区域内的所述上层基板和所述下层基板之间的垂直距离；所述第一间隙区域内的所述上层基板和所述下层基板之间的最大垂直距离小于所述第二间隙区域内的所述上层基板和所述下层基板之间的最小垂直距离，且两者之间的差值大于或等于100微米；
多个所述支撑件间隔分布在所述第一间隙区域和/或所述第二间隙区域，其中，在所述第一间隙区域内，所述支撑件支撑在所述上层基板和所述下层基板之间；
在所述第二间隙区域内，所述支撑件两端中的一端与上层基板和下层基板中的其中一个基板抵接，另一端与所述上层基板和下层基板中的另一个基板相隔离；或者，
在所述第二间隙区域内，所述支撑件的两端分别与上层基板和下层基板抵接。
2.如权利要求1所述的板级结构，其特征在于，在所述第一间隙区域的数量大于或等于2时，每相邻的两个所述第一间隙区域之间具有一个所述第二间隙区域。
3.如权利要求1所述的板级结构，其特征在于，多个所述支撑件间隔分布在所述第一间隙区域和所述第二间隙区域，在所述第一间隙区域内，所述支撑件支撑在所述上层基板和所述下层基板之间；
在所述第二间隙区域内，所述支撑件两端中的一端与上层基板和下层基板中的其中一个基板抵接，另一端与所述上层基板和下层基板中的另一个基板相隔离；或者，
在所述第二间隙区域内，所述支撑件的两端分别与上层基板和下层基板抵接。
4.如权利要求3所述的板级结构，其特征在于，所述第一间隙区域内的所述支撑件的高度与所述第二间隙区域内的所述支撑件的高度不相等，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向；或者，
所述第一间隙区域内的所述支撑件的高度与所述第二间隙区域内的所述支撑件的高度相等，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
5.如权利要求1所述的板级结构，其特征在于，多个所述支撑件间隔分布在所述第一间隙区域，且支撑在所述上层基板和所述下层基板之间；
各所述支撑件的高度相同或不相同，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
6.如权利要求1所述的板级结构，其特征在于，所述支撑件沿其高度方向的截面形状包括U形、矩形、弧形中一种或多种的组合，所述支撑件的高度方向为垂直于所述下层基板的表面所在平面的方向。
7.如权利要求1所述的板级结构，其特征在于，所述支撑件的类型包括电子元件或垫片，所述垫片的材质包括金属、塑胶或陶瓷。
8.如权利要求1-7任一项所述的板级结构，其特征在于，所述板级结构还包括多个第一焊接结构和多个第二焊接结构，各所述第一焊接结构和各所述第二焊接结构均位于所述上层基板和所述下层基板之间，并导通所述上层基板和所述下层基板；
多个所述第一焊接结构间隔排布于所述第一间隙区域，多个所述第二焊接结构间隔排布于所述第二间隙区域。
9.如权利要求8所述的板级结构，其特征在于，所述第一焊接结构包括设于所述上层基板的第一焊球；
所述第一焊球包括焊球本体和助焊剂层，所述助焊剂层至少覆盖部分所述焊球本体的外表面。
10.如权利要求9所述的板级结构，其特征在于，所述焊球本体采用焊锡制成；或者，
所述焊球本体包括核心层和包覆在所述核心层外表面的锡层，所述锡层的至少部分与所述助焊剂层连接，所述核心层的熔点高于所述锡层的熔点。
11.如权利要求10所述的板级结构，其特征在于，所述核心层为呈球状的支撑结构。
12.如权利要求8所述的板级结构，其特征在于，所述第一焊接结构包括第一焊球和第一焊料结构，所述第一焊球设于所述上层基板，所述第一焊料结构设于所述下层基板，所述第一焊料结构的材质包括助焊膏或具有50％合金的锡膏。
13.如权利要求12所述的板级结构，其特征在于，所述第二焊接结构包括第二焊球和第二焊料结构，所述第二焊球设于所述上层基板，所述第二焊料结构设于所述下层基板，所述第二焊料结构的材质包括具有100％合金的预制锡和/或具有50％合金的锡膏。
14.如权利要求13所述的板级结构，其特征在于，所述第二焊料结构包括具有50％合金的锡膏时，所述第二焊料结构的锡量大于所述第一焊料结构的锡量。
15.如权利要求13所述的板级结构，其特征在于，各所述第二焊料结构的高度相同或不相同，所述第二焊料结构的高度方向为垂直于所述下层基板的表面所在平面的方向。
16.如权利要求13所述的板级结构，其特征在于，各所述第二焊球与对应的所述第二焊料结构接触的表面均为弧面，至少部分所述第二焊料结构与对应的所述第二焊球接触的表面为平面；或者，
各所述第二焊料结构的外表面均为弧面，至少部分所述第二焊球与对应的所述第二焊料结构接触的表面为平面。
17.如权利要求16所述的板级结构，其特征在于，每一所述第二焊料结构均为采用所述预制 锡制成的预制 锡球；或者，
每一所述第二焊料结构均为采用所述预制 锡制成的预制 锡片；或者，
一部分所述第二焊料结构为采用所述预制锡制成的预制锡球，另一部分所述第二焊料结构为采用所述预制锡制成的预制锡片。
18.如权利要求17所述的板级结构，其特征在于，各所述第二焊球与对应的所述第二焊料结构接触的表面均为弧面，各所述第二焊料结构与对应的所述第二焊球接触的表面也均为弧面；
所述板级结构还包括限位装置，所述限位装置用于限制所述预制锡球和所述第二焊球之间的相对滑动；或者，
所述板级结构还包括可坍塌结构件，所述可坍塌结构件位于所述第二间隙区域，且支撑在所述上层基板和所述下层基板之间。
19.如权利要求1-7、9-18任一项所述的板级结构，其特征在于，所述第一间隙区域的数量为一个，所述第二间隙区域的数量也为一个，所述第一间隙区域位于所述第二间隙区域外的至少一侧；或者，
所述第二间隙区域位于所述第一间隙区域外的至少一侧。
20.如权利要求1-7、9-18任一项所述的板级结构，其特征在于，所述板级结构还包括芯片，所述芯片封装在所述上层基板远离所述下层基板的一侧。
21.一种通信设备，其特征在于，所述通信设备包括安装架和如权利要求1-20任一项所述的板级结构，所述板级结构安装于所述安装架上。
CN202011639632.4A 2020-12-31 2020-12-31 板级结构及通信设备 Active CN114664747B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202310092558.6A CN116093031A (zh) 2020-12-31 2020-12-31 板级结构及通信设备
CN202011639632.4A CN114664747B (zh) 2020-12-31 2020-12-31 板级结构及通信设备
PCT/CN2021/142256 WO2022143707A1 (zh) 2020-12-31 2021-12-29 板级结构及通信设备
EP21914441.7A EP4258338A4 (en) 2020-12-31 2021-12-29 PLATE LEVEL STRUCTURE AND COMMUNICATION DEVICE
US18/343,783 US20230345638A1 (en) 2020-12-31 2023-06-29 Board-level structure and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011639632.4A CN114664747B (zh) 2020-12-31 2020-12-31 板级结构及通信设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310092558.6A Division CN116093031A (zh) 2020-12-31 2020-12-31 板级结构及通信设备

Publications (2)

Publication Number Publication Date
CN114664747A CN114664747A (zh) 2022-06-24
CN114664747B true CN114664747B (zh) 2023-02-03

Family

ID=82025468

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011639632.4A Active CN114664747B (zh) 2020-12-31 2020-12-31 板级结构及通信设备
CN202310092558.6A Pending CN116093031A (zh) 2020-12-31 2020-12-31 板级结构及通信设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310092558.6A Pending CN116093031A (zh) 2020-12-31 2020-12-31 板级结构及通信设备

Country Status (4)

Country Link
US (1) US20230345638A1 (zh)
EP (1) EP4258338A4 (zh)
CN (2) CN114664747B (zh)
WO (1) WO2022143707A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299230A (zh) * 1999-12-03 2001-06-13 摩托罗拉公司 低侧面的互联结构
CN1459854A (zh) * 2002-05-21 2003-12-03 联华电子股份有限公司 增加封装体可靠性的焊垫结构
CN101752279A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 接合第一和第二基板的方法、印刷模板和堆叠基板的系统
CN109195353A (zh) * 2018-09-17 2019-01-11 新华三技术有限公司 印制电路板、电子设备及其生产工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773723B2 (ja) * 1999-01-29 2006-05-10 シャープ株式会社 液晶表示装置
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
CN101297233B (zh) * 2006-01-17 2010-07-28 夏普株式会社 液晶显示装置
JP5288729B2 (ja) * 2007-05-23 2013-09-11 株式会社ジャパンディスプレイセントラル 液晶表示装置
US8809181B2 (en) * 2012-11-07 2014-08-19 Intel Corporation Multi-solder techniques and configurations for integrated circuit package assembly
JP6462318B2 (ja) * 2014-10-30 2019-01-30 株式会社東芝 半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299230A (zh) * 1999-12-03 2001-06-13 摩托罗拉公司 低侧面的互联结构
CN1459854A (zh) * 2002-05-21 2003-12-03 联华电子股份有限公司 增加封装体可靠性的焊垫结构
CN101752279A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 接合第一和第二基板的方法、印刷模板和堆叠基板的系统
CN109195353A (zh) * 2018-09-17 2019-01-11 新华三技术有限公司 印制电路板、电子设备及其生产工艺

Also Published As

Publication number Publication date
CN116093031A (zh) 2023-05-09
EP4258338A4 (en) 2024-06-05
EP4258338A1 (en) 2023-10-11
US20230345638A1 (en) 2023-10-26
CN114664747A (zh) 2022-06-24
WO2022143707A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
JP4018213B2 (ja) 電気コネクタおよびその製造方法
JP5259560B2 (ja) 半導体装置
US8405231B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
US5317479A (en) Plated compliant lead
US6906417B2 (en) Ball grid array utilizing solder balls having a core material covered by a metal layer
US6894378B2 (en) Electronic component with stacked semiconductor chips
US20090039490A1 (en) Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
US5892657A (en) Electronic-circuit assembly and its manufacturing method
JPH07170098A (ja) 電子部品の実装構造および実装方法
US5841198A (en) Ball grid array package employing solid core solder balls
CN114664747B (zh) 板级结构及通信设备
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
JP2001102732A (ja) 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク
JPH0817972A (ja) 部品の接続構造及びその製造方法
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路系统和电子设备
JP2004221460A (ja) 半導体部品、半導体装置、及び該半導体装置の製造方法
JP3019091B1 (ja) はんだバンプを用いた部品接続構造およびその形成方法
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
JP2699932B2 (ja) 半導体装置
JPS63229842A (ja) 表面実装用パツケ−ジ
US20230146529A1 (en) Electronic module assembly structure
US10679920B2 (en) Semiconductor device having semiconductor package in a wiring board opening
JP3845314B2 (ja) Ｂｇａ部品、ｂｇａ部品の実装方法及び半導体装置
JP2000357757A (ja) 半導体装置および電子回路装置
JP2000031316A (ja) 表面実装型半導体装置の実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant