JP2000031316A - 表面実装型半導体装置の実装構造 - Google Patents
表面実装型半導体装置の実装構造Info
- Publication number
- JP2000031316A JP2000031316A JP10194576A JP19457698A JP2000031316A JP 2000031316 A JP2000031316 A JP 2000031316A JP 10194576 A JP10194576 A JP 10194576A JP 19457698 A JP19457698 A JP 19457698A JP 2000031316 A JP2000031316 A JP 2000031316A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- board
- jig
- solder balls
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置がどのように反っていても、低コ
ストでかつ安定したはんだボール実装を可能にした表面
実装型半導体装置の実装構造を提供する。 【解決手段】 本発明の表面実装型半導体装置の実装構
造は、マザーボードと半導体装置の間に、はんだボール
のリフロー時に半導体装置をマザーボードと離間した状
態で支持する働きを持つ表面実装用治具が設けられてい
ることを特徴とする。
ストでかつ安定したはんだボール実装を可能にした表面
実装型半導体装置の実装構造を提供する。 【解決手段】 本発明の表面実装型半導体装置の実装構
造は、マザーボードと半導体装置の間に、はんだボール
のリフロー時に半導体装置をマザーボードと離間した状
態で支持する働きを持つ表面実装用治具が設けられてい
ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は表面実装型半導体装
置の実装構造に関し、特に下面に配置されたはんだボー
ルでマザーボードと電気的に接合するＢＧＡ（Ball Gri
d Array）構造およびフリップチップ構造等の半導体装
置において、反りを緩和して接続信頼性を向上させる表
面実装型半導体装置の実装構造に関する。
置の実装構造に関し、特に下面に配置されたはんだボー
ルでマザーボードと電気的に接合するＢＧＡ（Ball Gri
d Array）構造およびフリップチップ構造等の半導体装
置において、反りを緩和して接続信頼性を向上させる表
面実装型半導体装置の実装構造に関する。
【０００２】
【従来の技術】図１６は従来の表面実装型半導体装置を
示す断面図である。図１６において、半導体チップ２６
はマウント材２７を用いて中間基板２３に搭載されてい
る。半導体チップ２６は封止樹脂２５を用いて保護され
ている。中間基板２３の裏面にはマトリクス状にはんだ
ボール２２が形成されて半導体装置２１が構成されてい
る。（以下、封止樹脂の有無に関わらず半導体チップが
搭載された中間基板を半導体装置と呼ぶ）
示す断面図である。図１６において、半導体チップ２６
はマウント材２７を用いて中間基板２３に搭載されてい
る。半導体チップ２６は封止樹脂２５を用いて保護され
ている。中間基板２３の裏面にはマトリクス状にはんだ
ボール２２が形成されて半導体装置２１が構成されてい
る。（以下、封止樹脂の有無に関わらず半導体チップが
搭載された中間基板を半導体装置と呼ぶ）
【０００３】一方、マザーボード２４には基板パッド２
８が形成されており、はんだボール２２と基板パッド２
８を位置合わせして、リフロー加熱によりはんだボール
２２を溶融してはんだ接合することにより、半導体チッ
プ２６とマザーボード２４とを電気的に接続している。
一般に、この種の半導体装置は、各材料の熱膨張係数の
違いや封止樹脂の収縮によって全体が複雑に反っている
ことが多く、はんだボール２２とマザーボード上の基板
パッド２８を接合する際には、様々な工夫がなされてき
た。
８が形成されており、はんだボール２２と基板パッド２
８を位置合わせして、リフロー加熱によりはんだボール
２２を溶融してはんだ接合することにより、半導体チッ
プ２６とマザーボード２４とを電気的に接続している。
一般に、この種の半導体装置は、各材料の熱膨張係数の
違いや封止樹脂の収縮によって全体が複雑に反っている
ことが多く、はんだボール２２とマザーボード上の基板
パッド２８を接合する際には、様々な工夫がなされてき
た。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、半導体装置が半導体チップ側に凹状に
反るか凸状に反るかは不明であり、また半導体装置によ
って反り量にばらつきがあるため、低コストかつ安定し
たはんだボール実装ができないという問題があった。
半導体装置では、半導体装置が半導体チップ側に凹状に
反るか凸状に反るかは不明であり、また半導体装置によ
って反り量にばらつきがあるため、低コストかつ安定し
たはんだボール実装ができないという問題があった。
【０００５】図１６は半導体装置が半導体チップ側に凹
状に反った半導体装置の例であり、図１７は半導体装置
が半導体チップ側に凸状に反った半導体装置の例であ
る。はんだボール２２と基板パッド２８を位置合わせし
てリフロー加熱により接合する際に、図１６に示すよう
な半導体チップ側に凹状に反った半導体装置では、外周
部のはんだボール２２が、図１７に示すような半導体チ
ップ側に凸状に反った半導体装置２１では、中央部のは
んだボール２２が浮き上がってしまい、規定のリフロー
時間内に、はんだボール２２と基板パッド２８が十分に
接合できず、半導体チップ２６とマザーボード２４との
電気的接続信頼性が不十分となる恐れがあった。
状に反った半導体装置の例であり、図１７は半導体装置
が半導体チップ側に凸状に反った半導体装置の例であ
る。はんだボール２２と基板パッド２８を位置合わせし
てリフロー加熱により接合する際に、図１６に示すよう
な半導体チップ側に凹状に反った半導体装置では、外周
部のはんだボール２２が、図１７に示すような半導体チ
ップ側に凸状に反った半導体装置２１では、中央部のは
んだボール２２が浮き上がってしまい、規定のリフロー
時間内に、はんだボール２２と基板パッド２８が十分に
接合できず、半導体チップ２６とマザーボード２４との
電気的接続信頼性が不十分となる恐れがあった。
【０００６】また、すべてのはんだボール２２と基板パ
ッド２８が十分に接合するようにリフロー時間を十分長
くした場合には、図１８に示すように一部のはんだボー
ル２２がつぶれてしまい、基板パッド２８の上に規定通
りに乗らないという問題があった。また、半導体装置の
中間基板の下面にマトリクス状に配置されたはんだボー
ルでマザーボードと接合するＢＧＡ構造およびフリップ
チップ構造等の表面実装型半導体装置においては、マザ
ーボード２４に設けられた基板パッド２８と半導体装置
にマトリクス状に配置されたはんだボール２２とを位置
合わせするための位置決め装置が必要になり、従来の表
面実装型半導体装置に比べてコスト高になるという問題
があった。
ッド２８が十分に接合するようにリフロー時間を十分長
くした場合には、図１８に示すように一部のはんだボー
ル２２がつぶれてしまい、基板パッド２８の上に規定通
りに乗らないという問題があった。また、半導体装置の
中間基板の下面にマトリクス状に配置されたはんだボー
ルでマザーボードと接合するＢＧＡ構造およびフリップ
チップ構造等の表面実装型半導体装置においては、マザ
ーボード２４に設けられた基板パッド２８と半導体装置
にマトリクス状に配置されたはんだボール２２とを位置
合わせするための位置決め装置が必要になり、従来の表
面実装型半導体装置に比べてコスト高になるという問題
があった。
【０００７】特開平８−１２５０６２号公報には、中間
基板のはんだボールの高さを半導体装置外側のはんだボ
ールほど高くして、すべてのはんだボールの頂点をほぼ
同一平面上にすることによって、中間基板の外周部が反
っても、リフロー加熱によるはんだ付けの際に、すべて
のはんだボールと基板パッドがほぼ同様に接触してはん
だバンプ接合の信頼性を向上させる方法が記載されてい
る。しかし、この方法には以下のような問題点がある。
基板のはんだボールの高さを半導体装置外側のはんだボ
ールほど高くして、すべてのはんだボールの頂点をほぼ
同一平面上にすることによって、中間基板の外周部が反
っても、リフロー加熱によるはんだ付けの際に、すべて
のはんだボールと基板パッドがほぼ同様に接触してはん
だバンプ接合の信頼性を向上させる方法が記載されてい
る。しかし、この方法には以下のような問題点がある。
【０００８】第一に、ＢＧＡ等の半導体装置が常にチッ
プ側に凹状に反るとは限らないことが挙げられる。第二
に、ＢＧＡ等の半導体装置が極端にチップ側に凹状に反
った場合、外周部のはんだボールのはんだ量を極端に増
やすことになり、外周部のはんだボールに対応する基板
側パッドの幅まで変更する必要が生じる恐れがある。
プ側に凹状に反るとは限らないことが挙げられる。第二
に、ＢＧＡ等の半導体装置が極端にチップ側に凹状に反
った場合、外周部のはんだボールのはんだ量を極端に増
やすことになり、外周部のはんだボールに対応する基板
側パッドの幅まで変更する必要が生じる恐れがある。
【０００９】第三に、ＢＧＡ等の半導体装置の反り量を
予測することは難しく、はんだボール高さ調節のための
はんだ量は加減できても、前提となるはんだボールの最
適な高さを設定することは難しい。第四に、半導体装置
の反り量はロットによってばらつきがあるために、はん
だ量の加減によってはんだボール高さを調節することは
実際上は非常に難しいと考えられる。
予測することは難しく、はんだボール高さ調節のための
はんだ量は加減できても、前提となるはんだボールの最
適な高さを設定することは難しい。第四に、半導体装置
の反り量はロットによってばらつきがあるために、はん
だ量の加減によってはんだボール高さを調節することは
実際上は非常に難しいと考えられる。
【００１０】一般に、半導体チップを封止樹脂で保護す
るタイプの半導体装置は、封止樹脂と中間基板の熱膨張
係数の違い、半導体チップと中間基板の熱膨張係数の違
い、および封止樹脂の収縮が原因で中間基板は複雑な反
り方をする。例えば、半導体チップがマウントされた部
分は半導体チップ側に凸状に反り、半導体チップがなく
封止樹脂と中間基板が接着している部分は半導体チップ
側に凹状に反る等である。このために、特開平８−１２
５０６２号公報に示されているように、はんだ量の加減
によりはんだボールの高さを変えて均等にはんだ接合し
ようとしても、反りのばらつきに応じてはんだ量を他段
階に変えることは時間がかかり高コスト化になるため実
用的ではないという問題点があった。
るタイプの半導体装置は、封止樹脂と中間基板の熱膨張
係数の違い、半導体チップと中間基板の熱膨張係数の違
い、および封止樹脂の収縮が原因で中間基板は複雑な反
り方をする。例えば、半導体チップがマウントされた部
分は半導体チップ側に凸状に反り、半導体チップがなく
封止樹脂と中間基板が接着している部分は半導体チップ
側に凹状に反る等である。このために、特開平８−１２
５０６２号公報に示されているように、はんだ量の加減
によりはんだボールの高さを変えて均等にはんだ接合し
ようとしても、反りのばらつきに応じてはんだ量を他段
階に変えることは時間がかかり高コスト化になるため実
用的ではないという問題点があった。
【００１１】一般に、ＢＧＡ構造およびフリップチップ
構造等の半導体装置は、半導体装置の２辺または４辺か
ら突き出された金属リードフレームによってマザーボー
ドと接合する従来の半導体装置と異なり、すべてのはん
だ接合部分を目視検査することができないため、接続信
頼性の検査には多大な時間とコストを要する。小型化、
高密度化のためにはんだボールの直径がより小さくな
り、はんだバンプの間隔がより小さくなった場合にはさ
らに時間とコストがかかり、低コストで安定したはんだ
ボール実装を行うことはますます重要な課題となる。上
記の点に鑑み、本発明は、半導体装置がどのように反っ
ていても、低コストでかつ安定したはんだボール実装を
可能にした表面実装型半導体装置の実装構造を提供する
ことを目的とする。
構造等の半導体装置は、半導体装置の２辺または４辺か
ら突き出された金属リードフレームによってマザーボー
ドと接合する従来の半導体装置と異なり、すべてのはん
だ接合部分を目視検査することができないため、接続信
頼性の検査には多大な時間とコストを要する。小型化、
高密度化のためにはんだボールの直径がより小さくな
り、はんだバンプの間隔がより小さくなった場合にはさ
らに時間とコストがかかり、低コストで安定したはんだ
ボール実装を行うことはますます重要な課題となる。上
記の点に鑑み、本発明は、半導体装置がどのように反っ
ていても、低コストでかつ安定したはんだボール実装を
可能にした表面実装型半導体装置の実装構造を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る表面実装型
半導体装置の実装構造は、マザーボードと半導体装置の
間に、はんだボールのリフロー時に半導体装置をマザー
ボードと離間した状態で支持する働きを持つ表面実装用
治具が設けられていることを特徴とする。このように、
マザーボードと半導体装置の間に表面実装用治具を設け
ているため、リフロー加熱の時間を長くしてはんだ接
合、またはリフロー加熱の温度を高くしてはんだ接合す
ることによって、はんだボールが十分に溶融してもマザ
ーボードと半導体装置の間隔は一定に保たれる。従っ
て、半導体装置が半導体チップに対してどちら側に反っ
ていたとしても、また複雑な反り方をしていても、低コ
ストかつ安定したはんだボール実装が可能になるという
効果が得られる。
半導体装置の実装構造は、マザーボードと半導体装置の
間に、はんだボールのリフロー時に半導体装置をマザー
ボードと離間した状態で支持する働きを持つ表面実装用
治具が設けられていることを特徴とする。このように、
マザーボードと半導体装置の間に表面実装用治具を設け
ているため、リフロー加熱の時間を長くしてはんだ接
合、またはリフロー加熱の温度を高くしてはんだ接合す
ることによって、はんだボールが十分に溶融してもマザ
ーボードと半導体装置の間隔は一定に保たれる。従っ
て、半導体装置が半導体チップに対してどちら側に反っ
ていたとしても、また複雑な反り方をしていても、低コ
ストかつ安定したはんだボール実装が可能になるという
効果が得られる。
【００１３】この表面実装用治具は複数個存在し、半導
体装置の縁部と接する面が球面状であることが好まし
い。すなわち、マザーボード上に設けた球面状の治具で
半導体装置を支持する構造であるため、半導体装置が反
って、マザーボードに平行な方向の長さが短くなると、
球面状の治具による半導体装置の支持点が変化する。こ
のため、半導体装置がチップ側に凸状に大きく反って
も、マザーボードから球面状の治具による中間基板の支
持点までの高さが低くなり、中央部のはんだボールの高
さはある一定の値以上に高くならない。従って、ロット
によって半導体装置の反り量にばらつきがあっても、中
央部のはんだボールの高さを一定に保つことができるた
め、低コストかつ安定したはんだボール実装が可能にな
るという効果が得られる。
体装置の縁部と接する面が球面状であることが好まし
い。すなわち、マザーボード上に設けた球面状の治具で
半導体装置を支持する構造であるため、半導体装置が反
って、マザーボードに平行な方向の長さが短くなると、
球面状の治具による半導体装置の支持点が変化する。こ
のため、半導体装置がチップ側に凸状に大きく反って
も、マザーボードから球面状の治具による中間基板の支
持点までの高さが低くなり、中央部のはんだボールの高
さはある一定の値以上に高くならない。従って、ロット
によって半導体装置の反り量にばらつきがあっても、中
央部のはんだボールの高さを一定に保つことができるた
め、低コストかつ安定したはんだボール実装が可能にな
るという効果が得られる。
【００１４】表面実装用治具は、半導体装置をマザーボ
ード上に位置決めする機能を有することが好ましい。こ
れにより、はんだボールと基板パッドの位置合わせに要
する時間が大幅に短縮できる。本発明に係る表面実装型
半導体装置の実装構造においては、半導体装置が二段以
上積層され、各半導体装置間に表面実装用治具が介在し
ていても差し支えない。 さらに、本発明に係る表面実
装型半導体装置の実装構造においては、半導体装置がベ
アチップ型の構造を有していても差し支えない。
ード上に位置決めする機能を有することが好ましい。こ
れにより、はんだボールと基板パッドの位置合わせに要
する時間が大幅に短縮できる。本発明に係る表面実装型
半導体装置の実装構造においては、半導体装置が二段以
上積層され、各半導体装置間に表面実装用治具が介在し
ていても差し支えない。 さらに、本発明に係る表面実
装型半導体装置の実装構造においては、半導体装置がベ
アチップ型の構造を有していても差し支えない。
【００１５】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本発明の表面実装型
半導体装置の実装構造の第１の実施形態例を示す断面図
である。図２は、本発明の表面実装型半導体装置の実装
構造の第１の実施形態例をチップ側から見た摸式図、図
３は、第１の実施形態の実装構造に用いられる表面実装
用治具の斜視図、図４は、本発明の表面実装型半導体装
置の実装構造を曲率の強い中間基板を有する半導体装置
に適用した例を示す断面図である。
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本発明の表面実装型
半導体装置の実装構造の第１の実施形態例を示す断面図
である。図２は、本発明の表面実装型半導体装置の実装
構造の第１の実施形態例をチップ側から見た摸式図、図
３は、第１の実施形態の実装構造に用いられる表面実装
用治具の斜視図、図４は、本発明の表面実装型半導体装
置の実装構造を曲率の強い中間基板を有する半導体装置
に適用した例を示す断面図である。
【００１６】図１及び図２に示すように、基板パッド８
を有するマザーボード４には中間基板３を支持するため
の表面実装用治具１が設けられている。一方、マウント
材７によって半導体チップ６が接合された中間基板３の
裏面にはマトリクス状に配置されたはんだボール２が形
成されている。中間基板３とマザーボード４を接合する
場合、リフロー加熱の時間を長くしたり温度を高くして
十分にはんだボール２を溶融することで中間基板３とマ
ザーボード４を接合する。この接合の際、表面実装用治
具１により中間基板３の４辺を支持することにより、は
んだボール２がつぶれて基板パッド８からはみ出す等の
不良が回避できる。
を有するマザーボード４には中間基板３を支持するため
の表面実装用治具１が設けられている。一方、マウント
材７によって半導体チップ６が接合された中間基板３の
裏面にはマトリクス状に配置されたはんだボール２が形
成されている。中間基板３とマザーボード４を接合する
場合、リフロー加熱の時間を長くしたり温度を高くして
十分にはんだボール２を溶融することで中間基板３とマ
ザーボード４を接合する。この接合の際、表面実装用治
具１により中間基板３の４辺を支持することにより、は
んだボール２がつぶれて基板パッド８からはみ出す等の
不良が回避できる。
【００１７】また、図２に示すように、マザーボード４
に設けられた表面実装用治具１により、中間基板３をマ
ザーボード４の所定の位置に容易に配置することができ
る。このため、高価な位置決め装置は不要になり低コス
トでかつ安定したはんだボール実装が可能になる。
に設けられた表面実装用治具１により、中間基板３をマ
ザーボード４の所定の位置に容易に配置することができ
る。このため、高価な位置決め装置は不要になり低コス
トでかつ安定したはんだボール実装が可能になる。
【００１８】ＢＧＡ構造及びフリップチップ構造等の半
導体装置においては、すべてのはんだ接合部分を目視検
査することができない。特に、半導体装置の中央部付近
のはんだボール群２を直接目視することはできない。例
えば、半導体チップ側に凸状に反った半導体装置の場合
は、中央部のはんだボール群２が浮き上がりやすく、接
続不良を生じやすいが、はんだボール群２を直接目視す
ることができないため不良を発見しにくい。
導体装置においては、すべてのはんだ接合部分を目視検
査することができない。特に、半導体装置の中央部付近
のはんだボール群２を直接目視することはできない。例
えば、半導体チップ側に凸状に反った半導体装置の場合
は、中央部のはんだボール群２が浮き上がりやすく、接
続不良を生じやすいが、はんだボール群２を直接目視す
ることができないため不良を発見しにくい。
【００１９】球面状の表面実装用治具１を用いれば、半
導体装置が反ってマザーボードと平行な方向が短くなる
と、治具による中間基板の支持点が変化し、マザーボー
ド４から支持点までの高さ１ｃが変化する。すなわち、
図４に示すように、半導体装置が半導体チップ側に凸状
に大きく反った場合には、マザーボード４から中間基板
支持点までの高さ１ｃが図１に比べて低くなり、中央部
のはんだボール群２の高さはほぼ一定になる。従って、
本発明の半導体装置の実装構造のようにマザーボード４
上に表面実装用治具１を設ければ、様々な反り量の半導
体装置を安定して搭載できるために、低コストかつ安定
したはんだボール実装ができるという効果が得られる。
導体装置が反ってマザーボードと平行な方向が短くなる
と、治具による中間基板の支持点が変化し、マザーボー
ド４から支持点までの高さ１ｃが変化する。すなわち、
図４に示すように、半導体装置が半導体チップ側に凸状
に大きく反った場合には、マザーボード４から中間基板
支持点までの高さ１ｃが図１に比べて低くなり、中央部
のはんだボール群２の高さはほぼ一定になる。従って、
本発明の半導体装置の実装構造のようにマザーボード４
上に表面実装用治具１を設ければ、様々な反り量の半導
体装置を安定して搭載できるために、低コストかつ安定
したはんだボール実装ができるという効果が得られる。
【００２０】図５は、本発明の表面実装型半導体装置の
実装構造の第２の実施形態例を示す断面図である。図６
は、本発明の表面実装型半導体装置の実装構造の第２の
実施形態例をチップ側から見た摸式図、図７は、第２の
実施形態に用いられる表面実装用治具の斜視図である。
図７に示すように、マザーボード４上に設けられた表面
実装用治具１は一部切欠を有する円筒状物であり、この
切欠部は中間基板支持部１ａと中間基板ガイド部１ｄと
なっている。
実装構造の第２の実施形態例を示す断面図である。図６
は、本発明の表面実装型半導体装置の実装構造の第２の
実施形態例をチップ側から見た摸式図、図７は、第２の
実施形態に用いられる表面実装用治具の斜視図である。
図７に示すように、マザーボード４上に設けられた表面
実装用治具１は一部切欠を有する円筒状物であり、この
切欠部は中間基板支持部１ａと中間基板ガイド部１ｄと
なっている。
【００２１】この第２の実施の形態では、表面実装用治
具１に中間基板支持部１ａを設けているため、半導体装
置がどのように反っていても、リフロー加熱の時間を長
くしてはんだ接合、またはリフロー加熱の温度を高くし
てはんだ接合することによって、はんだボールが十分に
溶融してもマザーボード４と中間基板３の間を一定に保
つ役目を果たす。従って、低コストかつ安定したはんだ
ボール実装が可能になるという効果が得られる。また、
表面実装用治具１に中間基板ガイド部１ｄを設けている
ため、はんだボール２と基板パッド８の位置合わせに要
する時間が大幅に短縮できるという効果がある。
具１に中間基板支持部１ａを設けているため、半導体装
置がどのように反っていても、リフロー加熱の時間を長
くしてはんだ接合、またはリフロー加熱の温度を高くし
てはんだ接合することによって、はんだボールが十分に
溶融してもマザーボード４と中間基板３の間を一定に保
つ役目を果たす。従って、低コストかつ安定したはんだ
ボール実装が可能になるという効果が得られる。また、
表面実装用治具１に中間基板ガイド部１ｄを設けている
ため、はんだボール２と基板パッド８の位置合わせに要
する時間が大幅に短縮できるという効果がある。
【００２２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記第１及び第２の実施の形態における表面実装用治具１
の位置は、中間基板３を支えることのできる位置ならど
こでもかまわない。さらに、中間基板３を支える機能が
あれば、表面実装用治具１の構成も形状も材質も問わな
い。また、上記第１及び第２の実施の形態に用いられる
半導体装置は、図８および図９のように、半導体装置の
中間基板３の下面に設けられたはんだボール２が必ずし
もマトリクス状に配置されていなくても差し支えない。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記第１及び第２の実施の形態における表面実装用治具１
の位置は、中間基板３を支えることのできる位置ならど
こでもかまわない。さらに、中間基板３を支える機能が
あれば、表面実装用治具１の構成も形状も材質も問わな
い。また、上記第１及び第２の実施の形態に用いられる
半導体装置は、図８および図９のように、半導体装置の
中間基板３の下面に設けられたはんだボール２が必ずし
もマトリクス状に配置されていなくても差し支えない。
【００２３】さらに、上記第１及び第２の実施の形態に
用いられる半導体装置は、例えばベアチップのように、
パッケージでなくてもかまわない。また、はんだボール
２で接合される相手は、マザーボード４のような回路基
板でなくてもかまわない。例えば図１０のように、他の
半導体装置にはんだボール接合する場合も含まれる。上
記のいずれの場合であっても、低コストかつ安定したは
んだボール実装が可能という同じ効果が得られる。
用いられる半導体装置は、例えばベアチップのように、
パッケージでなくてもかまわない。また、はんだボール
２で接合される相手は、マザーボード４のような回路基
板でなくてもかまわない。例えば図１０のように、他の
半導体装置にはんだボール接合する場合も含まれる。上
記のいずれの場合であっても、低コストかつ安定したは
んだボール実装が可能という同じ効果が得られる。
【００２４】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明はこれらの実施例のみに限定されるもので
はない。 （実施例１）本例は、図１１ないし図１３に示すよう
に、マザーボード４上に設けられた表面実装用治具１を
面取りした直方体状の治具で構成した例である。図１１
に示した半導体装置は、半導体チップ６を搭載した４０
mm□の半導体装置と表面実装用治具１を設けたマザーボ
ード４とからなる。半導体装置は、２８mm□の半導体チ
ップ６が銀ペースト７によって中間基板３にマウントさ
れている。中間基板３の裏面には直径３００μｍのはん
だボール２がマトリクス状に形成されており、はんだボ
ール２は外周部のはんだボール群と中央部のはんだボー
ル群とからなる。なお、本例の半導体装置は半導体チッ
プ６の側に凸状に反っていた。また、基板パッド８が形
成されたマザーボード４には、図１３に示すような面取
りした直方体状の治具１が設けられている。
るが、本発明はこれらの実施例のみに限定されるもので
はない。 （実施例１）本例は、図１１ないし図１３に示すよう
に、マザーボード４上に設けられた表面実装用治具１を
面取りした直方体状の治具で構成した例である。図１１
に示した半導体装置は、半導体チップ６を搭載した４０
mm□の半導体装置と表面実装用治具１を設けたマザーボ
ード４とからなる。半導体装置は、２８mm□の半導体チ
ップ６が銀ペースト７によって中間基板３にマウントさ
れている。中間基板３の裏面には直径３００μｍのはん
だボール２がマトリクス状に形成されており、はんだボ
ール２は外周部のはんだボール群と中央部のはんだボー
ル群とからなる。なお、本例の半導体装置は半導体チッ
プ６の側に凸状に反っていた。また、基板パッド８が形
成されたマザーボード４には、図１３に示すような面取
りした直方体状の治具１が設けられている。
【００２５】まず、図１２に示すように、面取りされた
直方体状の治具１が設けられたマザーボード４上に半導
体装置を乗せる。この時、半導体装置の中間基板３が治
具１の中間基板ガイド部兼中間基板支持部１ａにガイド
されるため、はんだボール２とマザーボード４に形成さ
れた基板パッド８の位置合わせに要する時間が約５分の
１に短縮できた。なお、半導体装置の中間基板３には同
じ大きさのはんだボール２がマトリクス状に形成されて
いるが、中間基板３が治具１に当たって支持するために
この段階ではどのはんだボール２もマザーボード４に接
触していない。
直方体状の治具１が設けられたマザーボード４上に半導
体装置を乗せる。この時、半導体装置の中間基板３が治
具１の中間基板ガイド部兼中間基板支持部１ａにガイド
されるため、はんだボール２とマザーボード４に形成さ
れた基板パッド８の位置合わせに要する時間が約５分の
１に短縮できた。なお、半導体装置の中間基板３には同
じ大きさのはんだボール２がマトリクス状に形成されて
いるが、中間基板３が治具１に当たって支持するために
この段階ではどのはんだボール２もマザーボード４に接
触していない。
【００２６】ここで、マザーボード４上に設けられた表
面実装用治具１は、切削加工しやすい材料として真鍮を
用いている。図１３に示すように、表面実装用治具１の
中間基板支持部１ａの支持部の傾き角１ｅは６０度にな
るように面取りされている。この傾き角は、半導体装置
が反ってマザーボードに平行に１０μｍ短くなることに
よって、半導体装置がマザーボード４側に全体的に１７
μｍ沈む角度であり、１０個の半導体装置の反りの曲率
から求めた。実際に、反りにばらつきのある半導体装置
を乗せても、中央部のはんだボール群とマザーボード４
との距離はほぼ等しくなることが確認されている。
面実装用治具１は、切削加工しやすい材料として真鍮を
用いている。図１３に示すように、表面実装用治具１の
中間基板支持部１ａの支持部の傾き角１ｅは６０度にな
るように面取りされている。この傾き角は、半導体装置
が反ってマザーボードに平行に１０μｍ短くなることに
よって、半導体装置がマザーボード４側に全体的に１７
μｍ沈む角度であり、１０個の半導体装置の反りの曲率
から求めた。実際に、反りにばらつきのある半導体装置
を乗せても、中央部のはんだボール群とマザーボード４
との距離はほぼ等しくなることが確認されている。
【００２７】続いて、リフロー加熱の時間を従来の１．
５倍にすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。こ
の時、マザーボード４上の基板パッド８に規定通りには
んだ接合されていることが、超音波探傷装置により確認
された。また、電気的な信頼性試験においても良好なは
んだ接合状態であることが確認された。
５倍にすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。こ
の時、マザーボード４上の基板パッド８に規定通りには
んだ接合されていることが、超音波探傷装置により確認
された。また、電気的な信頼性試験においても良好なは
んだ接合状態であることが確認された。
【００２８】（実施例２）本実施例は、図１４および図
１５に示すように、表面実装用治具１が半導体装置の四
隅を支持するようにマザーボード４上に設けられた例で
ある。図１４に示した半導体装置は、半導体チップ６を
搭載した２８mm□の半導体装置と表面実装用治具１を設
けたマザーボード４とからなる。半導体装置は、１８mm
□の半導体チップ６がアルミペースト７によって中間基
板３にマウントされている。中間基板３の裏面には直径
１００μｍのはんだボール２がマトリクス状に形成され
ており、はんだボール２は外周部のはんだボール群と中
央部のはんだボール群とからなる。なお、本例の半導体
装置は半導体チップ６の側にわずかに凸状に反ってい
た。また、基板パッド８が形成されたマザーボード４に
は、半導体装置の四隅の位置に、図７に示した円筒状の
表面実装用治具１が設けられている。半導体装置の反り
量、つまり、はんだボールの高低差の最大値は約１０μ
ｍであり、反り計により予め測定した。
１５に示すように、表面実装用治具１が半導体装置の四
隅を支持するようにマザーボード４上に設けられた例で
ある。図１４に示した半導体装置は、半導体チップ６を
搭載した２８mm□の半導体装置と表面実装用治具１を設
けたマザーボード４とからなる。半導体装置は、１８mm
□の半導体チップ６がアルミペースト７によって中間基
板３にマウントされている。中間基板３の裏面には直径
１００μｍのはんだボール２がマトリクス状に形成され
ており、はんだボール２は外周部のはんだボール群と中
央部のはんだボール群とからなる。なお、本例の半導体
装置は半導体チップ６の側にわずかに凸状に反ってい
た。また、基板パッド８が形成されたマザーボード４に
は、半導体装置の四隅の位置に、図７に示した円筒状の
表面実装用治具１が設けられている。半導体装置の反り
量、つまり、はんだボールの高低差の最大値は約１０μ
ｍであり、反り計により予め測定した。
【００２９】まず、図１４に示すように、円筒形状の治
具１が設けられたマザーボード４上に半導体装置を載置
する。この時、外周部のはんだボール群はマザーボード
４に接触していたが、半導体装置の中間基板３が治具１
の中間基板ガイド部１ｄにガイドされたため、はんだボ
ール２とマザーボード４に形成された基板パッド８の位
置合わせに要する時間は大幅に短縮できた。なお、外周
部のはんだボール群のはんだ接合後の高さが８０μｍ程
度となるように、中間基板支持点の高さ１ｃは８０μｍ
とした。
具１が設けられたマザーボード４上に半導体装置を載置
する。この時、外周部のはんだボール群はマザーボード
４に接触していたが、半導体装置の中間基板３が治具１
の中間基板ガイド部１ｄにガイドされたため、はんだボ
ール２とマザーボード４に形成された基板パッド８の位
置合わせに要する時間は大幅に短縮できた。なお、外周
部のはんだボール群のはんだ接合後の高さが８０μｍ程
度となるように、中間基板支持点の高さ１ｃは８０μｍ
とした。
【００３０】続いて、リフロー加熱の設定温度を１０℃
高めにすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。中
間基板３の四隅が、中間基板支持部１ａに接触している
ことを目視によって確認した後、電気的な信頼性試験を
行った結果、良好なはんだ接合状態であることが確認さ
れた。本実施例では、半導体装置は半導体チップ６の側
にわずかに凸状に反っていたが、半導体装置の反りの向
きは特に問題ではない。なお、本発明は上記各実施例に
限定されず、本発明の技術思想の範囲内において、各実
施例は適宜変更され得ることは明らかである。
高めにすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。中
間基板３の四隅が、中間基板支持部１ａに接触している
ことを目視によって確認した後、電気的な信頼性試験を
行った結果、良好なはんだ接合状態であることが確認さ
れた。本実施例では、半導体装置は半導体チップ６の側
にわずかに凸状に反っていたが、半導体装置の反りの向
きは特に問題ではない。なお、本発明は上記各実施例に
限定されず、本発明の技術思想の範囲内において、各実
施例は適宜変更され得ることは明らかである。
【００３１】
【発明の効果】以上詳細に説明した通り、本発明の表面
実装型半導体装置の実装構造を用いることで、半導体装
置の反り量、反りの向きに関わらず、中央部のはんだボ
ールの高さを一定に保つことができ、電気的接続信頼性
の高い、低コストで安定したはんだボール実装が実現で
きる。
実装型半導体装置の実装構造を用いることで、半導体装
置の反り量、反りの向きに関わらず、中央部のはんだボ
ールの高さを一定に保つことができ、電気的接続信頼性
の高い、低コストで安定したはんだボール実装が実現で
きる。
【図１】 本発明の表面実装型半導体装置の実装構造の
第１の実施形態例を示す断面図である。
第１の実施形態例を示す断面図である。
【図２】 本発明の表面実装型半導体装置の実装構造の
第１の実施形態例をチップ側から見た摸式図である。
第１の実施形態例をチップ側から見た摸式図である。
【図３】 第１の実施形態に用いられる表面実装用治具
の斜視図である。
の斜視図である。
【図４】 本発明の表面実装型半導体装置の実装構造を
曲率の強い中間基板を有する半導体装置に適用した例を
示す断面図である。
曲率の強い中間基板を有する半導体装置に適用した例を
示す断面図である。
【図５】 本発明の表面実装型半導体装置の実装構造の
第２の実施形態例を示す断面図である。
第２の実施形態例を示す断面図である。
【図６】 本発明の表面実装型半導体装置の実装構造の
第２の実施形態例をチップ側から見た摸式図である。
第２の実施形態例をチップ側から見た摸式図である。
【図７】 第２の実施形態に用いられる表面実装用治具
の斜視図である。
の斜視図である。
【図８】 第２の実施形態例を説明するための模式図で
ある。
ある。
【図９】 第２の実施形態例を説明するための模式図で
ある。
ある。
【図１０】 第２の実施形態例を説明するための模式図
である。
である。
【図１１】 実施例１の形態を示す断面図である。
【図１２】 実施例１の形態を示す摸式図である。
【図１３】 実施例１の形態を示す斜視図である。
【図１４】 実施例２の形態を示す断面図である。
【図１５】 実施例２の形態を示す摸式図である。
【図１６】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図１７】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図１８】 従来の半導体装置を説明するための摸式図
である。
である。
１ 表面実装用治具 １ａ 中間基板支持部 １ｂ 治具の頂点 １ｃ 中間基板支持点の高さ １ｄ 中間基板ガイド部 １ｅ 支持部の傾き角 ２ はんだボール ３ 中間基板 ４ マザーボード ５ 封止樹脂 ６ 半導体チップ ７ マウント材 ８ 基板パッド
Claims (5)
- 【請求項１】 半導体装置の下面に備えられたはんだボ
ールによりマザーボードに接続される表面実装型半導体
装置の実装構造であって、 前記マザーボードと前記半導体装置の間には、前記はん
だボールのリフロー時に前記半導体装置を前記マザーボ
ードと離間した状態で支持する働きを持つ表面実装用治
具が設けられていることを特徴とする表面実装型半導体
装置の実装構造。 - 【請求項２】 前記表面実装用治具は複数の治具からな
り、その前記半導体装置の縁部と接する面が球面状であ
ることを特徴とする請求項１記載の表面実装型半導体装
置の実装構造。 - 【請求項３】 前記表面実装用治具は、半導体装置をマ
ザーボード上に位置決めする機能を有することを特徴と
する請求項１または２に記載の表面実装型半導体装置の
実装構造。 - 【請求項４】 前記半導体装置が二段以上積層され、各
半導体装置間には前記表面実装用治具が介在しているこ
とを特徴とする請求項１ないし３のいずれか一項に記載
の表面実装型半導体装置の実装構造。 - 【請求項５】 前記半導体装置がベアチップ型の構造を
有することを特徴とする請求項１ないし４のいずれか一
項に記載の表面実装型半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457698A JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457698A JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031316A true JP2000031316A (ja) | 2000-01-28 |
| JP3168987B2 JP3168987B2 (ja) | 2001-05-21 |
Family
ID=16326845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19457698A Expired - Fee Related JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168987B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071806A1 (fr) * | 2000-03-21 | 2001-09-27 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable |
| KR20020079477A (ko) * | 2001-04-06 | 2002-10-19 | 가부시키가이샤 히타치세이사쿠쇼 | 다중소자모듈 형태의 반도체 장치 |
| WO2004015758A1 (ja) * | 2002-08-09 | 2004-02-19 | Fujitsu Limited | 半導体装置及びその製造方法 |
| WO2007114106A1 (ja) * | 2006-03-27 | 2007-10-11 | Sharp Kabushiki Kaisha | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
-
1998
- 1998-07-09 JP JP19457698A patent/JP3168987B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071806A1 (fr) * | 2000-03-21 | 2001-09-27 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable |
| US6633078B2 (en) | 2000-03-21 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal |
| US6905911B2 (en) | 2000-03-21 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal |
| KR20020079477A (ko) * | 2001-04-06 | 2002-10-19 | 가부시키가이샤 히타치세이사쿠쇼 | 다중소자모듈 형태의 반도체 장치 |
| WO2004015758A1 (ja) * | 2002-08-09 | 2004-02-19 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7138723B2 (en) | 2002-08-09 | 2006-11-21 | Fujitsu Limited | Deformable semiconductor device |
| CN100401486C (zh) * | 2002-08-09 | 2008-07-09 | 富士通株式会社 | 半导体装置及其制造方法 |
| WO2007114106A1 (ja) * | 2006-03-27 | 2007-10-11 | Sharp Kabushiki Kaisha | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3168987B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| US6410861B1 (en) | Low profile interconnect structure | |
| US6727718B2 (en) | Electronic component package, printed circuit board, and method of inspecting the printed circuit board | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JP2011171427A (ja) | 積層型半導体装置 | |
| US7994428B2 (en) | Electronic carrier board | |
| JP3168987B2 (ja) | 表面実装型半導体装置の実装構造 | |
| JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| US7851916B2 (en) | Strain silicon wafer with a crystal orientation (100) in flip chip BGA package | |
| KR100298829B1 (ko) | 칩 사이즈 패키지의 솔더 접합 구조 및 방법 | |
| JP2007027576A (ja) | 半導体装置 | |
| US20100283145A1 (en) | Stack structure with copper bumps | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP4606376B2 (ja) | 半導体装置 | |
| JP2007067129A (ja) | 半導体装置の実装構造 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2001267368A (ja) | フリップチップ実装構造 | |
| JP3757895B2 (ja) | 半導体装置 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| JP2002184811A (ja) | 電子回路装置およびその製造方法 | |
| KR100716868B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| CN100416807C (zh) | 半导体封装结构及其制造方法 | |
| JP2005072212A (ja) | 電子部品とその製造方法及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |