JP2008060483A - 半導体装置の実装構造体およびその製造方法 - Google Patents
半導体装置の実装構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2008060483A JP2008060483A JP2006238348A JP2006238348A JP2008060483A JP 2008060483 A JP2008060483 A JP 2008060483A JP 2006238348 A JP2006238348 A JP 2006238348A JP 2006238348 A JP2006238348 A JP 2006238348A JP 2008060483 A JP2008060483 A JP 2008060483A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- semiconductor element
- semiconductor device
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 特別な装置を設置することなく位置合わせ時のアライメント不良を低減することにより、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体およびその製造方法を提供する。
【解決手段】 半導体素子2の実装面にある複数の電極端子6上にバンプ4が形成された半導体素子2が、バンプ4がそれぞれ接続される複数の接続端子5または接続端子5上に形成された基板側バンプ3を有する配線基板1にフリップチップ方式により実装された半導体装置の実装構造体において、バンプ4は、バンプ4の接合面が一方方向に傾斜する第1のバンプと、第1のバンプ4の接合面とは反対方向に傾斜する接合面を有する第2のバンプ4とを含み、接続端子5または基板側バンプ3のバンプ4との接合面は接続すべきバンプ4の接合面とは反対方向に傾斜する形状であるようにする。
【選択図】 図1
Description
本発明は、半導体素子を配線基板にフリップチップ実装することにより得られる半導体装置の実装構造体およびその製造方法に関する。
現在、半導体装置のパッケージの一つとして、CPU(中央演算処理装置)やメモリなどの複数のLSI(Large Scale Integration)デバイスを単一パッケージに形成してシステム化したSIP(System in Package)が知られている。SIPには、複数の半導体素子を共通の配線基板(インターポーザ)に実装してパッケージ形態にしたものがある。またSIPの配線基板として、これに実装される半導体素子よりも大径の半導体素子を採用したCOC(Chip On Chip)型のSIPもある。
近年では、多ピン化や狭ピッチ化に対応するために、このようなSIPのパッケージの実装方法として、フリップチップ方式が実用化されている。フリップチップ方式では、半導体素子の電極上にバンプ(金属突起)を形成し、このバンプを介して当該半導体素子を配線基板に実装することから、バンプの形成方法や接合方法が重要な技術となっている。
またフリップチップ方式では、複数のバンプを形成した半導体素子を、同じく複数のバンプを形成した配線基板にフリップチップボンダーで実装する場合がある。このような実装構造をもつSIPなどの半導体パッケージは、通常の有機基板を用いたパッケージに比べて、小型、薄型で、しかも低消費電力で高速動作するといった特長を有する。また、SIPは、CPUやメモリを一つの高性能チップ、たとえばDRAM/LOGIC混載のLSIチップに盛り込むことによりシステム化を実現したSOC(System on Chip)などに比べて、コスト、開発TAT(Turn Around Time)、動作速度などの点で優れることから、小型・軽量の携帯用電子機器だけにとどまらず、全てのエレクトロニクス機器に広く利用し得るものとなっている。
図9は従来の半導体装置の実装構造体の断面図、図10は図9の従来の半導体装置の実装構造体における配線基板11の平面図、図11は図9の従来の半導体装置の実装構造体における半導体素子12の平面図を示す図である。
図9〜図11に示すSIPに含まれる従来の半導体装置の実装構造体は、配線基板11上の実装領域12aに半導体素子12がフリップチップ方式により実装されている。
配線基板11には、複数の接続端子15上に形成された金属バンプ13が半導体素子12の金属バンプ14に対応する配置で形成されている。
半導体素子12には、複数の電極端子16上に形成された金属バンプ14が半導体素子12の実装面の各辺に沿って周方向に配列されている。
上記図9〜図11に示す従来の半導体装置の実装構造体の製造方法について図12を参照しながら説明する。
まず、図12(a)に示すように配線基板11をフリップチップボンダーのステージ17上に載置し、図示しない真空源による吸着により固定するとともに、半導体素子12を図示しない真空源による吸着によりツール18に保持させる。そして、ステージの上方に配線基板11と対向する状態で半導体素子12を配置する。このとき、金属バンプやパターンを用いた画像認識処理などによって半導体素子12のバンプ14と配線基板11のバンプ13との位置合わせ(アライメント)を行う。
次いで、図12(b)に示すように、ツール18を下降させることにより、半導体素子12のバンプ14を配線基板11のバンプ13に接触させる。そして、この接触状態でツール8から荷重をかけるとともに、図示しないヒーターからの加熱によりツール18を所定の温度に加熱してバンプ13およびバンプ14同士を接合させる。
このような従来の製造方法においては、フリップチップ実装を行う際に半導体素子12と配線基板11との位置合わせにずれが生じないよう、画像認識処理やダミーサンプルなどを用いて位置合わせの確認を行っている。しかし、図13(a)に示すように、配線基板11のバンプ13の中心位置に対して半導体素子12のバンプ14の中心位置がずれていると、バンプ13とバンプ14との接触面積が小さくなるため、図13(b)に示すように、熱と荷重がかかった際に単位面積あたりの荷重が増大してバンプの変形量が大きくなり、配線基板11のバンプ13の中心位置に対する半導体素子12のバンプ14の中心位置のずれ、すなわち位置ずれが大きくなってしまう。さらに隣接間バンプ同士のリークなどの問題が発生する恐れもある。また接触面積の縮小によって抵抗値が高くなるなどの不良を招く恐れもある。このように、僅かな位置合わせのずれがバンプの接合性、さらには半導体装置の電気的な特性に大きな影響を与えてしまう。
一方、半導体素子の狭ピッチ化が進むに従い、半導体素子のバンプの狭ピッチ化に対応して、配線基板の接続端子の設置ピッチも狭くなってきている。
これらのことから僅かな位置合わせのずれがもたらすバンプの接合性および半導体装置の電気的特性の不具合を防止するために、位置合わせ時の位置合わせを極めて精度よく行う必要があり、また位置ずれを防止するために様々な検討がなされている。
たとえば、位置ずれを抑制する効果を有する構造の例として、特許文献1には半導体チップに形成したバンプ電極とパッケージ基板に形成したバンプ電極との接続部が傾斜を持って形成されている構造について開示されている。
また特許文献2には、一方の主面と非平行な複数の傾斜領域を他方の主面に有し、この傾斜領域に電極パッドが形成された絶縁性基盤を用いることで、ボール上電極によって相互に接合される各電極パッドが非平行に配置されている構造について開示されている。
また特許文献3には、1列に設けられた複数の接続端子に対して、少なくとも2つの接続端子がその列方向に沿って相反する方向に突出した突出部を相互に有する構造によって接続端子とバンプとの位置のずれを抑制できることが開示されている。
さらに、フリップチップ実装の際の位置ずれを補正する効果を有する例として、たとえば、特許文献4には、バンプ相互の位置ずれによって起こる接続不良をなくすために、バンプ近傍にバンプの形成面から突出し、かつバンプ側に向くガイド面を有する断面半円状の突状ガイドを形成することについて開示されている。
また特許文献5には、接続端子のバンプ対向位置に開口端から斜め下向きに内側へ傾斜した傾斜面を持った凹部を形成することにより、半導体素子のマウント時にバンプの先端部を傾斜面にて凹部内へと案内するセルフアライメント機能が得られることについて開示されている。
また安定な接続部を得るために、たとえば、特許文献6には、ワイヤーボンディングを行う際に、バンプ上方部に形成した突起部でワイヤーを支えてやることにより安定したボンディングが得られることについて開示されている。
また特許文献7には、バンプ形状をなし、先端面が傾斜してなる複数の電極を設けることで電極と配線等との接触面積を大きくし、これにより電気的な接続不良が生じにくく、かつ電気的接続が安定する集積回路チップを得られることについて開示されている。
また特許文献8には、バンプとインナーリードとの接触面積を縮小することなくバンプの半導体基板上の占有面積を減らすために、バンプに半導体基板の表面に対して傾斜している傾斜面を設け、ボンディング時にその傾斜面にインナーリードを添わせるように折り曲げてボンディングさせることについて開示されている。
前記特許文献1、特許文献2および特許文献3で開示された構造には、位置合わせ後の位置ずれを抑制する効果はあるものの、位置合わせ時における位置ずれを補正する効果、すなわち位置合わせ時におけるセルフアライメント効果を有しない。
前記特許文献4で開示された方法では、位置合わせ時におけるセルフアライメント効果はあるものの、突状ガイドを形成しなければならず、工数およびコストの面で好ましくない。
前記特許文献5で開示された方法においては、位置合わせ時におけるセルフアライメント効果はあるものの、図14の両矢印に示すように、凹部の両側にそれぞれ凹部の幅の1/2分ずつ、すなわち合計で凹部の幅分のセルフアライメント効果を持つが、それ以上の効果は有しないため、実際の実装工程で発生するアライメント不良を低減するには不充分である。
前記特許文献6、特許文献7および特許文献8においては、バンプに突起部や傾斜面を設けることにより安定した接続部を得ているが、これらのバンプには位置ずれを抑制する効果および位置ずれを補正する効果は有しない。
本発明の目的は、上記課題を解決し、特別な装置を設置することなく位置合わせ時のアライメント不良を低減することにより、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体およびその製造方法を提供することである。
本発明は、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、前記バンプがそれぞれ接続される複数の接続端子を有する配線基板に、前記バンプと前記接続端子とを対向させて実装した半導体装置の実装構造体であって、前記バンプは、前記バンプの前記接続端子との接合面が一方方向に傾斜する第1のバンプと、前記第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含み、前記接続端子の前記バンプとの接合面は接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする半導体装置の実装構造体である。
また本発明の半導体装置の実装構造体は、前記接続端子上に基板側バンプが形成され、前記基板側バンプの接合面は、接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする。
また本発明の半導体装置の実装構造体は、前記バンプは、前記第1のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第3のバンプと、前記第3のバンプの接合面とは反対方向に傾斜する接合面を有する第4のバンプとを含むことを特徴とする。
また本発明の半導体装置の実装構造体は、前記バンプは、少なくとも前記第1のバンプと前記第2のバンプとの組合せおよび前記第3のバンプと前記第4のバンプとの組合せのいずれか一方を複数含むことを特徴とする。
また本発明の半導体装置の実装構造体は、前記バンプは、前記半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成されることを特徴とする。
また本発明の半導体装置の実装構造体は、前記バンプの接合面および前記接続端子または基板側バンプの接合面が平面であることを特徴とする。
また本発明の半導体装置の実装構造体は、前記バンプの半導体素子の実装面に対して平行な切断面の形状と前記接続端子または前記基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、前記バンプおよび前記接続端子または前記基板側バンプの接合面の傾斜角度が同一であることを特徴とする。
また本発明は、半導体素子の実装面にある複数の電極端子上にバンプが形成され、前記バンプは、前記バンプの接続端子との接合面が一方方向に傾斜する第1のバンプと、前記第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含む半導体素子を準備する工程と、前記バンプがそれぞれ接続される複数の接続端子または前記接続端子上に形成された基板側バンプを有し、前記接続端子または前記基板側バンプの前記バンプとの接合面は接続すべき前記バンプとは反対方向に傾斜する形状である配線基板を準備する工程と、前記バンプと前記接続端子または前記基板側バンプとを対向させ、位置決めして前記半導体素子を前記配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法である。
また本発明の半導体装置の実装構造体の製造方法は、前記半導体素子を前記配線基板に実装する工程において、前記バンプと前記接続端子または前記基板側バンプとを接触させた後真空吸着を解除し、その後前記バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることを特徴とする。
本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、バンプがそれぞれ接続される複数の接続端子を有する配線基板に、バンプと接続端子とを対向させて実装した半導体装置の実装構造体において、バンプは、接続端子との接合面が一方方向に傾斜する第1のバンプを有し、また接続端子の接合面は、接続すべきバンプの接合面とは反対方向に傾斜する形状であることにより、位置ずれに対して接続端子の片側に、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。
また第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプを含むことにより、位置ずれに対して接続端子の片側に、第1のバンプによるアライメント効果とは反対方向への、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。したがって、第1のバンプと第2のバンプとを有することにより、位置ずれに対してそれぞれの接続端子の片側に、接続端子の幅分ずつの、すなわち合計で接続端子の幅2倍分のアライメント効果が得られる。
これにより、位置合わせ時において特別な装置を設置することなくアライメント不良を低減でき、これにより半導体素子と配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体が得られる。
また本発明によれば、接続端子上に基板側バンプが形成され、基板側バンプの接合面は、接続すべきバンプの接合面とは反対方向に傾斜する形状であることが好ましい。
上記のように接続端子上に基板側バンプを形成することにより、接続端子のみの場合と比較して接合面の加工が容易になり、工数を抑え、低コスト化に寄与できる。
また本発明によれば、バンプは、第1のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第3のバンプと、この第3のバンプの接合面とは反対方向に傾斜する接合面を有する第4のバンプとを含むことにより、直交する二方向のアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
また本発明によれば、バンプは、少なくとも第1のバンプと第2のバンプとの組合せおよび第3のバンプと第4のバンプとの組合せのいずれか一方を複数含むことにより、アライメント効果はより優れたものとなるため、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
また本発明によれば、バンプは、半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成され、傾斜の方向が互いに直交するバンプの組合せを複数含むことによって、一方方向のみでなく、直交する二方向のさらに優れたアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
また本発明によれば、バンプの接合面および接続端子または基板側バンプの接合面が平面であることにより、半導体素子と配線基板との位置合わせにずれが生じていても、双方の接合面が滑りやすくなるため、より効率的に位置ずれの補正を行うことが可能になる。
また本発明によれば、バンプの半導体素子の実装面に対して平行な切断面の形状と接続端子または基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、バンプおよび接続端子または基板側バンプの接合面の傾斜角度が同一であることにより、バンプと接続端子または基板側バンプとの接合面における接触面積を完全に一致させることが可能となり、位置ずれが発生しにくくなる。また、バンプと接続端子または基板側バンプが接合面からはみ出したり、これらの一部が半導体素子や配線基板に接触してリークが発生するなどの問題をなくすことができる。
また本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成され、バンプは、バンプの接続端子との接合面が一方方向に傾斜する第1のバンプと、この第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含む半導体素子を準備する工程と、バンプがそれぞれ接続される複数の接続端子または接続端子上に形成された基板側バンプを有し、接続端子または基板側バンプのバンプとの接合面は接続すべきバンプとは反対方向に傾斜する形状である配線基板を準備する工程と、バンプと接続端子または基板側バンプとを対向させ、位置決めして半導体素子を配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法を提供できる。
上記製造方法により、位置合わせ時において特別な装置を設置することなくアライメント不良を低減し、配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
また本発明の半導体装置の実装構造体は、半導体素子を配線基板に実装する工程において、バンプと接続端子または基板側バンプとを接触させた後に真空吸着を解除し、その後バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることが好ましい。
荷重をかけるタイミングおよび加熱のタイミングを上記のようにすることにより、位置ずれの補正をより正確に行うことが可能になり、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
以下に、本発明について詳細に説明する。
本発明の半導体装置の実装構造体は、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子が、バンプがそれぞれ接続される複数の接続端子または接続端子上に形成された基板側バンプを有する配線基板にフリップチップ方式により実装されたものである。
本発明の半導体装置の実装構造体は、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子が、バンプがそれぞれ接続される複数の接続端子または接続端子上に形成された基板側バンプを有する配線基板にフリップチップ方式により実装されたものである。
本発明の半導体装置の実装構造体は、接続端子との接合面が一方方向に傾斜する第1のバンプを有し、また接続端子の接合面は接続すべきバンプの接合面とは反対方向に傾斜する形状であることにより、図1の矢印に示すように位置ずれに対して接続端子の片側に、接続端子の接合面の低斜面方向への接続端子の幅分のアライメント効果が得られる。
また第1のバンプと、第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含むことにより、図1の両矢印に示すように位置ずれに対してそれぞれの接続端子の片側に、接続端子の幅分ずつの、すなわち合計で接続端子の幅2倍分のアライメント効果が得られる。
これにより、位置合わせ時において特別な装置を設置することなくアライメント不良を低減でき、したがって半導体素子と配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体が得られる。
また、実装におけるスループットを向上できるとともに、狭ピッチ化された半導体素子と配線基板とを用いる場合においても、電気的ショートや未接続などの電気的特性の不具合を防止することができ、実装における歩留りを向上できる。
本発明の半導体装置の実装構造体に用いる配線基板の構成材料としては、ガラス繊維にエポキシ樹脂を含浸させることで形成される有機基板、シリコンなどからなる半導体基板およびセラミックスからなる基板などが例示されるが特にこれらに限定されるものではない。
また本発明の半導体装置の実装構造体に用いる半導体素子の構成材料としては、シリコン、ゲルマニウムおよびガリウム砒素などが例示されるが特にこれらに限定されるものではない。
また本発明の半導体装置の実装構造体に用いるバンプの構成材料としてはAu、Cuなどが一般的であるが、特にこれらに限定されるものではない。またバンプ上にSnなどの異種金属がメッキされていてもよい。
図1は本発明の第1の実施形態における半導体装置の実装構造体の断面図、図2は図1の半導体装置の実装構造体における配線基板1の平面図、図3は図1の半導体装置の実装構造体における半導体素子2の平面図である。
本発明の第1の実施形態における図1〜図3に示す半導体装置の実装構造体は、COC構造の例を示すものであり、シリコンから構成される配線基板1上の実装領域2aに、同じくシリコンから構成される半導体素子2がフリップチップ方式により実装されている。
配線基板1には、ペリフェラル状の複数の接続端子5上に電解Auメッキなどによって形成された金バンプ3が、半導体素子2の金バンプ4に対応する配置で形成されている。この金バンプ3は図示しない配線基板1内の配線に接続されて、同じく図示しない外部接続端子を介して、外部回路と電気的に導通している。
配線基板1の接続端子5上に上記のように金バンプ3を形成することにより、接続端子5のみの場合と比較して接合面の加工が容易になり、工数を抑え、低コスト化に寄与できる。
半導体素子2には、複数の電極端子6上に電解Auメッキなどによって形成された金バンプ4が、半導体素子2の実装面の各辺に沿って周方向に配列されている。
図2および図3に示すように、金バンプ3および金バンプ4の傾斜方向を矢印により示した。矢尻方向に向かって傾斜は低くなる。
金バンプ4の接合面は、半導体素子2の実装面の各辺の垂直二等分線のうちいずれか1本に向かって高くなるように一方方向に傾斜し、金バンプ3の接合面は、接合すべき金バンプ4の接合面とは反対方向に、すなわち配線基板1の実装面の各辺の垂直二等分線のうちいずれか1本に向かって低くなるように一方方向に傾斜している。たとえば、図2における金バンプ3aと図3における金バンプ4aとの関係のように、接続すべきバンプ同士の接合面が互いに反対方向に傾斜する接合面を有している。
金バンプ3および金バンプ4のバンプ幅およびバンプの各高さは一般的に用いられるものであればよい。ここでいうバンプの各高さとは、図4に示すバンプ高さ(H1)、傾斜部低位置までの高さ(H2)および傾斜部の高さ(H1−H2)を示す。なお、図4では、金バンプ3を例として用いたが、金バンプ4においても同様である。
第1の実施形態においてはバンプ幅が20μm×20μm、バンプ高さ(H1)が30μmであり、傾斜部低位置までの高さ(H2)が15μm、傾斜部の高さ(H1−H2)が15μmである。
金バンプ3および金バンプ4の接合面は平面であり、これにより半導体素子2と配線基板1との位置合わせにずれが生じていても、金バンプ3および金バンプ4の接合面が滑りやすくなるため、より効率的に位置ずれの補正を行うことが可能になる。
本発明の効果は、半導体素子2を配線基板1にフリップチップ実装する際に、半導体素子2を押圧する際の荷重によって傾斜しているバンプの接合面に水平下向きにかかる力と、バンプ間に発生する摩擦力とを比較して、水平下向きにかかる力のほうが大きい場合に発揮される。したがってバンプの接合面の傾斜角度はバンプの材料やその表面状態によって変える必要がある。たとえば、第1の実施形態のように基板側バンプ3および半導体素子のバンプ4がともにAuからなる場合、測定結果によると静止摩擦係数は0.6であり、バンプ同士が滑るには傾斜角をθとすると、0.6< tanθとなればよい。したがって傾斜角度を概ね30度以上に設定しておけば、発明の効果は発揮される。ただし実際にはバンプのサイズには設計上の制約があるため、たとえば、バンプ幅が20μm×20μm、バンプ高さ(H1)が30μmのバンプである場合、傾斜部の高さ(H1−H2)は12μm以上で、その上限値はバンプ高さである30μmであることが望ましい。傾斜部の高さ(H1−H2)がバンプ高さである30μmの場合、傾斜部低位置までの高さ(H2)は0μmである。
金バンプ4は、たとえば、図3における半導体素子2の金バンプ4bと金バンプ4cとの関係のように、その傾斜した接合面に対して反対方向に傾斜する接合面を有する金バンプと互いに向き合うようにして配置されている。そして金バンプ4bと金バンプ4cに対応する配置で、図2における配線基板1の金バンプ3bと金バンプ3cが配置されている。また、図2における金バンプ3aと金バンプ3cとの関係のように互いの傾斜方向が直交するバンプが複数存在している。
このように金バンプ4は、半導体素子2の実装面の各辺に沿って周方向に配列されており、さらに傾斜の方向が互いに直交する金バンプ4の組合せを複数含むことによって、一方方向のみでなく、直交する二方向のさらに優れたアライメント効果を得ることができる。これにより、より優れた接続位置精度および接続信頼性を有する本発明の半導体装置の実装構造体を得ることができる。
また、金バンプ3の半導体素子2の実装面に対して平行な切断面の形状と金バンプ4の配線基板1の実装面に対して平行な切断面の形状とが同一であり、さらに金バンプ3および金バンプ4の接合面の傾斜角度が同一であり、約35度である。
これにより、金バンプ3と金バンプ4との接合面における接触面積を完全に一致させることが可能となり、位置ずれが発生しにくくなる。また、金バンプ3または金バンプ4が接合面からはみ出したり、これらの一部が半導体素子2や配線基板1に接触してリークが発生するなどの問題をなくすことができる。
次に、金バンプ3および金バンプ4のように傾斜する接合面を有するバンプの製造方法の一例について図5を参照しながら説明する。
まず、図5(a)に示すように、電解メッキ法などにより従来技術と同様のバンプ長辺側の断面が長方形となるような突起形状の金バンプ3を作製する。このときバンプ短辺側の断面は円形でも四角形でもどちらでもかまわない。
次いで、図5(b)に示すように、最終的な金バンプ3の接合面と同じ角度に傾斜したダイヤモンドバイト20をスピンドル19により回転させて、配線基板1の実装面の各辺に対応する各バンプ列の端からダイヤモンドバイト20を走査することで、金バンプ3を所望の形状に形成していき、図5(c)に示すような傾斜する接合面を有する目的の金バンプ3を作製する。なお、図5では金バンプ3を例として用いたが、金バンプ4においても同様に作製できる。
本発明におけるバンプの製造方法としては、上記のような切削法に限らず、フォトリソ工程とエッチング工程またはメッキ工程のいずれかとを組み合わせることによる方法などを用いてもよい。
次に、図1〜図3に示した本発明の半導体装置の実装構造体の製造方法について図6を参照しながら説明する。
まず、図6(a)に示すように、配線基板1を金バンプ3を上方に向けるようにしてフリップチップボンダーのステージ7上に載置し、図示しない真空源と接続されたステージ7の吸着穴を介して吸着により固定するとともに、半導体素子2を図示しない真空源に接続されたツール8の吸着穴を介して金バンプ4を下方に向けるようにして吸着保持する。
このとき、あらかじめ配線基板1と半導体素子2にアライメントパターンを認識させることによって実装基板1と半導体素子2との位置合わせ(アライメント)を行う。
次いで、ツール8を下降させていく。このとき配線基板1の金バンプ3と半導体素子2の金バンプ4との位置がずれている場合、図6(b)に示すように金バンプ3dと金バンプ4dとの接触が先に始まる。この段階でツール8に設けられた図示しない吸着穴を介しての半導体素子2の真空吸着を解除する。
その後、金バンプ4dは金バンプ3dの接合面の傾斜に沿って矢印D1に示すように右下方向に移動する。そして金バンプ4dの移動とともに半導体素子2も右下方向に移動していく。このとき、ツール8も半導体素子2とともに移動させる。その結果金バンプ3eと金バンプ4eとの接触も始まり、最終的に図6(c)のように位置が固定される。このような状態となった後、ツール8からさらに荷重をかけ、次いで図示しないヒーターからの加熱により金バンプ3と金バンプ4との接合温度を上昇させ、金バンプ3と金バンプ4との間に金属接合、あるいは金属間化合物を介した接合を形成させることで、半導体素子2を配線基板1に実装する。
本発明の半導体装置の実装構造体は、半導体素子2を配線基板1に実装する工程において、上記のように配線基板1の金バンプ3と半導体素子2の金バンプ4とを接触させた後に真空吸着を解除し、その後半導体素子2の金バンプ4の位置が固定された後に荷重をかけ、次いで加熱することにより製造されることが好ましい。荷重をかけるタイミングおよび加熱のタイミングを上記ようにすることにより、位置ずれの補正をより正確に行うことが可能になり、より優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
なお、上記の第1の実施形態においては、配線基板1上に、半導体素子2の金バンプ4がそれぞれ接続される接合面を有する金バンプ3が形成されるようにしたが、これに限らず、第2の実施形態として、たとえば、図7に示すように、上記金バンプ3と同様の構成を有する接続端子5が形成されていてもよい。
また、上記の実施形態1において、金バンプ4の接合面は、半導体素子2の実装面の各辺の垂直二等分線のうちいずれか1本に向かう方向に向かって高くなるように傾斜していたが、これに限られるものではなく、たとえば中心方向およびその反対方向に傾斜していてもいい。
以下に図8を用いて、本発明の第3の実施形態〜第7の実施形態について説明する。
図8(a)は第3の実施形態を示す図である。図8(a)に示すように、半導体素子2の実装面の1辺に対して平行に配列する金バンプ4が属するグループ9aがあり、このグループ9a中には接合面の傾斜方向が同じ金バンプ4のみが含まれている。この場合、位置ずれに対して配列方向に垂直な一方向のアライメント効果を得ることができる。
図8(a)は第3の実施形態を示す図である。図8(a)に示すように、半導体素子2の実装面の1辺に対して平行に配列する金バンプ4が属するグループ9aがあり、このグループ9a中には接合面の傾斜方向が同じ金バンプ4のみが含まれている。この場合、位置ずれに対して配列方向に垂直な一方向のアライメント効果を得ることができる。
図8(b)は第4の実施形態を示す図である。図8(b)に示すように、半導体素子2の金バンプ4の中には、実装面の1辺に対して平行に配列する金バンプ4のグループ9bに属するものがあり、このグループ9b中には接合面の傾斜方向が互いに直交する金バンプ4が混在している。この場合、位置ずれに対して配列方向に垂直および平行な、直交する二方向のアライメント効果を得ることができる。
図8(c)は第5の実施形態を示す図である。図8(c)に示すように、半導体素子2の実装面の各辺に対して平行に配列する金バンプ4が属するグループ9cおよびグループ9d、すなわち配列方向が互いに直交するグループ9cおよびグループ9dがある。それぞれのグループ中には接合面の傾斜方向が同じ金バンプ4のみが含まれており、グループ9cに含まれる金バンプ4の傾斜方向とグループ9dに含まれる金バンプ4の傾斜方向とは互いに直交している。この場合、位置ずれに対してそれぞれのグループの配列方向に対して垂直な、直交する二方向のアライメント効果を得ることができる。
また図8(c)に示すように、互いに反対方向に傾斜する接合面を有する金バンプ4の組合せを多く含むほど、アライメント効果はさらに優れたものになる。
図8(d)は第6の実施形態を示す図である。図8(d)に示すように、半導体素子2の実装面の各辺に対して平行に配列する金バンプ4が属するグループ9eおよびグループ9f、すなわち配列方向が互いに直交するグループ9eおよびグループ9fがある。それぞれのグループ中には接合面の傾斜方向が同じ金バンプ4のみが含まれており、グループ9eに含まれる金バンプ4の傾斜方向とグループ9fに含まれる金バンプ4の傾斜方向とは互いに直交している。この場合、位置ずれに対してそれぞれのグループの配列方向に対して垂直な、直交する二方向のアライメント効果を得ることができる。
図8(e)は第7の実施形態を示す図である。図8(e)に示すように、半導体素子2の実装面の各対角線上に位置する2つの金バンプ4が属するグループ9gおよびグループ9hがある。グループ9gに含まれる金バンプ4の傾斜方向とグループ9hに含まれる金バンプ4の傾斜方向とは互いに直交している。この場合、位置ずれに対して各角の二等分線に対して垂直な、直行する二方向のアライメント効果を得ることができる。
また上記の実施形態においては、金バンプ4の接合面を平面としたが、これに限らず、たとえば曲面であってもよい。
また上記の実施形態においては、傾斜する接合面を有する金バンプ4のみが配置された半導体素子2について説明したが、傾斜していない接合面を有する金バンプ(以下、非傾斜金バンプとする。)が混在していてもよい。この場合、非傾斜金バンプのバンプ高さが、傾斜する接合面を有する金バンプ4のバンプ高さよりも低いことが好ましい。
以上に説明したように、本発明によれば、半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、バンプがそれぞれ接続される複数の接続端子を有する配線基板に、バンプと接続端子とを対向させ、位置決めして実装した半導体装置の実装構造体において、バンプは、バンプの接合面が一方方向に傾斜する第1のバンプと、その傾斜した接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含み、かつ接続端子の接合面が接続すべきバンプの接合面とは反対方向に傾斜する形状にしておくことによって、半導体素子と配線基板との位置ずれを低減することができる。これにより、配線基板との位置合わせを従来ほど厳密に行わなくても、優れた接続位置精度および接続信頼性を有する半導体装置の実装構造体を得ることができる。
以上、本発明を実施形態に基づき具体的に説明したが、本発明はその要旨を越えない限り、特に限定されるものではない。
1 配線基板
2 半導体素子
2a 半導体素子の実装領域
3,3a,3b,3c,3d,3e 配線基板の金バンプ
4,4a,4b,4c,4d,4e 半導体素子の金バンプ
5 配線基板の接続端子
6 半導体素子の電極端子
7 ステージ
8 ツール
9a,9b,9c,9d,9e,9f,9g,9h 金バンプのグループ
19 スピンドル
20 ダイヤモンドバイト
H1 バンプ高さ
H2 傾斜部低位置までの高さ
2 半導体素子
2a 半導体素子の実装領域
3,3a,3b,3c,3d,3e 配線基板の金バンプ
4,4a,4b,4c,4d,4e 半導体素子の金バンプ
5 配線基板の接続端子
6 半導体素子の電極端子
7 ステージ
8 ツール
9a,9b,9c,9d,9e,9f,9g,9h 金バンプのグループ
19 スピンドル
20 ダイヤモンドバイト
H1 バンプ高さ
H2 傾斜部低位置までの高さ
Claims (9)
- 半導体素子の実装面にある複数の電極端子上にバンプが形成された半導体素子を、前記バンプがそれぞれ接続される複数の接続端子を有する配線基板に、前記バンプと前記接続端子とを対向させて実装した半導体装置の実装構造体であって、前記バンプは、前記バンプの前記接続端子との接合面が一方方向に傾斜する第1のバンプと、前記第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含み、前記接続端子の前記バンプとの接合面は接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする半導体装置の実装構造体。
- 前記接続端子上に基板側バンプが形成され、前記基板側バンプの接合面は、接続すべき前記バンプの接合面とは反対方向に傾斜する形状であることを特徴とする請求項1に記載の半導体装置の実装構造体。
- 前記バンプは、前記第1のバンプの接合面の傾斜方向に対して直交する方向に傾斜する接合面を有する第3のバンプと、前記第3のバンプの接合面とは反対方向に傾斜する接合面を有する第4のバンプとを含むことを特徴とする請求項1または2に記載の半導体装置の実装構造体。
- 前記バンプは、少なくとも前記第1のバンプと前記第2のバンプとの組合せおよび前記第3のバンプと前記第4のバンプとの組合せのいずれか一方を複数含むことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の実装構造体。
- 前記バンプは、前記半導体素子の実装面の各辺に沿って周方向に配列された複数の電極端子上に形成されることを特徴とする請求項4に記載の半導体装置の実装構造体。
- 前記バンプの接合面および前記接続端子または基板側バンプの接合面が平面であることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の実装構造体。
- 前記バンプの半導体素子の実装面に対して平行な切断面の形状と前記接続端子または前記基板側バンプの配線基板の実装面に対して平行な切断面の形状とが同一であり、前記バンプおよび前記接続端子または前記基板側バンプの接合面の傾斜角度が同一であることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の実装構造体。
- 半導体素子の実装面にある複数の電極端子上にバンプが形成され、前記バンプは、前記バンプの接続端子との接合面が一方方向に傾斜する第1のバンプと、前記第1のバンプの接合面とは反対方向に傾斜する接合面を有する第2のバンプとを含む半導体素子を準備する工程と、前記バンプがそれぞれ接続される複数の接続端子または前記接続端子上に形成された基板側バンプを有し、前記接続端子または前記基板側バンプの前記バンプとの接合面は接続すべき前記バンプとは反対方向に傾斜する形状である配線基板を準備する工程と、前記バンプと前記接続端子または前記基板側バンプとを対向させ、位置決めして前記半導体素子を前記配線基板に実装することを特徴とする半導体装置の実装構造体の製造方法。
- 前記半導体素子を前記配線基板に実装する工程において、前記バンプと前記接続端子または前記基板側バンプとを接触させた後真空吸着を解除し、その後前記バンプの位置が固定された後に荷重をかけ、次いで加熱することにより製造されることを特徴とする請求項8に記載の半導体装置の実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006238348A JP2008060483A (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の実装構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006238348A JP2008060483A (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の実装構造体およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060483A true JP2008060483A (ja) | 2008-03-13 |
Family
ID=39242838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006238348A Pending JP2008060483A (ja) | 2006-09-01 | 2006-09-01 | 半導体装置の実装構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060483A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028734A (ja) * | 2010-06-24 | 2012-02-09 | Toshiba Mach Co Ltd | ダイシング方法 |
WO2012147480A1 (ja) * | 2011-04-27 | 2012-11-01 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
JP2012231093A (ja) * | 2011-04-27 | 2012-11-22 | Fujitsu Ltd | 半導体装置およびその製造方法並びに電子装置 |
JP2014103194A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2020149991A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置、バンプ付き基板、及び半導体装置の製造方法 |
FR3113982A1 (fr) | 2020-09-10 | 2022-03-11 | Commissariat à l'Energie Atomique et aux Energies Alternatives | procédé d’assemblage par hybridation de deux composants microélectroniques |
-
2006
- 2006-09-01 JP JP2006238348A patent/JP2008060483A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028734A (ja) * | 2010-06-24 | 2012-02-09 | Toshiba Mach Co Ltd | ダイシング方法 |
WO2012147480A1 (ja) * | 2011-04-27 | 2012-11-01 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
JP2012231093A (ja) * | 2011-04-27 | 2012-11-22 | Fujitsu Ltd | 半導体装置およびその製造方法並びに電子装置 |
CN103493191A (zh) * | 2011-04-27 | 2014-01-01 | 株式会社村田制作所 | 电子元器件模块的制造方法及电子元器件模块 |
US20140049922A1 (en) * | 2011-04-27 | 2014-02-20 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component module and electronic component module |
JP5626460B2 (ja) * | 2011-04-27 | 2014-11-19 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
KR101489146B1 (ko) | 2011-04-27 | 2015-02-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 모듈의 제조방법 및 전자부품 모듈 |
US9532495B2 (en) | 2011-04-27 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component module and electronic component module |
US10177108B2 (en) | 2011-04-27 | 2019-01-08 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component module and electronic component module |
JP2014103194A (ja) * | 2012-11-19 | 2014-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2020149991A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置、バンプ付き基板、及び半導体装置の製造方法 |
FR3113982A1 (fr) | 2020-09-10 | 2022-03-11 | Commissariat à l'Energie Atomique et aux Energies Alternatives | procédé d’assemblage par hybridation de deux composants microélectroniques |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297582B2 (en) | BVA interposer | |
US6221753B1 (en) | Flip chip technique for chip assembly | |
US8067267B2 (en) | Microelectronic assemblies having very fine pitch stacking | |
JP4988843B2 (ja) | 半導体フリップチップパッケージ用の基板およびプロセス | |
CN100470793C (zh) | 半导体器件和制造半导体器件的方法 | |
US20180175001A1 (en) | Semiconductor package | |
JP5500870B2 (ja) | 接続端子付き基板及び電子部品のソケット等 | |
US20080088019A1 (en) | Structure and manufacturing method of a chip scale package | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
JP2003179099A (ja) | 半導体装置およびその製造方法 | |
JP2006202991A (ja) | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
TWI453839B (zh) | 半導體裝置及其製造方法 | |
JP2011142185A (ja) | 半導体装置 | |
JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
US20130334684A1 (en) | Substrate structure and package structure | |
US20120319289A1 (en) | Semiconductor package | |
WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
US6709964B2 (en) | Semiconductor device and manufacturing method using a stress-relieving film attached to solder joints | |
JP3659872B2 (ja) | 半導体装置 | |
JP3168987B2 (ja) | 表面実装型半導体装置の実装構造 | |
JP2004119550A (ja) | 半導体装置およびその製造方法 | |
JP3757895B2 (ja) | 半導体装置 | |
JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 |