JP2002076048A - フリップチップ接続によるバンプの配置方法 - Google Patents
フリップチップ接続によるバンプの配置方法Info
- Publication number
- JP2002076048A JP2002076048A JP2000269036A JP2000269036A JP2002076048A JP 2002076048 A JP2002076048 A JP 2002076048A JP 2000269036 A JP2000269036 A JP 2000269036A JP 2000269036 A JP2000269036 A JP 2000269036A JP 2002076048 A JP2002076048 A JP 2002076048A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- chip
- pads
- connection
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ接続によるバンプの加圧変形
後も、隣接するバンプ同士が短絡することなく、狭ピッ
チでの接続を可能とする。 【解決手段】 チップ部品１の表面に電極となる複数の
パッド２が並んで形成されており、このパッド２上に形
成された突起電極であるバンプ３を介してチップ部品１
と配線基板５とがフリップチップ接続される際のバンプ
３の配置方法であり、複数のバンプ３を、複数のパッド
２が並ぶ方向に対して略直交する方向に交互にずらした
配置とする。
後も、隣接するバンプ同士が短絡することなく、狭ピッ
チでの接続を可能とする。 【解決手段】 チップ部品１の表面に電極となる複数の
パッド２が並んで形成されており、このパッド２上に形
成された突起電極であるバンプ３を介してチップ部品１
と配線基板５とがフリップチップ接続される際のバンプ
３の配置方法であり、複数のバンプ３を、複数のパッド
２が並ぶ方向に対して略直交する方向に交互にずらした
配置とする。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ部品の表面
に電極となる複数のパッドが並んで形成され、これらパ
ッド上に形成された突起電極であるバンプを介してチッ
プ部品と配線基板とがフリップチップ接続される際のバ
ンプの配置方法に関する。
に電極となる複数のパッドが並んで形成され、これらパ
ッド上に形成された突起電極であるバンプを介してチッ
プ部品と配線基板とがフリップチップ接続される際のバ
ンプの配置方法に関する。
【０００２】
【従来の技術】フリップチップ接続は、例えば図６に示
すように、半導体チップ１００表面のパッド１０１と呼
ばれる電極上に、バンプ１０２と呼ばれる突起電極を形
成し、この半導体チップ１００を表裏逆にして、配線基
板の電極とバンプ１０２とを位置合わせし、いわゆるフ
ェースダウンボンディングにより接続する実装方法であ
る。
すように、半導体チップ１００表面のパッド１０１と呼
ばれる電極上に、バンプ１０２と呼ばれる突起電極を形
成し、この半導体チップ１００を表裏逆にして、配線基
板の電極とバンプ１０２とを位置合わせし、いわゆるフ
ェースダウンボンディングにより接続する実装方法であ
る。
【０００３】このフリップチップ接続によれば、例えば
ワイヤーボンディングによるワイヤーボンド接続と比べ
て、ワイヤーの引き回し空間が不要となり、特に高さ方
向の寸法を大幅に削減することができる。
ワイヤーボンディングによるワイヤーボンド接続と比べ
て、ワイヤーの引き回し空間が不要となり、特に高さ方
向の寸法を大幅に削減することができる。
【０００４】
【発明が解決しようとする課題】ところで、上述したフ
リップチップ接続では、図７に示すように、半導体チッ
プ１００の表面に狭ピッチにてパッド１０１を形成した
場合に、このパッド１０１上に形成されたバンプ１０２
を介して半導体チップ１００と配線基板１０３とがフェ
ースダウンボンディングされると、図７中矢印Ｇ方向に
加圧されることにより、バンプ１０２が潰れて、このバ
ンプ１０２の台座部分１０２ａの径が大きくなり、隣接
するバンプ１０２同士が台座部分１０２ａにて短絡（シ
ョート）してしまうといった問題があった。
リップチップ接続では、図７に示すように、半導体チッ
プ１００の表面に狭ピッチにてパッド１０１を形成した
場合に、このパッド１０１上に形成されたバンプ１０２
を介して半導体チップ１００と配線基板１０３とがフェ
ースダウンボンディングされると、図７中矢印Ｇ方向に
加圧されることにより、バンプ１０２が潰れて、このバ
ンプ１０２の台座部分１０２ａの径が大きくなり、隣接
するバンプ１０２同士が台座部分１０２ａにて短絡（シ
ョート）してしまうといった問題があった。
【０００５】例えば、ワイヤーボンド接続においては、
１ｓｔボンドが接続後も加圧変形を受けることがなく、
配線基板に狭ピッチにてパッドを形成した場合であって
も、イニシャルボールの大きさや、接続時の温度、超音
波、荷重等を調節することにより、配線基板のパッド内
に、１ｓｔボンドの台座部分を収めることができる。
１ｓｔボンドが接続後も加圧変形を受けることがなく、
配線基板に狭ピッチにてパッドを形成した場合であって
も、イニシャルボールの大きさや、接続時の温度、超音
波、荷重等を調節することにより、配線基板のパッド内
に、１ｓｔボンドの台座部分を収めることができる。
【０００６】したがって、このようなワイヤーボンド接
続では、隣接するワイヤー同士が１ｓｔボンドの台座部
分にて短絡するといったことがなく、１ｓｔボンドを同
一直線上に並べて配置することが可能であり、狭ピッチ
での接続が可能である。
続では、隣接するワイヤー同士が１ｓｔボンドの台座部
分にて短絡するといったことがなく、１ｓｔボンドを同
一直線上に並べて配置することが可能であり、狭ピッチ
での接続が可能である。
【０００７】それに対して、上述したフリップチップ接
続では、図８に示すように、ワイヤーボンド接続の１ｓ
ｔボンドと同じ条件、すなわち半導体チップ１００の表
面に狭ピッチにてパッド１０１を形成し、このパッド１
０１上に、バンプ１０２を同一直線上に並べて配置した
場合には、上述した隣接するバンプ１０２同士が台座部
分１０２ａにて短絡してしまう危険性が極めて高くなっ
てしまう。
続では、図８に示すように、ワイヤーボンド接続の１ｓ
ｔボンドと同じ条件、すなわち半導体チップ１００の表
面に狭ピッチにてパッド１０１を形成し、このパッド１
０１上に、バンプ１０２を同一直線上に並べて配置した
場合には、上述した隣接するバンプ１０２同士が台座部
分１０２ａにて短絡してしまう危険性が極めて高くなっ
てしまう。
【０００８】このため、チップ部品と配線基板とをフリ
ップチップ接続することは、高密度実装を行う上で高さ
方向の寸法を抑えるのに有効であるものの、狭ピッチで
の接続が困難なことから、チップ部品の小型化を図る上
では非常に不利であった。
ップチップ接続することは、高密度実装を行う上で高さ
方向の寸法を抑えるのに有効であるものの、狭ピッチで
の接続が困難なことから、チップ部品の小型化を図る上
では非常に不利であった。
【０００９】そこで、本発明はこのような従来の事情に
鑑みて提案されたものであり、フリップチップ接続によ
るバンプの加圧変形後も、隣接するバンプ同士が短絡す
ることなく、狭ピッチでの接続を可能としたフリップチ
ップ接続によるバンプの配置方法を提供することを目的
とする。
鑑みて提案されたものであり、フリップチップ接続によ
るバンプの加圧変形後も、隣接するバンプ同士が短絡す
ることなく、狭ピッチでの接続を可能としたフリップチ
ップ接続によるバンプの配置方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】この目的を達成する本発
明に係るフリップチップ接続によるバンプの配置方法
は、チップ部品の表面に電極となる複数のパッドが並ん
で形成されており、これらパッド上に形成された突起電
極であるバンプを介してチップ部品と配線基板とがフリ
ップチップ接続される際のバンプの配置方法であって、
複数のバンプを、複数のパッドが並ぶ方向に対して略直
交する方向に交互にずらした配置とすることを特徴とし
ている。
明に係るフリップチップ接続によるバンプの配置方法
は、チップ部品の表面に電極となる複数のパッドが並ん
で形成されており、これらパッド上に形成された突起電
極であるバンプを介してチップ部品と配線基板とがフリ
ップチップ接続される際のバンプの配置方法であって、
複数のバンプを、複数のパッドが並ぶ方向に対して略直
交する方向に交互にずらした配置とすることを特徴とし
ている。
【００１１】この場合、隣接するバンプの最短距離を、
これら隣接するバンプの複数のパッドが並ぶ方向におけ
る間隔よりも、大きくすることができる。したがって、
チップ部品に狭ピッチにてパッドが形成された場合であ
っても、隣接するバンプ同士の短絡を生じさせることな
く、チップ部品と配線基板とを適切にフェースダウンボ
ンディングすることができる。
これら隣接するバンプの複数のパッドが並ぶ方向におけ
る間隔よりも、大きくすることができる。したがって、
チップ部品に狭ピッチにてパッドが形成された場合であ
っても、隣接するバンプ同士の短絡を生じさせることな
く、チップ部品と配線基板とを適切にフェースダウンボ
ンディングすることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１３】本発明の実施の形態として図１に示すチッ
プ部品は、本発明を適用することにより配線基板上に高
密度実装することが可能な超小型の半導体チップ（以
下、ＩＣチップという。）１である。
プ部品は、本発明を適用することにより配線基板上に高
密度実装することが可能な超小型の半導体チップ（以
下、ＩＣチップという。）１である。
【００１４】このＩＣチップ１は、全体略矩形状を呈し
ており、その一方主面側には、外周に沿って複数の接続
パッド２が所定の間隔（ピッチ）にて配設されている。
ており、その一方主面側には、外周に沿って複数の接続
パッド２が所定の間隔（ピッチ）にて配設されている。
【００１５】この接続パッド２は、ＩＣチップ１の電極
となるものであり、例えばアルミニウム（Ａｌ）が略方
形状に成形されてなる。また、これら複数の接続パッド
２は、図１中に示すＸ軸方向の両側に沿って、それぞれ
所定の間隔Ａにて同一直線上に並んで配置されていると
共に、図１中に示すＹ軸方向の両側に沿って、それぞれ
所定の間隔Ｂにて同一直線上に並んで配置されている。
なお、ここでは、Ｘ軸方向における接続パッド２の間隔
Ａを、例えば６７μｍとし、Ｙ軸方向における接続パッ
ド２の間隔Ｂを、例えば８０〜１００μｍとしている。
となるものであり、例えばアルミニウム（Ａｌ）が略方
形状に成形されてなる。また、これら複数の接続パッド
２は、図１中に示すＸ軸方向の両側に沿って、それぞれ
所定の間隔Ａにて同一直線上に並んで配置されていると
共に、図１中に示すＹ軸方向の両側に沿って、それぞれ
所定の間隔Ｂにて同一直線上に並んで配置されている。
なお、ここでは、Ｘ軸方向における接続パッド２の間隔
Ａを、例えば６７μｍとし、Ｙ軸方向における接続パッ
ド２の間隔Ｂを、例えば８０〜１００μｍとしている。
【００１６】また、それぞれの接続パッド２上には、図
２に示すように、突起電極である金属バンプ３が配設さ
れている。なお、図１においては、便宜上、接続パッド
２上に形成されるこれら金属バンプ３の図示を省略する
ものとする。
２に示すように、突起電極である金属バンプ３が配設さ
れている。なお、図１においては、便宜上、接続パッド
２上に形成されるこれら金属バンプ３の図示を省略する
ものとする。
【００１７】この金属バンプ３は、例えば金（Ａｕ）か
らなり、接続パッド２上に形成された台座部４と、この
台座部４から上方に向かって突出形成された突起部５と
から構成されている。なお、この接続パッド２上に金属
バンプ３を形成する際は、半導体製造プロセスや、メッ
キ法、バンプボンダー等の任意の手法を用いればよく、
特に限定されるものではない。
らなり、接続パッド２上に形成された台座部４と、この
台座部４から上方に向かって突出形成された突起部５と
から構成されている。なお、この接続パッド２上に金属
バンプ３を形成する際は、半導体製造プロセスや、メッ
キ法、バンプボンダー等の任意の手法を用いればよく、
特に限定されるものではない。
【００１８】また、ＩＣチップ１の主面上には、接続パ
ッド２が外部に露出する部分を除いて保護膜６が形成さ
れている。
ッド２が外部に露出する部分を除いて保護膜６が形成さ
れている。
【００１９】そして、この半導体チップ１は、図３に示
すように、フリップチップ接続により配線基板７上に実
装されることとなる。具体的に、このフリップチップ接
続では、半導体チップ１を表裏逆にし、金属バンプ３の
突起部５と配線基板７の電極とを位置合わせし、いわゆ
るフェースダウンボンディングにより接続する。
すように、フリップチップ接続により配線基板７上に実
装されることとなる。具体的に、このフリップチップ接
続では、半導体チップ１を表裏逆にし、金属バンプ３の
突起部５と配線基板７の電極とを位置合わせし、いわゆ
るフェースダウンボンディングにより接続する。
【００２０】これにより、例えばワイヤーボンディング
によるワイヤーボンド接続と比べて、ワイヤーの引き回
し空間が不要となり、特に高さ方向の寸法を大幅に削減
することができる。
によるワイヤーボンド接続と比べて、ワイヤーの引き回
し空間が不要となり、特に高さ方向の寸法を大幅に削減
することができる。
【００２１】ところで、従来のＩＣチップでは、図８に
示すように、所定の間隔にて同一直線上に並んで形成さ
れた複数の接続パッド１０１上に、金属バンプ１０２が
同一直線上に並ぶようにそれぞれ配置されていた。
示すように、所定の間隔にて同一直線上に並んで形成さ
れた複数の接続パッド１０１上に、金属バンプ１０２が
同一直線上に並ぶようにそれぞれ配置されていた。
【００２２】この場合、複数の接続パッド１０１を狭ピ
ッチにて形成してしまうと、図７に示すように、接続パ
ッド１０１上に形成された金属バンプ１０２を介して半
導体チップ１００と配線基板１０３とがフェースダウン
ボンディングされた際に、金属バンプ１０２が潰れて、
この金属バンプ１０２の台座部分１０２ａの径が大きく
なり、隣接する金属バンプ１０２同士が台座部分１０２
ａにて短絡（ショート）してしまう可能性が極めて高く
なってしまう。
ッチにて形成してしまうと、図７に示すように、接続パ
ッド１０１上に形成された金属バンプ１０２を介して半
導体チップ１００と配線基板１０３とがフェースダウン
ボンディングされた際に、金属バンプ１０２が潰れて、
この金属バンプ１０２の台座部分１０２ａの径が大きく
なり、隣接する金属バンプ１０２同士が台座部分１０２
ａにて短絡（ショート）してしまう可能性が極めて高く
なってしまう。
【００２３】そこで、本手法では、図４に示すように、
所定の間隔にて同一直線上に並んで形成された接続パッ
ド２上に、金属バンプ３をそれぞれ形成する際に、これ
ら複数の金属バンプ３を、接続パッド２が並ぶ方向に対
して略直交する方向に交互にずらした配置としている。
所定の間隔にて同一直線上に並んで形成された接続パッ
ド２上に、金属バンプ３をそれぞれ形成する際に、これ
ら複数の金属バンプ３を、接続パッド２が並ぶ方向に対
して略直交する方向に交互にずらした配置としている。
【００２４】すなわち、本手法では、接続パッド２の開
口部（保護膜６から外部に露出する部分）を最大限に利
用しながら、この接続パッド２に対するバンプ３の形成
位置を各接続パッド２毎に、同一直線上に並ぶ接続パッ
ド２の中心位置から略直交する方向に交互にずらした配
置としている。
口部（保護膜６から外部に露出する部分）を最大限に利
用しながら、この接続パッド２に対するバンプ３の形成
位置を各接続パッド２毎に、同一直線上に並ぶ接続パッ
ド２の中心位置から略直交する方向に交互にずらした配
置としている。
【００２５】この場合、同一直線上に並ぶ接続パッド２
に対して、略直交する方向に交互にずらして配置された
金属パッド３Ａ，３Ｃ，・・・を結ぶ直線Ｃ−Ｃ’と、
金属パッド３Ｂ，３Ｄ，・・・を結ぶ直線Ｄ−Ｄ’とは
一致しなくなるものの、従来と同様に、これら金属パッ
ド３は、接続パッド２が並ぶ方向に所定の間隔Ｅにて配
置されることとなる。
に対して、略直交する方向に交互にずらして配置された
金属パッド３Ａ，３Ｃ，・・・を結ぶ直線Ｃ−Ｃ’と、
金属パッド３Ｂ，３Ｄ，・・・を結ぶ直線Ｄ−Ｄ’とは
一致しなくなるものの、従来と同様に、これら金属パッ
ド３は、接続パッド２が並ぶ方向に所定の間隔Ｅにて配
置されることとなる。
【００２６】これにより、隣接する金属バンプ３の最短
距離Ｆを、これら隣接する金属バンプ３の接続パッド２
が並ぶ方向における間隔Ｅよりも、大きく確保すること
ができる。
距離Ｆを、これら隣接する金属バンプ３の接続パッド２
が並ぶ方向における間隔Ｅよりも、大きく確保すること
ができる。
【００２７】したがって、ＩＣチップ１に狭ピッチにて
接続パッド２が形成された場合であっても、フリップチ
ップ接続による金属バンプ３の加圧変形後も、隣接する
金属バンプ３同士による台座部４での短絡を生じさせる
ことなく、このＩＣチップ１と配線基板７とを適切にフ
ェースダウンボンディングすることができる。
接続パッド２が形成された場合であっても、フリップチ
ップ接続による金属バンプ３の加圧変形後も、隣接する
金属バンプ３同士による台座部４での短絡を生じさせる
ことなく、このＩＣチップ１と配線基板７とを適切にフ
ェースダウンボンディングすることができる。
【００２８】以上のように、本発明によれば、ＩＣチッ
プ１と配線基板７との狭ピッチでの接続が可能となり、
このＩＣチップ１の小型化を図りながら、配線基板７上
に高密度実装することが可能となる。
プ１と配線基板７との狭ピッチでの接続が可能となり、
このＩＣチップ１の小型化を図りながら、配線基板７上
に高密度実装することが可能となる。
【００２９】なお、本発明は、上述した例に限定される
ものでなはなく、例えば図５（ａ）に示すように、金属
バンプ３を接続パッド２が並ぶ方向に対して一方の側に
寄せて配置してもよく、金属バンプ３の接続パッド２が
並ぶ方向における配置は任意である。
ものでなはなく、例えば図５（ａ）に示すように、金属
バンプ３を接続パッド２が並ぶ方向に対して一方の側に
寄せて配置してもよく、金属バンプ３の接続パッド２が
並ぶ方向における配置は任意である。
【００３０】また、例えば図５（ｂ）に示すように、接
続パッド２の形状を、この接続パッド２が並ぶ方向と略
直交する方向に伸ばした略長方形状としてもよい。この
場合、隣接する金属バンプ３の最短距離Ｆを、接続パッ
ド２が並ぶ方向における隣接する金属バンプ３の間隔Ｅ
よりも、さらに大きく確保することができる。
続パッド２の形状を、この接続パッド２が並ぶ方向と略
直交する方向に伸ばした略長方形状としてもよい。この
場合、隣接する金属バンプ３の最短距離Ｆを、接続パッ
ド２が並ぶ方向における隣接する金属バンプ３の間隔Ｅ
よりも、さらに大きく確保することができる。
【００３１】さらに、例えば図５（ｃ）に示すように、
金属バンプ３を接続パッド２の並ぶ方向に対して一方の
側に寄せて配置すると共に、接続パッド２の形状を、こ
の接続パッド２が並ぶ方向と略直交する方向に伸ばした
略長方形状としてもよい。
金属バンプ３を接続パッド２の並ぶ方向に対して一方の
側に寄せて配置すると共に、接続パッド２の形状を、こ
の接続パッド２が並ぶ方向と略直交する方向に伸ばした
略長方形状としてもよい。
【００３２】このように、本発明では、接続パッド２の
開口部（保護膜４から外部に露出する部分）を最大限に
利用しながら、この接続パッド２に対するバンプ３の形
成位置を各接続パッド２毎に、同一直線上に並ぶ接続パ
ッド２の中心位置から略直交する方向に交互にずらした
配置とする。
開口部（保護膜４から外部に露出する部分）を最大限に
利用しながら、この接続パッド２に対するバンプ３の形
成位置を各接続パッド２毎に、同一直線上に並ぶ接続パ
ッド２の中心位置から略直交する方向に交互にずらした
配置とする。
【００３３】これにより、フリップチップ接続によるバ
ンプの加圧変形後も、隣接するバンプ同士が短絡するこ
となく、狭ピッチでの接続が可能となる。
ンプの加圧変形後も、隣接するバンプ同士が短絡するこ
となく、狭ピッチでの接続が可能となる。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、チップ部品に狭ピッチにてパッドが形成された場
合であっても、隣接するバンプ同士の短絡を生じさせる
ことなく、チップ部品と配線基板とを適切にフェースダ
ウンボンディングすることができる。したがって、チッ
プ部品と配線基板との狭ピッチでの接続が可能となり、
このチップ部品の小型化を図りながら、配線基板上に高
密度実装することが可能となる。
れば、チップ部品に狭ピッチにてパッドが形成された場
合であっても、隣接するバンプ同士の短絡を生じさせる
ことなく、チップ部品と配線基板とを適切にフェースダ
ウンボンディングすることができる。したがって、チッ
プ部品と配線基板との狭ピッチでの接続が可能となり、
このチップ部品の小型化を図りながら、配線基板上に高
密度実装することが可能となる。
【図１】本発明の実施の形態であるＩＣチップの一例を
示す概略斜視図である。
示す概略斜視図である。
【図２】図１中囲み部分Ｃを拡大して示す要部斜視図で
ある。
ある。
【図３】ＩＣチップと配線基板とがフリップチップ接続
された状態を示す要部側面図である。
された状態を示す要部側面図である。
【図４】本発明を適用したフリップチップ接続によるバ
ンプの配置方法の一例を示す概略平面図である。
ンプの配置方法の一例を示す概略平面図である。
【図５】同フリップチップ接続によるバンプの配置方法
の他の例を示す概略平面図である。
の他の例を示す概略平面図である。
【図６】半導体チップにバンプが形成された状態を示す
概略側面図である。
概略側面図である。
【図７】隣接するバンプ同士が台座部分にて短絡した状
態を示す概略側面図である。
態を示す概略側面図である。
【図８】従来のフリップチップ接続によるバンプの配置
状態を示す図である。
状態を示す図である。
１ ＩＣチップ、２ 接続パッド、３ 金属バンプ、４
台座部、５ 突起部、６ 保護膜、７ 配線基板
台座部、５ 突起部、６ 保護膜、７ 配線基板
Claims (2)
- 【請求項１】 チップ部品の表面に電極となる複数のパ
ッドが並んで形成されており、これらパッド上に形成さ
れた突起電極であるバンプを介して、チップ部品と配線
基板とがフリップチップ接続される際のバンプの配置方
法であって、 上記複数のバンプを、上記複数のパッドが並ぶ方向に対
して略直交する方向に交互にずらした配置とすることを
特徴とするフリップチップ接続によるバンプの配置方
法。 - 【請求項２】 上記複数のパッドは、所定の間隔にて同
一直線上に並んで形成されていることを特徴とする請求
項１記載のフリップチップ接続によるバンプの配置方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269036A JP2002076048A (ja) | 2000-09-05 | 2000-09-05 | フリップチップ接続によるバンプの配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269036A JP2002076048A (ja) | 2000-09-05 | 2000-09-05 | フリップチップ接続によるバンプの配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076048A true JP2002076048A (ja) | 2002-03-15 |
Family
ID=18755721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000269036A Pending JP2002076048A (ja) | 2000-09-05 | 2000-09-05 | フリップチップ接続によるバンプの配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076048A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| US7075182B2 (en) | 2004-04-27 | 2006-07-11 | Fujitsu Limited | Semiconductor device |
| US7683484B2 (en) | 2006-05-01 | 2010-03-23 | Sharp Kabushiki Kaisha | Bump structure, method of forming bump structure, and semiconductor apparatus using the same |
| JP2018092169A (ja) * | 2016-11-30 | 2018-06-14 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
-
2000
- 2000-09-05 JP JP2000269036A patent/JP2002076048A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| US7075182B2 (en) | 2004-04-27 | 2006-07-11 | Fujitsu Limited | Semiconductor device |
| US7683484B2 (en) | 2006-05-01 | 2010-03-23 | Sharp Kabushiki Kaisha | Bump structure, method of forming bump structure, and semiconductor apparatus using the same |
| JP2018092169A (ja) * | 2016-11-30 | 2018-06-14 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
| JP7037923B2 (ja) | 2016-11-30 | 2022-03-17 | 三星ディスプレイ株式會社 | 表示装置 |
| US11347120B2 (en) | 2016-11-30 | 2022-05-31 | Samsung Display Co., Ltd. | Display device |
| US11874569B2 (en) | 2016-11-30 | 2024-01-16 | Samsung Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316838B1 (en) | Semiconductor device | |
| JP4175197B2 (ja) | フリップチップ実装構造 | |
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| JP2003179099A (ja) | 半導体装置およびその製造方法 | |
| JP2002083921A (ja) | 半導体装置 | |
| JP2001308141A (ja) | 電子回路装置の製造方法 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| US6472734B2 (en) | Stacked semiconductor device and method for manufacturing the same | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP4216295B2 (ja) | バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 | |
| JP2005123388A (ja) | ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法 | |
| EP1209736A2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008147262A (ja) | Ｉｃチップ実装パッケージ | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP2005026630A (ja) | 半導体装置及びその製造方法 | |
| JP2004119550A (ja) | 半導体装置およびその製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP4723312B2 (ja) | 半導体チップおよび半導体装置 | |
| JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |