JP2018092169A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2018092169A
JP2018092169A JP2017230125A JP2017230125A JP2018092169A JP 2018092169 A JP2018092169 A JP 2018092169A JP 2017230125 A JP2017230125 A JP 2017230125A JP 2017230125 A JP2017230125 A JP 2017230125A JP 2018092169 A JP2018092169 A JP 2018092169A
Authority
JP
Japan
Prior art keywords
bumps
display device
output
opb
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017230125A
Other languages
English (en)
Other versions
JP7037923B2 (ja
Inventor
韓 鎬 朴
Han Ho Park
韓 鎬 朴
大 根 李
Dae Geun Lee
大 根 李
水 晶 金
Su Jung Kim
水 晶 金
▲尚▼ 原 余
Sang Won Yeo
▲尚▼ 原 余
庚 穆 李
Kyung Mok Lee
庚 穆 李
宇 ▲玄▼ 鄭
Wu Hyen Jung
宇 ▲玄▼ 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2018092169A publication Critical patent/JP2018092169A/ja
Application granted granted Critical
Publication of JP7037923B2 publication Critical patent/JP7037923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/129Chiplets
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601Structure
    • H01L2224/16012Structure relative to the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06579TAB carriers; beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

【課題】表示装置を提供する。【解決手段】本発明の表示装置は、基板と、前記基板上に複数の行にわたって配置された導電パッドと、前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップとを含んでなり、同一の行に配置されたそれぞれの前記導電パッドは並べて配置され、同一の行に配置されたそれぞれの前記バンプはジグザグ状に一部が互いにずれるように配置される。【選択図】図3

Description

本発明は、表示装置に係り、より詳しくは、基板上に駆動回路チップが実装される表示装置に関する。
表示装置の種類としては、エレクトロウェッティングディスプレイ装置(EWD:electrowetting display device)、電気泳動ディスプレイ装置(EPD:electrophoresis display device)、プラズマ表示パネル(PDP:plasma display panel)、電界放出表示装置(FED:field emission display device)、液晶表示装置(LCD:liquid crystal display device)、有機発光ダイオード表示装置(OLED:organic light emitting diode display device)などが開発されている。
このような表示装置は、複数個の画素が配列されて画像を表示する表示領域と、画素を駆動させるための駆動集積回路(以下「駆動回路チップ」という)が配置される非表示領域とを含む。
非表示領域に配置される駆動回路チップは、一般にチップ(Chip)の形で製作され、COG(Chip On Glass)方式によって実装されるか、或いはTAB(Tape Automated Bonding)技術を利用したTCP(Tape Carrier Package)方式によって表示パネルに実装される。
特開2014-096564(KR10-2014-0059569A) 特開2015-049435(US2015/0061723A)
一方、近年では、コンパクト(compact)な表示装置が多く求められている。このため、基板の縁部に直接駆動回路チップを実装して集積化を向上させた表示装置が開発および使用されている。また、プラスチック素材の基板を用いてフレキシブルに形成された表示装置が開発されている。
しかし、基板に直接駆動回路チップを実装するには、多くの技術的な困難さが存在する。基板上に直接駆動回路チップを実装すると、実装過程で発生する圧力および温度などの要因により、駆動集積回路チップと電気的に接続される基板のパッドおよび配線にクラックまたは破損が発生するという問題点があった。特に、このような不良は、フレキシブルに形成された表示装置の場合にさらに多く発生した。
そこで、本発明が解決しようとする課題は、基板上にクラックや破損が発生しないように安全に実装された駆動回路チップを含む表示装置を提供することである。
本発明の課題は、上述した技術的課題に制限されず、上述していない別の技術的課題は、以降の記載から当業者に明確に理解できるだろう。
上記目的を達成するための本発明の一実施例に係る表示装置は、基板と、前記基板上に複数の行にわたって配置された導電パッドと、前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップとを含んでなり、同一の行に配置された複数の前記導電パッドは、行方向に互いに整列され配置され、同一の行に配置されたそれぞれの前記バンプは、重心、または、行方向に垂直な列方向での端部の位置が、ジグザグ状となるように配置される。すなわち、隣り合う2つの前記バンプがなす対のうちの少なくとも一部では、前記列方向に、重心または列方向の端部の位置が互いにずれるように配置される。
本願において、行方向に互いに整列されるとは、接続面の重心が、行方向に、例えば一直線をなすことをいうことができる。または、列方向の一方の端部同士、及び他方の端部同士が、行方向に、例えば一直線をなすことをいうことができる。
好ましい実施形態において、前記複数の導電パッドは、列方向での寸法、または列方向に沿った方向(場合により列方向から多少傾斜した方向)の長さ寸法が互いに同一であり、好ましくは、列方向及び行方向の寸法、または長さ寸法及び幅寸法が、互いに同一である。また、好ましい実施形態において、前記複数の導電パッド、及び、前記複数のバンプは、列方向に、互いに整列されている。したがって、マトリックス(行列)状に配列されている。
前記複数の導電パッドは、好ましくは、列方向に沿った方向に長い長方形状、角を取った長方形状、長円状(race track shape)楕円状などでありうる。前記複数の導電パッドは、場合によっては、長さ方向が列方向となす角度、すなわち傾きが、行方向へと進むにつれて、特には、駆動回路チップの両端へと向かうにつれて、徐々に増加するというのであってもよい。
また、同一の行に配置されたそれぞれの前記導電パッドは、行方向に垂直な列方向の一端部が、前記行方向に延長された第1基準線に接するように配置できる。
また、同一の行に配置されたそれぞれの前記導電パッドは、前記列方向の他端部が、前記第1基準線に平行な第2基準線に接するように配置できる。
また、一実施形態において、同一の行に配置されたそれぞれの前記バンプのうち、奇数番目に配置された前記バンプは、互いに前記行方向に整列されて配置され、偶数番目に配置された前記バンプは、互いに前記行方向に整列されて配置されるが、奇数番目に配置された前記バンプと、偶数番目に配置された前記バンプとは、互いに前記行方向に整列されていない。
また、同一の行に配置され且つ互いに隣接する前記バンプが、前記列方向に沿って互いにずれた寸法は、一つの前記バンプの列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2寸法との和の半分以下であり得る。
また、前記導電パッドは互いに同一の形状及び寸法を有し、前記バンプは互いに同一の形状及び寸法を有することができる。
また、基板を垂直上方から見た平面視にて、前記各バンプは、対応する一の前記導電パッドの領域内に位置しうる。
また、前記導電パッドおよび前記バンプは4つ以上の行にわたって配置できる。
また、前記導電パッドと前記駆動回路チップとの間に配置され、内部に複数の導電ボールが配置された異方性導電フィルムをさらに含み、前記導電パッドと前記バンプとは、前記導電ボールによって電気的に接続できる。
また、前記基板は、フレキシブル(flexible)な特性を有する基板であり得る。
また、前記基板は、第1フィルム層と、前記第1フィルム層上に配置された接着層と、前記接着層上に配置された第2フィルム層とを含むことができる。
また、前記基板上に配置され、それぞれの導電パッドに電気的に接続された複数のパッドラインをさらに含み、前記パッドラインは、前記導電パッドの間を列方向に沿って延びるように配置しうる。
また、同一の行に配置されたそれぞれの前記バンプのうち、奇数番目に配置された前記バンプと、偶数番目に配置された前記バンプとは、列方向に延びる長さが互いに異なりうる。
また、同一の行に配置された前記複数のバンプは、列方向の一方の端部が、前記行方向に延びる第3基準線に接するように配置できる。
また、同一の行に配置された前記複数のバンプは、第1乃至第mバンプグループに区分され(mは1以上の自然数)、前記第1乃至第mバンプグループは、前記行方向に連続して配置されたm個の前記バンプを含んでおり(nは1以上の自然数)、第1乃至第mバンプグループのうち、奇数番目の前記バンプグループに属するバンプは、互いに前記行方向に整列されて配置され、偶数番目の前記バンプグループに属するバンプは、互いに前記行方向に整列されて配置されており、奇数番目に配置された前記バンプグループに属するバンプと、偶数番目に配置された前記バンプグループに属するバンプは、互いに前記行方向に整列していない、というのでありうる。
上記課題を解決するための本発明の他の実施例に係る表示装置によると、基板と、前記基板上に複数の行にわたって配置された導電パッドと、前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップとを含んでおり、同一の行に配置された複数の前記導電バンプは、少なくとも一部が、隣接する一の前記導電バンプに対して、行方向と垂直に交差する列方向に位置がずれており、同一の行に隣接して配置された導電パッド同士が、行方向と垂直に交差する列方向に互いにずれた長さは、同一の行に隣接して配置されたバンプ同士が列方向に互いにずれた長さよりも小さい。
また、同一の行に配置され且つ互いに隣接する前記バンプが前記列方向に沿って互いにずれた寸法は、一つの前記バンプの前記列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2寸法との和の半分以下であり得る。
上記課題を解決するための本発明の別の実施例に係る表示装置によると、基板と、前記基板上に複数の行にわたって配置された導電パッドと、前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップとを含み、同一の行に配置された前記複数のバンプは、少なくとも一部が、それぞれ対応する前記導電パッドに対して、行方向と垂直に交差する列方向に位置がずれており、これにより、ジグザグ状に、隣り合うバンプ同士の間の少なくとも一部で前記列方向に互いにずれるように配置される。
また、同一の行に配置され且つ互いに隣接する前記バンプが行方向に垂直な列方向に沿って互いにずれた寸法は、一つの前記バンプの前記列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2寸法との和の半分以下であり得る。
その他の実施例の具体的な事項は、詳細な説明および図面に含まれている。
本発明の実施例によれば、基板にクラックや破損の発生なしに安全に実装された駆動回路チップを含む表示装置を提供することができる。
本発明の実施例に係る効果は、以上で例示された内容によって制限されず、さらに様々な効果が本明細書内に含まれている。
本発明の一実施例に係る表示装置の斜視図である。 図1のA領域のバンプおよびパッドを示すレイアウト図である。 図2のB領域を拡大して示すレイアウト図である。 図3のI−I’に沿った断面図である。 図1のII−II’に沿った断面図である。 図2のB領域に配置された出力バンプを示すレイアウト図である。 第1、第3、第5および第7実験例における、図2の第1乃至第5点に加えられた圧力の測定値を示すグラフである。 第2、第4、第6および第8実験例における、図2の第1乃至第5点に加えられた圧力の測定値を示すグラフである。 図4および図5に示した本発明の一実施例に係るベース基板がフレキシブル基板である場合のベース基板を示す断面図である。 本発明の第1変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図である。 図10のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。 本発明の第2変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図である。 図12のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。 本発明の第3変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図である。 図14のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。 本発明の第4変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図である。 本発明の第5変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。 本発明の第6変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。 本発明の第7変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。 本発明の第8変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。 本発明の第9変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。 本発明の第10変形実施例に係る表示装置の図1および図2のA領域に対応する領域に配置されたバンプおよびパッドを示すレイアウト図である。 本発明の第11変形実施例に係る表示装置の図1および図2のA領域に対応する領域に配置されたバンプとパッドを示すレイアウト図である。
本発明の利点、特徴、およびそれらを達成する方法は、添付図面を共に詳細に後述されている実施例を参照すると明確になるだろう。しかし、本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で実現される。但し、本実施例は、単に本発明の開示を完全たるものにし、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。本発明は、請求項の範疇によってのみ定められる。
素子(elements)または層が他の素子または層の「上(on)」にあると記載された場合は、他の素子の真上に存在する場合またはそれらの間に別の層または別の素子が介在する場合を全て含む。明細書全体にわたり、同一の参照符号は同一の構成要素を指し示す。
たとえ「第1」、「第2」などが多様な構成要素を叙述するために使用されたとしても、これら構成要素はこれらの用語によって制限されるものではない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及される第1構成要素は本発明の技術的思想内で第2構成要素であってもよい。
以下、添付図面を参照して本発明の実施例について説明する。
図1は本発明の一実施例に係る表示装置の斜視図である。
図1を参照すると、本発明の一実施例に係る表示装置は、第1基板100、第2基板200、駆動回路チップ300、およびフレキシブル回路基板400を含む。ここで、第2基板200は、第1基板100よりも小さい面積を持つ。
第1基板100と第2基板200とが重なり合っている領域を表示領域DAと定義し、第2基板200と重畳していない第1基板100の縁部領域を、非表示領域NDAと定義することにする。
表示領域DAには、画像を表示する複数の画素PXが配置され、非表示領域NDAには、画素PXの駆動のための駆動回路チップ300が実装される。すなわち、駆動回路チップ300は、非表示領域NDAにおける第1基板100上に実装できる。
駆動回路チップ300は、表示領域DAに配置された複数の画素PXに駆動信号を印加し、これにより、表示領域DAに配置された複数の画素PXに所望の画像が表示できる。複数の画素PXは、直交する第1方向軸D1と第2方向軸D2に沿ってマトリックス状に配置できる。駆動回路チップ300は、駆動回路本体310および出力バンプOPBを含む複数の導電バンプ(図示せず)を含むことができる。
本発明の一実施例において、画素PXは、レッドカラー、グリーンカラー、およびブルーカラーをそれぞれ表示する第1乃至第3画素(図示せず)を含むことができる。本発明の幾つかの実施例において、画素PXは、イエロー、シアンおよびマゼンタをそれぞれ表示する画素PXのうちの一部をさらに含むこともできる。また、これらに限定されず、画素PXは、ホワイトを表示する画素PXをさらに含むこともできる。
画素PXの構造によって、表示装置は、液晶表示装置、有機発光表示装置などに区分できる。本実施例に係る表示装置は有機発光表示装置を一例として説明する。但し、これに限定されず、本発明の各実施例に係る内容が液晶表示装置などに適用されることも可能である。
駆動回路チップ300と第1基板100とは、駆動回路チップ300に形成された複数の導電バンプ(図示せず)と、第1基板100に形成された複数の導電パッド(図示せず)によって互いに電気的に接続される。第1基板100に形成された複数の前記導電パッドは、複数の前記導電ラインを介してそれぞれの画素PXに接続され、これにより駆動回路チップ300から入力された信号を画素PXへ伝達することができる。
フレキシブル回路基板400は、複数の導電ライン(図示せず)を含み、非表示領域NDAに配置できる。フレキシブル回路基板400は、外部から提供された信号、例えば、映像データ信号(図示せず)、垂直同期化信号(図示せず)などを第1基板100へ提供することができ、提供された前記信号は駆動回路チップ300へ伝達できる。
一方、駆動回路チップ300と第1基板100との関係についての具体的な説明のために、図2が参照される。
図2は、図1のA領域のバンプおよびパッドを示すレイアウト図である。
図2を参照すると、本発明の一実施例に係る表示装置の第1基板100は、入力パッド部IPDR、サイドパッド部SPDRおよび出力パッド部OPDRを含む。
入力パッド部IPDRは複数の入力パッドIPDを含み、サイドパッド部SPDRは複数のサイドパッドSPDを含む。入力パッド部IPDRは、第1方向D1の一つの軸に沿って複数個が並ぶ行を、少なくとも一つ構成するように配列された入力パッドIPDを含むことができる。各入力パッドIPDには、それぞれ一つの入力バンプIPBが対応するように、入力パッドIPD及び入力バンプIPBを配置できる。また、サイドパッド部SPDRは、第2方向D2の一つの軸に沿って複数個が並ぶ列を、少なくとも一つ構成するように配列されたサイドパッドSPDを含むことができる。各サイドパッドSPDには、それぞれ一つのサイドバンプSPBが対応するように、サイドパッドSPD及びサイドバンプSPBを配置できる。
入力パッド部IPDRおよびサイドパッド部SPDRに含まれている、これら入力パッドIPDおよびサイドパッドSPDについての、このような配置は、例示的なものである。すなわち、入力パッドIPDにそれぞれ接続される、駆動回路チップ300の入力バンプIPBの配置、および、サイドパッドSPDにそれぞれ接続される、駆動回路チップ300のサイドバンプSPBの配置に対応して、入力パッドIPDおよびサイドパッドSPDの配置は、ランダムに変更できる。
入力パッド部IPDRおよびサイドパッド部SPDRには、本発明の一実施例に係る表示装置へと、その外部から提供された各種信号が供給され、前記各種信号は、入力パッド部IPDRにそれぞれ対応するように配置された複数の入力バンプIPB、および、サイドパッド部SPDRにそれぞれ対応するように配置された複数のサイドバンプSPBを介して、駆動回路チップ300へ提供できる。
出力パッド部OPDRは複数の出力パッドOPDを含む。出力パッド部OPDRは、第1方向D1の一つの軸に沿って複数の出力パッドOPDが整列された出力パッド行OPD_R1を、複数含むことができる。図示の具体例において、同一の出力パッド行に属する複数の出力パッドOPDは、重心同士、列方向の一端部同士、及び列方向の他端部同士が、一直線をなすように整列されている。図2に示すように、出力パッド部OPDRは第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4を含むことができる。
出力パッド部OPDRは、駆動回路チップ300から出力された各種信号の提供を、出力パッド部OPDRに対応するように配置された複数の出力バンプOPBを介して受けることができる。出力パッド部OPDRに提供された前記各種信号は、出力パッド部OPDRに接続された複数のライン(図示せず)を介して、表示領域DAに配置されたそれぞれの画素PXへ提供できる。ここで、駆動回路チップ300によって制御される画素PXの数は非常に多いので、出力パッド部OPDRは、入力パッド部IPDRの入力パッドIPDの数、またはサイドパッド部SPDRのサイドパッドSPDの数よりも多くの出力パッドOPDを含むことができる。
一方、それぞれの第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4に含まれている出力パッドOPDは、互いに同一の形状及び寸法を有することができ、互いに整列されて配置されうる。すなわち、同一の行に配置されたそれぞれの出力パッドOPDは、行方向に沿って延長された一つの基準線に接するように整列されて配置できる。本図に示されている実施例において、行方向は、第1方向D1と同一であり得る。
さらに具体的には、同一の行に配置されたそれぞれの出力パッドOPDは、列方向(第2方向D2)の一端部が、行方向(第1方向D1)に沿って延長される第1基準線STL1に接するように配置できる。また、同一の行に配置されたそれぞれの出力パッドOPDは、列方向(第2方向D2)の他端部(前記一端部とは反対の側の端部を意味する)が、第1基準線STL1に平行するように行方向(第2方向D2)に沿って延長された第2基準線STL2に接するように配置できる。
反面、出力パッド部OPDRにそれぞれ対応するように配置された出力バンプOPB、さらに詳しくは、出力パッド部OPDRに含まれている出力パッドOPDにそれぞれ接続された出力バンプOPBは、特定のパターンを持つように配置できる。つまり、出力バンプOPBは、第1方向D1に沿って複数の出力バンプOPBが配列された出力バンプ行(図6のOPB_R1、OPB_R2、OPB_R3、OPB_R4)を含むことができる。
但し、出力バンプ行(図6のOPB_R1、OPB_R2、OPB_R3、OPB_R4)に含まれている出力バンプOPBは、互いに同一の形状及び寸法を有するのであるが、互いに整列されて配置されなくてもよい。具体的には、同一の行に配置された複数の出力バンプOPBは、ジグザグ状に、互いに列方向にずれるように配置できる。すなわち、出力バンプOPBは、同一の行に配置され且つ互いに隣接したもの同士が、その少なくとも一部にて、列方向(第2方向D2)に互いにずれるように配置できる。
一方、出力パッドOPDは、行方向(第1方向D1)に沿って、必ずしも整列されて配置されるということに制限されず、同一の行にて隣接して配置された出力パッドOPD同士が、列方向(第2方向D2)に互いにずれるように配置されてもよい。但し、この場合、同一の行に隣接して配置された出力パッドOPD同士が互いに列方向(第2方向D2)にずれた寸法は、対応して配置され且つ同一の行に隣接して配置された出力バンプOPBが、互いに列方向(第2方向D2)にずれた寸法よりも小さい場合に制限される。
例えば、出力パッドOPD同士が互いに列方向(第2方向D2)にずれた寸法は、出力バンプOPB同士が互いに列方向(第2方向D2)にずれた寸法の、5〜90%または5〜80%とすることができ、特には、70%以下、60%以下、50%以下、または40%以下とすることができる。
上述した出力パッドOPDおよび出力バンプOPBの配置から、駆動回路チップ300の実装の際に発生しうるクラックや破損を最小限に抑えることができる。出力パッドOPDおよび出力バンプOPBの配置に関するさらに具体的な説明は後述し、出力パッドOPD、および出力パッドOPDに接続されたライン(図示せず)の具体的な構造に関する説明のために、図3乃至図5が参照される。
図3は図2のB領域を拡大図して示すレイアウト図、図4は図3のI−I’に沿った断面図である。また、図5は図1のII−II’に沿った断面図である。
ここで、B領域は、出力パッドOPDおよび出力バンプOPBがマトリクス状に配列された領域の全体または、両端部(D1方向の両端部)以外の領域を表す。また、図2〜3のIII-III’は、駆動回路チップの中心線を表す。
図3および図4では第1基板100の非表示領域NDA、およびこれに実装された駆動回路チップ300についてのみ示している。但し、第1基板100の非表示領域NDAに配置されたそれぞれの構成と第1基板100の表示領域DAに配置された構成との関係を明確にするために、表示領域DAに配置された一つの画素PXの断面図である図5は、さらに参照される。
図3乃至図5を参照すると、本発明の一実施例に係る表示装置は、第1基板100および第2基板200を含む。
第1基板100は、ベース基板110、バッファ層120、半導体層131、第1絶縁層135、パッドラインOPL、ゲート電極141、第2絶縁層145、出力パッドOPD、ソース電極151、ドレイン電極152、パッシベーション層155、および有機発光素子166を含む。
ベース基板110は、ポリイミド(polyimide、PI)、ポリアミド(polyamide、PA)、ポリエチレンテレフタレート(polyethylene terephthalate、PET)、繊維強化ポリマー(fiber−reinforced polymers、FRP)、ポリカーボネート(polycarbonate)、ポリエーテルスルホン(PES)、ポリアリレート(PAR)、およびポリエチレンナフタレート(PEN)などのように耐熱性に優れた高分子物質を含んで製造される。ベース基板110の素材は、前述した高分子物質に必ずしも限定されるものではなく、耐熱性に優れてベース基板110上に薄膜工程を行うことができるものであれば、いずれでも構わない。
ベース基板110の一面上にはバッファ層120が配置される。バッファ層120は、製造工程中において、ベース基板110に存在する不純物が画素PXに流入することを防止する。特に、不純物が画素PXの半導体層131に拡散することを防止する。不純物は、外部から流入するか、或いはベース基板110が熱分解されることにより発生しうる。不純物は、ベース基板110から排出されたガスまたはナトリウムであり得る。また、バッファ層120は、外部から画素PXに流入する水分を遮断する。
バッファ層120の一面上には半導体層131が配置される。半導体層131は、ポリシリコン、または低温で形成されるアモルファスシリコンを含むことができる。その他に、半導体層131は金属酸化物半導体を含むこともできる。半導体層131は、電子または正孔が移動できる通路の役割を果たすチャネル領域、チャネル領域を挟んで配置された第1イオンドーピング領域(図示せず)および第2イオンドーピング領域(図示せず)を含む。半導体層131は、それぞれの画素PXに配置された複数のトランジスタのチャネルとして機能することができる。
半導体層131上に半導体層131をカバーする第1絶縁層135が配置される。第1絶縁層135は有機膜および/または無機膜を含む。特に、第1絶縁層135は複数の無機薄膜を含むことができる。複数の無機薄膜は窒化ケイ素層および酸化ケイ素層を含むことができる。
第1絶縁層135の一面上にはゲート電極141およびパッドラインOPLが配置される。ゲート電極141およびパッドラインOPLは、Al、Ag、Cr、Ti、Ta、Moなどの金属またはこれらを含む合金から構成される。本実施例に係る図面では、ゲート電極141およびパッドラインOPLは単一層として示されたが、ゲート電極141およびパッドラインOPLは、物理化学的特性に優れたCr、Mo、Ti、Taまたはこれらを含む合金の金属層と、比抵抗の小さいAl系またはAg系の金属層とを含む多重層に形成されてもよい。この他にも、様々な金属または導電体でゲート電極141およびパッドラインOPLを作ることができ、同じエッチング条件でパターニングが可能な多層膜であればさらに好ましい。
一方、図示してはいないが、表示領域DAには、複数の画素PXを横切るように配置される複数のゲートライン(図示せず)が配置できる。
ゲート電極141およびパッドドラインOPLの一面上には第2絶縁層145が配置される。第2絶縁層145は有機膜および/または無機膜を含む。第2絶縁層145は複数個の無機薄膜を含むことができる。複数個の無機薄膜は窒化ケイ素層と酸化ケイ素層を含むことができる。また、第2絶縁層145は窒化ケイ素SiNxなどで形成されてもよい。
第2絶縁層145の一面上には出力パッドOPD、ソース電極151およびドレイン電極152が配置される。さらに詳しくは、出力パッドOPDは非表示領域NDAに配置され、ソース電極151およびドレイン電極152は表示領域DAに配置される。
出力パッドOPD、ソース電極151およびドレイン電極152は、ゲート電極141およびパッドラインOPLと同様に、クロム、モリブデン、アルミニウムまたはこれらを含む合金などの導電性物質からなり、単一層または多重層に形成できる。
出力パッドOPDは、第2絶縁層145を貫通する第1コンタクトホールCH1を介して出力ラインに接続できる。出力パッドOPDに提供された信号は、出力ラインを介して、表示領域DAに配置された画素PXへ提供できる。
ソース電極151は少なくとも一部がゲート電極141に重畳し、ドレイン電極152は少なくとも一部がゲート電極141と重畳するように配置される。
ソース電極151は、第2絶縁層145を貫通する第2コンタクトホールCH2を介して半導体層131に接続できる。また、ドレイン電極152は、第2絶縁層145を貫通する第3コンタクトホールCH3を介して半導体層131に接続できる。ソース電極151、ドレイン電極152および半導体層131は、画素PXの駆動を制御する薄膜トランジスタTRを構成することができる。一方、本発明の他の実施例において、薄膜トランジスタTRは、ボトムゲート構造に変形して実施されてもよい。
以下で説明する出力パッドOPD、ソース電極151およびドレイン電極152の一面上の積層構造は表示領域DAと非表示領域NDAとが互いに異なるので、表示領域DAの積層構造について説明した後、非表示領域NDAの積層構造について説明する。
表示領域DAのソース電極151およびドレイン電極152上にはパッシベーション層155が配置される。パッシベーション層155は、上部に露出した第2絶縁層145、出力パッドOPD、ソース電極151およびドレイン電極152の全体を覆うように配置され、有機膜および/または無機膜を含む。特に、パッシベーション層155は、平坦面を提供するために有機物質を含むことができる。
パッシベーション層155の一面上には画素定義膜167および有機発光素子166が配置される。有機発光素子166は、アノード電極161、正孔輸送領域162、発光層163、電子輸送領域164およびカソード電極165を含む。
アノード電極161は、パッシベーション層155を貫通する第4コンタクトホールCH4を介してドレイン電極152に接続される。有機発光素子166のアノード電極161とカソード電極165の位置は、互いに入れ替わってもよい。
パッシベーション層155の一面上にはアノード電極161が配置される。画素定義膜(画素区画バンプ)167の開口部OPはアノード電極161を露出させる。
アノード電極161は画素PXの電極または陽極であり得る。アノード電極161は、透明金属酸化物および金属からなる複数の層を有する多層構造であり得る。例えば、アノード電極161は、ITO(indium tin oxide)、IZO(indium zinc oxide)、ZnO(zinc oxide)、ITZO(indium tin zinc oxide)などから構成されてもよい。但し、アノード電極161が半透過型電極または反射型電極である場合、アノード電極161は、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Crまたは金属の混合物を含むことができる。
アノード電極161上には正孔輸送領域162が配置される。正孔輸送領域162は、正孔注入層(図示せず)、正孔輸送層(図示せず)、バッファ層120(図示せず)および電子阻止層(図示せず)のうちの少なくとも一つを含むことができる。
正孔輸送領域162上には発光層163が配置される。発光層163は、通常使用する物質であれば特に限定されないが、例えば、赤色、緑色および青色を発光する物質から構成でき、蛍光物質または燐光物質を含むことができる。また、発光層163はホストおよびドーパントを含むことができる。
発光層163上には電子輸送領域164が配置される。電子輸送領域164は、正孔阻止層(図示せず)、電子輸送層(図示せず)および電子注入層(図示せず)のうちの少なくとも一つを含むことができる。
電子輸送領域164上にはカソード電極165が配置される。
カソード電極165は共通電極または陰極であり得る。カソード電極165は、透過型電極、半透過型電極または反射型電極であり得る。カソード電極165が透過型電極である場合には、カソード電極165は、Li、Ca、LiF/Ca、LiF/Al、Al、Mg、BaF、Ba、Ag、またはこれらの化合物または混合物(例えば、AgとMgの混合物)を含むことができる。カソード電極165が半透過型電極または反射型電極である場合には、カソード電極165は、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF/Ca、LiF/Al、Mo、Ti、またはこれらの化合物または混合物(例えば、AgとMgとの混合物)を含むことができる。
カソード電極165上には第2基板200が配置される。第2基板200は、外部から表示装置内の有機発光素子(図5の166)などを保護することができ、封止層から構成できる。前記封止層は、単一膜または複数個の薄膜封止層(Thin−Film Encapsulation layers)を含むことができる。前記薄膜封止層は、窒化ケイ素および酸化ケイ素などの無機膜とモノマー(Monomer)などの有機膜を含むことができ、有機-無機ハイブリッド材料で形成されてもよい。
以下、非表示領域NDAの積層構造を説明する。
非表示領域NDAに配置された出力パッドOPD上には異方性導電フィルム500(anisotropic conductive film、ACF)が配置される。異方性導電フィルム500は、電気を伝達する特性を有する複数の導電ボール510、およびフィルム形態を維持するようにするフィルム層520を含む。異方性導電フィルム500は、駆動回路チップ300の入力バンプIPB、サイドバンプSPBおよび出力バンプOPBと、第1基板100の入力パッドIPD、サイドパッドSPDおよび出力パッドOPDをそれぞれ互いに電気的に接続させ、駆動回路チップ300が第1基板100上に実装されるようにすることができる。
具体的に、異方性導電フィルム500を用いて駆動回路チップ300と第1基板100とを接続する方法について説明する。まず、出力パッドOPD上に異方性導電フィルム500を配置または形成し、異方性導電フィルム500上に駆動回路チップ300を配置する。その後、熱および圧力を加えて出力パッドOPDと駆動回路チップ300の出力バンプOPBとを互いに近接させる。これにより、導電ボール510の上部は出力バンプOPBと接触し、導電ボール510の下部は出力パッドOPDと接触することができる。その結果、出力パッドOPDと出力バンプOPBとは導電ボール510を介して電気的に接続できる。
上述した異方性導電フィルム500に対する熱および圧力を加える工程によって、出力パッドOPD、さらに第1基板100の各構成にクラックまたは破損が発生するおそれがあるが、前述した出力バンプOPBのジグザグ状の配置構造により、クラックおよび破損を最小限に抑えることができる。これは、出力バンプOPBがジグザグ状に配置されることにより、並べて配置された出力バンプOPBの構造に比べて、第1基板100に加わる圧力が減少するためである。
但し、出力バンプOPBがジグザグ状に互いにずれた程度には、数値上の制約が存在しうる。正常な場合、出力バンプOPBと出力パッドOPDとを電気的に接続する導電ボール510以外の残りの導電ボール510は、異方性導電フィルム500に熱および圧力が加わることにより、出力パッドOPDおよび出力バンプOPBが配置された領域以外の領域に押し出され得る。しかし、出力バンプOPBがジグザグ状に互いにずれた程度が過度な場合には、出力バンプOPBが、導電ボール510が押し出される経路を遮断するおそれがあり、導電ボール510が、特定の領域に過度に集まるようにして配置されうる。この場合、出力バンプOPBまたは出力パッドOPDが、電気的接続を意図しない構成と電気的に接続されるおそれがあり、不良が発生するおそれがある。すなわち、出力バンプOPBのジグザグ状の配置によって出力バンプOPBが第1基板100への印加圧力を適切に調節しながらも、出力バンプOPBの過度なジグザグ状の配置は避けることにより、異方性導電フィルム500に含まれている導電ボール510による不良を最小限に抑えることができる。これを満足する出力バンプOPBのジグザグ状の配置の具体的な数値範囲については後述する。
異方性導電フィルム500上には、出力バンプOPBを含む駆動回路チップ300が配置される。このように、第1基板100上に駆動回路チップ300が直接実装されることにより、表示装置をフレキシブル(flexible)に製造することができるとともに、さらに集積化することができる。一方、異方性導電フィルム500が配置されることに制限されず、正方性導電フィルム(図示せず)が配置されることも可能である。
以下、出力バンプOPBの配置構造についてさらに具体的に説明する。
図6は図2のB領域に配置された出力バンプを示すレイアウト図である。
図6を参照すると、前述したように、第1基板100の非表示領域NDAには、第1乃至第4出力バンプ行(OPB_R1、OPB_R2、OPB_R3、OPB_R4)が配置される。同一の行に配置されたそれぞれの出力バンプOPBは、ジグザグ状に互いにずれるように配置できる。すなわち、同一の行に配置されたそれぞれの出力バンプOPBのうち、奇数番目に配置された出力バンプOPBは、互いに行方向(すなわち、第1方向軸D1が延長される方向)に沿って並べて配置され、偶数番目に配置された出力バンプOPBは、互いに行方向(すなわち、第1方向軸D1が延長される方向)に沿って並べて配置されるが、奇数番目に配置された出力バンプOPBと偶数番目に配置された出力バンプOPBは、行方向(すなわち、第1方向軸D1が延長される方向)に沿って並べて配置されなくてもよい。
一方、それぞれの出力バンプOPBの配置に対する詳細な数値による駆動回路チップ300の安定的な実装効果についてのより具体的な説明のために、図6の第1出力バンプ行OPB_R1に含まれている出力バンプOPBの配置に対する幾つかの数値を定義することにする。
まず、第1出力バンプ行OPB_R1に配置された互いに隣接する二つの出力バンプOPBが図6の視点で(図6の紙面の)上端(すなわち、第2方向軸D2が延長される方向の反対方向)にずれた長さを、第1長さdt1と定義する。次に、第1出力バンプ行OPB_R1に配置された互いに隣接する二つの出力バンプOPBが図6の視点で行方向(すなわち、第1方向軸D1が延長される方向)に重畳した長さは、第2長さdt2と定義する。次に、第1出力バンプ行OPB_R1に配置された互いに隣接する二つの出力バンプOPBが図6の視点で下端(すなわち、第2方向軸D2が延長される方向)にずれた長さは、第3長さdt3と定義する。次いで、第1出力バンプ行OPB_R1と第2出力バンプ行OPB_R2との間の長さを第4長さdt4と定義する。ここで、第4長さdt4は、図6の視点で第1出力バンプ行OPB_R1に含まれている出力バンプOPBのうち、最下端に配置された出力バンプOPBの下側端(すなわち、第2方向軸D2が延長される方向)と、第2出力バンプ行OPB_R2に含まれている出力バンプOPBのうち、最上端に配置された出力バンプOPBの上側端(すなわち、第2方向軸D2が延長される方向の反対方向)とのの間の距離に対応できる。
本実施例において、第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に含まれているそれぞれの出力バンプOPBの形状はすべて同一なので、第1長さdt1と第3長さdt3とは互いに同一であり得る。また、1つの出力バンプOPBの長さは、第1長さdt1と第2長さdt2との和、または第2長さdt2と第3長さdt3との和と同一であり得る。
一方、出力バンプOPBのジグザグ状の配置によって出力バンプOPBが第1基板100に加える圧力を適切に調節しながらも、出力バンプOPBの過度なジグザグ状の配置は避けることにより、異方性導電フィルム500に含まれている導電ボール510による不良を最小限に抑えることができるのは前述したとおりである。これを満足する出力バンプOPBのジグザグ状の配置の具体的な数値範囲を得るための実験例の実験結果として、下記表1、図7および図8にさらに参照される。
Figure 2018092169
上述した表1は、同一の行に配置され且つ隣接する出力バンプOPB間で列方向に互いにずれた距離(すなわち、第1長さdt1または第2長さdt2)と、1つの出力バンプOPBの列方向の長さ(すなわち、第1長さdt1と第2長さdt2との和、または第2長さdt2と第3長さdt3との和)と、出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4間の距離(すなわち、第4長さdt4)を変化させながら測定した8つの実験例の設定条件である。
また、図7は第1、第3、第5および第7実験例で図2の第1乃至第5点に加えられた圧力の測定値を示すグラフであり、図8は第2、第4、第6および第8実験例で図2の第1乃至第5点に加えられた圧力の測定値を示すグラフである。
図7および図8のグラフにおいて、横軸には、図2に示されている第1乃至第5点に対応する値を示し、縦軸には、駆動回路チップ300が第1基板100に実装される過程で出力バンプOPBによって第1基板100に加えられる圧力をそれぞれの第1乃至第5点で測定した値を[MPa]単位で示した。
表1、図7および図8を参照すると、まず、第4長さdt4が43.5μmである場合は、48.5μmである場合に比べて、第1乃至第5点に加えられた圧力が全体的に減少することが確認できる。
具体的に、それぞれの出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4が過度に離隔する場合、出力バンプOPBが第1基板100に加える圧力が増加することを確認することができる。すなわち、それぞれの出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4が適切な数値範囲内に離隔している場合には、第1基板100の出力パッドOPDが配置された領域を全体的に均一に圧着するので、実質的に第1基板100に加えられる圧力が減少することを確認することができる。全てのバンプ−パッド間端子接続部位に、所定値以上の圧力がかかるようにする必要があるが、端子接続部位同士の間の圧力のバラツキが小さいほど、圧着のためのトータルの押圧力を小さくすることができる。これに対し、それぞれの出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4が過度に離隔している場合には、第1基板100の出力パッドOPDが配置された領域のうちの特定の領域を中心に圧着する。すなわち、特定の領域中にある、バンプ−パッド間端子接続部位に、他の領域よりも、大きな圧力がかかることとなる。このようにして、実質的に第1基板(図1の100)に加えられる圧力が増加するということを確認することができる。
また、表1、図7および図8による実験結果に基づいて、隣接する出力バンプ行OPB_間の離隔距離(すなわち、第4長さdt4)が46μm以下の値を有する場合、出力バンプOPBが第1基板100に加える圧力が減少することを確認することができる。
次に、表1、図7および図8を参照すると、同じ出力バンプ行OPB_に配置された互いに隣接する二つの出力バンプOPBが列方向(第2方向D2)に互いにずれた距離(すなわち、第1長さdt1または第3長さdt3)が増加するほど、出力バンプOPBにより第1基板100に加えられる圧力が減少することを確認することができる。
具体的に、第1長さdt1または第3長さdt3が0μmの値を有する第1実験例または第2実験例に比べて、第1長さdt1または第3長さdt3が9μmの値を有する第3実験例または第4実験例の場合は、第1基板100に加えられる圧力がさらに減少することを確認することができる。また、第1長さdt1または第3長さdt3が9μmの値を有する第3実験例または第4実験例に比べて、第1長さdt1または第3長さdt3が18μmの値を有する第5実験例または第6実験例の場合は、第1基板100に加えられる圧力がさらに減少することを確認することができる。また、第1長さdt1または第3長さdt3が18μmの値を有する第5実験例または第6実験例に比べて、第1長さdt1または第3長さdt3が36μmの値を有する第7実験例または第8実験例の場合は、第1基板100に加えられる圧力がさらに減少することを確認することができる。
但し、前述したように、異方性導電フィルム500の内部に配置された導電ボール510による不良を防止するために、第1長さdt1または第3長さdt3が無限定に伸びることができないのは、前述したとおりである。具体的に、同一の出力バンプ行OPB_に含まれ且つ互いに隣接する出力バンプOPBが列方向(すなわち、第2方向軸D2が延長される方向)に互いにずれた長さ(すなわち、第1長さdt1または第3長さdt3)は、一つの出力バンプOPBの長さ(すなわち、第1長さdt1と第2長さdt2との和、または第2長さdt2と第3長さdt3との和)と連続する二つの出力バンプ行OPB_間の離隔長さ(すなわち、第4長さdt4)との和の半分以下であり得る。すなわち、
dt1 and dt3≦(dt1+dt2+dt4)/2...数式(1)
または、
dt1 and dt3≦(dt2+dt3+dt4)/2...数式(2)
であり得る。
上述した数式(1)または数式(2)の条件を満足する場合に限り、第1基板100上に配置された異方性導電フィルム500に、熱および圧力が加えられる工程で、異方性導電フィルム500がスムーズに変形できる。
その結果、第1長さdt1または第3長さdt3は、長い値を有するほど、出力バンプOPBによる第1基板100への圧力が減少するが、第1長さdt1または第3長さdt3が過度に長い値を有する場合、導電ボール510による不良が発生するおそれがあるので、第1長さdt1または第3長さdt3は、前記数式(1)または数式(2)の条件を満足する範囲内で決定できる。
但し、上述した内容のうち、第4長さdt4の長さの基準に記載された46μmは、本実験条件に基づいて導出された長さに過ぎず、これはいくらでも変わることができる。すなわち、本実験条件による出力バンプOPBおよび出力パッドOPDの構造に基づいて導出された結果の値に過ぎず、前記数式(1)または数式(2)の範囲を満足するのであれば、具体的な第4長さdt4の数値範囲は、本実施例で記載された数値に限定されず、いくらでも変更できる。
なお、好ましい実施形態において、dt1及びdt3は、dt2+dt3+dt4の3%以上、5%以上、または7%以上とすることができ、例えば3〜45%、5〜40%、5〜30%の範囲内とすることができる。
また、dt1+dt2+dt3が、対応する出力パッドOPDの列方向寸法に実質的に同一であるか、または5〜10%小さい値である。また、dt1及びdt3は、dt1+dt2+dt3の、5%以上または7%以上とすることができ、例えば5〜40%または7〜30%とすることができる。
一方、上述した出力バンプOPBの第1基板100に対する圧力によるクラックおよび破損不良は、フレキシブル(flexible)基板の場合にさらに容易に発生する可能性があり、この場合、本発明に係る構造がさらに要求される。以下、フレキシブル基板の具体的な構造について説明する。
図9は図4および図5に示されている本発明の一実施例に係るベース基板がフレキシブル基板である場合のベース基板を示す断面図である。
図9を参照すると、ベース基板110は、第1プラスチックフィルム層111、第1接着層112、第2プラスチックフィルム層113、第2接着層114、第3プラスチックフィルム層115および第4プラスチックフィルム層116の積層構造を有する。
まず、第1プラスチックフィルム層111は、ポリエチレンテレフタレート(polyethylene terephthalate、PET)などの耐熱性に優れた高分子物質からなる。第1プラスチックフィルム層111は、図9の視点で第1プラスチックフィルム層111の背面(すなわち、下部)に加えられた衝撃から、第1プラスチックフィルム層111の正面(すなわち、上部)に配置された構成要素を保護することができ、一定の程度に曲げられる強度を持つことができる。また、第1プラスチックフィルム層111は、曲げられた後、曲げが緩和されるように復元力を提供することができる。
第1プラスチックフィルム層111の一面上には第1接着層112が配置される。第1接着層112は、減圧接着剤(pressure−sensitive adhesive、PSA)からなってもよい。前記減圧接着剤は、接着剤を接着面と接着させるための圧力が加えられるときに接着物質が作用する接着剤を意味する。いかなる溶媒や水、熱も、接着剤を活性化させるために必要ではない。減圧(pressure sensitive)という名前が暗示するように、接着の強度は、接着剤が表面に適用されるようにする圧力の量に影響を受ける。前記減圧接着剤は、通常、常温で適切な接着力と持続力を維持することができる。
第1接着層112の一面上には第2プラスチックフィルム層113が配置される。第2プラスチックフィルム層113は、第1プラスチックフィルム層111と同様に、ポリエチレンテレフタレート(polyethylene terephthalate、PET)などの耐熱性に優れた高分子物質からなる。第2プラスチックフィルム層113は、第1プラスチックフィルム層111に比べてより相対的に厚い厚さを有することができ、ベース基板110が過度に曲げられず、適切な強度で曲げられるように機能することができる。
第2プラスチックフィルム層113の一面上には第2接着層114が配置される。第2接着層114は、第1接着層112と同様に減圧接着剤からなってもよく、同じ機能を行うことができる。
第2接着層114の一面上には、第3プラスチックフィルム層115および第4プラスチックフィルム層116が配置される。第3プラスチックフィルム層115および第4プラスチックフィルム層116は、ポリイミド(polyimide、PI)などの耐熱性に優れた高分子物質からなる。第3プラスチックフィルム層115および第4プラスチックフィルム層116は、第1プラスチックフィルム層111および第2プラスチックフィルム層113よりも相対的に薄い厚さを有することができる。
一方、このようなベース基板110の積層構造により、ベース基板110が適切な曲げ強度を有することができ、フレキシブルな特徴を持つ表示装置を製造することができる。但し、曲げられない一般な表示装置のベース基板110の構成とは異なり、本実施例に係るベース基板110は、多数の接着層を含むので、第1基板100に駆動回路チップ300の出力バンプOPBによる圧力が加えられる場合、相対的にさらに大きい厚さ変形が誘発できる。これにより、出力パッドOPDなどのクラックまたは破損が相対的に容易に発生するおそれがある。しかし、本発明に係る出力バンプOPBの配置構造を使用する場合、このような出力パッドOPDなどのクラックや破損を最小限に抑えることができ、駆動回路チップ300を第1基板100に安定的に実装することができる。
図10は本発明の第1変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図、図11は図10のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。
本発明の第1変形実施例に係る表示装置は、図2および図6に示されている本発明の一実施例に係る表示装置と比較して、出力バンプOPB_aの配置が一部相違するという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
図10および図11を参照すると、本発明の第1変形実施例に係る表示装置は、B領域に第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4を含む。但し、それぞれの第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に配置された出力バンプOPB_R1、OPB_R2、OPB_R3、OPB_R4は、2つずつで組をなし、隣り合う組同士が互いに列方向にずれるようにしてジグザグ状に配置することができる。すなわち、図2および図6に示されている本発明の一実施例に係る表示装置の場合、同じ出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に配置された出力バンプ(図6のOPB)は、最も隣接して配置された出力バンプ(図6のOPB)同士の間にジグザグ状に配置されるが、その構造とは異なり得る。さらに、これらに限定されず、図示してはいないが、同じ出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に配置された出力バンプOPB_a_aは、3つ以上で一つの組をなし、隣り合う組同士が互いに列方向にずれるようにしてジグザグ状に配置されてもよい。
一方、配置された出力パッドOPDのうちの一部は、駆動回路チップ(図1の300)を装着する前には、外部からテスト用信号(図示せず)が入力される通路として機能するとともに、駆動回路チップ(図1の300)を装着した後には別途の役割を果たさないままに残っている、テストに使用される出力パッドOPDであり得る。テストに使用される出力パッドOPDは、外側に配置された出力パッドOPDであり得る。例えば、それぞれの第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4の一番目の列に配置された出力パッドOPDが、テストに使用される出力パッドOPDであってもよく、これとは逆に、それぞれの第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4の最後の列に配置された出力パッドOPDが、テストに使用される出力パッドOPDであってもよい。
また、出力パッドOPDのうちの一部が、テストに主に使用される出力パッドOPDである場合、これと電気的に接続されたパッドラインOPLも、テストに使用されるパッドラインOPLであり得る。
図12は本発明の第2変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図であり、図13は図12のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。
本発明の第2変形実施例に係る表示装置は、図2および図6に示されている本発明の一実施例に係る表示装置と比較して、出力バンプOPB_bの配置が一部相違するという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
図12および図13を参照すると、本発明の第2変形実施例に係る表示装置は、B領域に第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4を含む。
それぞれの第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に配置された出力バンプOPB_bの上側(ここで、上側とは、図12および図13の平面図における向かって上方、すなわち、第2方向D2の逆側を意味する)の縁は、隣り合うバンプ同士の間で互いに列方向の位置がずれてジグザグ状に配置されるのに対し、出力バンプOPBの下側(ここで、下側とは、図12および図13の平面図における向かって下側、すなわち、第2方向D2の側を意味する)の縁は一直線に整列されて配置されうる。
このような配置構造により、出力バンプOPB_bがジグザグ状に配置される程度を、図2および図6に示されている本発明の一実施例に係る表示装置の出力バンプ(図2および図6のOPB_)よりも相対的に緩和して、異方性導電フィルム500による不良の発生を最小限に抑えることができる。
図14は本発明の第3変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図であり、図15は図14のB領域に対応する領域に配置された出力バンプを示すレイアウト図である。
本発明の第3変形実施例に係る表示装置は、図2および図6に示されている本発明の一実施例に係る表示装置と比較して、出力バンプOPB_cの構造が一部相違するという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
図14および図15を参照すると、本発明の第3変形実施例に係る表示装置は、B領域に第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4を含む。
それぞれの第1乃至第4出力バンプ行OPB_R1、OPB_R2、OPB_R3、OPB_R4に配置された出力バンプOPB_cは、隣接する出力バンプOPB_c間にて形状及び列方向の寸法が互いに異なり得る。さらに具体的に、第1出力バンプ行OPB_R1に配置されたそれぞれの出力バンプOPB_cのうち、奇数番目に配置された出力バンプOPB_cの列方向(第2方向D2)に延長された寸法の長さ(すなわち、第2長さdt2)よりも、偶数番目に配置された出力バンプOPBの列方向(第2方向D2)への寸法の長さ(すなわち、第1長さdt1、第2長さdt2および第3長さdt3の和)がさらに長いことがある。第2出力バンプ行OPB_R2では、第1出力バンプ行OPB_R1とは逆に、奇数番目に配置された出力バンプOPB_cの列方向(第2方向D2)に延長された寸法の長さよりも、偶数番目に配置された出力バンプOPB_cの列方向(すなわち、第2方向軸D2が延長される方向)への寸法の長さがさらに短いことがある。第3出力バンプ行OPB_R3および第4出力バンプ行OPB_R4は、それぞれ、第1出力バンプ行OPB_R1および第2出力バンプ行OPB_R2と同じ配置を持つことができる。
このような構造により、互いに隣接する出力バンプOPB_cの形状及び列方向の寸法を異ならせることによっても、ジグザグ状の配置構造を維持することができる。
図16は本発明の第4変形実施例に係る表示装置の図2のB領域に対応する領域を拡大して示すレイアウト図である。
本発明の第4変形実施例に係る表示装置は、図2に示されている本発明の一実施例に係る表示装置と比較して、一部の出力パッドOPD_nが、残りの出力パッドOPD_mと、形状及び列方向の寸法がと異なるという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明することにする。
図16を参照すると、本発明の第4変形実施例に係る表示装置は、B領域に第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4を含む。さらに、それぞれの第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4には、駆動出力パッドOPD_mまたは検査出力パッドOPD_nが配置される。
駆動出力パッドOPD_mは、駆動信号を伝達する機能を行う。同一の行に配置された駆動出力パッドOPD_mは、互いに同一の形状及び寸法を有するように形成され、行方向(第1方向D1)に互いに整列されて配置できる。本発明の第4変形実施例に係る表示装置に配置された駆動出力パッドOPD_mは、図2に示されている本発明の一実施例に係る表示装置に配置された出力パッド(図2および図6のOPD)と同じ配置構造を有し、同じ機能を行うことができる。
検査出力パッドOPD_nは、駆動回路チップ300が第1基板100に、ミスアライン(misalign)の発生なしに、正常に実装されたか否かを検査する役割を果たす。検査出力パッドOPD_nは、多数の駆動出力パッドOPD_mの間にごく少量の数だけ配置でき、駆動出力パッドOPD_mに比べて相対的に小さいサイズを持つことができる。
検査出力パッドOPD_nの行方向(第1方向D1)の寸法は、駆動出力パッドOPDの行方向(第1方向D1)の寸法と同一であり得る。これに対し、検査出力パッドOPD_nの列方向(第2方向D2)の寸法は、駆動出力パッドOPD_mの列方向(第2方向D2)の寸法さよりも相対的に短くてもよい。さらに具体的に、検査出力パッドOPD_mは、対応して配置された出力バンプOPBと同一または類似の形状及び寸法に形成でき、同一の位置に配置できる。
特に、図示の如く、検査出力パッドOPD_mは、対応して配置された出力バンプOPBよりも、行方向(第1方向D1)及び列方向(第2方向D2)に、少し小さい寸法とすることも可能である。特に、検査出力パッドOPD_mが列方向(第2方向D2)に延びる長さは、対応して配置された出力バンプOPBが列方向(第2方向D2)に延びる長さよりも、さらに短くてもよい。
以下、検査出力パッドOPD_nを用いて、駆動回路チップ300の装着が、ミスアラインとなったか否かを検査する方法を簡略に説明する。まず、駆動回路チップ300の実装後に、駆動回路チップ300が、検査出力パッドOPD_nにテスト用信号を提供する。その後、第1基板100に配置された検査出力パッドOPD_nにて、前記テスト用信号の電圧を測定する。駆動回路チップ300のミスアラインが発生しなかった場合には、第1基板100で検出された前記テスト用信号の電圧は、既に設定された基準値に近接したものとなりうる。ところが、駆動回路チップ300のミスアラインが発生した場合には、前記テスト用信号の検出電圧として、既に設定された基準値に及ばない電圧が測定されうる。これは、検査出力パッドOPD_nとこれに対応して配置された出力バンプOPBとは、同一の形状及びほぼ同一の寸法に形成され、同一の場所に配置されるので、もし駆動回路チップ300にミスアラインが発生する場合には、検査出力パッドOPD_nと出力バンプOPBとが重なり合う面積が、小さくなる可能性があるからである。
図17乃至図21は本発明の第5乃至第9変形実施例に係る表示装置の図2および図6のB領域に対応する領域に配置された出力バンプをそれぞれ示すレイアウト図である。
本発明の第5乃至第9変形実施例に係る表示装置は、図2および図6に示されている本発明の一実施例に係る表示装置と比較して、出力バンプOPB_e、OPB_f、OPB_g、OPB_h、OPB_iの形状が一部相違するという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
まず、図17を参照すると、本発明の第5変形実施例に係る表示装置は、図17の平面視で、平行四辺形の形状を有する出力バンプOPB_eを含む。また、図18を参照すると、本発明の第6変形実施例に係る表示装置は、図18の視点で、長方形を構成する辺同士が合わさる隅角部分が切り取られた形状を有する出力バンプOPB_fを含む。また、図19を参照すると、本発明の第7変形実施例に係る表示装置は、図19の平面視で、楕円形の形状を有する出力バンプOPB_gを含む。また、図20を参照すると、本発明の第8変形実施例に係る表示装置は、図20の平面視で、菱形から、上側の隅角と下側の隅角が切り取られた形状を有する出力バンプOPB_hを含む。また、図21を参照すると、本発明の第9変形実施例に係る表示装置は、図21の平面視で、菱形の形状を有する出力バンプOPB_iを含む。
すなわち、第1基板100上に配置されたそれぞれの出力パッドOPDが互いに同一の形状及び寸法を有する条件を満たす限り、出力バンプOPBの形状は自由に設計できる。これにより、前述した駆動回路チップ300の実装工程で異方性導電フィルム500に熱および圧力を加える場合、出力バンプOPBまたは出力パッドOPDと接触しない導電ボール510の流れについて、出力バンプOPBの形状に応じて変更でき、これを考慮して設計上の自由度を向上できる。
図22は本発明の第10変形実施例に係る表示装置の図1および図2のA領域に対応する領域に配置されたバンプおよびパッドを示すレイアウト図である。
本発明の第10変形実施例に係る表示装置は、図2に示されている本発明の一実施例に係る表示装置と比較して、出力パッドOPDが形成する行の数が相対的に減少したという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
図22を参照すると、本発明の第10変形実施例に係る表示装置の第1基板100は、入力パッド部IPDR、サイドパッド部SPDRおよび出力パッド部OPDR_jを含む。
入力パッド部IPDRには複数の入力パッドIPDが配置され、サイドパッド部SPDRには複数のサイドパッドSPDが配置できる。入力パッド部IPDRおよびサイドパッド部SPDRに関する説明は、図2についての説明で記載されたのと同様なので、これは省略する。
出力パッド部OPDR_jには複数の出力パッドOPDが配置され、これらは合計3つの行をなすように配置できる。すなわち、図2に示されている本発明の一実施例に係る表示装置の如く、出力パッド部(図2のOPDR)には、4つの行からなる出力パッドOPDが配置されることに制限されず、3つの行からなる出力パッドOPDが配置されてもよい。さらに、図示してはいないが、出力パッド部OPDR_jに配置された出力パッドOPDの行の数は、4つまたは3つに制限されず、2つ以下または5つ以上であってもよい。
図23は本発明の第11変形実施例に係る表示装置の図1および図2のA領域に対応する領域に配置されたバンプおよびパッドを示すレイアウト図である。
本発明の第11変形実施例に係る表示装置は、図2に示されている本発明の一実施例に係る表示装置と比較して、出力パッドOPD_kおよびバンプOPB_kが互いに異なる方向を向くように形成されるという差異点を持つ。よって、以下、重複する図面符号で指し示される構成についての説明は省略し、差異点を中心に説明する。
図23を参照すると、本発明の第11変形実施例に係る表示装置の第1基板100は、入力パッド部IPDR、サイドパッド部SPDRおよび出力パッド部OPDRを含む。
入力パッド部IPDRには複数の入力パッドIPDが配置され、サイドパッド部SPDRには複数のサイドパッドSPDが配置できる。入力パッド部IPDRおよびサイドパッド部SPDRについての説明は、図2についての説明で記載されたのと同様なので、これは省略する。
出力パッド部OPDRには複数の出力パッドOPD_kが配置され、これらは複数の行をなすように配置できる。すなわち、第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4をなすように配置できる。
また、同一の行に配置された出力パッドOPD_kは、行方向(第1方向D1)に整列されて配置できる。また、同一行の複数の出力パッドOPD_kのうち、一部が列方向(第2方向D2)に沿って延長されるが、残りの一部は列方向(第2方向D2)に対して所定の傾きをなすようにして延長されるのでありうる。
さらに、出力パッドOPD_kに対応するように配置された出力バンプOPB_kも、出力パッドに類似した配置構造を持つことができる。すなわち、同一の行に配置された出力バンプOPB_kは、行方向(第1方向D1)に並ぶように配置されうる。また、これらの出力バンプOPB_kのうち、一部が列方向(第2方向D2)に沿って延びるが、残りの一部は列方向(第2方向D2)に対して所定の傾きをなすように延びるのでありうる。
具体的に、第1出力パッド行OPD_R1に配置されたそれぞれの出力パッドOPD_kのうち、図23の平面図にて行方向(第1方向D1)で中央の領域に配置された出力パッドOPD_kは、列方向(第2方向D2)に沿って延びうる。また、第1出力パッド行OPD_R1に配置された複数の出力パッドOPD_kのうち、中心の領域に配置された出力パッドOPD_kを除いた残りの出力パッドOPD_kは、中心の領域から遠くなるほど、列方向(第2方向D2)に対する傾きを増加させつつ、このように傾斜した方向に延びうる。このような第1出力パッド行OPD_R1に配置された出力パッドOPD_kの配置は、第2乃至第4出力パッド行OPD_R2、OPD_R3、OPD_R4の出力パッドOPD_kにも同様に適用できる。さらに、第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4に配置された出力パッドOPD_kのうち、第1乃至第4出力パッド行OPD_R1、OPD_R2、OPD_R3、OPD_R4のそれぞれの中心の領域に配置された出力パッドOPD_kが列方向(第2方向D2)に延びるだけでなく、これ以外の出力パッドOPD_kが列方向(第2方向D2)に延びるようにすることも可能である。また、すべての出力パッドOPD_kが、列方向(第2方向D2)に対し所定の傾きを持つように形成されることも可能である。
また、それぞれの出力バンプOPB_kも、対応する出力パッドOPD_kの傾きと一致するように傾いた方向へと延びるように形成できる。
このような出力パッドOPD_kおよび出力バンプOPB_kの構造によって、駆動回路チップ300が列方向(第2方向D2)にミスアラインした場合、これを容易に修正することができる。
但し、本実施例に係る出力パッドOPD_kおよび出力バンプOPB_kは、同一の行に配置されるとしても、列方向及び行方向の寸法は互いに異なりうる。すなわち、それぞれの出力パッドOPD_kおよび出力バンプOPB_kのうち、一部は列方向(第2方向D2)に沿って延びるが、残りの一部はこれに対して傾いた方向に沿って延びるので、出力パッドOPD_kおよび出力バンプOPB_kがそれぞれ延びる方向に沿って測定された長さは、互いに異なり得る。
例示的に、第1出力パッド行OPD_R1の中心の領域に配置された出力パッドOPD_kは、列方向(第2方向D2)に延びるので、長方形のパッドが延びる方向にて測定された長さが、列方向(第2方向D2)にて測定された長さと同一であり得る。これに対し、第1出力パッド行OPD_R1の中心の領域に配置されていない出力パッドOPD_kの場合、パッドが延びる方向にて測定された長さは、列方向(第2方向D2)にて測定された長さよりも、長くなりうる。特に、第1出力パッド行OPD_R1の中心から遠く離れて配置された出力パッドOPD_kであるほど、パッドが延びる方向の長さが、相対的に、さらに長くなりうる。一方、本明細書全体にわたり、出力パッドOPDおよび出力バンプOPBの配置構造について説明したが、このような配置構造を、入力パッドIPDおよび入力バンプIPBにも同様に適用できる。さらに、サイドパッドSPDおよびサイドバンプSPBにも同様に適用できる。
以上、添付図面を参照して本発明の実施例について説明したが、本発明の属する技術分野における通常の知識を有する者は、本発明のその技術的思想または必須の特徴を変更することなく他の具体的な形態で実施できることを理解することができるであろう。よって、上述した実施例は、あらゆる面で例示的なもので、限定的なものではないと理解すべきである。
100 第1基板
200 第2基板
300 駆動回路チップ
400 フレキシブル回路基板
OPD 出力パッド
OPB 出力バンプ
D1 第1方向軸
D2 第2方向軸

Claims (20)

  1. 基板と、
    前記基板上に複数の行にわたって配置された導電パッドと、
    前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップと、を含んでなり、
    同一の行に配置された複数の前記導電パッドは、行方向に互いに整列されて配置され、行方向に垂直な列方向での寸法が互いに同一であり、
    同一の行に配置されて、前記複数の導電パッドにそれぞれ対応する、複数の前記バンプは、重心または前記列方向の端部の位置がジグザグ状に、隣り合うバンプ同士の間の少なくとも一部で前記列方向に互いにずれるように配置された、表示装置。
  2. 同一の行に配置された前記複数の導電パッドは、いずれも、前記列方向の一端部が、前記行方向に延長された第1基準線に接するように配置された、請求項1に記載の表示装置。
  3. 同一の行に配置された前記複数の導電パッドは、いずれも、前記列方向の他端部が、前記第1基準線に平行な第2基準線に接するように配置された、請求項2に記載の表示装置。
  4. 同一の行に配置された前記複数のバンプのうち、奇数番目に配置された前記バンプは、互いに前記行方向に整列されて配置され、偶数番目に配置された前記バンプは、互いに前記行方向に整列されて配置され、
    奇数番目に配置された前記バンプと、偶数番目に配置された前記バンプとは、互いに前記行方向に整列されていない、請求項2に記載の表示装置。
  5. 同一の行に配置され且つ互いに隣接する前記バンプが、前記列方向に沿って互いにずれた寸法は、
    一つの前記バンプの列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2長さとの和の半分以下である、請求項1に記載の表示装置。
  6. 前記導電パッドは互いに同一の形状及び寸法を有し、前記バンプは互いに同一の形状及び寸法を有する、請求項1に記載の表示装置。
  7. 基板を垂直上方から見た平面視にて、前記各バンプは、対応する一の前記導電パッドの領域内に位置する、請求項1に記載の表示装置。
  8. 前記導電パッドおよび前記バンプは4つ以上の行にわたって配置された、請求項1に記載の表示装置。
  9. 前記導電パッドと前記駆動回路チップとは導電ボールによって電気的に接続された、請求項1に記載の表示装置。
  10. 前記導電ボールは、前記導電パッドと前記駆動回路チップとの間に配置された異方性導電フィルムに含まれた、請求項9に記載の表示装置。
  11. 前記基板は、フレキシブル(flexible)な特性を有する基板である、請求項1に記載の表示装置。
  12. 前記基板は、第1フィルム層と、前記第1フィルム層上に配置された接着層と、前記接着層上に配置された第2フィルム層とを含む、請求項11に記載の表示装置。
  13. 前記基板上に配置され、それぞれの導電パッドに電気的に接続された複数のパッドラインをさらに含み、
    前記パッドラインは、前記導電パッド同士の間に、前記列方向に沿って延長された、請求項1に記載の表示装置。
  14. 同一の行に配置された前記複数のバンプのうち、奇数番目に配置された前記バンプと偶数番目に配置された前記バンプは、前記列方向に延長された長さが互いに異なる、請求項1に記載の表示装置。
  15. 同一の行に配置された前記複数のバンプは、前記列方向の一端部が、前記行方向に延長された第3基準線に接するように配置された、請求項14に記載の表示装置。
  16. 同一の行に配置された前記複数のバンプは、第1乃至第mバンプグループに区分され(mは1以上の自然数)、
    前記第1乃至第mバンプグループは、いずれも、前記行方向に連続して配置されたm個の前記バンプを含み(nは1以上の自然数)、
    第1乃至第mバンプグループのうち、奇数番目の前記バンプグループの前記バンプは互いに前記行方向に整列して配置され、偶数番目の前記バンプグループの前記バンプは互いに前記行方向に整列して配置され、
    奇数番目に配置された前記バンプグループの前記バンプと、偶数番目に配置された前記バンプグループの前記バンプは、互いに前記行方向に整列されていない、請求項2に記載の表示装置。
  17. 基板と、
    前記基板上に複数の行にわたって配置された導電パッドと、
    前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップと、を含み、
    同一の行に配置された複数の前記導電バンプは、少なくとも一部が、隣接する一の前記導電バンプに対して、行方向と垂直に交差する列方向に位置がずれており、
    同一の行に隣接して配置された導電パッド同士が、前記列方向に互いにずれた長さは、同一の行に隣接して配置されたバンプ同士が前記列方向に互いにずれた長さよりも小さい、表示装置。
  18. 同一の行に配置され且つ互いに隣接する前記バンプが前記列方向に沿って互いにずれた長さは、
    一つの前記バンプの前記列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2寸法との和の半分以下である、請求項17に記載の表示装置。
  19. 基板と、
    前記基板上に複数の行にわたって配置された導電パッドと、
    前記導電パッドに電気的に接続されるように複数の行にわたって配置されたバンプを含む駆動回路チップと、を含み、
    同一の行に配置された複数の前記バンプは、少なくとも一部が、それぞれ対応する前記導電パッドに対して、行方向と垂直に交差する列方向に位置がずれており、これにより、ジグザグ状に、隣り合うバンプ同士の間の少なくとも一部で前記列方向に互いにずれるように配置された、表示装置。
  20. 同一の行に配置され且つ互いに隣接する前記バンプが行方向に垂直な列方向に沿って互いにずれた寸法は、
    一つの前記バンプの前記列方向の寸法である第1寸法と、連続する二つの行に配置された前記バンプ間の離隔寸法である第2寸法との和の半分以下である、請求項19に記載の表示装置。
JP2017230125A 2016-11-30 2017-11-30 表示装置 Active JP7037923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0161408 2016-11-30
KR1020160161408A KR20180062508A (ko) 2016-11-30 2016-11-30 표시 장치

Publications (2)

Publication Number Publication Date
JP2018092169A true JP2018092169A (ja) 2018-06-14
JP7037923B2 JP7037923B2 (ja) 2022-03-17

Family

ID=60661749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230125A Active JP7037923B2 (ja) 2016-11-30 2017-11-30 表示装置

Country Status (6)

Country Link
US (5) US10303017B2 (ja)
EP (2) EP3346326B1 (ja)
JP (1) JP7037923B2 (ja)
KR (1) KR20180062508A (ja)
CN (2) CN108122882B (ja)
TW (1) TWI773707B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901389B2 (en) 2020-05-26 2024-02-13 Nec Corporation Infrared sensor and imaging apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
US10591788B2 (en) * 2017-07-10 2020-03-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and liquid crystal display panel
KR102555210B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
WO2020043170A1 (en) 2018-08-31 2020-03-05 Changxin Memory Technologies, Inc. Arrangement of bond pads on an integrated circuit chip
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131698A (ja) * 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2004037859A (ja) * 2002-07-03 2004-02-05 Sony Corp 表示装置
JP2004096564A (ja) * 2002-09-02 2004-03-25 Ntt Electornics Corp 波長多重送信装置
JP2004134471A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2004252466A (ja) * 2003-02-20 2004-09-09 Samsung Electronics Co Ltd 駆動ic及びこれを具備したディスプレイ装置
KR20050019233A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름
JP2005234105A (ja) * 2004-02-18 2005-09-02 Seiko Epson Corp 接着剤、電気光学装置、電気光学装置の製造方法及び電子機器
JP2006013421A (ja) * 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007058174A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
JP2008098402A (ja) * 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2008304495A (ja) * 2007-06-05 2008-12-18 Funai Electric Co Ltd 液晶セル及びそれを備えた液晶表示装置
JP2009237280A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp 表示装置
US20120025372A1 (en) * 2008-04-24 2012-02-02 Pao-Yun Tang Chip having a driving integrated circuit
JP2014082282A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体チップおよびそれを備えた表示パネル
JP2014096564A (ja) * 2012-11-08 2014-05-22 Samsung Electronics Co Ltd 千鳥状のパッド配線構造を含む半導体素子
KR20150022211A (ko) * 2013-08-22 2015-03-04 하이디스 테크놀로지 주식회사 부채꼴 형태의 패드 및 범프 배열 구조를 가지는 디스플레이 패널, ic칩 및 액정표시장치
JP2015049435A (ja) * 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバic、表示装置およびその検査システム
US20150366049A1 (en) * 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043153A1 (en) * 2014-08-08 2016-02-11 Samsung Display Co., Ltd. Flexible display apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730037B2 (ja) 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
KR20060112521A (ko) 2005-04-27 2006-11-01 한국과학기술원 접속 범프와 기판도전막 패턴 간의 안정적인 접촉저항을갖는 액정구동회로 칩 접속 범프 구조 설계 및 이방성 전도접착제를 사용한 칩온글라스/칩온플렉스 접속 방법
US7432213B2 (en) * 2005-08-04 2008-10-07 Au Optronics Corporation Electrical connection pattern in an electronic panel
WO2007039959A1 (ja) 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US8319932B2 (en) 2007-08-10 2012-11-27 Sharp Kabushiki Kaisha Wiring board and liquid crystal display device
JP2009224564A (ja) * 2008-03-17 2009-10-01 Panasonic Corp 配線基板とそれを用いた電子機器とそれらの誤接続検出装置
TWI395013B (zh) * 2009-03-06 2013-05-01 Hannstar Display Corp 液晶顯示器
KR101829313B1 (ko) * 2011-11-03 2018-02-20 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US9974175B2 (en) 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102047068B1 (ko) 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
KR102379591B1 (ko) 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR20150054454A (ko) 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
JP2017069380A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR20180062508A (ko) * 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131698A (ja) * 1997-07-14 1999-02-02 Texas Instr Japan Ltd 半導体装置、その製造方法及び実装構造
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2004037859A (ja) * 2002-07-03 2004-02-05 Sony Corp 表示装置
JP2004096564A (ja) * 2002-09-02 2004-03-25 Ntt Electornics Corp 波長多重送信装置
JP2004134471A (ja) * 2002-10-09 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2004252466A (ja) * 2003-02-20 2004-09-09 Samsung Electronics Co Ltd 駆動ic及びこれを具備したディスプレイ装置
KR20050019233A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름
JP2005234105A (ja) * 2004-02-18 2005-09-02 Seiko Epson Corp 接着剤、電気光学装置、電気光学装置の製造方法及び電子機器
JP2006013421A (ja) * 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2007058174A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd アレイ基板及びそれを有する表示装置
JP2008098402A (ja) * 2006-10-12 2008-04-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2008304495A (ja) * 2007-06-05 2008-12-18 Funai Electric Co Ltd 液晶セル及びそれを備えた液晶表示装置
JP2009237280A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp 表示装置
US20120025372A1 (en) * 2008-04-24 2012-02-02 Pao-Yun Tang Chip having a driving integrated circuit
JP2014082282A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体チップおよびそれを備えた表示パネル
JP2014096564A (ja) * 2012-11-08 2014-05-22 Samsung Electronics Co Ltd 千鳥状のパッド配線構造を含む半導体素子
KR20150022211A (ko) * 2013-08-22 2015-03-04 하이디스 테크놀로지 주식회사 부채꼴 형태의 패드 및 범프 배열 구조를 가지는 디스플레이 패널, ic칩 및 액정표시장치
JP2015049435A (ja) * 2013-09-03 2015-03-16 株式会社ジャパンディスプレイ ドライバic、表示装置およびその検査システム
US20150366049A1 (en) * 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043153A1 (en) * 2014-08-08 2016-02-11 Samsung Display Co., Ltd. Flexible display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901389B2 (en) 2020-05-26 2024-02-13 Nec Corporation Infrared sensor and imaging apparatus

Also Published As

Publication number Publication date
EP3346326A1 (en) 2018-07-11
US11874569B2 (en) 2024-01-16
US10782573B2 (en) 2020-09-22
US10303017B2 (en) 2019-05-28
US20190278125A1 (en) 2019-09-12
CN108122882A (zh) 2018-06-05
EP3825762A1 (en) 2021-05-26
US20220276523A1 (en) 2022-09-01
US20210003876A1 (en) 2021-01-07
US20240111194A1 (en) 2024-04-04
CN108122882B (zh) 2023-07-11
TW201824234A (zh) 2018-07-01
TWI773707B (zh) 2022-08-11
EP3825762B1 (en) 2022-10-19
JP7037923B2 (ja) 2022-03-17
KR20180062508A (ko) 2018-06-11
CN116613135A (zh) 2023-08-18
US20180149901A1 (en) 2018-05-31
EP3346326B1 (en) 2021-03-17
US11347120B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
JP7037923B2 (ja) 表示装置
TWI694423B (zh) 彎曲顯示裝置
US9886063B2 (en) Backplane substrate and flexible display using the same
KR102530485B1 (ko) 분할된 배선 패턴을 갖는 디스플레이 디바이스
US10224289B2 (en) Display device having an alignment mark
KR101888995B1 (ko) 플렉서블 인쇄 회로 필름을 갖는 oled 디스플레이 디바이스
KR102445361B1 (ko) 내부식성 인쇄 회로 필름을 갖는 플렉서블 디스플레이 디바이스
US10692807B2 (en) Chip-on-film package structure and display device
US9351349B2 (en) Organic EL device having improved sealing property
KR102598831B1 (ko) 스트레처블 표시장치
KR20230047224A (ko) 게이트-인-패널 회로를 갖는 플렉서블 디스플레이 디바이스
KR102661646B1 (ko) 표시 장치
KR102510565B1 (ko) 플렉서블 표시장치
KR20200079856A (ko) 터치 패널 및 이를 포함하는 스트레쳐블 표시장치
KR102401089B1 (ko) 표시 장치
KR20210082061A (ko) 스트레쳐블 표시 장치
US11538890B2 (en) Display device including plural lines
US20210134897A1 (en) Display device
JP2015130294A (ja) 表示装置
CN115909902A (zh) 显示模组及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7037923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150