JP2008098402A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008098402A
JP2008098402A JP2006278480A JP2006278480A JP2008098402A JP 2008098402 A JP2008098402 A JP 2008098402A JP 2006278480 A JP2006278480 A JP 2006278480A JP 2006278480 A JP2006278480 A JP 2006278480A JP 2008098402 A JP2008098402 A JP 2008098402A
Authority
JP
Japan
Prior art keywords
bump electrodes
semiconductor device
bump
manufacturing
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006278480A
Other languages
English (en)
Inventor
Seiichi Ichihara
誠一 市原
Atsushi Obuchi
篤 大渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006278480A priority Critical patent/JP2008098402A/ja
Priority to TW096133596A priority patent/TW200832574A/zh
Priority to US11/859,243 priority patent/US20080090314A1/en
Priority to CNA2007101615412A priority patent/CN101162699A/zh
Priority to KR1020070102491A priority patent/KR20080033109A/ko
Publication of JP2008098402A publication Critical patent/JP2008098402A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプ電極の狭ピッチ化に伴い顕在化する問題点を解決できる技術を提供することにある。具体的には、電気的特性検査におけるプローブ針の針当てにおいて、バンプ電極へのプローブ針の接触位置がずれる場合であっても、プローブ針が隣接するバンプ電極に接触することを防止できる技術を提供する。
【解決手段】バンプ電極４ａ〜４ｃを一列に配列し、隣接するバンプ電極においては一部領域がずれるように配置する。そして、ずれている領域にプローブ針６ａ〜６ｃを接触させて電気的特性検査を実施する。
【選択図】図３

Description

本発明は、半導体装置およびその製造技術に関し、特に、液晶表示装置を駆動するＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）用ドライバおよびその製造に適用して有効な技術に関するものである。
特開２００４−１３４４７１号公報（特許文献１）には、半導体チップにすべて１つの決まった大きさのパッドを形成し、このパッド上に実装形態に応じてバンプ電極の大きさ（サイズ）と配置を変えてそれぞれ異なるバンプ電極を形成する技術が記載されている。この技術によれば、半導体チップの実装形態におけるカスタム対応がしやすく、開発ＴＡＴを短縮することができるとしている。
特開２００４−１３４４７１号公報
近年、液晶を表示素子に用いたＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）が急速に普及しつつある。このＬＣＤは、ＬＣＤを駆動するためのドライバによって制御されている。ＬＣＤ用ドライバは半導体チップから構成されており、例えば、ガラス基板に実装される。ＬＣＤ用ドライバを構成する半導体チップは、半導体基板上に複数のトランジスタと多層配線を形成した構造をしており、表面にバンプ電極が形成されている。そして、表面に形成されたバンプ電極を介して半導体チップはガラス基板に実装されている。このとき、バンプ電極によって半導体チップとガラス基板が接続されるが、バンプ電極とガラス基板に形成された配線との電気的な接続は、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）を構成する導電粒子によって行なわれる。この導電粒子による電気的な接続の信頼性を向上する観点から、半導体チップとガラス基板の間に導電粒子を多量に介在させるために、半導体チップのバンプ電極の面積を大きくすることが行なわれている。すなわち、ＬＣＤ用ドライバを構成する半導体チップのバンプ電極は、実装基板との間に導電粒子を介在しない半導体装置に用いられる半導体チップのバンプ電極に比べて大きさが遥かに大きくなっている特徴がある。
ＬＣＤ用ドライバを構成する半導体チップには、上述したようにバンプ電極が形成されている。このバンプ電極は、半導体チップに複数個形成されており、矩形形状をした半導体チップの辺に沿って、例えば、一列に配列されている。半導体チップは、半導体ウェハのチップ領域を個片化することによって形成され、半導体チップに個片化する前では、半導体ウェハのチップ領域に複数のバンプ電極が形成された状態になっている。チップ領域に複数のバンプ電極を形成した半導体ウェハでは、チップ領域を個片化して半導体チップにする前に、半導体ウェハの状態でチップ領域に形成された半導体素子の電気的特性検査が実施される。半導体素子の電気的特性検査は、チップ領域に形成されたバンプ電極にプローブ針を接触させることにより行なわれる。
図２９は、半導体ウェハのチップ領域に形成された隣り合うバンプ電極を示す平面図である。図２９に示すように、チップ領域の表面には表面保護膜（パッシベーション膜）１０１が形成されており、この表面保護膜１０１にバンプ電極１０２ａ、１０２ｂが設けられている。バンプ電極１０２ａ、１０２ｂは、互いに隣り合うバンプ電極を示しており、図示していないが、複数のバンプ電極がチップ領域の一辺に沿って配列されている。バンプ電極１０２ａ、１０２ｂは長方形状の平面形状をしており、短辺方向に配列されている。具体的に、バンプ電極１０２ａ、１０２ｂの短辺方向の寸法は、例えば、約１６μｍであり、隣り合うバンプ電極１０２ａとバンプ電極１０２ｂの間の寸法は、例えば、約１４μｍである。したがって、バンプ電極１０２ａ、１０２ｂ間のピッチは、約３０μｍとなる。
図３０は、図２９のＡ−Ａ線で切断した断面を示す断面図である。半導体ウェハにはトランジスタなどの半導体素子（図示せず）が形成され、半導体素子上に層間絶縁膜と配線の積層構造が形成されている。図３０では、最上層の層間絶縁膜である絶縁膜１０３が図示されている。絶縁膜１０３上には、例えば、アルミニウム膜よりなるボンディングパッド１０４ａ、１０４ｂが形成され、ボンディングパッド１０４ａ、１０４ｂを覆うように表面保護膜１０１が形成されている。ボンディングパッド１０４ａ、１０４ｂ上の表面保護膜１０１には開口部が形成されており、この開口部上にバンプ電極１０２ａ、１０２ｂが形成されている。これらのバンプ電極１０２ａ、１０２ｂは、それぞれボンディングパッド１０４ａ、１０４ｂと電気的に接続されている。
このように構成されているバンプ電極１０２ａ、１０２ｂにプローブ針を接触させて電気的特性検査を行なう様子を平面図である図３１に示す。図３１に示すように、バンプ電極１０２ａ、１０２ｂにはそれぞれプローブ針１０５ａ、１０５ｂが接触している。図３１では、プローブ針１０５ａ、１０５ｂの先端部がバンプ電極１０２ａ、１０２ｂに接触する様子が示されている。プローブ針１０５ａ、１０５ｂの先端部は円形形状をしており、その直径は、例えば、約１０μｍ〜２０μｍである。プローブ針１０５ａ、１０５ｂがバンプ電極１０２ａ、１０２ｂに理想的な位置で接触する様子を実線の円で示している。
ここで、図３１に示すように、隣接するバンプ電極１０２ａ、１０２ｂでは、プローブ針１０５ａ、１０５ｂの接触する位置が異なっている。つまり、隣り合うプローブ針１０５ａ、１０５ｂの配置は千鳥配置とされている。これにより、バンプ電極１０２ａ、１０２ｂ間が狭くなっても隣接するプローブ針１０５ａ、１０５ｂが接触することを防止することができる。このようにバンプ電極１０２ａ、１０２ｂ間の狭ピッチ化に対応してプローブ針１０５ａ、１０５ｂの配置を工夫している。
バンプ電極１０２ａ、１０２ｂに接触するプローブ針１０５ａ、１０５ｂは理想的には図３１に示す実線の円の位置で接触する。しかし、プローブ針１０５ａ、１０５ｂの位置精度によりずれが発生する場合がある。これは、カンチレバー方式のプローブ装置を用いて電気的特性検査を行っているためである。カンチレバー方式の場合、プローブ針１０５ａ、１０５ｂの形状が弾性変形可能な状態で構成されており、プローブ針１０５ａ、１０５ｂの先端を押圧してバンプ電極１０２ａ、１０２ｂに接触させ、導通を図る。しかし、カンチレバー方式におけるプローブ針１０５ｂの先端の形状は、図３２に示すように、Ｌ字状に形成され、プローブ針１０５ｂの先端が押圧されることで、弾性作用によりプローブ針１０５ｂの先端が水平方向に動いてしまい、本来、プローブ針１０５ｂの先端を接触させたい位置からずれてしまう。プローブ針１０５ａ、１０５ｂの接触位置がずれている場合を破線の円で示している。プローブ針１０５ａ、１０５ｂの位置ずれの程度は、±３μｍ程度であるので、図２９に記載しているように、バンプ電極１０２ａ、１０２ｂ間のピッチが、約３０μｍある場合には、プローブ針１０５ａ、１０５ｂの位置がずれても隣接するバンプ電極に接触してショートする問題点を回避することができる。図３２に図３１のＡ−Ａ線で切断した断面図を示す。図３２を見てわかるように、プローブ針１０５ｂが位置ずれを起こしても、隣接するバンプ電極１０２ａにプローブ針１０５ｂが接触しないことがわかる。
ところが、近年、ＬＣＤの小型化および高精細化に伴い、ＬＣＤ用ドライバの出力用のバンプ電極数が多くなってきている。このため、バンプ電極間の距離が狭くなってきている。例えば、図３３に示すように、長方形をしたバンプ電極１０２ａ、１０２ｂの短辺方向の長さは、約１０μｍであり、隣り合うバンプ電極１０２ａ、１０２ｂの間の距離は、約８μｍに縮小されている。したがって、隣り合うバンプ電極１０２ａ、１０２ｂ間のピッチは、約１８μｍになっている。
このようなバンプ電極を有する半導体チップにプローブ針を当てて電気的特性検査を実施する様子を図３３に示す。図３３において、実線の円は、プローブ針１０５ａ、１０５ｂがバンプ電極１０２ａ、１０２ｂに理想的な位置で接触する場合を示している。電気的特性検査を実施する場合、実線の円で示すように理想的な位置でプローブ針１０５ａ、１０５ｂをバンプ電極１０２ａ、１０２ｂに接触させることが望ましい。
しかし、プローブ針１０５ａ、１０５ｂは位置精度の問題から接触位置がずれることがある。理想的な位置からずれてプローブ針１０５ａ、１０５ｂがバンプ電極１０２ａ、１０２ｂに接触する様子を図３３では破線の円で示している。プローブ針１０５ａ、１０５ｂの位置ずれが発生した場合、図３１および図３２に示す半導体チップでは、バンプ電極１０２ａ、１０２ｂ間のピッチがある程度確保されているため、プローブ針１０５ａ、１０５ｂが隣接するバンプ電極１０２ａ、１０２ｂに接触することを回避できていた。しかし、図３３に示す半導体チップでは、バンプ電極１０２ａ、１０２ｂ間のピッチが狭くなっているため、プローブ針１０５ａ、１０５ｂが位置ずれを起こすと、プローブ針１０５ａ、１０５ｂが隣接するバンプ電極１０２ａ、１０２ｂに接触する問題が発生する。プローブ針１０５ａ、１０５ｂが隣接するバンプ電極１０２ａ、１０２ｂに接触すると、隣接するバンプ電極１０２ａ、１０２ｂがプローブ針１０５ａ、１０５ｂを介してショートしてしまうため、正常な電気的特性検査を行なうことができなくなってしまう。図３４に図３３のＡ−Ａ線で切断した断面図を示す。図３４に示すように、バンプ電極１０２ｂに接触するプローブ針１０５ｂの位置が理想的な位置（実線で示す）からずれる（破線で示す）と、隣接するバンプ電極１０２ａにプローブ針１０５ｂが接触してしまうことがわかる。以上のことから、バンプ電極１０２ａ、１０２ｂ間のピッチが狭くなると、プローブ針１０５ａ、１０５ｂの位置ずれによってショート不良が起こりやすくなることがわかる。
プローブ針１０５ａ、１０５ｂの位置ずれによるショート不良を防止する方法として、プローブ針１０５ａ、１０５ｂの先端径を小さくすることが考えられる。プローブ針１０５ａ、１０５ｂの先端径を小さくすることにより、プローブ針１０５ａ、１０５ｂに位置ずれが発生しても、プローブ針１０５ａ、１０５ｂが隣接するバンプ電極１０２ａ、１０２ｂに接触することを抑制でき、電気的特性検査におけるショート不良を低減することができる。
しかし、上述した方法では、従来のプローブ針を使用せずに新たに先端径の細いプローブ針を使用することになる。すなわち、従来のプローブ針に変えて新たに先端径の細いプローブ針を製造する必要がある。すると、新たなプローブ針を製造することになるので、製造コストが上昇する問題点がある。また、先端径の細いプローブ針は、寿命が短くなるという問題点もある。このようにプローブ針の先端径を細くすることにより、プローブ針の位置ずれによるショート不良を低減できるが、製造コストが上昇してしまう問題点が発生してしまうことがわかる。
また、別の方法としては、カンチレバー方式のプローブ装置ではなく、プローブ針の先端が垂直方向にのみ移動する薄膜プローブ方式のプローブ装置を用いることが考えられる。しかしながら、薄膜プローブ方式の場合、その動作機構がカンチレバー方式よりも複雑となるため、装置のコストが高く、半導体装置の製造コストが増加してしまう。また、薄膜プローブ方式を用いたとしても、プローブ針の先端がバンプ電極と接触した際に生じる位置ずれの問題は、完全に抑制されるものではなく、狭ピッチ化に伴い、隣り合うバンプ電極間のピッチはより狭くなれば、たとえ薄膜プローブ方式を用いたとしても、電気的特性検査におけるショート不良を防止することはできない。
また、別の方法としては、図３５に示すように、複数のバンプ電極（出力用のバンプ電極）１０７を1つ置きに、半導体チップ１０６の短辺方向に沿って交互に配置（千鳥配置）する方法が考えられる。バンプ電極１０７を千鳥状に配置しておけば、プローブ針の先端が接触する領域の周囲には、隣のバンプ電極１０７が配置されていないため、プローブ針の接触位置にずれが発生したとしても、ショート不良を抑制することが可能である。しかしながら、複数のバンプ電極１０７を千鳥状に配置する場合、半導体チップ１０６の短辺方向において、バンプ電極１０７が２列に配置される領域分、半導体チップ１０６のサイズが大きくなってしまう。これにより、半導体装置の小型化を実現することが困難である。更には、千鳥状に配置された複数のバンプ電極１０７のそれぞれからの配線の引出しが、バンプ電極１０７が１列に配置された場合に比べ複雑となり、半導体装置の低コスト化が困難となる。また、単に複数のバンプ電極１０７を千鳥状に配置したとしても、隣り合うバンプ電極１０７間の距離がより狭くなれば、プローブ針の先端の接触位置のずれ量がバンプ電極１０７間の距離よりも勝り、やはり上述したショート不良の問題は抑制することが困難である。
本発明の目的は、バンプ電極の狭ピッチ化に伴い顕在化する問題点を解決できる技術を提供することにある。具体的には、電気的特性検査におけるプローブ針の針当てにおいて、バンプ電極へのプローブ針の接触位置がずれる場合であっても、プローブ針が隣接するバンプ電極に接触することを防止できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、（ａ）半導体ウェハのチップ領域に複数のバンプ電極を形成する工程と、（ｂ）前記複数のバンプ電極に、千鳥配置されたプローブ針を接触することにより電気的特性検査を行なう工程とを備える。そして、前記複数のバンプ電極のうち隣り合うバンプ電極は、それぞれの一部領域が互いにずれて形成されていることを特徴とする。
また、本発明による半導体装置は、複数のバンプ電極を形成した半導体チップを備え、
前記複数のバンプ電極のうち隣り合うバンプ電極は、それぞれの一部領域が互いにずれていることを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
複数のバンプ電極のうち隣り合うバンプ電極を、それぞれの一部領域が互いにずれるように構成したので、電気的特性検査におけるプローブ針の針当てにおいて、バンプ電極へのプローブ針の接触位置がずれる場合であっても、プローブ針が隣接するバンプ電極に接触することを防止できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
図１は本実施の形態１における半導体チップ１（半導体装置）のレイアウト構成を示す平面図である。本実施の形態１における半導体チップ１は、ＬＣＤ用ドライバとして使用される。図１において、半導体チップ１は、例えば、平面形状が細長い長方形状をした半導体基板２を有しており、その主面には、例えば、液晶表示装置を駆動するＬＣＤ用ドライバが形成されている。このＬＣＤ用ドライバは、ＬＣＤを構成するセルアレイの各画素に電圧を供給して液晶分子の向きを制御する機能を有している。
本実施の形態１では、液晶表示装置を駆動するＬＣＤ用ドライバのうち、ＳＴＮ（Super Twisted Nematic）方式の液晶表示装置を駆動するＬＣＤ用ドライバを例に挙げて説明する。ＳＴＮ方式とは、液晶表示装置の駆動方式の１つであり、単純マトリクス方式のことである。すなわち、互いに交差するＸ軸方向とＹ軸方向の２方向に導線を張り巡らせ、Ｘ軸方向およびＹ軸方向の２方向から導線に電圧を印加すると、交点領域（セル）にある液晶分子の方向が変化し、液晶表示装置が駆動する方式である。ＳＴＮ方式の利点としては、低コストで製造できることが挙げられる。
図１は、ＳＴＮ方式の液晶表示装置に使用されるＬＣＤ用ドライバを示す図である。図１に示すように、半導体チップ１の外周近傍には、複数のバンプ電極が半導体チップ１の外周に沿って所定間隔毎に配置されている。長方形をした半導体チップ１の１つの長辺には、バンプ電極３が形成されている。バンプ電極３は、半導体チップ１の内部に入力信号を入力するための電極である。一方、半導体チップ１のもう１つの長辺には、バンプ電極４が形成されている。このバンプ電極４は、ＬＣＤ用ドライバである半導体チップ１から液晶ディスプレイに出力信号を出力するための電極である。すなわち、バンプ電極４は、液晶ディスプレイに張り巡らされているＸ軸電極およびＹ軸電極のそれぞれに対応して設けられている。なお、図１では、半導体チップ１の短辺にはバンプ電極４が形成されていない例を示しているが、半導体装置の高機能化や小型化に伴い、半導体チップ１の両方の短辺に沿って出力用のバンプ電極４が形成されていてもよい。また、図１では、半導体チップ１の１つの長辺に沿って入力用のバンプ電極３が形成され、半導体チップ１のもう１つの長辺に沿って出力用のバンプ電極４が形成されているが、入力用のバンプ電極３が形成されている長辺の一部にも出力用のバンプ電極４が形成されていてもよい。
このように構成されているＬＣＤ用ドライバでは、入力用のバンプ電極３の数に比べ、出力用のバンプ電極４の数が多くなる特徴がある。したがって、入力用のバンプ電極３の間隔よりも出力用のバンプ電極４の間隔が狭くなっている。ＳＴＮ方式の液晶表示装置に使用されるＬＣＤ用ドライバでは、図１に示すように、入力用のバンプ電極３および出力用のバンプ電極４の両方とも、半導体チップ１の長辺方向に沿って一列に配列されていることが多い。通常、出力用のバンプ電極４も入力用のバンプ電極３と同様に、ずれずにきちんと一列に配列されている。
ここで、本発明の特徴の１つは、出力用のバンプ電極４の配置位置にある。つまり、図１に示すように、出力用のバンプ電極４は、半導体チップ１の長辺に沿って一列に配列されているが、隣り合うバンプ電極４において、それぞれの一部領域が互いに半導体チップ１の短辺方向に沿ってずれて形成されている点に特徴がある。
この特徴点について説明する。図２は、図１に示す出力用のバンプ電極４を形成している領域の一部を拡大した図である。図２において、出力用のバンプ電極４ａ〜４ｃが一列に並んで配置されている。このとき、隣接するバンプ電極４ａとバンプ電極４ｂとは互いに一部領域がずれるように配置され、同様に、隣接するバンプ電極４ｂとバンプ電極４ｃも互いに一部領域がずれるように配置されている。
具体的に、出力用のバンプ電極４ａ〜４ｃは長方形の形状をしており、短辺方向の長さは約１０μｍである。また、バンプ電極４ａとバンプ電極４ｂの間の間隔は８μｍとなっている。同様に、バンプ電極４ｂとバンプ電極４ｃの間の間隔も８μｍとなっている。したがって、出力用のバンプ電極４ａ〜４ｃのピッチは約１８μｍとなっている。そして、バンプ電極４ｂは、バンプ電極４ａ、４ｃに対して、バンプ電極４ａ〜４ｃの長辺方向に約３０μｍだけ下側にずれている。このように一列に配列されている出力用のバンプ電極４ａ〜４ｃにおいて、隣接するバンプ電極４ａとバンプ電極４ｂ（隣接するバンプ電極４ｂとバンプ電極４ｃともいえる）は、一部領域が互いにずれるように配置されている。この点が本発明の特徴の１つであり、以下にその利点について図面を参照しながら説明する。
図３は、バンプ電極４ａ〜４ｃにプローブ針６ａ〜６ｃを接触させて電気的特性検査を実施する様子を示す図である。電気的特性検査は、半導体チップに個片化する前の半導体ウェハの状態で実施される。すなわち、図３は半導体ウェハのチップ領域に形成されたバンプ電極４ａ〜４ｃを示しており、これらのバンプ電極４ａ〜４ｃ上にプローブ針６ａ〜６ｃを接触させている。
まず、本発明の特徴を説明する前提として、プローブ針６ａ〜６ｃは千鳥状に配置され、例えば、隣接するバンプ電極４ａとバンプ電極４ｂでは、プローブ針６ａ、６ｂの接触する位置が異なっている。つまり、図３に示すように、バンプ電極４ａではバンプ電極４ａの一端側にプローブ針６ａが接触している一方、バンプ電極４ｂではバンプ電極４ｂの他端側にプローブ針６ｂが接触している。このようにプローブ針６ａ〜６ｃを千鳥状に配置して、隣接するバンプ電極４ａとバンプ電極４ｂで互いに離れた位置にプローブ針６ａ、６ｂを接触させることにより、隣接するプローブ針６ａ、６ｂが互いに接触しないようにしている。
近年、ＬＣＤの高精細化に伴って、ＬＣＤ用ドライバに形成されるバンプ電極の数が増加してきている。例えば、ＳＴＮ方式の液晶表示装置に使用されるＬＣＤ用ドライバでは、図１に示すように、出力用のバンプ電極４が半導体チップ１の長辺方向に一列に配列されている。したがって、バンプ電極４の数が増加するに伴って、バンプ電極４間のピッチが狭くなる。図３で言えば、バンプ電極４ａ〜４ｃ間の距離が狭くなることに対応している。
ここで、プローブ針６ａ〜６ｃの先端径は約１０μｍ〜２０μｍであるので、バンプ電極４ａ〜４ｃのピッチが狭くなると、隣接するプローブ針６ａ〜６ｃ間の接触が問題となる。この問題は、隣接するプローブ針６ａ〜６ｃをそれぞれバンプ電極４ａ〜４ｃの同じ位置で接触させる場合に顕著に現れる。そこで、プローブ針６ａ〜６ｃを千鳥配置にすることにより、プローブ針６ａ〜６ｃをバンプ電極４ａ〜４ｃの異なる位置で接触させるようにしている。このように構成することにより、バンプ電極４ａ〜４ｃのピッチが狭くなっても隣接するプローブ針６ａ〜６ｃが互いに接触する問題を回避することができる。このようにプローブ針６ａ〜６ｃを千鳥状に配置することは本発明の前提条件となる。
次に、バンプ電極４ａ〜４ｃのピッチがさらに狭くなると新たな問題が発生する。本発明の実施前においては、バンプ電極４ａ〜４ｃはきちんと一列に配列されている。このように、バンプ電極４ａ〜４ｃをきちんと一列に配列する構成をとっている場合でも、隣接するプローブ針６ａ〜６ｃを千鳥状に配置することにより、隣接するプローブ針６ａ〜６ｃの接触を防止することができる。しかし、以下に示す問題点が顕在化する。すなわち、プローブ針６ａ〜６ｃの位置精度にはある程度の幅が存在する。このため、プローブ針６ａ〜６ｃが理想的な位置からずれてバンプ電極４ａ〜４ｃに接触する場合がある。この場合、隣接するバンプ電極４ａ〜４ｃのピッチが狭くなると、理想的な接触位置からずれたプローブ針６ａ〜６ｃが本来接触してはならない隣接するバンプ電極に接触する問題が発生する。例えば、バンプ電極４ａに接触するプローブ針６ａが理想的な接触位置から右側にずれると、バンプ電極４ａに隣接するバンプ電極４ｂに接触することになる。つまり、本来、プローブ針６ａが接触してはならないバンプ電極４ｂにプローブ針６ａが接触することになる。すると、プローブ針６ａを介して隣接するバンプ電極４ａとバンプ電極４ｂが電気的に接続されてショートするので、正常な電気的特性検査を実施することができなくなる。このように、バンプ電極４ａ〜４ｃをきちんと一列に配置した状態でバンプ電極４ａ〜４ｃ間のピッチが狭くなると、プローブ針６ａ〜６ｃを千鳥状に配置することにより隣接するプローブ針６ａ〜６ｃ間の接触を防止できるが、プローブ針６ａ〜６ｃの位置ずれによる隣接するバンプ電極への接触を回避することができない。
そこで、本発明では、バンプ電極４ａ〜４ｃをきちんと一列に配置するのではなく、図３に示すように、隣接するバンプ電極４ａとバンプ電極４ｂにおいて、一部領域がずれるように配置している。そして、ずれている領域にプローブ針６ａ〜６ｃを接触させるようにしている。これにより、プローブ針６ａ〜６ｃの位置ずれで隣接するバンプ電極がショートすることを防止できる。
図３において、バンプ電極４ａ〜４ｃに理想的な位置で接触するプローブ針６ａ〜６ｃを実線の円で示している。これに対し、プローブ針６ａ〜６ｃが位置ずれを起こした場合を破線の円で示している。例えば、図３には図示していないがバンプ電極４ａ〜４ｃがきちんと一列に配列されている場合、プローブ針６ａが右側に位置ずれを起こすと、プローブ針６ａはバンプ電極４ａだけでなく、本来接触してはならないバンプ電極４ｂにも接触してしまうと考えられる。これに対し、図３に示すように、バンプ電極４ａ〜４ｃを一列に配列するが、隣接するバンプ電極４ａとバンプ電極４ｂにおいて、一部領域をずらすように配置することで、例えば、プローブ針６ａが右側に位置ずれを起こしても、隣接するバンプ電極４ｂに接触することを防止することができる。このように本発明は、隣接するバンプ電極４ａとバンプ電極４ｂとを一列に配置しながら一部領域をずらすように配置することによって、プローブ針６ａの位置ずれに起因したバンプ電極４ａ、４ｂ間のショートを防止できる。隣接するバンプ電極４ａとバンプ電極４ｂにおいて、一部領域をずらしているが、このずらす量は、プローブ針６ａの位置ずれに起因したバンプ電極４ａとバンプ電極４ｂ間のショートを防止できればよいことから、プローブ針６ａを接触する領域分だけ行なえば充分である。すなわち、隣接するバンプ電極４ａとバンプ電極４ｂの配置をプローブ針６ａの接触領域分だけずらし、かつ、ずらした領域にプローブ針６ａを接触させることにより、プローブ針６ａの位置ずれに起因したバンプ電極４ａ、４ｂ間のショート不良を防止できる効果が得られる。
上述したように、本発明は、バンプ電極４ａ〜４ｃをきちんと一列に配置するのではなく、隣接するバンプ電極４ａとバンプ電極４ｂにおいて、一部領域がずれるように配置している点に特徴がある。この特徴点は、本発明の構造的な特徴といえるが、さらに、ずれている領域にプローブ針６ａ〜６ｃを接触させて電気的特性検査を実施する点にも特徴がある。この特徴点は、製造方法的な特徴ということができるが、構造的な特徴としても顕在化している。
この点について説明する。図３に示すように、バンプ電極４ａ〜４ｃにはプローブ針６ａ〜６ｃを接触させて電気的特性検査を実施する。このとき、図４に示すように、プローブ針６ａ〜６ｃを接触させた領域には、プローブ針６ａ〜６ｃを接触させたときの圧力によってプローブ痕７ａ〜７ｃが形成される。したがって、バンプ電極４ａ〜４ｃにどの位置でプローブ針６ａ〜６ｃを接触させて電気的特性検査を実施したことがわかることになる。そこで、例えば、図４に示すように、バンプ電極４ａ〜４ｃのずれている一部領域にプローブ痕７ａ〜７ｃが存在すれば、バンプ電極４ａ〜４ｃのずれている一部領域にプローブ針を接触させていることがわかる。すなわち、本発明では、図３に示すように、バンプ電極４ａのずれている一部領域にプローブ針６ａを接触させて電気的特性検査を実施することにより、プローブ針６ａが隣接するバンプ電極４ｂに接触しないようにしている。この点は製造方法的な特徴といえるが、バンプ電極４ａには、プローブ針６ａを接触させたときに生じるプローブ痕７ａが形成されるので、プローブ痕７ａを見れば、バンプ電極４ａのずれている一部領域にプローブ針６ａを接触させていることが一目でわかることになる。このため、製造方法的な特徴点が構造的な特徴点としても顕在化することがわかる。
次に、図５には、バンプ電極が一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されている本発明の特徴的な構成が示されているが、この構成の定義について説明する。
図５において、隣接するバンプ電極４ｂとバンプ電極４ｃについて考える。バンプ電極４ｂの重心位置とバンプ電極４ｃの重心位置は、図５に示すように、Ｘだけずれているとする。また、バンプ電極４ａ〜４ｃの平面形状は長方形をしており、長辺の長さをＹとする。このとき、バンプ電極４ｂの重心位置とバンプ電極４ｃの重心位置とのずれ量Ｘは、バンプ電極４ａ〜４ｃの長辺の長さＹに比べて小さくなっている。言い換えれば、ずれ量Ｘは、バンプ電極１個分の大きさよりも小さい。このような配置を、本願明細書では「バンプ電極４ａ〜４ｃが一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されている」ということにする。すなわち、図５に示すバンプ電極４ａ〜４ｃは一列に配列されているという前提で、隣接するバンプ電極では一部領域がずれているとするものである。図５に示す構成では、バンプ電極４ｂとバンプ電極４ｃとは互いにずれているが、ずれているバンプ電極４ｂとバンプ電極４ｃとを一列に配列されているとみなし、一列に配列されているバンプ電極４ｂとバンプ電極４ｃにおいて、一部領域がずれているとするものである。
一方、図６は、本願明細書でいう「バンプ電極４ａ〜４ｃが一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されている」という構成には含まれない例を示している。図６においても、バンプ電極４ｂとバンプ電極４ｃがずれているが、バンプ電極４ｂの重心位置とバンプ電極４ｃの重心位置のずれ量Ｘは、バンプ電極４ａ〜４ｃの長辺の長さＹに比べて大きくなっている。この場合、バンプ電極４ａとバンプ電極４ｃは、一列に配列されているということができるが、バンプ電極４ｂはバンプ電極４ａ、４ｃと一列に配列されているということができないとするものである。すなわち、図６に示す構成では、バンプ電極４ａ、４ｃとバンプ電極４ｂとは２列に配置されているものと解釈する。図６に示す構成は、一般的には千鳥配置と呼ばれるものである。したがって、バンプ電極４ａ〜４ｃが一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されている構成には、本願明細書でいう千鳥配置は含まれないことになる。
続いて、本発明の特徴的な構成に千鳥配置が含まれない理由について説明する。図６に示すように、半導体チップに形成される出力用のバンプ電極を千鳥配置にしても、本発明と同様に、プローブ針の位置ずれに起因したバンプ電極間のショートを防止できると考えられる。しかし、ＳＴＮ方式の液晶表示装置に用いるＬＣＤ用ドライバ（半導体チップ）では、製造コストを低減することが必要であり、製造コストを低減する観点から、出力用のバンプ電極を千鳥配置にせず、一列に配列しているのである。以下に、出力用のバンプ電極を一列に配置した方が千鳥配置にするよりも製造コストを低減できる理由について説明する。
図７は、ＬＣＤ用ドライバ（半導体チップ）を実装するガラス基板を示す図である。図７においては、半導体チップに形成されている出力用のバンプ電極が千鳥配置になっている場合のガラス基板の構造を示している。すなわち、半導体チップに形成されている出力用のバンプ電極に電気的に接続する電極１０ａ〜１０ｃがガラス基板に形成されている。この電極１０ａ〜１０ｃは、半導体チップに形成されている出力用のバンプ電極に対応して千鳥状に配置されている。ガラス基板に形成されている電極１０ａ〜１０ｃにはそれぞれ配線１１ａ〜１１ｃが接続されている。この配線１１ａ〜１１ｃは液晶表示装置の液晶表示部へ接続されている。
ここで、ＳＴＮ方式とは単純マトリクス方式のことであり、ＳＴＮ方式では駆動電圧が比較的高くなるという特徴がある。このため、半導体チップに形成するバンプ電極の面積を大きくする必要があり、これに伴って、ガラス基板に形成する電極１０ａ〜１０ｃも面積を大きくする必要がある。ガラス基板に形成する電極１０ａ〜１０ｃは、千鳥状に配置されているので、電極１０ｂに接続している配線１１ｂは、電極１０ａと電極１０ｃとの間を通過するように形成する必要がある。しかし、電極１０ａおよび電極１０ｃの大きさはある程度大きくなるので、電極１０ａと電極１０ｃの間のスペースは狭くなる。この狭くなったスペースに配線１１ｂを形成する必要がある。半導体チップに形成されているバンプ電極と、ガラス基板に形成されている電極１０ａ〜１０ｃとは、異方性導電フィルム（Anisotoropic Conductive Film）で接続するが、この異方性導電フィルムを構成する導電粒子によって、配線１１ｂと電極１０ａあるいは電極１０ｃの間にショート不良が発生するおそれがある。
このため、図７に示すように、電極１０ａと電極１０ｃとの間を含む配線１１ａ〜１１ｃ上に絶縁膜１２によるコーティングを形成する必要が生じる。すなわち、半導体チップに形成されている出力用のバンプ電極を千鳥配置にすると、半導体チップを実装するガラス基板において、絶縁膜１２によるコーティングを実施する必要が生じる。ガラス基板に絶縁膜１２をコーティングするので、その分製造コストが上昇する問題点が発生する。ＳＴＮ方式の液晶表示装置は、低コストで形成する必要があるので、このような製造コストが上昇する構造はとらないことが一般的である。
図８は、半導体チップに形成されている出力用のバンプ電極を一列に配列する場合のガラス基板の構造を示している。図８に示すように、ガラス基板に形成される電極１０ａ〜１０ｃは、出力用のバンプ電極に対応して一列に配列されている。そして、一列に配列されている電極１０ａ〜１０ｃに配線１１ａ〜１１ｃが接続されている。このとき、電極１０ａ〜１０ｃは千鳥配置ではなく一列に配列されているので、図７に示すように、電極１０ａと電極１０ｃの間を配線１１ｂが通過するように形成する必要はなくなる。したがって、半導体チップを実装するガラス基板において、絶縁膜によるコーティングを実施する必要はなくなる。このため、製造コストの上昇を抑えることができる。以上のことから、ＳＴＮ方式の液晶表示装置に用いるＬＣＤドライバ（半導体チップ）では、出力用のバンプ電極を千鳥配置にするのではなく一列に配置している。
ＳＴＮ方式の液晶表示装置に用いるＬＣＤドライバでは、製造コストの観点から、出力用のバンプ電極をきちんと一列に配列することが望ましいといえる。しかし、バンプ電極の狭ピッチ化を実現する際、出力用のバンプ電極をきちんと一列に配列すると、プローブ針の位置ずれで隣接するバンプ電極がショートする問題点が発生する。
そこで、本発明では、バンプ電極が一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されているという構成を採用している。この構成によれば、プローブ針の位置ずれに起因したバンプ電極間のショート不良を防止できる。図９は、半導体チップに形成されているバンプ電極の配置をこの構成にする場合において、半導体チップを実装するガラス基板の構成を示している。図９に示すように、ガラス基板に形成される電極１０ａ〜１０ｃも半導体チップに形成される出力用のバンプ電極に対応して、一列に配列され、隣接する電極においては一部領域が互いにずれて配置されている。しかし、図７に示すように、配線１１ｂが完全に電極１０ａと電極１０ｃとの間を通るように形成されていないので、ガラス基板に絶縁膜によるコーティングをしなくても問題ない。したがって、本発明によれば、製造コストを上昇させずに、プローブ針の位置ずれで隣接するバンプ電極がショートする問題点を解決することができる。
本発明では、バンプ電極が一列に配列され、隣接するバンプ電極においては一部領域が互いにずれて配置されているという構成を取っているが、それぞれの一部領域がずれているずれ量は必要最小限であることが望ましい。これは、ずれ量が大きくなると、図９に示す配線１１ｂが電極１０ａと電極１０ｃとの間を通るように形成されるからである。すなわち、ガラス基板に絶縁膜のコーティングをする必要が生じ、製造コストの上昇を招くからである。ずれ量が必要最小限であるというのは、ずれている一部領域でプローブ針の接触による電気的特性検査を実施できればよいことから考えると、ずれている一部領域の大きさがプローブ針を接触する接触領域分だけ確保されていればよいということになる。
本実施の形態１における半導体装置は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
まず、図示はしないが、例えば、シリコン単結晶よりなる半導体基板上にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子を形成し、この半導体素子上に多層配線を形成する。図１０では、最上層に形成された配線を示しており、この最上層に形成された配線より下層の構造については省略している。
図１０に示すように、例えば酸化シリコン膜よりなる絶縁膜２０を形成する。絶縁膜２０は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用して形成することができる。そして、絶縁膜２０上に、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜を積層して形成する。その後、フォトリソグラフィ技術およびエッチング技術を使用して、積層膜をパターニングする。このパターニングにより、パッド２１を形成する。
続いて、図１１に示すように、パッド２１を形成した絶縁膜２０上に表面保護膜２２を形成する。表面保護膜２２は、例えば、窒化シリコン膜より形成され、例えば、ＣＶＤ法により形成することができる。次に、フォトリソグラフィ技術およびエッチング技術を使用して、表面保護膜２２に開口部を形成する。この開口部は、パッド２１上に形成され、パッド２１の表面を露出している。
次に、図１２に示すように、開口部内を含む表面保護膜２２上にＵＢＭ（Under Bump Metal）膜２３を形成する。ＵＢＭ膜２３は、例えば、スパッタリング法を使用して形成でき、例えば、チタン膜、ニッケル膜、パラジウム膜、チタン・タングステン合金膜、窒化チタン膜あるいは金膜などの単層膜または積層膜により形成されている。ここで、ＵＢＭ膜２３は、バンプ電極とパッド２１や表面保護膜２２との接着性を向上させる機能の他、この後の工程で形成される導体膜の金属元素が配線等に移動することや、反対に配線等の金属元素が導体膜側に移動するのを抑制または防止するバリア機能を有する膜である。また、ＵＢＭ膜２３は、後述するめっき工程での電極としての役割も有することになる。
続いて、図１３に示すように、ＵＢＭ膜２３上にレジスト膜２４を塗布した後、このレジスト膜２４に対して露光・現像処理を施すことによりパターニングする。パターニングは、バンプ電極形成領域にレジスト膜２４が残らないように行なわれる。そして、図１４に示すように、導体膜として例えば、めっき法を使用して金膜を形成することによりバンプ電極２５を形成する。その後、図１５に示すように、パターニングしたレジスト膜２４およびレジスト膜２４で覆われていたＵＢＭ膜２３を除去する。これにより、金膜およびＵＢＭ膜２３からなるバンプ電極２５が形成される。
このように形成されたバンプ電極の平面配置を図１６に示す。図１６に示すように、表面保護膜２２上にバンプ電極２５ａ〜２５ｃが形成されている。このバンプ電極２５ａ〜２５ｃは、一列に配列され、隣接するバンプ電極においては一部領域がずれているように形成されている。バンプ電極２５ａ〜２５ｃを形成するのは、図１０〜図１５で説明したように、通常のバンプ電極を形成する工程で製造することができる。つまり、半導体ウェハのチップ領域の一辺に沿ってきちんと一列にバンプ電極を形成する方法とほぼ同様の工程を経ることにより、一列に配列され、隣接するバンプ電極においては一部領域がずれているような配置のバンプ電極２５ａ〜２５ｃを形成することができる。異なる点は、バンプ電極２５ａ〜２５ｃを形成するためのレジスト膜のパターニングを変える点である。したがって、本実施の形態１の特徴的な構成をフォトリソグラフィ技術によるパターニングを変えるだけで実現することができるので、製造コストを上昇させずに実現することができる。
次に、チップ領域にバンプ電極２５ａ〜２５ｃを形成した半導体ウェハに対して電気的特性検査を実施する。図１７は、電気的特性検査で使用するカンチレバー方式のプローブ装置（プローブカード）３０を示す図である。図１７において、カンチレバー方式のプローブ装置３０は、円形状のプローブ基板３１上に複数のプローブ針３２が形成されている構成をしている。図１８は、図１７のＡ−Ａ線で切断した断面を示す断面図である。図１８に示すように、プローブ基板３１には弾性変形可能な状態でプローブ針３２が形成されており、プローブ針３２の先端をバンプ電極に接触させることにより、電気的特性検査を実施するように構成されている。図１９にバンプ電極にプローブ針３２を接触させている様子を示す。図１９に示すように、バンプ電極２５は一列に配列され、隣接するバンプ電極においては一部領域がずれて配置されており、このように配置されたバンプ電極２５に千鳥配置されたプローブ針３２が接触している。
図２０は、バンプ電極２５ａ〜２５ｃにプローブ針３２ａ〜３２ｃを接触させて電気的特性検査を実施する様子を示す平面図である。図２０において、バンプ電極２５ａ〜２５ｃは、一列に配列され、隣接するバンプ電極においては一部領域がずれるように配置されている。そして、それぞれのずれている一部領域にプローブ針３２ａ〜３２ｃを接触させて電気的特性検査を実施している。このとき、プローブ針３２ａ〜３２ｃは、それぞれのバンプ電極２５ａ〜２５ｃのずれている一部領域に接触させているので、プローブ針３２ａ〜３２ｃが位置ずれを起こしても隣接するバンプ電極に接触しないようになっている。図２０では、バンプ電極２５ａ〜２５ｃの理想的な位置にプローブ針３２ａ〜３２ｃを接触させた場合を実線の円で示し、この位置からプローブ針３２ａ〜３２ｃが位置ずれを起こした場合を破線の円で示している。この破線の円からもわかるように、バンプ電極２５ａ〜２５ｃの一部領域がずれており、このずれている一部領域にプローブ針３２ａ〜３２ｃを接触させているので、破線の円で示すように、プローブ針３２ａ〜３２ｃが位置ずれを起こしても、隣接するバンプ電極にプローブ針３２ａ〜３２ｃが接触しないことがわかる。このため、プローブ針３２ａ〜３２ｃの位置ずれに起因して隣接するバンプ電極がショートすることを防止できる。すなわち、バンプ電極２５ａ〜２５ｃのピッチが狭くなっても、隣接するバンプ電極間にショート不良を発生させることなく、プローブ針３２ａ〜３２ｃを用いた電気的特性検査を正常に行なうことができる。特に、本実施の形態１では、バンプ電極２５ａ〜２５ｃのレイアウト配置を変えているだけであるので、製造コストを増大させずに、電気的特性検査の信頼性を向上することができる。つまり、製造コストを増大させることなく、半導体装置の製造歩留まりを向上することができる。さらに、プローブ針３２ａ〜３２ｃ自体は径を細くする必要もなく、従来品を利用することができるので、新たなプローブ針を形成する場合に比べて製造コストを低減することができる。
次に、図２１は、電気的特性検査を実施した後のバンプ電極２５ａ〜２５ｃを示す平面図である。図２１に示すように、バンプ電極２５ａ〜２５ｃには、プローブ針を接触させたときに形成されるプローブ痕３３ａ〜３３ｃが形成されていることがわかる。このプローブ痕３３ａ〜３３ｃを見れば、バンプ電極２５ａ〜２５ｃのどの領域にプローブ針を接触させて電気的特性検査を実施したかを把握することができる。例えば、図２１では、バンプ電極２５ａ〜２５ｃのずれている一部領域にプローブ痕３３ａ〜３３ｃが形成されていることから、ずれている領域にプローブ針を接触させて電気的特性検査を実施していることがわかる。このようにして、本実施の形態１における電気的特性検査を実施することができる。
続いて、半導体ウェハをダイシングすることにより個々の半導体チップに個片化する。これにより、ＬＣＤ用ドライバである半導体チップを取得することができる。
その後、上述するようにして形成された半導体チップを実装基板に接着して実装する。図２２は、半導体チップ４０をガラス基板４１に実装する場合（ＣＯＧ：Chip On Glass）を示したものである。図２２に示すように、半導体チップ４０とガラス基板４１とを異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）４３を介して接続する。半導体チップ４０には、バンプ電極２５が形成され、このバンプ電極２５をガラス基板４１の電極４２に接続するように実装する。バンプ電極２５と電極４２の間には、絶縁膜４４と導電性粒子４５よりなる異方性導電フィルム４３が介在しており、異方性導電フィルム４３に含まれる導電性粒子４５によって、バンプ電極２５と電極４２が電気的に接続されるようになっている。
図２３に示すように、半導体チップ４０とガラス基板４１によって異方性導電フィルム４３内の導電性粒子４５がつぶされて導電性が確保される。すなわち、異方性導電フィルム４３内には導電性粒子４５が含まれているが、この導電性粒子４５はつぶされることにより導電性が顕在化する。したがって、バンプ電極２５の面積を確保して多くの導電性粒子４５をつぶすことにより、導電性粒子４５を介したバンプ電極２５と電極４２との間の電気的な接続を確実なものとしている。このようにＬＣＤ用ドライバ（半導体チップ４０）では、異方性導電フィルム４３を介してガラス基板４１と接着する必要があり、できるだけ多くの導電性粒子４５をバンプ電極２５とガラス基板４１の電極４２の間に介在させるために、ＬＣＤ用ドライバに形成されているバンプ電極２５は長方形の大きな面積を有している。詳細には、出力用のバンプ電極２５の平面形状は長方形から成り、その長辺の長さは、入力用のバンプ電極の一辺の長さよりも長い。また、出力用のバンプ電極２５は、その長辺が半導体チップ４０の長辺と交差する方向に延在するように配置されている。これは、単に多くの導電性粒子４５をバンプ電極２５とガラス基板４１の電極４２の間に介在させるなら、例えばその平面形状を正方形で形成したとしても、バンプ電極２５の面積が大きければ問題はない。しかしながら、バンプ電極２５を正方形で形成した場合、半導体チップ４０の長辺方向において、一列で配置できるバンプ電極の数を向上することが困難となる。これに対し、長方形状で形成し、更にバンプ電極２５の長辺が半導体チップ４０の長辺と交差する方向に延在するように配置すれば、バンプ電極２５をより多く配置しながら、バンプ電極２５の面積を向上させることが可能である。
図２４は、半導体チップ４０をガラス基板４１に実装している様子を示す断面図である。図２４に示すように、ガラス基板（第１のガラス基板）４１には他のガラス基板（第２のガラス基板）４６が搭載されており、これによりＬＣＤの表示部が形成される。そして、ＬＣＤの表示部の近傍のガラス基板４１上には、ＬＣＤ用のドライバである半導体チップ４０が搭載されている。半導体チップ４０にはバンプ電極２５が形成されており、バンプ電極２５とガラス基板４１上に形成された電極とは異方性導電フィルム４３を介して接続されている。また、ガラス基板４１とフレキシブルプリント基板（Flexible Printed Circuit）４７も異方性導電フィルム４３によって接続されている。このようにガラス基板４１上に搭載された半導体チップ４０において、出力用のバンプ電極２５はＬＣＤの表示部に電気的に接続され、入力用のバンプ電極はフレキシブルプリント基板４７に接続されている。
図２５は、ＬＣＤの全体構成を示した図である。図２５に示すように、ガラス基板上にＬＣＤの表示部４８が形成されており、この表示部４８に画像が表示される。表示部４８の近傍のガラス基板上にはＬＣＤ用のドライバである半導体チップ４０が搭載されている。半導体チップ４０の近傍にはフレキシブルプリント基板４７が搭載されており、フレキシブルプリント基板４７とＬＣＤの表示部４８の間にＬＣＤ用ドライバである半導体チップ４０が搭載されている。このようにして、半導体チップ４０をガラス基板４１上に搭載した液晶表示装置（ＬＣＤ）を製造することができる。
（実施の形態２）
前記実施の形態１ではＳＴＮ方式の液晶表示装置に使用されるＬＣＤドライバについて説明したが、本実施の形態２ではＴＦＴ（Thin Film Transistor）方式の液晶表示装置に使用されるＬＣＤドライバについて説明する。
ＴＦＴ方式とは、アクティブマトリクス方式と呼ばれる液晶ディスプレイの駆動方式の１つである。具体的には、互いに交差するＸ軸方向とＹ軸方向の２方向に導線を張り巡らし、Ｘ軸方向およびＹ軸方向の２方向から導線に電圧を印加すると、交点領域（セル）にある液晶分子の方向が変化し、液晶表示装置が駆動する構造に加えて、各交点領域（セル）にアクティブ素子であるトランジスタを配置したものである。アクティブ素子は、例えば、Ｘ軸方向の導線の電圧によってＯＮ／ＯＦＦ状態が切り替わり、アクティブ素子がＯＮ状態にあるときにＹ軸方向の導線にも電圧が印加されると、交点領域にある目的の液晶分子の方向が制御される。これにより、目的のセルのみを確実に動作させることができる。ＴＦＴ方式の利点としては、単純マトリクス方式よりも残像が少なく、視野角も広い特徴がある。さらに、コントラストも高く、反応速度が速い特徴を有している。
図２６は、ＴＦＴ方式の液晶表示装置に使用する半導体チップ（ＬＣＤ用ドライバ）１のレイアウト構成を示す図である。本実施の形態２における半導体チップ１と前記実施の形態１における半導体チップ１の異なる点は、前記実施の形態１では、出力用のバンプ電極が一列に配列されていたが、本実施の形態２では、出力用のバンプ電極が複数列に配列され、千鳥状になっている点である。
図２６に示すように、本実施の形態２では、出力用のバンプ電極として、一列目にバンプ電極５０が形成され、二列目にバンプ電極５１が形成されている。このバンプ電極５０とバンプ電極５１により千鳥配置が形成されている。このようにＴＦＴ方式の液晶表示装置に使用されるＬＣＤ用ドライバでは、出力用のバンプ電極は一列に配列されているのではなく、千鳥状に配置されていることが多い。出力用のバンプ電極が千鳥状に配置している場合でも、出力用のバンプ電極のピッチが狭くなると、同列に隣接して配置されているバンプ電極間で、プローブ針の位置ずれによるショート不良が発生するおそれが発生する。この問題点は、ＳＴＮ方式のＬＣＤドライバのように出力用のバンプ電極を一列に配列する場合により顕在化するが、ＴＦＴ方式のＬＣＤドライバのように出力用のバンプ電極を複数列に配列する場合も生じうる。
そこで、本実施の形態２では、図２６に示すように、一列目に配列されたバンプ電極５０と二列目に配列されたバンプ電極５１の両方で、同列に隣接しているバンプ電極の一部領域をずらすように配置している。これにより、同列に隣接して配置されているバンプ電極間で、プローブ針の位置ずれによるショート不良を防止できる。
図２７は、千鳥配置したバンプ電極５０ａ〜５０ｃ、５１ａ、５１ｂにおいて、同列に隣接して配置されているバンプ電極の一部領域をずらした構成でプローブ針５２ａ〜５２ｅを接触させている例を示す図である。図２７において、一列目にバンプ電極５０ａ〜５０ｃが配列され、例えば、一列目で隣接して配置されているバンプ電極５０ａとバンプ電極５０ｂにおいては一部領域がずれて配置されている。そして、ずれて配置されている一部領域にプローブ針５２ａ、５２ｂがそれぞれ接触している。したがって、例えば、バンプ電極５０ａに接触させるプローブ針５２ａが右側に位置ずれを起こしてもバンプ電極５０ｂに接触することはない。図２７では、プローブ針を理想的な位置で接触させる場合を実線の円で示し、理想的な位置からずれる場合を破線の円で示している。
同様に、二列目で隣接して配置されているバンプ電極５１ａとバンプ電極５１ｂも一部領域が互いにずれている。そして、互いにずれている一部領域でプローブ針５２ｄ、５２ｅを接触させている。このため、プローブ針５２ｄが右側に位置ずれを起こしても、バンプ電極５１ｂに接触することはない。したがって、千鳥配置されたバンプ電極５０ａ〜５０ｃ、５１ａ、５１ｂで、プローブ針５２ａ〜５２ｅの位置ずれに起因して隣接するバンプ電極がショートすることを防止できる。すなわち、バンプ電極５０ａ〜５０ｃあるいはバンプ電極５１ａ、５１ｂのピッチが狭くなっても、隣接するバンプ電極間にショート不良を発生させることなく、プローブ針５２ａ〜５２ｅを用いた電気的特性検査を正常に行なうことができる。
図２８は、ＬＣＤ用ドライバ（半導体チップ）を実装するガラス基板を示す図である。図２８においては、半導体チップに形成されている出力用のバンプ電極が千鳥配置になっている場合のガラス基板の構造を示している。すなわち、半導体チップに形成されている出力用のバンプ電極に電気的に接続する電極５６ａ〜５６ｃ、５７ａ〜５７ｃがガラス基板に形成されている。この電極５６ａ〜５６ｃ、５７ａ〜５７ｃは、半導体チップに形成されている出力用のバンプ電極に対応して千鳥状に配置されている。ガラス基板に形成されている電極５６ａ〜５６ｃ、５７ａ〜５７ｃにはそれぞれ配線が接続されている。この配線は液晶表示装置の液晶表示部へ接続されている。
ここで、電極５６ａ〜５６ｃの間には、電極５７ａ〜５７ｃに接続する配線が通っている。電極５６ａ〜５６ｃ間は狭くなっているので、電極５７ａ〜５７ｃに接続する配線がショートしやすくなっている。そこで、本実施の形態２では、配線に絶縁膜５８によるコーティングを実施している。これにより、配線間のショート不良を防止することができる。
ＳＴＮ方式の場合は、製造コストを低減する必要があるため、ガラス基板に絶縁膜によるコーティングをすることを避ける必要がある。したがって、半導体チップに形成しているバンプ電極を千鳥状に配置することはなく、一列に配列している。これに対し、ＴＦＴ方式の場合は、製造コストを低減するよりも品質を向上させることに重点が置かれているので、ガラス基板に絶縁膜によるコーティングを実施しても問題ない。ＴＦＴ方式の場合は、バンプ電極の配置を千鳥状に配置することが多いので、ガラス基板に絶縁膜によるコーティングを施して配線の信頼性を向上する必要がある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、半導体チップ（ＬＣＤドライバ）をガラス基板に実装する例を示したが、これに限らず、半導体チップをプリント配線基板（ＣＯＢ；Chip On Board）に実装したり、半導体チップをフィルム基板に実装する場合にも、本発明を適用することができる。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態１における半導体チップを示す平面図である。 図１に示す出力用のバンプ電極を拡大して示す図である。 出力用のバンプ電極にプローブ針を接触して電気的特性検査を実施する様子を示す図である。 出力用のバンプ電極にプローブ痕が形成されている様子を示す図である。 バンプ電極が一列に配列され、隣接するバンプ電極においては一部領域がずれて配置されている構成の定義を説明する図である。 バンプ電極が一列に配列され、隣接するバンプ電極においては一部領域がずれている配置に含まれない例を示す図である。 千鳥配置されたバンプ電極を有する半導体チップを実装するガラス基板の構成を示す図である。 一列に配置されたバンプ電極を有する半導体チップを実装するガラス基板の構成を示す図である。 本発明における半導体チップを実装するガラス基板の構成を示す図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 バンプ電極の平面配置を示す図である。 カンチレバー方式のプローブ装置を示す外観図である。 図１７のＡ−Ａ線で切断した断面を示す断面図である。 バンプ電極にプローブ針を接触させる様子を示す図である。 バンプ電極にプローブ針を接触させる位置を示す平面図である。 バンプ電極にプローブ痕が形成されている様子を示す平面図である。 半導体チップをガラス基板に実装する様子を示す断面図である。 半導体チップをガラス基板に実装する様子を示す断面図である。 半導体チップを液晶表示装置に搭載した例を示す断面図である。 液晶表示装置の構成を示す図である。 実施の形態２における半導体チップを示す平面図である。 図２６に示す出力用のバンプ電極を拡大して示す図である。 千鳥配置されたバンプ電極を有する半導体チップを実装するガラス基板の構成を示す図である。 本発明者らが検討した図であって、半導体ウェハのチップ領域に形成された隣り合うバンプ電極を示す平面図である。 図２９のＡ−Ａ線で切断した断面図である。 本発明者らが検討した図であって、バンプ電極にプローブ針を接触させて電気的特性検査を行なう様子を示す平面図である。 図３１のＡ−Ａ線で切断した断面図である。 本発明者らが検討した図であって、狭ピッチ化したバンプ電極にプローブ針を接触させて電気的特性検査を行なう様子を示す平面図である。 図３３のＡ−Ａ線で切断した断面図である。 本発明者らが検討した図であって、出力用のバンプ電極を千鳥配置した例を示す平面図である。
符号の説明
１ 半導体チップ
２ 半導体基板
３ バンプ電極
４ バンプ電極
４ａ バンプ電極
４ｂ バンプ電極
４ｃ バンプ電極
６ａ プローブ針
６ｂ プローブ針
６ｃ プローブ針
７ａ プローブ痕
７ｂ プローブ痕
７ｃ プローブ痕
１０ａ 電極
１０ｂ 電極
１０ｃ 電極
１１ａ 配線
１１ｂ 配線
１１ｃ 配線
１２ 絶縁膜
２０ 絶縁膜
２１ パッド
２２ 表面保護膜
２３ ＵＢＭ膜
２４ レジスト膜
２５ バンプ電極
２５ａ バンプ電極
２５ｂ バンプ電極
２５ｃ バンプ電極
３０ プローブ装置
３１ プローブ基板
３２ プローブ針
３２ａ プローブ針
３２ｂ プローブ針
３２ｃ プローブ針
３３ａ プローブ痕
３３ｂ プローブ痕
３３ｃ プローブ痕
４０ 半導体チップ
４１ ガラス基板
４２ 電極
４３ 異方性導電フィルム
４４ 絶縁膜
４５ 導電性粒子
４６ ガラス基板
４７ フレキシブルプリント基板
４８ 表示部
５０ バンプ電極
５０ａ バンプ電極
５０ｂ バンプ電極
５０ｃ バンプ電極
５１ バンプ電極
５１ａ バンプ電極
５１ｂ バンプ電極
５２ａ プローブ針
５２ｂ プローブ針
５２ｃ プローブ針
５２ｄ プローブ針
５２ｅ プローブ針
５５ ガラス基板
５６ａ 電極
５６ｂ 電極
５６ｃ 電極
５７ａ 電極
５７ｂ 電極
５７ｃ 電極
５８ 絶縁膜
１０１ 表面保護膜
１０２ａ バンプ電極
１０２ｂ バンプ電極
１０３ 絶縁膜
１０４ａ ボンディングパッド
１０４ｂ ボンディングパッド
１０５ａ プローブ針
１０５ｂ プローブ針
１０６ 半導体チップ
１０７ バンプ電極
Ｘ ずれ量
Ｙ 長さ

Claims (21)

  1. （ａ）半導体ウェハのチップ領域に複数のバンプ電極を形成する工程と、
    （ｂ）前記複数のバンプ電極に、千鳥配置されたプローブ針を接触することにより電気的特性検査を行なう工程とを備え、
    前記複数のバンプ電極のうち隣り合うバンプ電極は、それぞれの一部領域が互いにずれて形成されていることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記複数のバンプ電極の平面形状は長方形であり、
    前記複数のバンプ電極のうち隣り合うバンプ電極は、前記バンプ電極の長辺方向において、それぞれの一部領域が互いにずれて形成されていることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極は、前記プローブ針を接触する領域の分だけ互いにずれていることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法であって、さらに、
    （ｃ）前記半導体ウェハを複数の半導体チップに個片化する工程と、
    （ｄ）前記複数の半導体チップのそれぞれを、前記複数のバンプ電極を介してガラス基板に実装する工程とを備えることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法であって、さらに、
    （ｃ）前記半導体ウェハを複数の半導体チップに個片化する工程と、
    （ｄ）前記複数の半導体チップのそれぞれを、前記複数のバンプ電極を介して配線基板に実装する工程とを備え、
    前記複数のバンプ電極と前記配線基板の端子とは導電性粒子を介して電気的に接続することを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、
    前記配線基板はガラス基板であることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法であって、
    前記プローブ針はカンチレバー方式のプローブ装置で使用するものであることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法であって、
    前記チップ領域は矩形形状をしており、
    前記複数のバンプ電極は、前記チップ領域の一辺に沿って一列に配列されていることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法であって、
    前記チップ領域は矩形形状をしており、
    前記複数のバンプ電極は、前記チップ領域の一辺に沿って複数列に配列されていることを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法であって、
    前記（ｂ）工程は、前記プローブ針を前記複数のバンプ電極のそれぞれの一部領域上に接触させることにより電気的特性検査を行なうことを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法であって、
    前記複数のバンプ電極のそれぞれの一部領域上には、前記プローブ針を接触させたときにできるプローブ痕が形成されることを特徴とする半導体装置の製造方法。
  12. 請求項１０記載の半導体装置の製造方法であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極においては、互いにずれている領域に前記プローブ針を接触させて電気的特性検査を行なうことを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極においては、互いにずれている領域にプローブ痕が形成されていることを特徴とする半導体装置の製造方法。
  14. 請求項１記載の半導体装置の製造方法であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極においては、隣り合うバンプ電極の重心の位置がずれており、前記重心の位置ずれ量は、バンプ電極１個分の大きさよりも小さいことを特徴とする半導体装置の製造方法。
  15. 複数のバンプ電極を形成した半導体チップを備え、
    前記複数のバンプ電極のうち隣り合うバンプ電極は、それぞれの一部領域が互いにずれていることを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極においては、互いにずれている領域がプローブ針を接触させる接触領域となることを特徴とする半導体装置。
  17. 請求項１５記載の半導体装置であって、
    前記複数のバンプ電極のうち隣り合うバンプ電極においては、互いにずれている領域にプローブ針を接触させたときにできるプローブ痕が形成されていることを特徴とする半導体装置。
  18. 請求項１５記載の半導体装置であって、さらに、
    ガラス基板を備え、
    前記半導体チップと前記ガラス基板とは前記複数のバンプ電極を介して接続されていることを特徴とする半導体装置。
  19. 請求項１８記載の半導体装置であって、
    前記半導体チップは、液晶表示素子を駆動するＬＣＤ用ドライバであることを特徴とする半導体装置。
  20. 請求項１９記載の半導体装置であって、
    前記半導体チップは、ＳＴＮ方式の液晶表示装置を駆動する前記ＬＣＤ用ドライバであることを特徴とする半導体装置。
  21. 請求項１９記載の半導体装置であって、
    前記半導体チップは、ＴＦＴ方式の液晶表示装置を駆動する前記ＬＣＤ用ドライバであることを特徴とする半導体装置。
JP2006278480A 2006-10-12 2006-10-12 半導体装置およびその製造方法 Pending JP2008098402A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006278480A JP2008098402A (ja) 2006-10-12 2006-10-12 半導体装置およびその製造方法
TW096133596A TW200832574A (en) 2006-10-12 2007-09-07 Semiconductor device and manufacturing method of the same
US11/859,243 US20080090314A1 (en) 2006-10-12 2007-09-21 Semiconductor device and manufacturing method of the same
CNA2007101615412A CN101162699A (zh) 2006-10-12 2007-09-29 半导体装置及其制造方法
KR1020070102491A KR20080033109A (ko) 2006-10-12 2007-10-11 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278480A JP2008098402A (ja) 2006-10-12 2006-10-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008098402A true JP2008098402A (ja) 2008-04-24

Family

ID=39297585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278480A Pending JP2008098402A (ja) 2006-10-12 2006-10-12 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20080090314A1 (ja)
JP (1) JP2008098402A (ja)
KR (1) KR20080033109A (ja)
CN (1) CN101162699A (ja)
TW (1) TW200832574A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016519420A (ja) * 2013-03-13 2016-06-30 日本テキサス・インスツルメンツ株式会社 銅ピラー取り付け基板
JP2018092169A (ja) * 2016-11-30 2018-06-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
JP2022160388A (ja) * 2021-04-06 2022-10-19 シトロニックス テクノロジー コーポレーション ウェハのバンプ構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
KR20150080825A (ko) 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
CN205028275U (zh) * 2015-09-23 2016-02-10 深圳信炜科技有限公司 芯片组以及电子设备
EP3687271A1 (en) * 2019-01-25 2020-07-29 Mycronic AB Eletrical verification of electronic components
US20230194569A1 (en) * 2021-12-22 2023-06-22 Texas Instruments Incorporated Fluidic wafer probe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016519420A (ja) * 2013-03-13 2016-06-30 日本テキサス・インスツルメンツ株式会社 銅ピラー取り付け基板
JP2018092169A (ja) * 2016-11-30 2018-06-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
JP7037923B2 (ja) 2016-11-30 2022-03-17 三星ディスプレイ株式會社 表示装置
US11347120B2 (en) 2016-11-30 2022-05-31 Samsung Display Co., Ltd. Display device
US11874569B2 (en) 2016-11-30 2024-01-16 Samsung Display Co., Ltd. Display device
JP2022160388A (ja) * 2021-04-06 2022-10-19 シトロニックス テクノロジー コーポレーション ウェハのバンプ構造

Also Published As

Publication number Publication date
US20080090314A1 (en) 2008-04-17
KR20080033109A (ko) 2008-04-16
CN101162699A (zh) 2008-04-16
TW200832574A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
JP2008098402A (ja) 半導体装置およびその製造方法
KR100861153B1 (ko) 반도체장치
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
JP4094656B2 (ja) 半導体装置
JP5395407B2 (ja) 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
CN106405889A (zh) 显示装置
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
TWI483361B (zh) 半導體封裝基板以及半導體封裝結構
JP2016127259A (ja) 表示装置
US10818626B2 (en) Connection wiring
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
JP2007134554A (ja) 半導体集積回路装置の製造方法およびプローブカード
JP2007226001A (ja) 電気光学装置
JP3736639B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
JP4729348B2 (ja) 半導体集積回路装置の製造方法
JP2011054797A (ja) Ｔｃｐ型半導体装置
JP2013182160A (ja) Ｃｏｇ型表示装置
JP4585564B2 (ja) 半導体装置
JP2006072032A (ja) 表示装置および表示装置の検査方法
TWI306637B (en) Semiconductor device having same row of bumps by staggered probing
JP5259674B2 (ja) 半導体装置
JP5252027B2 (ja) 半導体装置の製造方法
JP2008233423A (ja) 平面表示装置、及び検査用配線構造
JP2004212579A (ja) 液晶表示装置およびその検査方法
JP2005175266A (ja) 半導体装置及び電子デバイス並びにそれらの製造方法