KR20080033109A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080033109A
KR20080033109A KR1020070102491A KR20070102491A KR20080033109A KR 20080033109 A KR20080033109 A KR 20080033109A KR 1020070102491 A KR1020070102491 A KR 1020070102491A KR 20070102491 A KR20070102491 A KR 20070102491A KR 20080033109 A KR20080033109 A KR 20080033109A
Authority
KR
South Korea
Prior art keywords
bump electrodes
bump
probe
adjacent
electrodes
Prior art date
Application number
KR1020070102491A
Other languages
English (en)
Inventor
세이이찌 이찌하라
아쯔시 오부찌
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20080033109A publication Critical patent/KR20080033109A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

범프 전극의 협피치화에 수반하여 현재화하는 문제점을 해결할 수 있는 기술을 제공하는 것에 있다. 구체적으로는, 전기적 특성 검사에서의 프로브침의 침 끝에서, 범프 전극에의 프로브침의 접촉 위치가 어긋나는 경우이어도, 프로브침이 인접하는 범프 전극에 접촉하는 것을 방지할 수 있는 기술을 제공한다. 범프 전극(4a∼4c)을 일렬로 배열하고, 인접하는 범프 전극에서는 일부 영역이 어긋나도록 배치한다. 그리고, 어긋나 있는 영역에 프로브침(6a∼6c)을 접촉시켜서 전기적 특성 검사를 실시한다.
반도체 칩, 반도체 기판, 범프 전극, 프로브침, 배선, 절연막, 패드, 표면 보호막, UBM막, 레지스트막, 프로브 장치, 프로브 기판, 이방성 도전 필름, 도전성 입자, 글래스 기판, 플렉시블 프린트 기판, 본딩 패드

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은, 반도체 장치 및 그 제조 기술에 관한 것으로, 특히, 액정 표시 장치를 구동하는 LCD(Liquid Crystal Display: 액정 디스플레이)용 드라이버 및 그 제조에 적용하는 데에 유효한 기술에 관한 것이다.
특개 2004-134471호 공보(특허 문헌 1)에는, 반도체 칩에 모두 1개의 결정된 크기의 패드를 형성하고, 이 패드 상에 실장 형태에 따라서 범프 전극의 크기(사이즈)와 배치를 바꾸어서 각각 서로 다른 범프 전극을 형성하는 기술이 기재되어 있다. 이 기술에 따르면, 반도체 칩의 실장 형태에서의 커스텀 대응이 하기 쉬워, 개발 TAT를 단축할 수 있는 것으로 하고 있다.
특허 문헌 1: 특개 2004-134471호 공보
최근, 액정을 표시 소자에 이용한 LCD(Liquid Crystal Display: 액정 디스플레이)가 급속히 보급되고 있다. 이 LCD는, LCD를 구동하기 위한 드라이버에 의해 제어되고 있다. LCD용 드라이버는 반도체 칩으로 구성되어 있고, 예를 들면, 글래스 기판에 실장된다. LCD용 드라이버를 구성하는 반도체 칩은, 반도체 기판 상에 복수의 트랜지스터와 다층 배선을 형성한 구조를 하고 있고, 표면에 범프 전극이 형성되어 있다. 그리고, 표면에 형성된 범프 전극을 개재하여 반도체 칩은 글래스 기판에 실장되어 있다. 이때, 범프 전극에 의해 반도체 칩과 글래스 기판이 접속되는데, 범프 전극과 글래스 기판에 형성된 배선과의 전기적인 접속은, 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 구성하는 도전 입자에 의해 행해진다. 이 도전 입자에 의한 전기적인 접속의 신뢰성을 향상하는 관점으로부터, 반도체 칩과 글래스 기판 사이에 도전 입자를 다량으로 개재시키기 위해서, 반도체 칩의 범프 전극의 면적을 크게 하는 것이 행해지고 있다. 즉, LCD용 드라이버를 구성하는 반도체 칩의 범프 전극은, 실장 기판과의 사이에 도전 입자를 개재하지 않는 반도체 장치에 이용되는 반도체 칩의 범프 전극에 비해서 크기가 매우 커져 있는 특징이 있다.
LCD용 드라이버를 구성하는 반도체 칩에는, 전술한 바와 같이 범프 전극이 형성되어 있다. 이 범프 전극은, 반도체 칩에 복수개 형성되어 있고, 사각형 형상을 한 반도체 칩의 변을 따라서, 예를 들면, 일렬로 배열되어 있다. 반도체 칩은, 반도체 웨이퍼의 칩 영역을 개편화함으로써 형성되고, 반도체 칩으로 개편화하기 전에는, 반도체 웨이퍼의 칩 영역에 복수의 범프 전극이 형성된 상태로 되어 있다. 칩 영역에 복수의 범프 전극을 형성한 반도체 웨이퍼에서는, 칩 영역을 개편화하여 반도체 칩으로 하기 전에, 반도체 웨이퍼의 상태에서 칩 영역에 형성된 반도체 소 자의 전기적 특성 검사가 실시된다. 반도체 소자의 전기적 특성 검사는, 칩 영역에 형성된 범프 전극에 프로브침을 접촉시킴으로써 행해진다.
도 29는, 반도체 웨이퍼의 칩 영역에 형성된 인접하는 범프 전극을 도시하는 평면도이다. 도 29에 도시하는 바와 같이, 칩 영역의 표면에는 표면 보호막(패시베이션막)(101)이 형성되어 있고, 이 표면 보호막(101)에 범프 전극(102a, 102b)이 형성되어 있다. 범프 전극(102a, 102b)은, 서로 인접하는 범프 전극을 나타내고 있고, 도시하고 있지 않지만, 복수의 범프 전극이 칩 영역의 한 변을 따라서 배열되어 있다. 범프 전극(102a, 102b)은 직사각형 형상의 평면 형상을 하고 있고, 짧은 변 방향으로 배열되어 있다. 구체적으로, 범프 전극(102a, 102b)의 짧은 변 방향의 치수는, 예를 들면, 약 16㎛이며, 인접하는 범프 전극(102a)과 범프 전극(102b) 간의 치수는, 예를 들면, 약 14㎛이다. 따라서, 범프 전극(102a, 102b) 간의 피치는, 약 30㎛로 된다.
도 30은, 도 29의 A-A선에서 절단한 단면을 도시하는 단면도이다. 반도체 웨이퍼에는 트랜지스터 등의 반도체 소자(도시하지 않음)가 형성되고, 반도체 소자 상에 층간 절연막과 배선의 적층 구조가 형성되어 있다. 도 30에서는, 최상층의 층간 절연막인 절연막(103)이 도시되어 있다. 절연막(103) 상에는, 예를 들면, 알루미늄막으로 이루어지는 본딩 패드(104a, 104b)가 형성되고, 본딩 패드(104a, 104b)를 덮도록 표면 보호막(101)이 형성되어 있다. 본딩 패드(104a, 104b) 위의 표면 보호막(101)에는 개구부가 형성되어 있고, 이 개구부 상에 범프 전극(102a, 102b)이 형성되어 있다. 이들 범프 전극(102a, 102b)은, 각각 본딩 패드(104a, 104b)와 전기적으로 접속되어 있다.
이와 같이 구성되어 있는 범프 전극(102a, 102b)에 프로브침을 접촉시켜서 전기적 특성 검사를 행하는 양태를 평면도인 도 31에 도시한다. 도 31에 도시하는 바와 같이, 범프 전극(102a, 102b)에는 각각 프로브침(105a, 105b)이 접촉하고 있다. 도 31에서는, 프로브침(105a, 105b)의 선단부가 범프 전극(102a, 102b)에 접촉하는 양태가 도시되어 있다. 프로브침(105a, 105b)의 선단부는 원형 형상을 하고 있고, 그 직경은, 예를 들면, 약 10㎛∼20㎛이다. 프로브침(105a, 105b)이 범프 전극(102a, 102b)에 이상적인 위치에서 접촉하는 양태를 실선의 원으로 나타내고 있다.
여기서, 도 31에 도시하는 바와 같이, 인접하는 범프 전극(102a, 102b)에서는, 프로브침(105a, 105b)이 접촉하는 위치가 서로 다르다. 즉, 인접하는 프로브침(105a, 105b)의 배치는 지그재그 배치로 되어 있다. 이에 의해, 범프 전극(102a, 102b) 사이가 좁아져도 인접하는 프로브침(105a, 105b)이 접촉하는 것을 방지할 수 있다. 이와 같이 범프 전극(102a, 102b) 간의 협피치화에 대응하여 프로브침(105a, 105b)의 배치를 연구하고 있다.
범프 전극(102a, 102b)에 접촉하는 프로브침(105a, 105b)은 이상적으로는 도 31에 도시하는 실선의 원의 위치에서 접촉한다. 그러나, 프로브침(105a, 105b)의 위치 정밀도에 따라 어긋남이 발생하는 경우가 있다. 이것은, 캔틸레버 방식의 프로브 장치를 이용하여 전기적 특성 검사를 행하고 있기 때문이다. 캔틸레버 방식 의 경우, 프로브침(105a, 105b)의 형상이 탄성 변형 가능한 상태로 구성되어 있고, 프로브침(105a, 105b)의 선단을 압압하여 범프 전극(102a, 102b)에 접촉시켜서, 도통을 도모한다. 그러나, 캔틸레버 방식에서의 프로브침(105b)의 선단의 형상은, 도 32에 도시하는 바와 같이, L자 형상으로 형성되고, 프로브침(105b)의 선단이 압압됨으로써, 탄성 작용에 의해 프로브침(105b)의 선단이 수평 방향으로 움직이게 되어, 본래, 프로브침(105b)의 선단을 접촉시키고자 하는 위치로부터 어긋나게 된다. 프로브침(105a, 105b)의 접촉 위치가 어긋나 있는 경우를 파선의 원으로 나타내고 있다. 프로브침(105a, 105b)의 위치 어긋남의 정도는, ±3㎛ 정도이므로, 도 29에 기재하고 있는 바와 같이, 범프 전극(102a, 102b) 간의 피치가, 약 30㎛인 경우에는, 프로브침(105a, 105b)의 위치가 어긋나도 인접하는 범프 전극에 접촉하여 쇼트하는 문제점을 회피할 수 있다. 도 32에 도 31의 A-A선에서 절단한 단면도를 도시한다. 도 32를 보아서 알 수 있는 바와 같이, 프로브침(105b)이 위치 어긋남을 일으켜도, 인접하는 범프 전극(102a)에 프로브침(105b)이 접촉하지 않는 것을 알 수 있다.
그러나, 최근, LCD의 소형화 및 고선명화에 수반하여, LCD용 드라이버의 출력용의 범프 전극수가 많아져 오고 있다. 이 때문에, 범프 전극 간의 거리가 좁아져 오고 있다. 예를 들면, 도 33에 도시하는 바와 같이, 직사각형을 한 범프 전극(102a, 102b)의 짧은 변 방향의 길이는, 약 10㎛이며, 인접하는 범프 전극(102a, 102b) 간의 거리는, 약 8㎛로 축소되어 있다. 따라서, 인접하는 범프 전극(102a, 102b) 간의 피치는, 약 18㎛로 되어 있다.
이와 같은 범프 전극을 갖는 반도체 칩에 프로브침을 닿게 하여 전기적 특성 검사를 실시하는 양태를 도 33에 도시한다. 도 33에서, 실선의 원은, 프로브침(105a, 105b)이 범프 전극(102a, 102b)에 이상적인 위치에서 접촉하는 경우를 나타내고 있다. 전기적 특성 검사를 실시하는 경우, 실선의 원으로 나타내는 바와 같이 이상적인 위치에서 프로브침(105a, 105b)을 범프 전극(102a, 102b)에 접촉시키는 것이 바람직하다.
그러나, 프로브침(105a, 105b)은 위치 정밀도의 문제로부터 접촉 위치가 어긋나는 경우가 있다. 이상적인 위치로부터 어긋나 프로브침(105a, 105b)이 범프 전극(102a, 102b)에 접촉하는 양태를 도 33에서는 파선의 원으로 나타내고 있다. 프로브침(105a, 105b)의 위치 어긋남이 발생한 경우, 도 31 및 도 32에 도시하는 반도체 칩에서는, 범프 전극(102a, 102b) 간의 피치가 어느 정도 확보되어 있기 때문에, 프로브침(105a, 105b)이 인접하는 범프 전극(102a, 102b)에 접촉하는 것을 회피할 수 있었다. 그러나, 도 33에 도시하는 반도체 칩에서는, 범프 전극(102a, 102b) 간의 피치가 좁아져 있기 때문에, 프로브침(105a, 105b)이 위치 어긋남을 일으키면, 프로브침(105a, 105b)이 인접하는 범프 전극(102a, 102b)에 접촉하는 문제가 발생한다. 프로브침(105a, 105b)이 인접하는 범프 전극(102a, 102b)에 접촉하면, 인접하는 범프 전극(102a, 102b)이 프로브침(105a, 105b)을 통해서 쇼트하게 되기 때문에, 정상적인 전기적 특성 검사를 행할 수 없게 된다. 도 34에 도 33의 A-A선에서 절단한 단면도를 도시한다. 도 34에 도시하는 바와 같이, 범프 전극(102b)에 접촉하는 프로브침(105b)의 위치가 이상적인 위치(실선으로 나타냄)로부터 어긋나면(파선으로 나타냄), 인접하는 범프 전극(102a)에 프로브침(105b)이 접촉하게 되는 것을 알 수 있다. 이상의 점으로부터, 범프 전극(102a, 102b) 간의 피치가 좁아지면, 프로브침(105a, 105b)의 위치 어긋남에 의해 쇼트 불량이 일어나기 쉬워지는 것을 알 수 있다.
프로브침(105a, 105b)의 위치 어긋남에 의한 쇼트 불량을 방지하는 방법으로서, 프로브침(105a, 105b)의 선단 직경을 작게 하는 것이 생각된다. 프로브침(105a, 105b)의 선단 직경을 작게 함으로써, 프로브침(105a, 105b)에 위치 어긋남이 발생하여도, 프로브침(105a, 105b)이 인접하는 범프 전극(102a, 102b)에 접촉하는 것을 억제할 수 있어, 전기적 특성 검사에서의 쇼트 불량을 저감할 수 있다.
그러나, 전술한 방법에서는, 종래의 프로브침을 사용하지 않고 새롭게 선단 직경이 가는 프로브침을 사용하게 된다. 즉, 종래의 프로브침 대신에 새롭게 선단 직경이 가는 프로브침을 제조할 필요가 있다. 그러면, 새로운 프로브침을 제조하게 되므로, 제조 코스트가 상승하는 문제점이 있다. 또한, 선단 직경이 가는 프로브침은, 수명이 짧아진다고 하는 문제점도 있다. 이와 같이 프로브침의 선단 직경을 가늘게 함으로써, 프로브침의 위치 어긋남에 의한 쇼트 불량을 저감할 수 있지만, 제조 코스트가 상승하게 되는 문제점이 발생하게 되는 것을 알 수 있다.
또한, 다른 방법으로서는, 캔틸레버 방식의 프로브 장치가 아니라, 프로브침의 선단이 수직 방향으로만 이동하는 박막 프로브 방식의 프로브 장치를 이용하는 것이 생각된다. 그러나, 박막 프로브 방식의 경우, 그 동작 기구가 캔틸레버 방식보다도 복잡하게 되기 때문에, 장치의 코스트가 높아, 반도체 장치의 제조 코스트가 증가하게 된다. 또한, 박막 프로브 방식을 이용하였다고 하여도, 프로브침의 선단이 범프 전극과 접촉했을 때에 생기는 위치 어긋남의 문제는, 완전하게 억제되는 것은 아니며, 협피치화에 수반하여, 인접하는 범프 전극 간의 피치는 보다 좁아지면, 가령 박막 프로브 방식을 이용하였다고 하여도, 전기적 특성 검사에서의 쇼트 불량을 방지할 수는 없다.
또한, 다른 방법으로서는, 도 35에 도시하는 바와 같이, 복수의 범프 전극(출력용의 범프 전극)(107)을 1개 걸러서, 반도체 칩(106)의 짧은 변 방향을 따라서 교대로 배치(지그재그 배치)하는 방법이 생각된다. 범프 전극(107)을 지그재그 형상으로 배치해 두면, 프로브침의 선단이 접촉하는 영역의 주위에는, 인접하는 범프 전극(107)이 배치되어 있지 않기 때문에, 프로브침의 접촉 위치에 어긋남이 발생하였다고 하여도, 쇼트 불량을 억제하는 것이 가능하다. 그러나, 복수의 범프 전극(107)을 지그재그 형상으로 배치하는 경우, 반도체 칩(106)의 짧은 변 방향에서, 범프 전극(107)이 2열로 배치되는 영역 만큼, 반도체 칩(106)의 사이즈가 커지게 된다. 이에 의해, 반도체 장치의 소형화를 실현하는 것이 곤란하다. 또한, 지그재그 형상으로 배치된 복수의 범프 전극(107)의 각각으로부터의 배선의 인출이, 범프 전극(107)이 일렬로 배치된 경우에 비해서 복잡하게 되어, 반도체 장치의 저코스트화가 곤란하게 된다. 또한, 단순히 복수의 범프 전극(107)을 지그재그 형상으로 배치하였다고 하여도, 인접하는 범프 전극(107) 간의 거리가 더 좁아지면, 프로브침의 선단의 접촉 위치의 어긋남량이 범프 전극(107) 간의 거리보다도 커져, 역시 전술한 쇼트 불량의 문제는 억제하는 것이 곤란하다.
본 발명의 목적은, 범프 전극의 협피치화에 수반하여 현재화하는 문제점을 해결할 수 있는 기술을 제공하는 것에 있다. 구체적으로는, 전기적 특성 검사에서의 프로브침의 침 끝에서, 범프 전극에의 프로브침의 접촉 위치가 어긋나는 경우이어도, 프로브침이 인접하는 범프 전극에 접촉하는 것을 방지할 수 있는 기술을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적으로 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 분명해질 것이다.
본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
본 발명에 따른 반도체 장치의 제조 방법은, (a) 반도체 웨이퍼의 칩 영역에 복수의 범프 전극을 형성하는 공정과, (b) 상기 복수의 범프 전극에, 지그재그 배치된 프로브침을 접촉함으로써 전기적 특성 검사를 행하는 공정을 구비한다. 그리고, 상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 각각의 일부 영역이 서로 어긋나 형성되어 있는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치는, 복수의 범프 전극을 형성한 반도체 칩을 구비하고, 상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 각각의 일부 영역이 서로 어긋나 있는 것을 특징으로 한다.
본원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.
복수의 범프 전극 중 서로 인접하는 범프 전극을, 각각의 일부 영역이 서로 어긋나도록 구성했으므로, 전기적 특성 검사에서의 프로브침의 침 끝에서, 범프 전극에의 프로브침의 접촉 위치가 어긋나는 경우이어도, 프로브침이 인접하는 범프 전극에 접촉하는 것을 방지할 수 있다.
이하의 실시 형태에서는 편의상 그 필요가 있을 때에는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관한 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시 형태에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니며, 특정한 수 이상이어도 이하이어도 된다.
또한, 이하의 실시 형태에서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 분명히 필수적이라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다.
마찬가지로, 이하의 실시 형태에서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때에는, 특별히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.
또한, 실시 형태를 설명하기 위한 전체 도면에서, 동일한 부재에는 원칙적으로서 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 또한, 도면을 알기 쉽게 하기 위해서 평면도에도 해칭을 넣는 경우가 있다.
(실시 형태 1)
도 1은 본 실시 형태 1에서의 반도체 칩(1)(반도체 장치)의 레이아웃 구성을 도시하는 평면도이다. 본 실시 형태 1에서의 반도체 칩(1)은, LCD용 드라이버로서 사용된다. 도 1에서, 반도체 칩(1)은, 예를 들면, 평면 형상이 가늘고 긴 직사각형 형상을 한 반도체 기판(2)을 가지고 있고, 그 주면에는, 예를 들면, 액정 표시 장치를 구동하는 LCD용 드라이버가 형성되어 있다. 이 LCD용 드라이버는, LCD를 구성하는 셀 어레이의 각 화소에 전압을 공급하여 액정 분자의 방향을 제어하는 기능을 가지고 있다.
본 실시 형태 1에서는, 액정 표시 장치를 구동하는 LCD용 드라이버 중, STN(Super Twisted Nematic) 방식의 액정 표시 장치를 구동하는 LCD용 드라이버를 예로 들어 설명한다. STN 방식이란, 액정 표시 장치의 구동 방식의 하나로서, 단순 매트릭스 방식의 것이다. 즉, 서로 교차하는 X축 방향과 Y축 방향의 2방향으로 도선을 둘러치고, X축 방향 및 Y축 방향의 2방향으로부터 도선에 전압을 인가하면, 교점 영역(셀)에 있는 액정 분자의 방향이 변화되어, 액정 표시 장치가 구동하는 방식이다. STN 방식의 이점으로서는, 저코스트로 제조할 수 있는 것을 들 수 있다.
도 1은, STN 방식의 액정 표시 장치에 사용되는 LCD용 드라이버를 도시하는 도면이다. 도 1에 도시하는 바와 같이, 반도체 칩(1)의 외주 근방에는, 복수의 범프 전극이 반도체 칩(1)의 외주를 따라서 소정 간격마다 배치되어 있다. 직사각형을 한 반도체 칩(1)의 1개의 긴 변에는, 범프 전극(3)이 형성되어 있다. 범프 전극(3)은, 반도체 칩(1)의 내부에 입력 신호를 입력받기 위한 전극이다. 한편, 반도체 칩(1)의 또 다른 1개의 긴 변에는, 범프 전극(4)이 형성되어 있다. 이 범프 전극(4)은, LCD용 드라이버인 반도체 칩(1)으로부터 액정 디스플레이에 출력 신호를 출력하기 위한 전극이다. 즉, 범프 전극(4)은, 액정 디스플레이에 둘러쳐져 있는 X축 전극 및 Y축 전극의 각각에 대응하여 형성되어 있다. 또한, 도 1에서는, 반도체 칩(1)의 짧은 변에는 범프 전극(4)이 형성되어 있지 않은 예를 나타내고 있지만, 반도체 장치의 고기능화나 소형화에 수반하여, 반도체 칩(1)의 양쪽의 짧은 변을 따라서 출력용의 범프 전극(4)이 형성되어 있어도 된다. 또한, 도 1에서는, 반도체 칩(1)의 1개의 긴 변을 따라서 입력용의 범프 전극(3)이 형성되고, 반도체 칩(1)의 또 다른 1개의 긴 변을 따라서 출력용의 범프 전극(4)이 형성되어 있지만, 입력용의 범프 전극(3)이 형성되어 있는 긴 변의 일부에도 출력용의 범프 전극(4)이 형성되어 있어도 된다.
이와 같이 구성되어 있는 LCD용 드라이버에서는, 입력용의 범프 전극(3)의 수에 비해서, 출력용의 범프 전극(4)의 수가 많아지는 특징이 있다. 따라서, 입력용의 범프 전극(3)의 간격보다도 출력용의 범프 전극(4)의 간격이 좁아져 있다. STN 방식의 액정 표시 장치에 사용되는 LCD용 드라이버에서는, 도 1에 도시하는 바와 같이, 입력용의 범프 전극(3) 및 출력용의 범프 전극(4)의 양쪽 모두, 반도체 칩(1)의 긴 변 방향을 따라서 일렬로 배열되어 있는 경우가 많다. 통상적으로, 출력용의 범프 전극(4)도 입력용의 범프 전극(3)과 마찬가지로, 어긋나지 않고 정확히 일렬로 배열되어 있다.
여기에서, 본 발명의 특징의 하나는, 출력용의 범프 전극(4)의 배치 위치에 있다. 즉, 도 1에 도시하는 바와 같이, 출력용의 범프 전극(4)은, 반도체 칩(1)의 긴 변을 따라서 일렬로 배열되어 있지만, 인접하는 범프 전극(4)에서, 각각의 일부 영역이 서로 반도체 칩(1)의 짧은 변 방향을 따라서 어긋나서 형성되어 있는 점에 특징이 있다.
이 특징점에 대해서 설명한다. 도 2은, 도 1에 도시하는 출력용의 범프 전극(4)을 형성하고 있는 영역의 일부를 확대한 도면이다. 도 2에서, 출력용의 범프 전극(4a∼4c)이 일렬로 나란히 배치되어 있다. 이때, 인접하는 범프 전극(4a)과 범프 전극(4b)은 서로 일부 영역이 어긋나도록 배치되고, 마찬가지로, 인접하는 범프 전극(4b)과 범프 전극(4c)도 서로 일부 영역이 어긋나도록 배치되어 있다.
구체적으로, 출력용의 범프 전극(4a∼4c)은 직사각형의 형상을 하고 있고, 짧은 변 방향의 길이는 약 10㎛이다. 또한, 범프 전극(4a)과 범프 전극(4b) 간의 간격은 8㎛로 되어 있다. 마찬가지로, 범프 전극(4b)과 범프 전극(4c) 간의 간격도 8㎛로 되어 있다. 따라서, 출력용의 범프 전극(4a∼4c)의 피치는 약 18㎛로 되어 있다. 그리고, 범프 전극(4b)은, 범프 전극(4a, 4c)에 대하여, 범프 전극(4a∼4c)의 긴 변 방향으로 약 30㎛만큼 하측으로 어긋나 있다. 이와 같이 일렬로 배열되어 있는 출력용의 범프 전극(4a∼4c)에서, 인접하는 범프 전극(4a)과 범프 전 극(4b)(인접하는 범프 전극(4b) 및 범프 전극(4c)이라고도 할 수 있음)은, 일부 영역이 서로 어긋나도록 배치되어 있다. 이 점이 본 발명의 특징의 하나이며, 이하에 그 이점에 대해서 도면을 참조하면서 설명한다.
도 3은, 범프 전극(4a∼4c)에 프로브침(6a∼6c)을 접촉시켜서 전기적 특성 검사를 실시하는 양태를 도시하는 도면이다. 전기적 특성 검사는, 반도체 칩으로 개편화하기 전의 반도체 웨이퍼의 상태에서 실시된다. 즉, 도 3은 반도체 웨이퍼의 칩 영역에 형성된 범프 전극(4a∼4c)을 도시하고 있고, 이들 범프 전극(4a∼4c) 상에 프로브침(6a∼6c)을 접촉시키고 있다.
우선, 본 발명의 특징을 설명하는 전제로서, 프로브침(6a∼6c)은 지그재그 형상으로 배치되고, 예를 들면, 인접하는 범프 전극(4a)과 범프 전극(4b)에서는, 프로브침(6a, 6b)이 접촉하는 위치가 서로 다르다. 즉, 도 3에 도시하는 바와 같이, 범프 전극(4a)에서는 범프 전극(4a)의 일단측에 프로브침(6a)이 접촉하고 있는 한편, 범프 전극(4b)에서는 범프 전극(4b)의 타단측에 프로브침(6b)이 접촉하고 있다. 이와 같이 프로브침(6a∼6c)을 지그재그 형상으로 배치하고, 인접하는 범프 전극(4a)과 범프 전극(4b)에서 서로 떨어진 위치에 프로브침(6a, 6b)을 접촉시킴으로써, 인접하는 프로브침(6a, 6b)이 서로 접촉하지 않도록 하고 있다.
최근, LCD의 고선명화에 수반하여, LCD용 드라이버에 형성되는 범프 전극의 수가 증가해 오고 있다. 예를 들면, STN 방식의 액정 표시 장치에 사용되는 LCD용 드라이버에서는, 도 1에 도시하는 바와 같이, 출력용의 범프 전극(4)이 반도체 칩(1)의 긴 변 방향으로 일렬로 배열되어 있다. 따라서, 범프 전극(4)의 수가 증 가함에 수반하여, 범프 전극(4) 간의 피치가 좁아진다. 도 3에서 말하면, 범프 전극(4a∼4c) 간의 거리가 좁아지는 것에 대응하고 있다.
여기에서, 프로브침(6a∼6c)의 선단 직경은 약 10㎛∼20㎛이므로, 범프 전극(4a∼4c)의 피치가 좁아지면, 인접하는 프로브침(6a∼6c) 간의 접촉이 문제로 된다. 이 문제는, 인접하는 프로브침(6a∼6c)을 각각 범프 전극(4a∼4c)의 동일한 위치에서 접촉시키는 경우에 현저히 나타난다. 따라서, 프로브침(6a∼6c)을 지그재그 배치로 함으로써, 프로브침(6a∼6c)을 범프 전극(4a∼4c)의 서로 다른 위치에서 접촉시키도록 하고 있다. 이와 같이 구성함으로써, 범프 전극(4a∼4c)의 피치가 좁아져도 인접하는 프로브침(6a∼6c)이 서로 접촉하는 문제를 회피할 수 있다. 이와 같이 프로브침(6a∼6c)을 지그재그 형상으로 배치하는 것은 본 발명의 전제 조건으로 된다.
다음으로, 범프 전극(4a∼4c)의 피치가 더욱 좁아지면 새로운 문제가 발생한다. 본 발명의 실시 전에서는, 범프 전극(4a∼4c)은 정확히 일렬로 배열되어 있다. 이와 같이, 범프 전극(4a∼4c)을 정확히 일렬로 배열하는 구성을 취하고 있는 경우이어도, 인접하는 프로브침(6a∼6c)을 지그재그 형상으로 배치함으로써, 인접하는 프로브침(6a∼6c)의 접촉을 방지할 수 있다. 그러나, 이하에 설명하는 문제점이 현재화한다. 즉, 프로브침(6a∼6c)의 위치 정밀도에는 어느 정도의 폭이 존재한다. 이 때문에, 프로브침(6a∼6c)이 이상적인 위치로부터 어긋나서 범프 전극(4a∼4c)에 접촉하는 경우가 있다. 이 경우, 인접하는 범프 전극(4a∼4c)의 피치가 좁아지면, 이상적인 접촉 위치로부터 어긋난 프로브침(6a∼6c)이 본래 접촉해 서는 안되는 인접하는 범프 전극에 접촉하는 문제가 발생한다. 예를 들면, 범프 전극(4a)에 접촉하는 프로브침(6a)이 이상적인 접촉 위치로부터 우측으로 어긋나면, 범프 전극(4a)에 인접하는 범프 전극(4b)에 접촉하게 된다. 즉, 본래, 프로브침(6a)이 접촉해서는 안되는 범프 전극(4b)에 프로브침(6a)이 접촉하게 된다. 그러면, 프로브침(6a)을 통해서 인접하는 범프 전극(4a)과 범프 전극(4b)이 전기적으로 접속되어 쇼트하므로, 정상적인 전기적 특성 검사를 실시할 수 없어진다. 이와 같이, 범프 전극(4a∼4c)을 정확히 일렬로 배치한 상태에서 범프 전극(4a∼4c) 간의 피치가 좁아지면, 프로브침(6a∼6c)을 지그재그 형상으로 배치함으로써 인접하는 프로브침(6a∼6c) 간의 접촉을 방지할 수 있지만, 프로브침(6a∼6c)의 위치 어긋남에 의한 인접하는 범프 전극에의 접촉을 회피할 수 없다.
따라서, 본 발명에서는, 범프 전극(4a∼4c)을 정확히 일렬로 배치하는 것이 아니라, 도 3에 도시하는 바와 같이, 인접하는 범프 전극(4a)과 범프 전극(4b)에서, 일부 영역이 어긋나도록 배치하고 있다. 그리고, 어긋나 있는 영역에 프로브침(6a∼6c)을 접촉시키도록 하고 있다. 이에 의해, 프로브침(6a∼6c)의 위치 어긋남에 의해 인접하는 범프 전극이 쇼트하는 것을 방지할 수 있다.
도 3에서, 범프 전극(4a∼4c)에 이상적인 위치에서 접촉하는 프로브침(6a∼6c)을 실선의 원으로 나타내고 있다. 이에 대하여, 프로브침(6a∼6c)이 위치 어긋남을 일으킨 경우를 파선의 원으로 나타내고 있다. 예를 들면, 도 3에는 도시하고 있지 않지만 범프 전극(4a∼4c)이 정확히 일렬로 배열되어 있는 경우, 프로브침(6a)이 우측으로 위치 어긋남을 일으키면, 프로브침(6a)은 범프 전극(4a)뿐만 아 니라, 본래 접촉해서는 안되는 범프 전극(4b)에도 접촉하게 된다고 생각된다. 이에 대하여, 도 3에 도시하는 바와 같이, 범프 전극(4a∼4c)을 일렬로 배열하지만, 인접하는 범프 전극(4a)과 범프 전극(4b)에서, 일부 영역을 어긋나게 하도록 배치함으로써, 예를 들면, 프로브침(6a)이 우측으로 위치 어긋남을 일으켜도, 인접하는 범프 전극(4b)에 접촉하는 것을 방지할 수 있다. 이와 같이 본 발명은, 인접하는 범프 전극(4a)과 범프 전극(4b)을 일렬로 배치하면서 일부 영역을 어긋나게 하도록 배치함으로써, 프로브침(6a)의 위치 어긋남에 기인한 범프 전극(4a, 4b) 간의 쇼트를 방지할 수 있다. 인접하는 범프 전극(4a)과 범프 전극(4b)에서, 일부 영역을 어긋나게 하고 있는데, 이 어긋남량은, 프로브침(6a)의 위치 어긋남에 기인한 범프 전극(4a)과 범프 전극(4b) 간의 쇼트를 방지할 수 있으면 되기 때문에, 프로브침(6a)을 접촉하는 영역분만큼 행하면 충분하다. 즉, 인접하는 범프 전극(4a)과 범프 전극(4b)의 배치를 프로브침(6a)의 접촉 영역분만큼 어긋나게 하고, 또한, 어긋나게 한 영역에 프로브침(6a)을 접촉시킴으로써, 프로브침(6a)의 위치 어긋남에 기인한 범프 전극(4a, 4b) 간의 쇼트 불량을 방지할 수 있는 효과가 얻어진다.
전술한 바와 같이, 본 발명은, 범프 전극(4a∼4c)을 정확히 일렬로 배치하는 것이 아니라, 인접하는 범프 전극(4a)과 범프 전극(4b)에서, 일부 영역이 어긋나도록 배치하고 있는 점에 특징이 있다. 이 특징점은, 본 발명의 구조적인 특징이라고 할 수 있지만, 또한, 어긋나 있는 영역에 프로브침(6a∼6c)을 접촉시켜서 전기적 특성 검사를 실시하는 점에도 특징이 있다. 이 특징점은, 제조 방법적인 특징이라고 할 수 있지만, 구조적인 특징으로 하여도 현재화하고 있다.
이 점에 대해서 설명한다. 도 3에 도시하는 바와 같이, 범프 전극(4a∼4c)에는 프로브침(6a∼6c)을 접촉시켜서 전기적 특성 검사를 실시한다. 이 때, 도 4에 도시하는 바와 같이, 프로브침(6a∼6c)을 접촉시킨 영역에는, 프로브침(6a∼6c)을 접촉시켰을 때의 압력에 의해 프로브 흔적(7a∼7c)이 형성된다. 따라서, 범프 전극(4a∼4c)에 어느 위치에서 프로브침(6a∼6c)을 접촉시켜 전기적 특성 검사를 실시했는지를 알 수 있게 된다. 따라서, 예를 들면, 도 4에 도시하는 바와 같이, 범프 전극(4a∼4c)이 어긋나 있는 일부 영역에 프로브 흔적(7a∼7c)이 존재하면, 범프 전극(4a∼4c)이 어긋나 있는 일부 영역에 프로브침을 접촉시키고 있는 것을 알 수 있다. 즉, 본 발명에서는, 도 3에 도시하는 바와 같이, 범프 전극(4a)이 어긋나 있는 일부 영역에 프로브침(6a)을 접촉시켜서 전기적 특성 검사를 실시함으로써, 프로브침(6a)이 인접하는 범프 전극(4b)에 접촉하지 않도록 하고 있다. 이 점은 제조 방법적인 특징이라고 할 수 있는데, 범프 전극(4a)에는, 프로브침(6a)을 접촉시켰을 때에 생기는 프로브 흔적(7a)이 형성되므로, 프로브 흔적(7a)을 보면, 범프 전극(4a)이 어긋나 있는 일부 영역에 프로브침(6a)을 접촉시키고 있는 것을 한눈에 알 수 있게 된다. 이 때문에, 제조 방법적인 특징점이 구조적인 특징점으로서도 현재화하는 것을 알 수 있다.
다음으로, 도 5에는, 범프 전극이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나서 배치되어 있는 본 발명의 특징적인 구성이 도시되어 있는데, 이 구성의 정의에 대해서 설명한다.
도 5에서, 인접하는 범프 전극(4b)과 범프 전극(4c)에 대해서 생각한다. 범 프 전극(4b)의 무게 중심 위치와 범프 전극(4c)의 무게 중심 위치는, 도 5에 도시하는 바와 같이, X만큼 어긋나 있는 것으로 한다. 또한, 범프 전극(4a∼4c)의 평면 형상은 직사각형을 하고 있고, 긴 변의 길이를 Y로 한다. 이때, 범프 전극(4b)의 무게 중심 위치와 범프 전극(4c)의 무게 중심 위치의 어긋남량 X는, 범프 전극(4a∼4c)의 긴 변의 길이 Y에 비해서 작아져 있다. 바꿔 말하면, 어긋남량 X는, 범프 전극 1개분의 크기보다도 작다. 이와 같은 배치를, 본원 명세서에서는 「범프 전극(4a∼4c)이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나 배치되어 있다」라고 하기로 한다. 즉, 도 5에 도시하는 범프 전극(4a∼4c)은 일렬로 배열되어 있다고 하는 전제로, 인접하는 범프 전극에서는 일부 영역이 어긋나 있는 것으로 하는 것이다. 도 5에 도시하는 구성에서는, 범프 전극(4b)과 범프 전극(4c)은 서로 어긋나 있지만, 어긋나 있는 범프 전극(4b)과 범프 전극(4c)이 일렬로 배열되어 있다고 간주하고, 일렬로 배열되어 있는 범프 전극(4b)과 범프 전극(4c)에서, 일부 영역이 어긋나 있는 것으로 하는 것이다.
한편, 도 6은, 본원 명세서에서 말하는 「범프 전극(4a∼4c)이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나 배치되어 있다」라고 하는 구성에는 포함되지 않는 예를 도시하고 있다. 도 6에서도, 범프 전극(4b)과 범프 전극(4c)이 어긋나 있지만, 범프 전극(4b)의 무게 중심 위치와 범프 전극(4c)의 무게 중심 위치의 어긋남량 X는, 범프 전극(4a∼4c)의 긴 변의 길이 Y에 비해서 커져 있다. 이 경우, 범프 전극(4a)과 범프 전극(4c)은, 일렬로 배열되어 있다고 할 수 있지만, 범프 전극(4b)은 범프 전극(4a, 4c)과 일렬로 배열되어 있다고 할 수 없는 것으로 하는 것이다. 즉, 도 6에 도시하는 구성에서는, 범프 전극(4a, 4c)과 범프 전극(4b)은 2열로 배치되어 있는 것으로 해석한다. 도 6에 도시하는 구성은, 일반적으로는 지그재그 배치라고 불리는 것이다. 따라서, 범프 전극(4a∼4c)이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나 배치되어 있는 구성에는, 본원 명세서에서 말하는 지그재그 배치는 포함되지 않게 된다.
계속해서, 본 발명의 특징적인 구성에 지그재그 배치가 포함되지 않는 이유에 대해서 설명한다. 도 6에 도시하는 바와 같이, 반도체 칩에 형성되는 출력용의 범프 전극을 지그재그 배치로 하여도, 본 발명과 마찬가지로, 프로브침의 위치 어긋남에 기인한 범프 전극 간의 쇼트를 방지할 수 있다고 생각된다. 그러나, STN 방식의 액정 표시 장치에 이용되는 LCD용 드라이버(반도체 칩)에서는, 제조 코스트를 저감하는 것이 필요하고, 제조 코스트를 저감하는 관점으로부터, 출력용의 범프 전극을 지그재그 배치로 하지 않고, 일렬로 배열하고 있는 것이다. 이하에, 출력용의 범프 전극을 일렬로 배치한 쪽이 지그재그 배치로 하는 것보다도 제조 코스트를 저감할 수 있는 이유에 대해서 설명한다.
도 7은, LCD용 드라이버(반도체 칩)를 실장하는 글래스 기판을 도시하는 도면이다. 도 7에서는, 반도체 칩에 형성되어 있는 출력용의 범프 전극이 지그재그 배치로 되어 있는 경우의 글래스 기판의 구조를 도시하고 있다. 즉, 반도체 칩에 형성되어 있는 출력용의 범프 전극에 전기적으로 접속되는 전극(10a∼10c)이 글래스 기판에 형성되어 있다. 이 전극(10a∼10c)은, 반도체 칩에 형성되어 있는 출력용의 범프 전극에 대응하여 지그재그 형상으로 배치되어 있다. 글래스 기판에 형 성되어 있는 전극(10a∼10c)에는 각각 배선(11a∼11c)이 접속되어 있다. 이 배선(11a∼11c)은 액정 표시 장치의 액정 표시부에 접속되어 있다.
여기에서, STN 방식이란 단순 매트릭스 방식으로서, STN 방식에서는 구동 전압이 비교적 높아진다고 하는 특징이 있다. 이 때문에, 반도체 칩에 형성하는 범프 전극의 면적을 크게 할 필요가 있고, 이에 수반하여, 글래스 기판에 형성하는 전극(10a∼10c)도 면적을 크게 할 필요가 있다. 글래스 기판에 형성하는 전극(10a∼10c)은, 지그재그 형상으로 배치되어 있으므로, 전극(10b)에 접속하고 있는 배선(11b)은, 전극(10a)과 전극(10c) 사이를 통과하도록 형성할 필요가 있다. 그러나, 전극(10a) 및 전극(10c)의 크기는 어느 정도 크게 되므로, 전극(10a)과 전극(10c) 간의 스페이스는 좁아진다. 이 좁아진 스페이스에 배선(11b)을 형성할 필요가 있다. 반도체 칩에 형성되어 있는 범프 전극과, 글래스 기판에 형성되어 있는 전극(10a∼10c)은, 이방성 도전 필름(Anisotoropic Conductive Film)으로 접속하는데, 이 이방성 도전 필름을 구성하는 도전 입자에 의해, 배선(11b)과 전극(10a) 혹은 전극(10c) 사이에 쇼트 불량이 발생할 우려가 있다.
이 때문에, 도 7에 도시하는 바와 같이, 전극(10a)과 전극(10c) 사이를 포함하는 배선(11a∼11c) 상에 절연막(12)에 의한 코팅을 형성할 필요가 생긴다. 즉, 반도체 칩에 형성되어 있는 출력용의 범프 전극을 지그재그 배치로 하면, 반도체 칩을 실장하는 글래스 기판에서, 절연막(12)에 의한 코팅을 실시할 필요가 생긴다. 글래스 기판에 절연막(12)을 코팅하므로, 그분 제조 코스트가 상승하는 문제점이 발생한다. STN 방식의 액정 표시 장치는, 저코스트로 형성할 필요가 있으므로, 이 와 같은 제조 코스트가 상승하는 구조는 취하지 않는 것이 일반적이다.
도 8은, 반도체 칩에 형성되어 있는 출력용의 범프 전극을 일렬로 배열하는 경우의 글래스 기판의 구조를 도시하고 있다. 도 8에 도시하는 바와 같이, 글래스 기판에 형성되는 전극(10a∼10c)은, 출력용의 범프 전극에 대응하여 일렬로 배열되어 있다. 그리고, 일렬로 배열되어 있는 전극(10a∼10c)에 배선(11a∼11c)이 접속되어 있다. 이때, 전극(10a∼10c)은 지그재그 배치가 아니라 일렬로 배열되어 있으므로, 도 7에 도시하는 바와 같이, 전극(10a)과 전극(10c) 사이를 배선(11b)이 통과하도록 형성할 필요는 없어진다. 따라서, 반도체 칩을 실장하는 글래스 기판에서, 절연막에 의한 코팅을 실시할 필요는 없어진다. 이 때문에, 제조 코스트의 상승을 억제할 수 있다. 이상의 점으로부터, STN 방식의 액정 표시 장치에 이용되는 LCD 드라이버(반도체 칩)에서는, 출력용의 범프 전극을 지그재그 배치로 하는 것이 아니라 일렬로 배치하고 있다.
STN 방식의 액정 표시 장치에 이용되는 LCD 드라이버에서는, 제조 코스트의 관점으로부터, 출력용의 범프 전극을 정확히 일렬로 배열하는 것이 바람직하다고 할 수 있다. 그러나, 범프 전극의 협피치화를 실현할 때, 출력용의 범프 전극을 정확히 일렬로 배열하면, 프로브침의 위치 어긋남에 의해 인접하는 범프 전극이 쇼트하는 문제점이 발생한다.
따라서, 본 발명에서는, 범프 전극이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나서 배치되어 있다고 하는 구성을 채용하고 있다. 이 구성에 따르면, 프로브침의 위치 어긋남에 기인한 범프 전극 간의 쇼트 불량을 방지할 수 있다. 도 9는, 반도체 칩에 형성되어 있는 범프 전극의 배치를 이 구성으로 하는 경우에, 반도체 칩을 실장하는 글래스 기판의 구성을 도시하고 있다. 도 9에 도시하는 바와 같이, 글래스 기판에 형성되는 전극(10a∼10c)도 반도체 칩에 형성되는 출력용의 범프 전극에 대응하여, 일렬로 배열되고, 인접하는 전극에서는 일부 영역이 서로 어긋나서 배치되어 있다. 그러나, 도 7에 도시하는 바와 같이, 배선(11b)이 완전하게 전극(10a)과 전극(10c) 사이를 지나도록 형성되어 있지 않으므로, 글래스 기판에 절연막에 의한 코팅을 하지 않아도 문제없다. 따라서, 본 발명에 따르면, 제조 코스트를 상승시키지 않고, 프로브침의 위치 어긋남에 의해 인접하는 범프 전극이 쇼트하는 문제점을 해결할 수 있다.
본 발명에서는, 범프 전극이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 서로 어긋나 배치되어 있다고 하는 구성을 취하고 있지만, 각각의 일부 영역이 어긋나 있는 어긋남량은 필요 최소한인 것이 바람직하다. 이것은, 어긋남량이 커지면, 도 9에 도시하는 배선(11b)이 전극(10a)과 전극(10c) 사이를 지나도록 형성되기 때문이다. 즉, 글래스 기판에 절연막의 코팅을 할 필요가 생겨서, 제조 코스트의 상승을 초래하기 때문이다. 어긋남량이 필요 최소한이라고 하는 것은, 어긋나 있는 일부 영역에서 프로브침의 접촉에 의한 전기적 특성 검사를 실시할 수 있으면 되는 것으로부터 생각하면, 어긋나 있는 일부 영역의 크기가 프로브침을 접촉하는 접촉 영역분만큼 확보되어 있으면 된다고 하는 것으로 된다.
본 실시 형태 1에서의 반도체 장치는 상기한 바와 같이 구성되어 있고, 이하에 그 제조 방법에 대해서 도면을 참조하면서 설명한다.
우선, 도시는 하지 않지만, 예를 들면, 실리콘 단결정으로 이루어지는 반도체 기판 상에 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등의 반도체 소자를 형성하고, 이 반도체 소자 상에 다층 배선을 형성한다. 도 10에서는, 최상층에 형성된 배선을 도시하고 있고, 이 최상층에 형성된 배선보다 하층의 구조에 대해서는 생략하고 있다.
도 10에 도시하는 바와 같이, 예를 들면 산화 실리콘막으로 이루어지는 절연막(20)을 형성한다. 절연막(20)은, 예를 들면, CVD(Chemical Vapor Deposition)법을 사용하여 형성할 수 있다. 그리고, 절연막(20) 상에, 티탄/질화 티탄막, 알루미늄막 및 티탄/질화 티탄막을 적층하여 형성한다. 그 후, 포토리소그래피 기술 및 에칭 기술을 사용하여, 적층막을 패터닝한다. 이 패터닝에 의해, 패드(21)를 형성한다.
계속해서, 도 11에 도시하는 바와 같이, 패드(21)를 형성한 절연막(20) 상에 표면 보호막(22)을 형성한다. 표면 보호막(22)은, 예를 들면, 질화 실리콘막으로 형성되고, 예를 들면, CVD법에 의해 형성할 수 있다. 다음으로, 포토리소그래피 기술 및 에칭 기술을 사용하여, 표면 보호막(22)에 개구부를 형성한다. 이 개구부는, 패드(21) 상에 형성되어, 패드(21)의 표면을 노출하고 있다.
다음으로, 도 12에 도시하는 바와 같이, 개구부 내를 포함하는 표면 보호막(22) 상에 UBM(Under Bump Metal)막(23)을 형성한다. UBM막(23)은, 예를 들면, 스퍼터링법을 사용하여 형성할 수 있고, 예를 들면, 티탄막, 니켈막, 팔라듐막, 티탄·텅스텐 합금막, 질화 티탄막 혹은 금막 등의 단층막 또는 적층막에 의해 형성 되어 있다. 여기에서, UBM막(23)은, 범프 전극과 패드(21)나 표면 보호막(22)과의 접착성을 향상시키는 기능 외에, 이 후의 공정에서 형성되는 도체막의 금속 원소가 배선 등으로 이동하는 것이나, 반대로 배선 등의 금속 원소가 도체막측으로 이동하는 것을 억제 또는 방지하는 배리어 기능을 갖는 막이다. 또한, UBM막(23)은, 후술하는 도금 공정에서의 전극으로서의 역할도 가지게 된다.
계속해서, 도 13에 도시하는 바와 같이, UBM막(23) 상에 레지스트막(24)을 도포한 후, 이 레지스트막(24)에 대하여 노광·현상 처리를 실시함으로써 패터닝한다. 패터닝은, 범프 전극 형성 영역에 레지스트막(24)이 남지 않도록 행해진다. 그리고, 도 14에 도시하는 바와 같이, 도체막으로서 예를 들면, 도금법을 사용하여 금막을 형성함으로써 범프 전극(25)을 형성한다. 그 후, 도 15에 도시하는 바와 같이, 패터닝한 레지스트막(24) 및 레지스트막(24)으로 덮여져 있던 UBM막(23)을 제거한다. 이에 의해, 금막 및 UBM막(23)으로 이루어지는 범프 전극(25)이 형성된다.
이와 같이 형성된 범프 전극의 평면 배치를 도 16에 도시한다. 도 16에 도시하는 바와 같이, 표면 보호막(22) 상에 범프 전극(25a∼25c)이 형성되어 있다. 이 범프 전극(25a∼25c)은, 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나 있도록 형성되어 있다. 범프 전극(25a∼25c)을 형성하는 것은, 도 10∼도 15에서 설명한 바와 같이, 통상의 범프 전극을 형성하는 공정으로 제조할 수 있다. 즉, 반도체 웨이퍼의 칩 영역의 한 변을 따라서 정확히 일렬로 범프 전극을 형성하는 방법과 거의 마찬가지의 공정을 거침으로써, 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나 있도록 하는 배치의 범프 전극(25a∼25c)을 형성할 수 있다. 서로 다른 점은, 범프 전극(25a∼25c)을 형성하기 위한 레지스트막의 패터닝을 바꾸는 점이다. 따라서, 본 실시 형태 1의 특징적인 구성을 포토리소그래피 기술에 의한 패터닝을 바꾸는 것만으로 실현할 수 있으므로, 제조 코스트를 상승시키지 않고 실현할 수 있다.
다음으로, 칩 영역에 범프 전극(25a∼25c)을 형성한 반도체 웨이퍼에 대하여 전기적 특성 검사를 실시한다. 도 17은, 전기적 특성 검사에서 사용하는 캔틸레버 방식의 프로브 장치(프로브 카드)(30)를 도시하는 도면이다. 도 17에서, 캔틸레버 방식의 프로브 장치(30)는, 원 형상의 프로브 기판(31) 상에 복수의 프로브침(32)이 형성되어 있는 구성을 하고 있다. 도 18은, 도 17의 A-A선에서 절단한 단면을 도시하는 단면도이다. 도 18에 도시하는 바와 같이, 프로브 기판(31)에는 탄성 변형 가능한 상태에서 프로브침(32)이 형성되어 있고, 프로브침(32)의 선단을 범프 전극에 접촉시킴으로써, 전기적 특성 검사를 실시하도록 구성되어 있다. 도 19에 범프 전극에 프로브침(32)을 접촉시키고 있는 양태를 도시한다. 도 19에 도시하는 바와 같이, 범프 전극(25)은 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나 배치되어 있고, 이와 같이 배치된 범프 전극(25)에 지그재그 배치된 프로브침(32)이 접촉하고 있다.
도 20은, 범프 전극(25a∼25c)에 프로브침(32a∼32c)을 접촉시켜서 전기적 특성 검사를 실시하는 양태를 도시하는 평면도이다. 도 20에서, 범프 전극(25a∼25c)은, 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나도록 배치 되어 있다. 그리고, 각각의 어긋나 있는 일부 영역에 프로브침(32a∼32c)을 접촉시켜서 전기적 특성 검사를 실시하고 있다. 이때, 프로브침(32a∼32c)은, 각각의 범프 전극(25a∼25c)이 어긋나 있는 일부 영역에 접촉시키고 있으므로, 프로브침(32a∼32c)이 위치 어긋남을 일으켜도 인접하는 범프 전극에 접촉하지 않도록 되어 있다. 도 20에서는, 범프 전극(25a∼25c)의 이상적인 위치에 프로브침(32a∼32c)을 접촉시킨 경우를 실선의 원으로 나타내고, 이 위치로부터 프로브침(32a∼32c)이 위치 어긋남을 일으킨 경우를 파선의 원으로 나타내고 있다. 이 파선의 원으로부터도 알 수 있는 바와 같이, 범프 전극(25a∼25c)의 일부 영역이 어긋나 있고, 이 어긋나 있는 일부 영역에 프로브침(32a∼32c)을 접촉시키고 있으므로, 파선의 원으로 나타내는 바와 같이, 프로브침(32a∼32c)이 위치 어긋남을 일으켜도, 인접하는 범프 전극에 프로브침(32a∼32c)이 접촉하지 않는 것을 알 수 있다. 이 때문에, 프로브침(32a∼32c)의 위치 어긋남에 기인하여 인접하는 범프 전극이 쇼트하는 것을 방지할 수 있다. 즉, 범프 전극(25a∼25c)의 피치가 좁아져도, 인접하는 범프 전극 간에 쇼트 불량을 발생시키지 않고, 프로브침(32a∼32c)을 이용한 전기적 특성 검사를 정상적으로 행할 수 있다. 특히, 본 실시 형태 1에서는, 범프 전극(25a∼25c)의 레이아웃 배치를 바꾸고 있는 것뿐이므로, 제조 코스트를 증대시키지 않고, 전기적 특성 검사의 신뢰성을 향상할 수 있다. 즉, 제조 코스트를 증대시키지 않고, 반도체 장치의 제조 수율을 향상할 수 있다. 또한, 프로브침(32a∼32c) 자체는 직경을 가늘게 할 필요도 없이, 종래품을 이용할 수 있으므로, 새로운 프로브침을 형성하는 경우에 비해서 제조 코스트를 저감할 수 있다.
다음으로, 도 21은, 전기적 특성 검사를 실시한 후의 범프 전극(25a∼25c)을 도시하는 평면도이다. 도 21에 도시하는 바와 같이, 범프 전극(25a∼25c)에는, 프로브침을 접촉시켰을 때에 형성되는 프로브 흔적(33a∼33c)이 형성되어 있는 것을 알 수 있다. 이 프로브 흔적(33a∼33c)을 보면, 범프 전극(25a∼25c)의 어느 영역에 프로브침을 접촉시켜서 전기적 특성 검사를 실시했는지를 파악할 수 있다. 예를 들면, 도 21에서는, 범프 전극(25a∼25c)이 어긋나 있는 일부 영역에 프로브 흔적(33a∼33c)이 형성되어 있기 때문에, 어긋나 있는 영역에 프로브침을 접촉시켜서 전기적 특성 검사를 실시하고 있는 것을 알 수 있다. 이와 같이 하여, 본 실시 형태 1에서의 전기적 특성 검사를 실시할 수 있다.
계속해서, 반도체 웨이퍼를 다이싱함으로써 각각의 반도체 칩으로 개편화한다. 이에 의해, LCD용 드라이버인 반도체 칩을 취득할 수 있다.
그 후, 전술하는 바와 같이 하여 형성된 반도체 칩을 실장 기판에 접착하여 실장한다. 도 22는, 반도체 칩(40)을 글래스 기판(41)에 실장하는 경우(COG: Chip 0n Glass)를 도시한 것이다. 도 22에 도시하는 바와 같이, 반도체 칩(40)과 글래스 기판(41)을 이방성 도전 필름(ACF: Anisotropic Conductive Film)(43)을 통하여 접속한다. 반도체 칩(40)에는, 범프 전극(25)이 형성되고, 이 범프 전극(25)을 글래스 기판(41)의 전극(42)에 접속하도록 실장한다. 범프 전극(25)과 전극(42) 사이에는, 절연막(44)과 도전성 입자(45)로 이루어지는 이방성 도전 필름(43)이 개재하고 있고, 이방성 도전 필름(43)에 포함되는 도전성 입자(45)에 의해, 범프 전극(25)과 전극(42)이 전기적으로 접속되도록 되어 있다.
도 23에 도시하는 바와 같이, 반도체 칩(40)과 글래스 기판(41)에 의해 이방성 도전 필름(43) 내의 도전성 입자(45)가 찌부러져서 도전성이 확보된다. 즉, 이방성 도전 필름(43) 내에는 도전성 입자(45)가 포함되어 있는데, 이 도전성 입자(45)는 찌부러짐으로써 도전성이 현재화한다. 따라서, 범프 전극(25)의 면적을 확보하여 많은 도전성 입자(45)를 찌부러뜨림으로써, 도전성 입자(45)를 통한 범프 전극(25)과 전극(42) 간의 전기적인 접속을 확실한 것으로 하고 있다. 이와 같이 LCD용 드라이버(반도체 칩(40))에서는, 이방성 도전 필름(43)을 개재하여 글래스 기판(41)과 접착할 필요가 있고, 될 수 있는 한 많은 도전성 입자(45)를 범프 전극(25)과 글래스 기판(41)의 전극(42) 사이에 개재시키기 위해서, LCD용 드라이버에 형성되어 있는 범프 전극(25)은 직사각형의 큰 면적을 가지고 있다. 상세하게는, 출력용의 범프 전극(25)의 평면 형상은 직사각형으로 이루어지고, 그 긴 변의 길이는, 입력용의 범프 전극의 한 변의 길이보다도 길다. 또한, 출력용의 범프 전극(25)은, 그 긴 변이 반도체 칩(40)의 긴 변과 교차하는 방향으로 연장하도록 배치되어 있다. 이것은, 단순히 많은 도전성 입자(45)를 범프 전극(25)과 글래스 기판(41)의 전극(42) 사이에 개재시킨다면, 예를 들면 그 평면 형상을 정방형으로 형성하였다고 하여도, 범프 전극(25)의 면적이 크면 문제는 없다. 그러나, 범프 전극(25)을 정사각형으로 형성한 경우, 반도체 칩(40)의 긴 변 방향에서, 일렬로 배치할 수 있는 범프 전극의 수를 향상하는 것이 곤란하게 된다. 이에 대하여, 직사각형 형상으로 형성하고, 또한 범프 전극(25)의 긴 변이 반도체 칩(40)의 긴 변과 교차하는 방향으로 연장하도록 배치하면, 범프 전극(25)을 보다 많이 배치하면서, 범프 전극(25)의 면적을 향상시키는 것이 가능하다.
도 24는, 반도체 칩(40)을 글래스 기판(41)에 실장하고 있는 양태를 도시하는 단면도이다. 도 24에 도시하는 바와 같이, 글래스 기판(제1 글래스 기판)(41)에는 다른 글래스 기판(제2의 글래스 기판)(46)이 탑재되어 있고, 이에 의해 LCD의 표시부가 형성된다. 그리고, LCD의 표시부의 근방의 글래스 기판(41) 상에는, LCD용의 드라이버인 반도체 칩(40)이 탑재되어 있다. 반도체 칩(40)에는 범프 전극(25)이 형성되어 있고, 범프 전극(25)과 글래스 기판(41) 상에 형성된 전극은 이방성 도전 필름(43)을 통하여 접속되어 있다. 또한, 글래스 기판(41)과 플렉시블 프린트 기판(Flexible Printed Circuit)(47)도 이방성 도전 필름(43)에 의해 접속되어 있다. 이와 같이 글래스 기판(41) 상에 탑재된 반도체 칩(40)에서, 출력용의 범프 전극(25)은 LCD의 표시부에 전기적으로 접속되고, 입력용의 범프 전극은 플렉시블 프린트 기판(47)에 접속되어 있다.
도 25는, LCD의 전체 구성을 도시한 도면이다. 도 25에 도시하는 바와 같이, 글래스 기판 상에 LCD의 표시부(48)가 형성되어 있고, 이 표시부(48)에 화상이 표시된다. 표시부(48)의 근방의 글래스 기판 상에는 LCD용의 드라이버인 반도체 칩(40)이 탑재되어 있다. 반도체 칩(40)의 근방에는 플렉시블 프린트 기판(47)이 탑재되어 있고, 플렉시블 프린트 기판(47)과 LCD의 표시부(48) 사이에 LCD용 드라이버인 반도체 칩(40)이 탑재되어 있다. 이와 같이 하여, 반도체 칩(40)을 글래스 기판(41) 상에 탑재한 액정 표시 장치(LCD)를 제조할 수 있다.
(실시 형태 2)
상기 실시 형태 1에서는 STN 방식의 액정 표시 장치에 사용되는 LCD 드라이버에 대해서 설명했지만, 본 실시 형태 2에서는 TFT(Thin Film Transistor) 방식의 액정 표시 장치에 사용되는 LCD 드라이버에 대해서 설명한다.
TFT 방식이란, 액티브 매트릭스 방식이라고 불리는 액정 디스플레이의 구동 방식의 하나이다. 구체적으로는, 서로 교차하는 X축 방향과 Y축 방향의 2방향으로 도선을 둘러치고, X축 방향 및 Y축 방향의 2방향으로부터 도선에 전압을 인가하면, 교점 영역(셀)에 있는 액정 분자의 방향이 변화되어, 액정 표시 장치가 구동하는 구조에 부가하여, 각 교점 영역(셀)에 액티브 소자인 트랜지스터를 배치한 것이다. 액티브 소자는, 예를 들면, X축 방향의 도선의 전압에 의해 ON/OFF 상태가 절환되고, 액티브 소자가 ON 상태에 있을 때에 Y축 방향의 도선에도 전압이 인가되면, 교점 영역에 있는 원하는 액정 분자의 방향이 제어된다. 이에 의해, 원하는 셀만을 확실하게 동작시킬 수 있다. TFT 방식의 이점으로서는, 단순 매트릭스 방식보다도 잔상이 적고, 시야각도 넓은 특징이 있다. 또한, 콘트라스트도 높아, 반응 속도가 빠른 특징을 가지고 있다.
도 26은, TFT 방식의 액정 표시 장치에 사용하는 반도체 칩(LCD용 드라이버)(1)의 레이아웃 구성을 도시하는 도면이다. 본 실시 형태 2에서의 반도체 칩(1)과 상기 실시 형태 1에서의 반도체 칩(1)의 서로 다른 점은, 상기 실시 형태 1에서는, 출력용의 범프 전극이 일렬로 배열되어 있었지만, 본 실시 형태 2에서는, 출력용의 범프 전극이 복수열로 배열되고, 지그재그 형상으로 되어 있는 점이다.
도 26에 도시하는 바와 같이, 본 실시 형태 2에서는, 출력용의 범프 전극으 로서, 일렬째에 범프 전극(50)이 형성되고, 이열째에 범프 전극(51)이 형성되어 있다. 이 범프 전극(50)과 범프 전극(51)에 의해 지그재그 배치가 형성되어 있다. 이와 같이 TFT 방식의 액정 표시 장치에 사용되는 LCD용 드라이버에서는, 출력용의 범프 전극은 일렬로 배열되어 있는 것이 아니라, 지그재그 형상으로 배치되어 있는 경우가 많다. 출력용의 범프 전극이 지그재그 형상으로 배치되어 있는 경우이어도, 출력용의 범프 전극의 피치가 좁아지면, 동일렬에 인접하여 배치되어 있는 범프 전극 간에서, 프로브침의 위치 어긋남에 의한 쇼트 불량이 발생할 우려가 발생한다. 이 문제점은, STN 방식의 LCD 드라이버와 같이 출력용의 범프 전극을 일렬로 배열하는 경우에 의해 현재화하는데, TFT 방식의 LCD 드라이버와 같이 출력용의 범프 전극을 복수열로 배열하는 경우도 생길 수 있다.
따라서, 본 실시 형태 2에서는, 도 26에 도시하는 바와 같이, 일렬째에 배열된 범프 전극(50)과 이열째에 배열된 범프 전극(51)의 양쪽에서, 동일렬에 인접하고 있는 범프 전극의 일부 영역을 어긋나게 하도록 배치하고 있다. 이에 의해, 동일렬에 인접하여 배치되어 있는 범프 전극 간에서, 프로브침의 위치 어긋남에 의한 쇼트 불량을 방지할 수 있다.
도 27은, 지그재그 배치한 범프 전극(50a∼50c, 51a, 51b)에서, 동일렬에 인접하여 배치되어 있는 범프 전극의 일부 영역을 어긋나게 한 구성으로 프로브침(52a∼52e)을 접촉시키고 있는 예를 도시하는 도면이다. 도 27에서, 일렬째에 범프 전극(50a∼50c)이 배열되고, 예를 들면, 일렬째에서 인접하여 배치되어 있는 범프 전극(50a)과 범프 전극(50b)에서는 일부 영역이 어긋나서 배치되어 있다. 그 리고, 어긋나서 배치되어 있는 일부 영역에 프로브침(52a, 52b)이 각각 접촉하고 있다. 따라서, 예를 들면, 범프 전극(50a)에 접촉시키는 프로브침(52a)이 우측으로 위치 어긋남을 일으켜도 범프 전극(50b)에 접촉하는 경우는 없다. 도 27에서는, 프로브침을 이상적인 위치에서 접촉시키는 경우를 실선의 원으로 나타내고, 이상적인 위치로부터 어긋나는 경우를 파선의 원으로 나타내고 있다.
마찬가지로, 이열째에서 인접하여 배치되어 있는 범프 전극(51a)과 범프 전극(51b)도 일부 영역이 서로 어긋나 있다. 그리고, 서로 어긋나 있는 일부 영역에서 프로브침(52d, 52e)을 접촉시키고 있다. 이 때문에, 프로브침(52d)이 우측으로 위치 어긋남을 일으켜도, 범프 전극(51b)에 접촉하는 경우는 없다. 따라서, 지그재그 배치된 범프 전극(50a∼50c, 51a, 51b)에서, 프로브침(52a∼52e)의 위치 어긋남에 기인하여 인접하는 범프 전극이 쇼트하는 것을 방지할 수 있다. 즉, 범프 전극(50a∼50c) 혹은 범프 전극(51a, 51b)의 피치가 좁아져도, 인접하는 범프 전극 간에 쇼트 불량을 발생시키지 않고, 프로브침(52a∼52e)을 이용한 전기적 특성 검사를 정상적으로 행할 수 있다.
도 28은, LCD용 드라이버(반도체 칩)를 실장하는 글래스 기판을 도시하는 도면이다. 도 28에서는, 반도체 칩에 형성되어 있는 출력용의 범프 전극이 지그재그 배치로 되어 있는 경우의 글래스 기판의 구조를 도시하고 있다. 즉, 반도체 칩에 형성되어 있는 출력용의 범프 전극에 전기적으로 접속하는 전극(56a∼56c, 57a∼57c)이 글래스 기판에 형성되어 있다. 이 전극(56a∼56c, 57a∼57c)은, 반도체 칩에 형성되어 있는 출력용의 범프 전극에 대응하여 지그재그 형상으로 배치되어 있 다. 글래스 기판에 형성되어 있는 전극(56a∼56c, 57a∼57c)에는 각각 배선이 접속되어 있다. 이 배선은 액정 표시 장치의 액정 표시부에 접속되어 있다.
여기에서, 전극(56a∼56c) 사이에는, 전극(57a∼57c)에 접속하는 배선이 지나고 있다. 전극(56a∼56c) 간은 좁아져 있으므로, 전극(57a∼57c)에 접속하는 배선이 쇼트하기 쉬워져 있다. 따라서, 본 실시 형태 2에서는, 배선에 절연막(58)에 의한 코팅을 실시하고 있다. 이에 의해, 배선 간의 쇼트 불량을 방지할 수 있다.
STN 방식의 경우에는, 제조 코스트를 저감할 필요가 있기 때문에, 글래스 기판에 절연막에 의한 코팅을 하는 것을 피할 필요가 있다. 따라서, 반도체 칩에 형성하고 있는 범프 전극을 지그재그 형상으로 배치하지 않고, 일렬로 배열하고 있다. 이에 대하여, TFT 방식의 경우에는, 제조 코스트를 저감하는 것보다도 품질을 향상시키는 것에 중점이 두어져 있으므로, 글래스 기판에 절연막에 의한 코팅을 실시하여도 문제없다. TFT 방식의 경우에는, 범프 전극의 배치를 지그재그 형상으로 배치하는 경우가 많으므로, 글래스 기판에 절연막에 의한 코팅을 실시하여 배선의 신뢰성을 향상할 필요가 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
상기 실시 형태에서는, 반도체 칩(LCD 드라이버)을 글래스 기판에 실장하는 예를 나타냈지만, 이에 한하지 않고, 반도체 칩을 프린트 배선 기판(COB; Chip 0n Board)에 실장하거나, 반도체 칩을 필름 기판에 실장하는 경우에도, 본 발명을 적 용할 수 있다.
본 발명은, 반도체 장치를 제조하는 제조업에 폭넓게 이용할 수 있다.
도 1은 본 발명의 실시 형태 1에서의 반도체 칩을 도시하는 평면도.
도 2는 도 1에 도시하는 출력용의 범프 전극을 확대하여 도시하는 도면.
도 3은 출력용의 범프 전극에 프로브침을 접촉하여 전기적 특성 검사를 실시하는 양태를 도시하는 도면.
도 4는 출력용의 범프 전극에 프로브 흔적이 형성되어 있는 양태를 도시하는 도면.
도 5는 범프 전극이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나 배치되어 있는 구성의 정의를 설명하는 도면.
도 6은 범프 전극이 일렬로 배열되고, 인접하는 범프 전극에서는 일부 영역이 어긋나 있는 배치에 포함되지 않는 예를 도시하는 도면.
도 7은 지그재그 배치된 범프 전극을 갖는 반도체 칩을 실장하는 글래스 기판의 구성을 도시하는 도면.
도 8은 일렬로 배치된 범프 전극을 갖는 반도체 칩을 실장하는 글래스 기판의 구성을 도시하는 도면.
도 9는 본 발명에서의 반도체 칩을 실장하는 글래스 기판의 구성을 도시하는 도면.
도 10은 실시 형태 1에서의 반도체 장치의 제조 공정을 도시하는 단면도.
도 11은 도 10에 계속되는 반도체 장치의 제조 공정을 도시하는 단면도.
도 12는 도 11에 계속되는 반도체 장치의 제조 공정을 도시하는 단면도.
도 13은 도 12에 계속되는 반도체 장치의 제조 공정을 도시하는 단면도.
도 14는 도 13에 계속되는 반도체 장치의 제조 공정을 도시하는 단면도.
도 15는 도 14에 계속되는 반도체 장치의 제조 공정을 도시하는 단면도.
도 16은 범프 전극의 평면 배치를 도시하는 도면.
도 17은 캔틸레버 방식의 프로브 장치를 도시하는 외관도.
도 18은 도 17의 A-A선에서 절단한 단면을 도시하는 단면도.
도 19는 범프 전극에 프로브침을 접촉시키는 양태를 도시하는 도면.
도 20은 범프 전극에 프로브침을 접촉시키는 위치를 도시하는 평면도.
도 21은 범프 전극에 프로브 흔적이 형성되어 있는 양태를 도시하는 평면도.
도 22는 반도체 칩을 글래스 기판에 실장하는 양태를 도시하는 단면도.
도 23은 반도체 칩을 글래스 기판에 실장하는 양태를 도시하는 단면도.
도 24는 반도체 칩을 액정 표시 장치에 탑재한 예를 도시하는 단면도.
도 25는 액정 표시 장치의 구성을 도시하는 도면.
도 26은 실시 형태 2에서의 반도체 칩을 도시하는 평면도.
도 27은 도 26에 도시하는 출력용의 범프 전극을 확대하여 도시하는 도면.
도 28은 지그재그 배치된 범프 전극을 갖는 반도체 칩을 실장하는 글래스 기판의 구성을 도시하는 도면.
도 29는 본 발명자들이 검토한 도면으로서, 반도체 웨이퍼의 칩 영역에 형성된 인접하는 범프 전극을 도시하는 평면도.
도 30은 도 29의 A-A선에서 절단한 단면도.
도 31은 본 발명자들이 검토한 도면으로서, 범프 전극에 프로브침을 접촉시켜서 전기적 특성 검사를 행하는 양태를 도시하는 평면도.
도 32는 도 31의 A-A선에서 절단한 단면도.
도 33은 본 발명자들이 검토한 도면으로서, 협피치화한 범프 전극에 프로브침을 접촉시켜서 전기적 특성 검사를 행하는 양태를 도시하는 평면도.
도 34는 도 33의 A-A선에서 절단한 단면도.
도 35는 본 발명자들이 검토한 도면으로서, 출력용의 범프 전극을 지그재그 배치한 예를 도시하는 평면도.
[도면의 주요 부분에 대한 부호의 설명]
1: 반도체 칩
2: 반도체 기판
3: 범프 전극
4: 범프 전극
4a: 범프 전극
4b: 범프 전극
4c: 범프 전극
6a: 프로브침
6b: 프로브침
6c: 프로브침
7a: 프로브 흔적
7b: 프로브 흔적
7c: 프로브 흔적
10a: 전극
10b: 전극
10c: 전극
11a: 배선
11b: 배선
11c: 배선
12: 절연막
20: 절연막
21: 패드
22: 표면 보호막
23: UBM막
24: 레지스트막
25: 범프 전극
25a: 범프 전극
25b: 범프 전극
25c: 범프 전극
30: 프로브 장치
31: 프로브 기판
32: 프로브침
32a: 프로브침
32b: 프로브침
32c: 프로브침
33a: 프로브 흔적
33b: 프로브 흔적
33c: 프로브 흔적
40: 반도체 칩
41: 글래스 기판
42: 전극
43: 이방성 도전 필름
44: 절연막
45: 도전성 입자
46: 글래스 기판
47: 플렉시블 프린트 기판
48: 표시부
50: 범프 전극
50a: 범프 전극
50b: 범프 전극
50c: 범프 전극
51: 범프 전극
51a: 범프 전극
51b: 범프 전극
52a: 프로브침
52b: 프로브침
52c: 프로브침
52d: 프로브침
52e: 프로브침
55: 글래스 기판
56a: 전극
56b: 전극
56c: 전극
57a: 전극
57b: 전극
57c: 전극
58: 절연막
101: 표면 보호막
102a: 범프 전극
102b: 범프 전극
103: 절연막
104a: 본딩 패드
104b: 본딩 패드
105a: 프로브침
105b: 프로브침
106: 반도체 칩
107: 범프 전극
X: 어긋남량
Y: 길이

Claims (21)

  1. (a) 반도체 웨이퍼의 칩 영역에 복수의 범프 전극을 형성하는 공정과,
    (b) 상기 복수의 범프 전극에, 지그재그 배치된 프로브침을 접촉함으로써 전기적 특성 검사를 행하는 공정
    을 포함하고,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 각각의 일부 영역이 서로 어긋나서 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 범프 전극의 평면 형상은 직사각형이며, 상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 상기 범프 전극의 긴 변 방향에서, 각각의 일부 영역이 서로 어긋나서 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 상기 프로브침을 접촉하는 영역의 부분만큼 서로 어긋나 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    (c) 상기 반도체 웨이퍼를 복수의 반도체 칩으로 개편화하는 공정과,
    (d) 상기 복수의 반도체 칩의 각각을, 상기 복수의 범프 전극을 개재하여 글래스 기판에 실장하는 공정
    을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    (c) 상기 반도체 웨이퍼를 복수의 반도체 칩으로 개편화하는 공정과,
    (d) 상기 복수의 반도체 칩의 각각을, 상기 복수의 범프 전극을 개재하여 배선 기판에 실장하는 공정
    을 더 포함하고,
    상기 복수의 범프 전극과 상기 배선 기판의 단자는 도전성 입자를 통하여 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 배선 기판은 글래스 기판인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 프로브침은 캔틸레버(cantilever) 방식의 프로브 장치에서 사용하는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 칩 영역은 사각형 형상을 하고 있고, 상기 복수의 범프 전극은, 상기 칩 영역의 한 변을 따라서 일렬로 배열되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 칩 영역은 사각형 형상을 하고 있고, 상기 복수의 범프 전극은, 상기 칩 영역의 한 변을 따라서 복수열로 배열되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 (b) 공정은, 상기 프로브침을 상기 복수의 범프 전극의 각각의 일부 영역 상에 접촉시킴으로써 전기적 특성 검사를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 복수의 범프 전극의 각각의 일부 영역 상에는, 상기 프로브침을 접촉시켰을 때에 생기는 프로브 흔적이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극에서는, 서로 어긋나 있는 영역에 상기 프로브침을 접촉시켜서 전기적 특성 검사를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극에서는, 서로 어긋나 있는 영역에 프로브 흔적이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극에서는, 인접하는 범프 전극의 무게 중심의 위치가 어긋나고 있고, 상기 무게 중심의 위치 어긋남량은, 범프 전극 1개분의 크기보다도 작은 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 복수의 범프 전극을 형성한 반도체 칩을 포함하고, 상기 복수의 범프 전극 중 서로 인접하는 범프 전극은, 각각의 일부 영역이 서로 어긋나 있는 것을 특징으로 하는 반도체 장치.
  16. 제15항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극에서는, 서로 어긋나 있는 영역이 프로브침을 접촉시키는 접촉 영역으로 되는 것을 특징으로 하는 반도체 장치.
  17. 제15항에 있어서,
    상기 복수의 범프 전극 중 서로 인접하는 범프 전극에서는, 서로 어긋나 있는 영역에 프로브침을 접촉시켰을 때에 생기는 프로브 흔적이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  18. 제15항에 있어서,
    글래스 기판을 더 포함하고, 상기 반도체 칩과 상기 글래스 기판은 상기 복수의 범프 전극을 통하여 접속되어 있는 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서,
    상기 반도체 칩은, 액정 표시 소자를 구동하는 LCD용 드라이버인 것을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서,
    상기 반도체 칩은, STN 방식의 액정 표시 장치를 구동하는 상기 LCD용 드라 이버인 것을 특징으로 하는 반도체 장치.
  21. 제19항에 있어서,
    상기 반도체 칩은, TFT 방식의 액정 표시 장치를 구동하는 상기 LCD용 드라이버인 것을 특징으로 하는 반도체 장치.
KR1020070102491A 2006-10-12 2007-10-11 반도체 장치 및 그 제조 방법 KR20080033109A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00278480 2006-10-12
JP2006278480A JP2008098402A (ja) 2006-10-12 2006-10-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20080033109A true KR20080033109A (ko) 2008-04-16

Family

ID=39297585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102491A KR20080033109A (ko) 2006-10-12 2007-10-11 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20080090314A1 (ko)
JP (1) JP2008098402A (ko)
KR (1) KR20080033109A (ko)
CN (1) CN101162699A (ko)
TW (1) TW200832574A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US8896118B2 (en) * 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
KR20150080825A (ko) 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
CN205028275U (zh) * 2015-09-23 2016-02-10 深圳信炜科技有限公司 芯片组以及电子设备
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
EP3687271A1 (en) * 2019-01-25 2020-07-29 Mycronic AB Eletrical verification of electronic components
TW202240819A (zh) * 2021-04-06 2022-10-16 矽創電子股份有限公司 晶片之凸塊結構
US20230194569A1 (en) * 2021-12-22 2023-06-22 Texas Instruments Incorporated Fluidic wafer probe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing

Also Published As

Publication number Publication date
US20080090314A1 (en) 2008-04-17
JP2008098402A (ja) 2008-04-24
TW200832574A (en) 2008-08-01
CN101162699A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR20080033109A (ko) 반도체 장치 및 그 제조 방법
KR100861153B1 (ko) 반도체장치
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
KR101445117B1 (ko) 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
US8080823B2 (en) IC chip package and image display device incorporating same
JP3943919B2 (ja) 液晶表示装置及びその検査方法
JP5395407B2 (ja) 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
CN110024017B (zh) 连接用配线
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
JP2007226001A (ja) 電気光学装置
JP3645172B2 (ja) 半導体集積回路装置搭載用基板
US20110049514A1 (en) Tcp type semiconductor device
JP4177222B2 (ja) 液晶表示装置及びその検査方法
JP2009192572A (ja) 液晶表示装置およびその検査方法
JP4729348B2 (ja) 半導体集積回路装置の製造方法
JP2877621B2 (ja) 液晶表示装置
KR20100081624A (ko) 고밀도로 배치된 범프를 구비하는 반도체 칩 및 그 제조방법
JPH05173164A (ja) 液晶表示パネル
JP2006072032A (ja) 表示装置および表示装置の検査方法
KR101328014B1 (ko) 액정표시장치용 어레이 기판
JP2008233423A (ja) 平面表示装置、及び検査用配線構造
JP2006227323A (ja) 液晶表示装置及び液晶パネルの製造方法
JPH09246738A (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid