JP3736639B2 - 半導体装置及び電子デバイス並びにそれらの製造方法 - Google Patents
半導体装置及び電子デバイス並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP3736639B2 JP3736639B2 JP2003414830A JP2003414830A JP3736639B2 JP 3736639 B2 JP3736639 B2 JP 3736639B2 JP 2003414830 A JP2003414830 A JP 2003414830A JP 2003414830 A JP2003414830 A JP 2003414830A JP 3736639 B2 JP3736639 B2 JP 3736639B2
- Authority
- JP
- Japan
- Prior art keywords
- extending
- straight lines
- along
- straight line
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000010586 diagram Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Description
本発明は、半導体装置及び電子デバイス並びにそれらの製造方法に関する。
配線パターンを有する基板に半導体チップを搭載した半導体装置が知られている。そして、基板の配線が目的の電極以外の電極と接触することを防止することができれば、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及び電子デバイス並びにそれらの製造方法を提供することにある。
特開平４−３５２１３２号公報
（１）本発明に係る半導体装置は、複数のリードを含む配線パターンを有する基板と、
複数の電極を有し、前記電極が前記配線パターンと対向するように前記基板に搭載されてなる半導体チップと、
を有し、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
それぞれの前記リードは、いずれか１つの前記電極と対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含む。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。延設部は第１の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第１の直線に沿った方向にずれて配置される。そのため、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。接続部は半導体チップの電極と対向することから、引き出し部と目的の電極以外の電極との間隔が広くなる。そのため、引き出し部と電極との間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
同一の前記第２のグループの前記電極と対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されていてもよい。
（３）この半導体装置において、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記引き出し部が延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の前記延設部よりも、前記延設部が延びる方向にずれた位置に配置されていてもよい。
（４）この半導体装置において、
前記１グループの前記延設部は、同じ長さに形成されていてもよい。
（５）この半導体装置において、
前記１グループの前記延設部は、いずれかの前記第２の直線に沿った配列順に長くなるように形成されていてもよい。
（６）この半導体装置において、
前記第２の直線は、前記第１の直線に直交する方向に延びてもよい。
（７）この半導体装置において、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（８）この半導体装置において、
隣り合う２つの前記第２の直線は平行に延びてもよい。
（９）この半導体装置において、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称であってもよい。
（１０）本発明に係る電子デバイスは、複数のランドを含む第１の配線パターンを有する第１の基板と、
複数のリードを含む第２の配線パターンを有する第２の基板と、
を有し、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
それぞれの前記リードは、いずれか１つの前記ランドと対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含む。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。延設部は第１の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第１の直線に沿った方向にずれて配置される。これにより、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。接続部はランドと対向することから、引き出し部と目的のランド以外のランドとの間隔が広くなる。そのため、引き出し部とランドとの間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を提供することができる。
（１１）この電子デバイスにおいて、
同一の前記第２のグループの前記ランドと対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されていてもよい。
（１２）この電子デバイスにおいて、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記引き出し部が延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の前記延設部よりも、前記延設部が延びる方向にずれた位置に配置されていてもよい。
（１３）この電子デバイスにおいて、
前記１グループの前記延設部は、同じ長さに形成されていてもよい。
（１４）この電子デバイスにおいて、
前記１グループの前記延設部は、いずれかの前記第２の直線に沿った配列順に長くなるように形成されていてもよい。
（１５）この電子デバイスにおいて、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（１６）この電子デバイスにおいて、
隣り合う２つの前記第２の直線は平行に延びてもよい。
（１７）この電子デバイスにおいて、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称であってもよい。
（１８）本発明に係る半導体装置の製造方法は、複数のリードを含む配線パターンを有する基板に、複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記配線パターンは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列された複数の接続部を含み、
それぞれの前記リードは、いずれか１つの前記接続部と、前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記接続部とが対向するように位置合わせして、前記電極と前記接続部とを電気的に接続する。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。接続部は、複数の第３の直線に沿った複数の第３のグループに分けられるように配列されてなる。そして、延設部は第３の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第３の直線に沿った方向にずれて配置される。そのため、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。そして、本発明によれば、半導体チップと基板とを、電極と接続部とが対向するように位置合わせする。これにより、引き出し部と目的の電極以外の電極との間隔が広いために引き出し部と電極との間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を製造することができる。
（１９）本発明に係る電子デバイスの製造方法は、第１の基板に設けられた第１の配線パターンの複数のランドと、第２の基板に設けられた第２の配線パターンの複数の接続部とを対向させて電気的に接続することを含み、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
前記接続部は、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
前記第２の配線パターンは、それぞれの前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記第１の直線と前記第３の直線とが平行になってそれぞれの前記ランドといずれか１つの前記接続部とが対向するように、前記第１の基板と前記第２の基板との位置合わせを行う。本発明によれば、第２の配線パターンは、接続部と延設部と引き出し部とを含む。接続部は、複数の第３の直線に沿ってそれぞれ延びる複数の第３のグループに分けられるように配列されてなる。そして、延設部は第３の直線に沿って延び、引き出し部は、接続部に対して、第３の直線に沿った方向にずれて配置されてなる。そのため、引き出し部が、他の接続部から離れた位置に配置される。そして、本発明によれば、第１の基板と第２の基板とを、ランドと接続部とが対向するように位置合わせする。これにより、引き出し部と目的のランド以外のランドとの間隔が広いために引き出し部とランドとの間で電気的な短絡が発生しにくい、信頼性の高い電子デバイスを製造することができる。
複数の電極を有し、前記電極が前記配線パターンと対向するように前記基板に搭載されてなる半導体チップと、
を有し、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
それぞれの前記リードは、いずれか１つの前記電極と対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含む。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。延設部は第１の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第１の直線に沿った方向にずれて配置される。そのため、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。接続部は半導体チップの電極と対向することから、引き出し部と目的の電極以外の電極との間隔が広くなる。そのため、引き出し部と電極との間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
同一の前記第２のグループの前記電極と対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されていてもよい。
（３）この半導体装置において、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記引き出し部が延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の前記延設部よりも、前記延設部が延びる方向にずれた位置に配置されていてもよい。
（４）この半導体装置において、
前記１グループの前記延設部は、同じ長さに形成されていてもよい。
（５）この半導体装置において、
前記１グループの前記延設部は、いずれかの前記第２の直線に沿った配列順に長くなるように形成されていてもよい。
（６）この半導体装置において、
前記第２の直線は、前記第１の直線に直交する方向に延びてもよい。
（７）この半導体装置において、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（８）この半導体装置において、
隣り合う２つの前記第２の直線は平行に延びてもよい。
（９）この半導体装置において、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称であってもよい。
（１０）本発明に係る電子デバイスは、複数のランドを含む第１の配線パターンを有する第１の基板と、
複数のリードを含む第２の配線パターンを有する第２の基板と、
を有し、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
それぞれの前記リードは、いずれか１つの前記ランドと対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含む。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。延設部は第１の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第１の直線に沿った方向にずれて配置される。これにより、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。接続部はランドと対向することから、引き出し部と目的のランド以外のランドとの間隔が広くなる。そのため、引き出し部とランドとの間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を提供することができる。
（１１）この電子デバイスにおいて、
同一の前記第２のグループの前記ランドと対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されていてもよい。
（１２）この電子デバイスにおいて、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記引き出し部が延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の前記延設部よりも、前記延設部が延びる方向にずれた位置に配置されていてもよい。
（１３）この電子デバイスにおいて、
前記１グループの前記延設部は、同じ長さに形成されていてもよい。
（１４）この電子デバイスにおいて、
前記１グループの前記延設部は、いずれかの前記第２の直線に沿った配列順に長くなるように形成されていてもよい。
（１５）この電子デバイスにおいて、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（１６）この電子デバイスにおいて、
隣り合う２つの前記第２の直線は平行に延びてもよい。
（１７）この電子デバイスにおいて、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称であってもよい。
（１８）本発明に係る半導体装置の製造方法は、複数のリードを含む配線パターンを有する基板に、複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記配線パターンは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列された複数の接続部を含み、
それぞれの前記リードは、いずれか１つの前記接続部と、前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記接続部とが対向するように位置合わせして、前記電極と前記接続部とを電気的に接続する。本発明によれば、リードは、接続部と延設部と引き出し部とを含む。接続部は、複数の第３の直線に沿った複数の第３のグループに分けられるように配列されてなる。そして、延設部は第３の直線に沿って延び、引き出し部は延設部から引き出されることから、引き出し部は、接続部に対して、第３の直線に沿った方向にずれて配置される。そのため、引き出し部を、他のリードの接続部から離れた位置に配置することが可能となる。そして、本発明によれば、半導体チップと基板とを、電極と接続部とが対向するように位置合わせする。これにより、引き出し部と目的の電極以外の電極との間隔が広いために引き出し部と電極との間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を製造することができる。
（１９）本発明に係る電子デバイスの製造方法は、第１の基板に設けられた第１の配線パターンの複数のランドと、第２の基板に設けられた第２の配線パターンの複数の接続部とを対向させて電気的に接続することを含み、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
前記接続部は、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
前記第２の配線パターンは、それぞれの前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記第１の直線と前記第３の直線とが平行になってそれぞれの前記ランドといずれか１つの前記接続部とが対向するように、前記第１の基板と前記第２の基板との位置合わせを行う。本発明によれば、第２の配線パターンは、接続部と延設部と引き出し部とを含む。接続部は、複数の第３の直線に沿ってそれぞれ延びる複数の第３のグループに分けられるように配列されてなる。そして、延設部は第３の直線に沿って延び、引き出し部は、接続部に対して、第３の直線に沿った方向にずれて配置されてなる。そのため、引き出し部が、他の接続部から離れた位置に配置される。そして、本発明によれば、第１の基板と第２の基板とを、ランドと接続部とが対向するように位置合わせする。これにより、引き出し部と目的のランド以外のランドとの間隔が広いために引き出し部とランドとの間で電気的な短絡が発生しにくい、信頼性の高い電子デバイスを製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（半導体装置）
図１〜図４は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の概略図である。そして、図２は、半導体装置１の一部拡大図である。ただし、図２では、電極１２と配線パターン３０との接続状態を説明するため、半導体チップ１０と基板２０とを省略してある。また、図３は、配線パターン３０（リード３２）の一部拡大図である。そして、図４は、図２のIV−IV線断面図である。
図１〜図４は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の概略図である。そして、図２は、半導体装置１の一部拡大図である。ただし、図２では、電極１２と配線パターン３０との接続状態を説明するため、半導体チップ１０と基板２０とを省略してある。また、図３は、配線パターン３０（リード３２）の一部拡大図である。そして、図４は、図２のIV−IV線断面図である。
本実施の形態に係る半導体装置は、半導体チップ１０を有する（図１参照）。半導体チップ１０は、図２及び図４に示すように、複数の電極１２を有する。図２に示すように、電極１２は、複数の平行な第１の直線１１０にそれぞれ沿った複数の第１のグループ３１０に分けられるように配列されてなる。なお、第１の直線１１０は、半導体チップ１０の１辺に沿って延びる直線である（図５参照）。そして、図２に示すように、電極１２は、第１の直線１１０に交差する方向に延びる複数の第２の直線１２０にそれぞれ沿った複数の第２のグループ３２０に分けられるように配列されてなる。このとき、第２の直線１２０は、第１の直線１１０に対して斜めに延びていてもよい。そして、図２に示すように、隣り合う２つの第２の直線１２０は、平行に延びていてもよい。なお、電極１２は、半導体チップ１０の能動面の平行な２辺（あるいは４辺）に沿って、その端部付近に並んでいてもよい。あるいは、電極１２は、半導体チップ１０の能動面の全面に、エリアアレイ状に設けられていてもよい。半導体チップ１０は、トランジスタやメモリ素子等からなる集積回路１１を有してもよい（図４参照）。電極１２は、半導体チップ１０の内部と電気的に接続されていてもよい。電極１２は、集積回路１１と電気的に接続されていてもよい。あるいは、集積回路１１と電気的に接続されていない電極を含めて、電極１２と称してもよい。電極１２は、例えば、パッドと該パッド上に形成されたバンプとを含んでいてもよい（図示せず）。また、半導体チップ１０の外形は特に限定されないが、矩形をなしていてもよい。
半導体チップ１０は、図１に示すように、基板２０に搭載されてなる。半導体チップ１０は、基板２０に、電極１２が配線パターン３０と対向するように搭載されてなる（図４参照）。
本実施の形態に係る半導体装置は、基板２０を有する（図１参照）。基板２０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。基板２０は、リジッド基板であってもよい。あるいは、基板２０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい（図１参照）。基板２０は、COF（Chip On Film）用の基板であってもよい。また、基板２０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、基板２０の形状や厚みについても、特に限定されるものではない。
基板２０は、複数のリード３２を含む配線パターン３０を有する。配線パターン３０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。基板２０として積層基板を用意した場合、配線パターン３０は、各層間に設けられていてもよい。また、基板２０としてガラス基板を利用する場合、配線パターン３０は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。配線パターン３０の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン３０を形成してもよいし、無電解メッキで配線パターン３０を形成するアディティブ法を適用してもよい。また、配線パターン３０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
図３に示すように、リード３２は、接続部３４を含む。接続部３４は、電極１２と対向する部分である。図４に示すように、電極１２と接続部３４とを対向させて電気的に接続させることで、リード３２（配線パターン３０）と電極１２とは電気的に接続される。電極１２と接続部３４との電気的な接続は、図４に示すように、両者を接触させることで実現してもよい。あるいは、電極１２と接続部３４との間に導電粒子を介在させて、該導電粒子を介して両者の電気的な接続を図ってもよい（図示せず）。あるいは、電極１２と接続部３４との電気的な接続に、合金接合（例えばＡｕ−Ａｕ又はＡｕ−Ｓｎ接合）を利用してもよい。図３に示すように、リード３２は、接続部３４から第１の直線１１０に沿って延びる延設部３６を含む。図３に示すように、リード３２は、さらに、延設部３６から引き出されて第１の直線１１０に交差する方向に延びる引き出し部３８を含む。なお、リード３２は、接続部３４と延設部３６と引き出し部３８とが一体的に形成されていてもよい。
本実施の形態に係る半導体装置によれば、リード３２は、接続部３４と延設部３６と引き出し部３８とを含む。引き出し部３８は延設部３６から引き出されることから、引き出し部３８は、接続部３４から、第１の直線１１０に沿った方向にずれて配置される。そのため、引き出し部３８と他のリード３２の接続部３４との間隔を広くすることができる。先に説明したように、本実施の形態に係る半導体装置では、接続部３４は半導体チップ１０の電極１２と対向することから、引き出し部３８と、目的の電極以外の電極１２との間隔が広くなる。そのため、引き出し部３８と電極１２との間で電気的な短絡が発生しにくい、信頼性の高い半導体装置を提供することができる。図２あるいは図３に示すように、同一の第２のグループ３２０の電極１２と対向する１グループの接続部３４から延びる１グループの延設部３６は、接続部３４の、第１の直線１１０に沿った方向の両隣のうち同じ側に配置されていてもよい。引き出し部３８は他のリード３２の延設部３６を避けて引き出されるため、引き出し部３８と他のリード３２の接続部３４との間隔がさらに広くなる。すなわち、引き出し部３８と目的の電極以外の電極１２との間隔がさらに広くなる。そのため、さらに信頼性の高い半導体装置を提供することができる。また、１グループの延設部３６は、１つの第１の延設部と、第１の延設部の隣であって、引き出し部３８が延びる方向とは反対方向の隣に配置された第２の延設部とを含んでいてもよい。このとき、第２の延設部から引き出された引き出し部３８は、第１の延設部よりも、第１の延設部が延びる方向にずれた位置に配置されていてもよい。また、図３に示すように、１グループの延設部３６は、同じ長さに形成されていてもよい。
本発明を適用した実施の形態に係る半導体装置は、図４に示すように、半導体チップ１０と基板２０とを固着する補強部２１をさらに有してもよい。補強部２１によって、半導体装置の信頼性をさらに高めることができる。補強部２１の材料は樹脂であってもよいが、これに限定されるものではない。
本実施の形態に係る半導体装置は上記のように構成されてなる。以下、その製造方法について説明する。
本実施の形態に係る半導体装置の製造方法は、複数のリード３２を含む配線パターン３０を有する基板２０に、複数の電極１２を有する半導体チップ１０を、電極１２が配線パターン３０と対向するように搭載して、電極１２と配線パターン３０とを電気的に接続することを含む。以下、この工程について説明する。
本工程は、図５に示すように、半導体チップ１０を用意することを含んでいてもよい。半導体チップ１０は、複数の電極１２を有する。図５に示すように、電極１２は、複数の平行な第１の直線１１０にそれぞれ沿った複数の第１のグループ３１０に分けられるように配列されてなる。図５に示すように、第１の直線１１０は、半導体チップ１０の１辺に沿って延びる。電極１２は、第１の直線１１０に交差する方向に延びる複数の第２の直線１２０にそれぞれ沿った複数の第２のグループ３２０に分けられるように配列されてなる。
本工程は、図６に示すように、基板２０を用意することを含んでもよい。基板２０は、複数のリード３２を含む配線パターン３０を有する。配線パターン３０は、複数の接続部３４を含む。接続部３４は、複数の平行な第３の直線１３０にそれぞれ沿った複数の第３のグループ３３０に分けられるように配列されてなる。そして、リード３２は、１つの接続部３４と、接続部３４から１つの第３の直線１３０に沿って延びる延設部３６と、延設部３６から引き出されて第３の直線１３０に交差する方向に延びる引き出し部３８とを含む（図６あるいは図３参照）。
本工程は、半導体チップ１０と基板２０とを、第１の直線１１０と第３の直線１３０とが平行になるように、かつ、電極１２と接続部３４とが対向するように位置合わせすることを含む（図２参照）。１つの第１のグループ３１０の電極１２と、いずれか１つの第３のグループ３３０の接続部３４とを対向させてもよい。そして、電極１２と接続部３４とを電気的に接続する。電極１２と接続部３４との電気的な接続には、絶縁樹脂接合（例えばＮＣＰやＮＣＦを使用した接合）、異方性導電材料接合（例えばＡＣＰやＡＣＦを使用した接合）、金属接合（例えばＡｕ−Ａｕ又はＡｕ−Ｓｎ接合）、はんだ接合等の、既に公知となっているいずれかの方式を適用してもよい。これにより、電極１２と配線パターン３０とを電気的に接続してもよい。
そして、半導体チップ１０と基板２０とを固着する補強部２１を形成する工程等を経て、半導体装置１を製造してもよい（図１参照）。図７には、半導体装置１を有する表示デバイス１０００を示す。表示デバイス１０００は、例えば、液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図８にはノート型パーソナルコンピュータ２０００を、図９には携帯電話３０００を、それぞれ示す。
（変形例）
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る半導体装置の変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る半導体装置の変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
図１０に示す例では、電極１２は、第１の直線１１０に交差する方向に延びる複数の第２の直線１２５に沿った複数の第２のグループ３２５に分けられるように配列されてなる。第２の直線１２５は、第１の直線１１０に対して斜めに延びている。そして、図１０に示すように、複数の第２の直線１２５は、それぞれ、平行に延びている。すなわち、すべての第２の直線１２５は、平行に延びていてもよい。
図１１に示す例では、電極１２は、第１の直線１１０に交差する方向に延びる複数の第２の直線１４０に沿った複数の第２のグループ３４０に分けられるように配列されてなる。第２の直線１４０は、第１の直線１１０に対して斜めに延びている。そして、図１１に示すように、隣り合う２つの第２の直線１４０は、第１の直線１１０の垂線を対称軸とする線対称となっている。
図１２及び図１３に示す例では、複数の電極１２は、第１の直線１１０に交差する方向に延びる複数の第２の直線１５０に沿った複数の第２のグループ３５０に分けられるように配列されてなる。第２の直線１５０は、第１の直線１１０に直交する方向に延びている。このとき、基板は、複数のリード４２を含む配線パターン４０を有してもよい。図１３に示すように、リード４２は、１つの電極１２と対向する接続部４４と、接続部４４からいずれか１つの第１の直線１１０に沿って延びる延設部４６と、延設部４６から引き出されて第１の直線１１０に交差する方向に延びる引き出し部４８とを含む。なお、図１３は配線パターン４０の一部拡大図で、リード４２を説明するための図である。図１２に示すように、同一の第２のグループ３２０の電極１２と対向する１グループの接続部４４から延びる１グループの延設部４６は、接続部４４の、第１の直線１１０に沿った方向の両隣のうち同じ側に配置されていてもよい。そして、隣り合う２つのグループの延設部４６は、接続部４４の、第１の直線１１０に沿った両隣のうち同じ側に配置されていてもよい。そして、１グループの延設部４６は、いずれかの第２の直線１５０に沿った配列順に長くなるように形成されていてもよい（図１２及び図１３参照）。なお、本変形例では、図１５に示すように、すべての延設部４６は、接続部４４の、第１の直線１１０に沿った方向の両隣のうち同じ側に配置されていてもよい。あるいは、図１６に示すように、隣り合う２つのグループの延設部４６は、接続部４４の、第１の直線に沿った両側のうち異なる側に配置されていてもよい。
これらの変形例によっても、上記実施の形態と同様の効果を達成することができる。なお、その他の構成については、既に説明した内容のいずれかを適用することができる。
（電子デバイス）
図１６〜図１９は、本発明を適用した実施の形態に係る電子デバイスについて説明するための図である。なお、以下に説明する電子デバイスに関しても、既に説明した内容を可能な限り適用するものとする。
図１６〜図１９は、本発明を適用した実施の形態に係る電子デバイスについて説明するための図である。なお、以下に説明する電子デバイスに関しても、既に説明した内容を可能な限り適用するものとする。
図１６は、本発明を適用した実施の形態に係る電子デバイス２の概略図である。そして、図１７は、電子デバイス２の一部拡大図である。ただし、図１７では、第１の配線パターン６０と第２の配線パターン８０との接続状態を説明するため、第１及び第２の基板５０，７０を省略してある。また、図１８は、第２の配線パターン８０（リード８２）の一部拡大図である。そして、図１９は、図１７のXIX−XIX線断面の一部拡大図である。
本実施の形態に係る電子デバイスは、第１の基板５０及び第２の基板７０を有する。第１の基板５０は、例えばフレキシブル基板又はフィルムであってもよい。また、第２の基板７０は、例えばガラス基板であってもよい。第２の基板７０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。ただし、第１及び第２の基板５０，７０はこれに限られるものではない。例えば、第１の基板としてガラス基板等を利用してもよく、第２の基板としてフレキシブル基板等を利用してもよい。
第１の基板５０は、第１の配線パターン６０を有する（図１７及び図１９参照）。そして、図１７に示すように、第１の配線パターン６０は、複数のランド６２を含む。ランド６２は、複数の平行な第１の直線５１０にそれぞれ沿った複数の第１のグループ７１０に分けられるように配列されてなる。そして、ランド６２は、第１の直線５１０に交差する方向に延びる複数の第２の直線５２０にそれぞれ沿った複数の第２のグループ７２０に分けられるように配列されてなる。このとき、第２の直線５２０は、第１の直線５１０に対して斜めに延びていてもよい。そして、図１７に示すように、隣り合う２つの第２の直線５２０は、平行に延びていてもよい。第１の配線パターン６０は、ランド６２から引き出されて第１の直線５１０に交差する方向に延びる配線６４を含む。
第２の基板７０は、複数のリード８２を含む第２の配線パターン８０を有する（図１７及び図１９参照）。図１８に示すように、リード８２は、接続部８４を含む。接続部８４は、ランド６２と対向する部分である（図１９参照）。ランド６２と接続部８４とを対向させて電気的に接続させることで、ランド６２（第１の配線パターン６０）とリード８２（第２の配線パターン８０）とは電気的に接続される。リード８２は、さらに、接続部８４から第１の直線５１０に沿って延びる延設部８６と、延設部８６から引き出されて第１の直線５１０に交差する方向に延びる引き出し部８８とを含む。なお、リード８２は、接続部８４と延設部８６と引き出し部８８とは一体的に形成されていてもよい。
本実施の形態に係る電子デバイスによれば、リード８２は、接続部８４と延設部８６と引き出し部８８とを含む。引き出し部８８は延設部８６から引き出されることから、引き出し部８８は、接続部８４から、第１の直線５１０に沿った方向にずれて配置される。そのため、引き出し部８８と他のリード８２の接続部８４との間隔を広くすることができる。そして、接続部８４は第１の配線パターン６０のランド６２と対向することから、引き出し部８８と、目的のランド以外のランド６２との間隔が広くなる。そのため、電気的な短絡の発生しにくい、信頼性の高い電子デバイスを提供することができる。図１７あるいは図１８に示すように、同一の第２のグループ７２０のランド６２と対向する１グループの接続部８４から延びる１グループの延設部８６は、接続部８４の、第１の直線５１０に沿った方向の両隣のうち同じ側に配置されていてもよい。引き出し部８８は他のリード８２の延設部８６を避けて引き出されるため、引き出し部８８と他のリード８２の接続部８４との間隔がさらに広くなる。そのため、さらに信頼性の高い電子デバイスを提供することができる。また、１グループの延設部８６は、１つの第１の延設部と、第１の延設部の隣であって、引き出し部８８が延びる方向とは反対方向の隣に配置された１つの第２の延設部とを含んでいてもよい。このとき、第２の延設部から引き出された引き出し部８８は、第１の延設部よりも、第１の延設部が延びる方向にずれた位置に配置されていてもよい。また、図１７及び図１８に示すように、１グループの延設部８６は、同じ長さに形成されていてもよい。ただし、これとは別に、１グループの延設部８６は、第２の直線５２０に沿った配列順に長くなるように形成されていてもよい（図示せず）。
本実施の形態に係る電子デバイスは、上記のように構成されてなる。以下、その製造方法について説明する。
本実施の形態に係る電子デバイスの製造方法は、第１の基板５０に設けられた第１の配線パターン６０の複数のランド６２と、第２の基板７０に設けられた第２の配線パターン８０の複数の接続部８４とを対向させて電気的に接続することを含む。以下、この工程について説明する。
本工程は、図２０に示すように、第１の基板５０を用意することを含んでいてもよい。第１の基板５０には、第１の配線パターン６０が設けられてなる。そして、第１の配線パターン６０は、複数のランド６２を含む。ランド６２は、複数の平行な第１の直線５１０にそれぞれ沿った複数の第１のグループ７１０に分けられるように配列されてなる。また、ランド６２は、第１の直線５１０に交差する方向に延びる複数の第２の直線５２０にそれぞれ沿った複数の第２のグループ７２０に分けられるように配列されてなる。そして、第１の配線パターン６０は、ランド６２から引き出されて第１の直線５１０に交差する方向に延びる配線６４を含む。
本工程は、図２１に示すように、第２の基板７０を用意することを含んでいてもよい。第２の基板７０には、第２の配線パターン８０が設けられてなる。そして、第２の配線パターン８０は、複数の接続部８４を含む。接続部８４は、複数の平行な第３の直線５３０にそれぞれ沿った複数の第３のグループ７３０に分けられるように配列されてなる。そして、第２の配線パターン８０は、接続部８４から第３の直線５３０に沿って延びる延設部８６と、延設部８６から引き出されて第３の直線５３０に交差する方向に延びる引き出し部８８とを含む（図２１あるいは図１８参照）。
本工程は、第１の基板５０と第２の基板７０とを、第１の直線５１０と第３の直線５３０とが平行になるように、かつ、ランド６２と接続部８４とが対向するように位置合わせをすることを含む（図１７参照）。１つの第１のグループ７１０のランド６２と、いずれか１つの第３のグループ７３０の接続部８４とを対向させてもよい。そして、ランド６２と接続部８４とを電気的に接続する。ランド６２と接続部８４との電気的な接続には、既に公知となっているいずれかの方法を適用してもよい。
そして、第１の基板５０と第２の基板７０とを固着する補強部を形成する工程等を経て、電子デバイス２を製造してもよい。
（変形例）
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る電子デバイスの変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る電子デバイスの変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
図２２に示す例では、ランド６２は、第１の直線５１０に交差する方向に延びる複数の第２の直線５２５に沿った複数の第２のグループ７２５に分けられるように配列されてなる。第２の直線５２５は、第１の直線５１０に対して斜めに延びている。そして、図２２に示すように、複数の第２の直線５２５は、それぞれ、平行に延びている。すなわち、すべての第２の直線５２５は、平行に延びていてもよい。
図２３に示す例では、ランド６２は、第１の直線５１０に交差する方向に延びる複数の第２の直線５４０に沿った複数の第２のグループ７４０に分けられるように配列されてなる。そして、図２３に示すように、隣り合う２つの第２の直線５４０は、第１の直線１１０の垂線を対称軸とする線対称となっている。
これらの変形例によっても、上記実施の形態と同様の効果を達成することができる。なお、その他の構成については、既に説明した内容のいずれかを適用することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１０ 半導体チップ、 １２ 電極、 ２０ 基板、 ３０ 配線パターン、 ３２ リード、 ３４ 接続部、 ３６ 延設部、 ３８ 引き出し部、 １１０ 第１の直線、 １２０ 第２の直線、 ３１０ 第１のグループ、 ３２０ 第２のグループ
Claims (16)
- 複数のリードを含む配線パターンを有する基板と、
複数の電極を有し、前記電極が前記配線パターンと対向するように前記基板に搭載されてなる半導体チップと、
を有し、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
それぞれの前記リードは、いずれか１つの前記電極と対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含み、
同一の前記第２のグループの前記電極と対向する１グループの前記接続部から延びる１グループの前記延設部は、同じ長さに形成されてなる半導体装置。 - 請求項１記載の半導体装置において、
同一の前記第２のグループの前記電極と対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されてなる半導体装置。 - 請求項２記載の半導体装置において、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記第１の延設部から引き出された引き出し部が前記第１の延設部から延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の延設部よりも、前記第１の延設部が延びる方向にずれた位置に配置されてなる半導体装置。 - 請求項１から請求項３のいずれかに記載の半導体装置において、
前記第２の直線は、前記第１の直線に対して斜めに延びる半導体装置。 - 請求項４記載の半導体装置において、
隣り合う２つの前記第２の直線は平行に延びる半導体装置。 - 請求項４記載の半導体装置において、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称である半導体装置。 - 複数のランドを含む第１の配線パターンを有する第１の基板と、
複数のリードを含む第２の配線パターンを有する第２の基板と、
を有し、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
それぞれの前記リードは、いずれか１つの前記ランドと対向する接続部と、前記接続部からいずれか１つの前記第１の直線に沿って延びる延設部と、前記延設部から引き出されて前記第１の直線に交差する方向に延びる引き出し部とを含む電子デバイス。 - 請求項７記載の電子デバイスにおいて、
同一の前記第２のグループの前記ランドと対向する１グループの前記接続部から延びる１グループの前記延設部は、前記接続部の、前記第１の直線に沿った方向の両隣のうち同じ側に配置されてなる電子デバイス。 - 請求項８記載の電子デバイスにおいて、
前記１グループの前記延設部は、１つの第１の前記延設部と、前記第１の延設部の隣であって、前記第１の延設部から引き出された引き出し部が前記第１の延設部から延びる方向とは反対方向の隣に配置された１つの第２の前記延設部とを含み、
前記第２の前記延設部から引き出された前記引き出し部は、前記第１の延設部よりも、前記第１の延設部が延びる方向にずれた位置に配置されてなる電子デバイス。 - 請求項８又は請求項９記載の電子デバイスにおいて、
前記１グループの前記延設部は、同じ長さに形成されてなる電子デバイス。 - 請求項８又は請求項９記載の電子デバイスにおいて、
前記１グループの前記延設部は、いずれかの前記第２の直線に沿った配列順に長くなるように形成されてなる電子デバイス。 - 請求項７から請求項１１のいずれかに記載の電子デバイスにおいて、
前記第２の直線は、前記第１の直線に対して斜めに延びる電子デバイス。 - 請求項１２記載の電子デバイスにおいて、
隣り合う２つの前記第２の直線は平行に延びる電子デバイス。 - 請求項１２記載の電子デバイスにおいて、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称である電子デバイス。 - 複数のリードを含む配線パターンを有する基板に、複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記配線パターンは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列された複数の接続部を含み、
それぞれの前記リードは、いずれか１つの前記接続部と、前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記接続部とが対向するように位置合わせして、前記電極と前記接続部とを電気的に接続する半導体装置の製造方法であって、
同一の前記第２のグループの電極と対向する１グループの前記接続部から延びる１グループの前記延設部は、同じ長さに形成されてなる半導体装置の製造方法。 - 第１の基板に設けられた第１の配線パターンの複数のランドと、第２の基板に設けられた第２の配線パターンの複数の接続部とを対向させて電気的に接続することを含み、
前記ランドは、複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記第１の配線パターンは、前記ランドから引き出されて前記第１の直線に交差する方向にそれぞれ延びる配線を含み、
前記接続部は、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
前記第２の配線パターンは、それぞれの前記接続部からいずれか１つの前記第３の直線に沿って延びる延設部と、前記延設部から引き出されて前記第３の直線に交差する方向に延びる引き出し部とを含み、
前記第１の直線と前記第３の直線とが平行になってそれぞれの前記ランドといずれか１つの前記接続部とが対向するように、前記第１の基板と前記第２の基板との位置合わせを行う電子デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003414830A JP3736639B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及び電子デバイス並びにそれらの製造方法 |
| CNB2004100978538A CN100364086C (zh) | 2003-12-12 | 2004-12-01 | 半导体装置和电子设备及其制造方法 |
| US11/009,993 US7279794B2 (en) | 2003-12-12 | 2004-12-10 | Semiconductor device and electronic device, and methods for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003414830A JP3736639B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及び電子デバイス並びにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005175267A JP2005175267A (ja) | 2005-06-30 |
| JP3736639B2 true JP3736639B2 (ja) | 2006-01-18 |
Family
ID=34650547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003414830A Expired - Fee Related JP3736639B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体装置及び電子デバイス並びにそれらの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7279794B2 (ja) |
| JP (1) | JP3736639B2 (ja) |
| CN (1) | CN100364086C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101468028B1 (ko) * | 2008-06-17 | 2014-12-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR101692956B1 (ko) | 2010-09-20 | 2017-01-04 | 삼성전자 주식회사 | 테이프 패키지 |
| US10201083B2 (en) * | 2015-12-04 | 2019-02-05 | Samsung Display Co., Ltd. | Printed circuit board and display apparatus including the same |
| CN105513498B (zh) * | 2016-02-04 | 2018-12-25 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| KR102555729B1 (ko) * | 2016-07-15 | 2023-07-17 | 삼성디스플레이 주식회사 | 연성 필름, 회로기판 조립체 및 표시장치 |
| KR20180041301A (ko) * | 2016-10-13 | 2018-04-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN112954888B (zh) * | 2021-02-19 | 2022-10-28 | 合肥京东方卓印科技有限公司 | 一种覆晶薄膜、覆晶薄膜组及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3067038B2 (ja) | 1991-05-30 | 2000-07-17 | 株式会社日立製作所 | 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置 |
| US5986334A (en) * | 1996-10-04 | 1999-11-16 | Anam Industrial Co., Ltd. | Semiconductor package having light, thin, simple and compact structure |
| JPH11163501A (ja) * | 1997-12-02 | 1999-06-18 | Rohm Co Ltd | 電子部品の実装方法、およびその方法によって製造された電子回路装置 |
| JP3537699B2 (ja) * | 1999-03-30 | 2004-06-14 | 京セラ株式会社 | 半導体素子の実装構造体 |
| JP3525377B2 (ja) * | 1999-05-14 | 2004-05-10 | 日本航空電子工業株式会社 | 電気的接続構造及びその形成方法 |
| US6611053B2 (en) * | 2000-06-08 | 2003-08-26 | Micron Technology, Inc. | Protective structure for bond wires |
| US6664483B2 (en) * | 2001-05-15 | 2003-12-16 | Intel Corporation | Electronic package with high density interconnect and associated methods |
| JP3780996B2 (ja) * | 2002-10-11 | 2006-05-31 | セイコーエプソン株式会社 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
| JP4076933B2 (ja) | 2003-09-12 | 2008-04-16 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-12-12 JP JP2003414830A patent/JP3736639B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-01 CN CNB2004100978538A patent/CN100364086C/zh not_active Expired - Fee Related
- 2004-12-10 US US11/009,993 patent/US7279794B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100364086C (zh) | 2008-01-23 |
| CN1627513A (zh) | 2005-06-15 |
| US20050127493A1 (en) | 2005-06-16 |
| JP2005175267A (ja) | 2005-06-30 |
| US7279794B2 (en) | 2007-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4235835B2 (ja) | 半導体装置 | |
| US20060049494A1 (en) | Semiconductor device | |
| US6437253B1 (en) | Terminal structure to which an electronic component is to be bonded | |
| JP3736639B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
| US8338965B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
| JP3707487B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
| JP2000124249A (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| TWI361476B (en) | Semiconductor package and display apparatus | |
| JP4905621B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
| JP2006196528A (ja) | 半導体装置 | |
| JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
| JP4123371B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100759309B1 (ko) | 반도체 장치 | |
| JP2004289071A (ja) | 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |