JP3977072B2 - 配線基板及び半導体装置並びにそれらの製造方法 - Google Patents
配線基板及び半導体装置並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP3977072B2 JP3977072B2 JP2001382066A JP2001382066A JP3977072B2 JP 3977072 B2 JP3977072 B2 JP 3977072B2 JP 2001382066 A JP2001382066 A JP 2001382066A JP 2001382066 A JP2001382066 A JP 2001382066A JP 3977072 B2 JP3977072 B2 JP 3977072B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- insulating substrate
- layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に配線層が形成された配線基板、及び該配線基板上に半導体素子が搭載された半導体装置、並びにこれら配線基板、半導体装置の各製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末等の電子機器の小型軽量化に伴い、それらの機器に搭載される電子部品の高密度化が進んでいる。例えば、携帯電話における表示パネルとしては、軽量薄型で、かつ低消費電力であるといった利点を有することから、液晶表示パネルが多用されている。このような液晶表示パネルを駆動するための半導体素子は、可撓性（フレキシブル性）を有する絶縁性基板（以下、絶縁性フィルム基板とする）上に金属配線パターンを形成した、いわゆるテープキャリア（配線基板の一種）に実装されて半導体装置を構成しており、実装の高密度化と薄型化、軽量化を実現している。
【０００３】
このような半導体素子の実装方式に、ＣＯＦ（chip on FPC( flexible print circuit))と呼ばれているものがある。
【０００４】
図１１を用いて、半導体素子を配線基板にＣＯＦ方式で実装する一般的な方法について説明する。
【０００５】
図１１において、５１は半導体素子であり、５２は該半導体素子５１の表面に形成された入出力用の端子電極、５３は該入出力用の端子電極５２上に形成された金バンプ電極である。該金バンプ電極５３は、厚さ１０〜１８μｍ程度で形成されている。
【０００６】
そして、５０が上記した配線基板の一種であるテープキャリアであり、絶縁性フィルム基板５４と、該絶縁性フィルム基板５４上に形成された金属配線パターン５５とからなる。絶縁性フィルム基板５４は、ポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料とし、可撓性を有した長尺状の形をしており、絶縁性フィルム基板５４の両側縁には、送り孔（不図示）が所定の間隔で形成されており、長手方向に移動可能となっている。
【０００７】
金属配線パターン５５は、例えば銅等の導電性物質を主体とし、該主体の表面に錫メッキや金メッキが施されて構成されている。該金属配線パターン５５には、半導体素子５１との接合用のインナーリード、液晶表示パネル等との接合用のアウターリード、及びインナーリードとアウターリードとの間に設けられる中間リード等が含まれている。５６はボンディングツールである。
【０００８】
半導体素子５１をテープキャリア５０に実装するにあたり、まず、テープキャリア５０における金属配線パターン５５に対し、半導体素子５１を位置合わせする。すなわち、半導体素子５１における入出力用の端子電極５２上に形成された金バンプ電極５３が、金属配線パターン５５上の所定の位置と合致するように位置合わせする。
【０００９】
次に、ボンディングツール５６を用いて、熱圧着にて金バンプ電極５３と金属配線パターン５５とを接合する。詳細には、金バンプ電極５３を金属配線パターン５５におけるインナーリードと接合する。このような接続方法は、一般にＩＬＢ（Inner Lead Bonding)と称される。金バンプ電極５３と金属配線パターン５５とが接合されることで、半導体素子５１とテープキャリア５０とは、電気的かつ機械的に接続される。
【００１０】
この後の工程については、特に図示してはいないが、半導体素子５１の周囲にエポキシ樹脂やシリコーン樹脂等がノズル等を用いて塗布され、リフロー方式等により熱を加えて該樹脂が硬化される。これにて、半導体素子５１は樹脂封止される。その後、半導体素子５１の実装部分が、長尺状のテープキャリア５０より打ち抜かれることで、個別の半導体装置が得られ、液晶表示パネル等に実装される。
【００１１】
従来、テープキャリア５０における金属配線パターン５５のインナーリードのピッチは、５０μｍ程度であるが、今後、半導体素子５１の微細化、高機能化が進むにつれ、テープキャリア５０側においては、金属配線パターン５５の配線密度をさらに高める必要性が出てくる。
【００１２】
また、打ち抜いた状態の１枚のテープキャリア５０上に、複数の半導体素子５１を搭載した半導体装置もある。例えば、ロジック系デバイスを絶縁性フィルム基板上に搭載する場合、半導体素子自体の多ピン化に加え、液晶ドライバＩＣに加えて、コントローラやＳＲＡＭ等の半導体素子を搭載する必要がある。このような構成をＣＯＦ方式で実現しようとすると、搭載する半導体素子５１数の増加により、金属配線パターン５５における配線レイアウトとしては、配線を交差させることなく引き回すことが困難となっている。
【００１３】
したがって、このような場合、現在主流の絶縁性フィルム基板５４の片面のみに金属配線パターン５５を形成した片面配線構造の配線基板では対応が不可能となり、絶縁性フィルム基板５４の両面に金属配線パターン５５が形成された両面配線構造や、金属配線パターン５５の上に別の金属配線パターン層が形成された多層配線構造の必要性が発生している。
【００１４】
両面配線構造を採用した配線基板としては、図１２に示すように、絶縁性フィルム基板５４の表面に第１の金属配線パターン５５ａを形成し、絶縁性フィルム基板５４の裏面に第２の金属配線パターン５５ｂを形成し、第１及び第２の金属配線パターン５５ａ・５５ｂの導通を、絶縁性フィルム基板５４に形成したスルーホール６０を介してとる構成がある。該構成は、例えば、特開平６−３１４７２４号公報に開示されている。なお、図において、５８は上述した半導体素子５１を封止する樹脂であり、５９ａ・５９ｂは、第１及び第２の金属配線パターン５５ａ・５５ｂそれぞれの保護膜である。
【００１５】
また、多層配線構造の配線基板を提案したものとしては、例えば、特開平９−３０６９４７号公報がある。該公報の構成は、実装方式として、テープキャリアに、デバイスホールが形成されたＴＣＰ（Tape carrier Package）方式を前提としたものである。図１３に示すように、第１の金属配線パターン５５ａが形成された第１の絶縁性フィルム基板５４ａと、第１の金属配線パターン５５ｂが形成された第２の絶縁性フィルム基板５４ｂとを、接着層６１を介して貼り合わせている。第１及び第２の金属配線パターン５５ｂ・５５ａとの導通は、第２の絶縁性フィルム基板５４ｂにスルーホール６０を形成してとっている。
【００１６】
このように、現在用いられている両面配線構造や多層配線構造の配線基板は、絶縁性フィルム基板にスルーホールを形成し、該スルーホールにて２層以上の配線層の導通をとるという形を採用している。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した従来の両面配線構造や多層配線構造の配線基板のように、２層以上の配線層の導通を絶縁性フィルム基板に形成したスルーホールにてとる構成では、金属配線パターンにおけるインナーリードの狭ピッチ化に対応して微細なスルーホールを形成する必要あるため、配線層が一層のみの片側配線構造の配線基板に比べ、製造コストが数倍にもなるといった課題がある。これは、微細なスルーホールの形成には、高価なレーザー加工やケミカルエッチッグ等が用いられるためである。
【００１８】
なお、インナーリードの狭ピッチ化への対応として、インナーリードを接合箇所において千鳥配置としたり、広い箇所に引き回すなどして、接合部分においてのみピッチを広げて、スルーホールのサイズを大きくすることも可能であるが、、この場合、配線基板のサイズが必然的に大型化すると共に、スルーホールを用いた場合、片側配線構造の配線基板に比してコスト高になることは否めない。
【００１９】
【課題を解決するための手段】
本発明の配線基板は、上記の課題を解決するために、第１の配線層が形成された第１の絶縁性基板を備える第１の配線層部に、第２の配線層が形成された第２の絶縁性基板を備える第２の配線層部が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合され、上記第２の配線層の接合部位が、上記第１の配線層部と第２の配線層部とが位置合わせされた状態で、上記第１の配線層の露出された部位と接触するように、形成されていることを特徴としている。
【００２０】
上記配線基板としては、半導体素子が実装されて半導体装置を構成するものや、複数の半導体装置を実装するプリント配線基板等を含む。
【００２１】
これによれば、積層配線を実現する第１の配線層と第２の配線層とは、第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合されている。ここで接合箇所となる絶縁層を除去した領域とは、第１の配線層及び第２の配線層における配線１本毎に形成されるのではなく、複数の配線分まとめて、配線の並ぶ方向に一括して形成したものである。しがたって、配線１本毎に形成されるスルーホールを使用する構成に比べて、煩雑な工程は必要なく、非常に安価にて形成することができる。
【００２２】
したがって、上記した本発明の構成を採用することで、積層配線構造を有する配線基板を従来のスルーホールを用いて第１の配線層と第２の配線層との電気的接続をとった構成に比べて、安価にて得ることができる。
【００２３】
本発明の配線基板においては、さらに、第２の絶縁性基板が、第１の絶縁性基板上に部分的に配されていることを特徴とすることもでき、また、第２の絶縁性基板が、第１の配線層において配線の交差が必要である部分に部分的に配されていることを特徴とすることもできる。
【００２４】
第１の絶縁性基板に対して、第２の絶縁性基板は、色々な箇所に、個数を問わず配置することができるので、上記構成のように、第２絶縁性基板を部分的に、例えば配線レイアウト上で配線の交差が必要な部分にのみ配するといったことが容易に実現でき、配線基板における配線レイアウトの設計が容易になる。
【００２５】
本発明の配線基板においては、第１の絶縁性基板が可撓性を有することを特徴とすることもできる。
【００２６】
第１の絶縁性基板が可撓性を有する構成とすることで、当該配線基板を曲げることが可能となる。これはつまり、例えば半導体素子を搭載して半導体装置を構成する場合など、該半導体装置を曲げることができるので、実装の幅を広げることが可能となる。
【００２７】
また、この場合、第２の絶縁性基板も可撓性を有する構成とすることがより好ましい。つまり、第１の絶縁性基板を可撓性を有する構成とした場合、第２の絶縁性基板も可撓性を有する構成とすることで、第２の絶縁性基板部分でも上げることが可能となり、上記した実装の幅をさらに広げることができる。
【００２８】
本発明の配線基板においては、さらに、第１の絶縁性基板と第２の絶縁性基板、及び第１の配線層と第２の配線層とが、それぞれ同一素材より形成されていることを特徴とすることもできる。
【００２９】
第１の絶縁性基板と第２の絶縁性基板、第１の配線層と第２の配線層とを、それぞれ同一素材より形成することで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板の各製造を、同一製造ラインを用いて行うことが可能となり、配線基板の製造コストを下げることができる。
【００３０】
この場合、第１の絶縁性基板と第２の絶縁性基板とはポリイミド系樹脂からなり、第１の配線層と第２の配線層とは銅からなる構成とすることもできる。
【００３１】
このような構成とすることで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板を、従来より多用されているポリイミド銅箔積層板を用いて形成することができる。
【００３２】
本発明の半導体装置は、上記の課題を解決するために、絶縁性基板上に配線層が形成された配線基板上に半導体素子が搭載され、該半導体素子の接続用端子と上記配線層とが接合された半導体装置において、上記配線基板として、上記した本発明の配線基板が用いられ、半導体素子の接続用端子と第１の配線層とが接合されていることを特徴としている。
【００３３】
配線基板として既に説明したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものである。したがって、このような配線基板に半導体素子が搭載されてなる本発明の半導体装置は、安価でかつ配線基板部分が大型化することなく、半導体素子を複数個搭載し得るものとなる。
【００３４】
本発明の配線基板の製造方法は、上記の課題を解決するために、上記した本発明の配線基板の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００３５】
上記したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものであるが、このような配線基板を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となる。
【００３６】
そして、第１の配線層と第２の配線層との接合には、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００３７】
また、本発明の半導体装置の製造方法は、上記の課題を解決するために、上記した本発明の半導体装置の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上に半導体素子を搭載して、第１の配線層と半導体素子の接続端子とを接合する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００３８】
上記したように、本発明の半導体装置は、安価な構成でありながら、積層配線構造を有するものであるが、このような半導体装置を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となる。
【００３９】
そして、第１の配線層と第２の配線層との接合には、本発明の配線基板の場合と同様に、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００４０】
【発明の実施の形態】
本発明の実施の形態について、図１ないし図１０に基づいて説明すれば、以下の通りである。
【００４１】
図１は、本実施の形態の半導体装置の平面図である。図１において、２が積層配線構造の配線基板であり、１ａ・１ｂが該配線基板２の上に搭載された半導体素子である。８は上記半導体素子１ａ・１ｂを封止する樹脂である。また、９は配線基板２表面に設けられた第１保護膜（絶縁膜）であり、後述の主配線パターン５（図２参照）を保護するものである。１０は出力側アウターリードで、１１は入力側アウターリードである。そして、４が配線基板２における積層配線部位となる副配線層部である。
【００４２】
図２を用いて、半導体装置及び配線基板２の構成を、より詳細に説明する。図２は、図１におけるＡ−Ａ’線矢視断面図である。
【００４３】
図２に示すように、配線基板２は、主配線層部（第１の配線層部）３と該主配線部３に搭載された副配線層部（第２の配線層部）４とからなる。
【００４４】
このうち、主配線層部３は、絶縁性フィルム基板（第１の絶縁性基板）７上に、上記主配線パターン（第１の配線層）５と、上記第１保護膜９とが形成された構成である。
【００４５】
絶縁性フィルム基板７は、可撓性を有しており、例えばポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料として、この上に、銅等の導電体物質からなる主配線パターン５が形成されている。図１では、既に打ち抜かれたものを記載しているが、該絶縁性フィルム基板４の原形は長尺状であり、一般にはテープキャリアと称され、ポリイミド銅箔積層板等を用いることができる。該ポリイミド銅箔積層板における銅箔部分をパターニングすることで、上記主配線パターン５が得られる。
【００４６】
主配線パターン５は、銅等の導電性物質を主体として、その表面が錫や金にてメッキされている。主配線パターン５の厚みは、１０〜１８μｍである。主配線パターン５は、半導体素子１ａ・１ｂと接続されるインナーリード３０、及び上述したアウターリード１０・１１、及びこれらインナーリード３０とアウターリード１０・１１との中間にある中間リード３１等よりなる。
【００４７】
第１保護膜９は、主配線パターン５の腐食やリーク、断線不良等を防止するものであって、絶縁性物質から形成されている。上記したインナーリード３０やアウターリード１０・１１の部位では、該第１保護層９は除去されており、主配線パターン５が露出している。
【００４８】
上記半導体装置１ａは、このような主配線層部３に搭載れている。詳細には、半導体素子１ａの図示しない入出力用の端子電極が、上記主配線パターン５のインナーリード３０と、金バンプ電極１８を介して接合されている。なお、図においては、半導体素子１ａについてのみ記載したが、半導体素子１ｂ側の主配線層部３への実装も、全く同じである。
【００４９】
なお、ここでは主配線層部３の基体を絶縁性フィルム基板７とし、可撓性を有する構成としているので、液晶表示パネル等との実装において、本半導体装置を曲げることができるといった効果を奏するが、曲げる必要が全くない場合などは、主配線層部３は非可撓性の構成であってもかまわない。
【００５０】
一方、このような主配線層部３に搭載されることで積層配線を実現する副配線層部４は、絶縁性基板（第２の絶縁性基板）１３と、該絶縁性基板１３上に形成された副配線パターン（第２の配線層）１４と、該副配線パターン１４を保護する第２保護膜１５とからなる。
【００５１】
絶縁性基板１３は、上記した主配線層部３における絶縁性フィルム基板７とは異なり、面積的に小さいものであるので、たとえ主配線層部３側が可撓性を有する構成であっても、非可撓性とすることもできる。但し、主配線層部３を可撓性を有する構成とした場合は、該絶縁性基板１３も可撓性を有する構成とすることで、副配線層部４の搭載部分においても配線基板２を曲げることができるので好ましい。配線基板２における副配線層部４の占める面積が大きい場合は、副配線層部４は可撓性を有した構成とすることが好ましい。
【００５２】
絶縁性基板１３の材質としては、絶縁性フィルム基板４と同様にポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料としたものを用いることができる。したがって、絶縁性フィルム基板７と同様に、可撓性を有する場合の絶縁性基板１３としては、長尺状の一般にはテープキャリアと称される、ポリイミド銅箔積層板等を用いることができ、該ポリイミド銅箔積層板における銅箔部分をパターニングすることで、副配線パターン１４を形成すればよい。
【００５３】
なお、ポリイミド銅箔積層板としては、接着剤としてエポキシやアクリル系樹脂を用いて、ポリイミドフィルムと銅箔とを貼り合わせた３層基材や、接着剤を使用せず、ポリイミドフィルムと銅箔のみで作製された２層基材等があるが、何れをもちいてもよい。また、２層基材においても、銅箔にポリイミドを塗布して作製しても、ポリイミドフィルムに銅をスパッタリング或いはメッキすることで形成してもよい。
【００５４】
また、上記したポリイミド銅箔積層板を用いる場合を含め、副配線層部４と主配線層部３とは、同じ材料で形成することが好ましい。例えば、可撓性とする場合は、主配線層部３における絶縁性フィルム基板７及び主配線パターン５と、副配線層部４における絶縁性基板１３及び副配線パターン１４とを、それぞれ全く同じ材質より形成する。これにより、同じ製造ラインで主配線層部３と副配線層部４とを製造でき、製造コストの低減が可能となる。
【００５５】
副配線パターン１４は、主配線パターン５に対して橋桁状に、主配線パターン５の上方に配設されることで、積層配線（ここでは２層配線）を実現するものである。その材質としては、主配線パターン５と同様に、銅等の導電性物質を主体として、その表面が錫や金にてメッキされており、１０〜１８μｍ程度の厚みを有している。
【００５６】
第２保護膜１５は、副配線パターン１４の腐食やリーク、断線不良等を防止するものであって、第１保護膜９と同様に、絶縁性物質から形成されている。そして、主配線層部５の主配線パターン５と接合される部位では、この第２保護層１５は設けられておらず、副配線パターン１４が露出している。
【００５７】
このような主配線層部３と副配線層部４とは、主配線パターン５と副配線パターン１４とが、各々の保護膜である第１保護膜９と第２保護膜１５とを介して対向するように配置され、主配線パターン５と副配線パターン１４とが、第１保護膜９と第２保護膜１５とを、主配線パターン５及び副配線パターン１４の各配線の並ぶ方向に除去した部位で、異方性導電膜２２を介して接合されている。ここで、第１保護膜９と第２保護膜１５とは、主配線パターン５と副配線パターン１４との接合箇所以外を絶縁する絶縁膜としての機能を有している。
【００５８】
図２の場合、主配線パターン５の露出部５ａと接合される副配線パターン１４の部位１４ａが、主配線層部３と副配線層部４とが位置合わせされた状態で、主配線パターン５の露出部５ａと接触するように、嵩高に形成されている。該部位１４ａを以下、嵩高部と称する。該嵩高部１４ａの高さとしては、主配線層部３と副配線層部４とが位置合わせされた状態で、主配線パターン５の露出部５ａと接触すればよいので、少なくとも、この構成では、第２保護膜の厚み＋主配線パターン５上における第２保護膜の厚みより高くする必要がある。
【００５９】
なお、主配線層部３における主配線パターン５の接合部位を嵩高とする場合も考えられ、また、接合には異方性導電膜２２に限らず、金属間化合物形成法等を用いてもよい。
【００６０】
図３は、図１の半導体装置における配線レイアウトの要部を示している。２つの半導体素子１ａ・１ｂを搭載させた場合、配線が交差する交差部１６を設けることで、配線基板２のサイズを大きくすることなく、配線を引き回すことができる。主配線パターン５のみの片面配線構造とした場合、配線レイアウト上の交差部１６は結線されてしまい実現できない。
【００６１】
これに対し、本半導体装置の構成では、この交差部１６に上記副配線層部４を配置して副配線パターン１４を橋桁状に主配線パターン５の上に配することで、交差する一方の配線を主配線パターン５より形成し、もう一方の配線を副配線パターン１４より形成することで、結線させることなく、容易に配線レイアウト上の交差部１６を実現している。
【００６２】
図４に、主配線層部３に対して副配線層部４を搭載して、主配線パターン５と副配線パターン１４とを接続する方法を示す。
【００６３】
まず、主配線層部３における配線レイアウト上の交差部１６にあたる所定部位の第１保護膜９を削除する。図４においては、図３に示す交差部１６にあたる部位の、副配線層部設置箇所２４を破線にて示している。第１保護膜９が削除されて主配線パターン５が露出した露出部５ａ・５ａとはつまり、副配線層部４における副配線パターン１４の嵩高部１４ａ・１４ａと対向する部位である。
【００６４】
露出部５ａ・５ａの近傍には、それぞれ、副配線層部４との位置合わせ用のアライメントマーク２３ａ・２３ａが形成されている。また、副配線層部４側にも、アライメントマークと２３ｂ・２３ｂが、嵩高部１４ａ・１４ａの近傍に形成されている。これらアライメントマーク２３ａ・２３ａ・２３ｂ・２３ｂは、主配線パターン５或いは副配線パターン１４を形成する際に、同時にパターニングすることで形成されており、該マーク上には、第１及び第２の保護膜９・１５は形成されないようになっている。
【００６５】
また、嵩高部１４ａ・１４ａは、銅箔を副配線パターン１４の形状にパターニングする際に、銅箔のエッチング量を変える、マスクを変更するなどの方法で形成し、嵩高部１４ａ・１４ａを避けて第２保護膜１５を形成する。
【００６６】
次に、副配線層部４を、これらアライメントマークと２３ａ・２３ａ・２３ｂ・２３ｂを用いて、第１保護膜９と第２保護膜１５とが対向するように、主配線層部３上に搭載して、位置合わせする。この際、露出部５ａと嵩高部１４ａとの間には、異方性導電膜２２を介在させておく。
【００６７】
位置合わせが終了すると、主配線パターン５と副配線パターン１４とを、各接合領域１７ａ・１７ｂで露出部と嵩高部１４ａとを、異方性導電膜２２を用いて接合する。接合には、異方性導電膜２２以外に金属化合物形成法を用いてもよい。金属化合物形成法を用いる場合は、嵩高部１４ａ側を錫メッキとしたときは露出部５ａ側は金メッキとしておく。反対に嵩高部１４ａ側を金メッキとしたときは露出部５ａ側は錫メッキとしておく。
【００６８】
なお、上記の半導体装置では、副配線層部４を副配線パターン１４一層のみ有する構成としたが、特に副配線層部４の部分で半導体装置を曲げる必要がなく、可撓性とする必要がない場合は、図５に示す副配線層部４’のように、副配線パターン１４が形成された絶縁性基板１３を多層積層して（図では２層）、副配線パターン１４を複数層としてもよい。
【００６９】
このように、本半導体装置では、主配線層部３における主配線パターン５上に、副配線パターン１４を有する副配線層部４が部分的に配され、主配線パターン５の上に橋桁状に副配線パターン１４が積層されている。ここで、主配線パターン５と副配線パターン１４とは、互いの間に介在する絶縁層である第１保護膜９と第２保護膜１５とが、主配線パターン５及び副配線パターン１４の各配線の並ぶ方向に除去された部位で接合されており、コストアップの要因となるスルーホールを形成することなく、積層配線を実現している。
【００７０】
これにより、主配線層部３に複数の半導体素子１ａ・１ｂが搭載される場合など、配線基板サイズを大きくすることなく配線を引き回そうとすると、配線レイアウト上交差部１６が発生してしまう場合にも、該交差部１６の部位に副配線層部４を、従来からの接続方法を使って主配線層部３上に搭載することで、スルーホールを形成するこなく安価で簡単な構成で、複数積層配線を実現できる。
【００７１】
次に、図６〜図８に、発明の他の実施の形態の半導体装置の平面図を示す。
【００７２】
副配線層部４は、半導体素子１ａ・１ｂに設けられた端子電極の入力側、出力側の何れの側にも配することができ、主配線層部３における如何なる箇所にも配置できる。
【００７３】
図６の半導体装置は、副配線層部４がＬ字型である例を示している。また、図７の半導体装置は、半導体素子が１ａ〜１ｃの３つ搭載され、副配線層部４もＬ字型と矩形の２つが配置されている例であり、図８は、半導体素子が１ａ〜１ｃの３つ搭載され、副配線層部４がコ字型である場合の例である。
【００７４】
副配線層部４の形状や、配置個数等は、配線基板２における配線ライアウトを考慮して決定すればよく、主配線パターン５のみでは交差部１６が発生する箇所に、設ければよい。このような副配線層部４を設けて交差部１６を実現することで、交差部１６を設けることなく主配線パターン５のみで配線を引き回した場合に比べて、主配線パターン５における配線の密度を軽減することができる。
【００７５】
さらに、図９に、本発明の他の実施の形態の半導体装置の平面図を示す。また、図１０に、図９におけるＢ−Ｂ’線矢視断面図を示す。
【００７６】
この半導体装置では、副配線層部４の代わりに、主配線パターン５を有する主配線層部３上に部品抵抗２０を配して、主配線パターン５に対して橋桁状の第２の配線層を実現している。このように、部品抵抗２０を配線レイアウト上の交差部１６に配置することでも、部分的に積層配線とすることができる。
【００７７】
【発明の効果】
本発明の配線基板は、以上のように、第１の配線層が形成された第１の絶縁性基板を備える第１の配線層部に、第２の配線層が形成された第２の絶縁性基板を備える第２の配線層部が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合され、上記第２の配線層の接合部位が、上記第１の配線層部と第２の配線層部とが位置合わせされた状態で、上記第１の配線層の露出された部位と接触するように、形成されていることを特徴としている。
【００７８】
このように、積層配線を実現する第１の配線層と第２の配線層とを、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合した構成とすることで、従来の個々の配線毎にスルーホールを形成して第１の配線層と第２の配線層との電気的接続をとる構成に比べて、安価にて積層配線構造を有する配線基板を得ることができるという効果を奏する。
【００７９】
本発明の配線基板においては、第２の絶縁性基板が、第１の絶縁性基板上に部分的に配されていることを特徴とすることもでき、また、第２の絶縁性基板が、第１の配線層において配線の交差が必要である部分に部分的に配されていることを特徴とすることもできる。
【００８０】
第１の絶縁性基板に対して、第２の絶縁性基板は、色々な箇所に、個数を問わず配置することができるので、このように、第２絶縁性基板を部分的に、例えば配線レイアウト上で配線の交差が必要な部分にのみ配するといったことが容易に実現でき、配線基板における配線レイアウトの設計が容易になるという効果を併せて奏する。
【００８１】
本発明の配線基板においては、第１の絶縁性基板が可撓性を有することを特徴とすることもできる。
【００８２】
第１の絶縁性基板が可撓性を有する構成とすることで、当該配線基板を曲げることが可能となるので、例えば半導体素子を搭載して半導体装置を構成する場合など、半導体装置を曲げることができ、実装の幅が広がるという効果を併せて奏する。
【００８３】
また、この場合、第２の絶縁性基板も可撓性を有する構成とすることがより好ましい。つまり、第１の絶縁性基板を可撓性を有する構成とした場合、第２の絶縁性基板も可撓性を有する構成とすることで、第２の絶縁性基板部分でも上げることが可能となり、上記した実装の幅がさらに広ばるという効果を併せて奏する。
【００８４】
本発明の配線基板においては、さらに、第１の絶縁性基板と第２の絶縁性基板、及び第１の配線層と第２の配線層とが、それぞれ同一素材より形成されていることを特徴とすることもできる。
【００８５】
第１の絶縁性基板と第２の絶縁性基板、第１の配線層と第２の配線層とを、それぞれ同一素材より形成することで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板の各製造を、同一製造ラインを用いて行うことが可能となり、配線基板の製造コストを下げることができるという効果を併せて奏する。
【００８６】
この場合、第１の絶縁性基板と第２の絶縁性基板とはポリイミド系樹脂からなり、第１の配線層と第２の配線層とは銅からなる構成とすることもできる。
【００８７】
このような構成とすることで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板を、従来より多用されているポリイミド銅箔積層板を用いて形成することができるという効果を併せて奏する。
【００８８】
本発明の半導体装置は、以上のように、絶縁性基板上に配線層が形成された配線基板上に半導体素子が搭載され、該半導体素子の接続用端子と上記配線層とが接合された半導体装置において、上記配線基板として、上記した本発明の配線基板が用いられ、半導体素子の接続用端子と第１の配線層とが接合されていることを特徴としている。
【００８９】
配線基板として既に説明したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものである。したがって、このような配線基板に半導体素子が搭載されてなる本発明の半導体装置は、安価でかつ配線基板部分が大型化することなく、半導体素子を複数個搭載し得る半導体装置を提供できるという効果を奏する。
【００９０】
本発明の配線基板の製造方法は、以上のように、上記した本発明の配線基板の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００９１】
上記したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものであるが、このような配線基板を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となるという効果を奏する。
【００９２】
そして、第１の配線層と第２の配線層との接合には、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００９３】
また、本発明の半導体装置の製造方法は、以上のように、上記した本発明の半導体装置の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上に半導体素子を搭載して、第１の配線層と半導体素子の接続端子とを接合する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００９４】
上記したように、本発明の半導体装置は、安価な構成でありながら、積層配線構造を有するものであるが、このような半導体装置を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となるという効果を奏する。
【００９５】
そして、第１の配線層と第２の配線層との接合には、本発明の配線基板の場合と同様に、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態を示すもので、半導体装置の平面図である。
【図２】 図１のＡ−Ａ’線矢視断面図である。
【図３】 図１の半導体装置における配線レイアウトを示す図面である。
【図４】 図１の半導体装置における、主配線層部に対して副配線層部を接続する状態を示す図面である。
【図５】 本発明の他の実施の形態を示すもので、半導体装置の要部断面図である。
【図６】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図７】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図８】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図９】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図１０】 図９のＢ−Ｂ’線矢視断面図である。
【図１１】 半導体素子を配線基板上にＣＯＦ方式で搭載させる一般的な接続方法を示す
図面である。
【図１２】 従来技術を示すもので、両面配線構造の配線基板を備えた半導体装置の断面図である。
【図１３】 従来技術を示すもので、積層配線構造の配線基板の断面図である。
【符号の説明】
１ａ 半導体素子
１ｂ 半導体素子
２ 配線基板
３ 主配線層部（第１の配線層部）
４ 副配線層部（第２の配線層部）
５ 主配線パターン（第１の配線層）
５ａ 露出部（露出された部位）
７ 絶縁性フィルム基板（第１の絶縁性基板）
９ 第１保護膜（絶縁層）
１３ 絶縁性基板（第２の絶縁性基板）
１４ 副配線パターン（第２の配線層）
１４ａ 嵩高部（嵩高に形成された部位）
１５ 第２保護膜（絶縁層）
１６ 交差部
２２ 異方性導電膜
【発明の属する技術分野】
本発明は、絶縁性基板上に配線層が形成された配線基板、及び該配線基板上に半導体素子が搭載された半導体装置、並びにこれら配線基板、半導体装置の各製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末等の電子機器の小型軽量化に伴い、それらの機器に搭載される電子部品の高密度化が進んでいる。例えば、携帯電話における表示パネルとしては、軽量薄型で、かつ低消費電力であるといった利点を有することから、液晶表示パネルが多用されている。このような液晶表示パネルを駆動するための半導体素子は、可撓性（フレキシブル性）を有する絶縁性基板（以下、絶縁性フィルム基板とする）上に金属配線パターンを形成した、いわゆるテープキャリア（配線基板の一種）に実装されて半導体装置を構成しており、実装の高密度化と薄型化、軽量化を実現している。
【０００３】
このような半導体素子の実装方式に、ＣＯＦ（chip on FPC( flexible print circuit))と呼ばれているものがある。
【０００４】
図１１を用いて、半導体素子を配線基板にＣＯＦ方式で実装する一般的な方法について説明する。
【０００５】
図１１において、５１は半導体素子であり、５２は該半導体素子５１の表面に形成された入出力用の端子電極、５３は該入出力用の端子電極５２上に形成された金バンプ電極である。該金バンプ電極５３は、厚さ１０〜１８μｍ程度で形成されている。
【０００６】
そして、５０が上記した配線基板の一種であるテープキャリアであり、絶縁性フィルム基板５４と、該絶縁性フィルム基板５４上に形成された金属配線パターン５５とからなる。絶縁性フィルム基板５４は、ポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料とし、可撓性を有した長尺状の形をしており、絶縁性フィルム基板５４の両側縁には、送り孔（不図示）が所定の間隔で形成されており、長手方向に移動可能となっている。
【０００７】
金属配線パターン５５は、例えば銅等の導電性物質を主体とし、該主体の表面に錫メッキや金メッキが施されて構成されている。該金属配線パターン５５には、半導体素子５１との接合用のインナーリード、液晶表示パネル等との接合用のアウターリード、及びインナーリードとアウターリードとの間に設けられる中間リード等が含まれている。５６はボンディングツールである。
【０００８】
半導体素子５１をテープキャリア５０に実装するにあたり、まず、テープキャリア５０における金属配線パターン５５に対し、半導体素子５１を位置合わせする。すなわち、半導体素子５１における入出力用の端子電極５２上に形成された金バンプ電極５３が、金属配線パターン５５上の所定の位置と合致するように位置合わせする。
【０００９】
次に、ボンディングツール５６を用いて、熱圧着にて金バンプ電極５３と金属配線パターン５５とを接合する。詳細には、金バンプ電極５３を金属配線パターン５５におけるインナーリードと接合する。このような接続方法は、一般にＩＬＢ（Inner Lead Bonding)と称される。金バンプ電極５３と金属配線パターン５５とが接合されることで、半導体素子５１とテープキャリア５０とは、電気的かつ機械的に接続される。
【００１０】
この後の工程については、特に図示してはいないが、半導体素子５１の周囲にエポキシ樹脂やシリコーン樹脂等がノズル等を用いて塗布され、リフロー方式等により熱を加えて該樹脂が硬化される。これにて、半導体素子５１は樹脂封止される。その後、半導体素子５１の実装部分が、長尺状のテープキャリア５０より打ち抜かれることで、個別の半導体装置が得られ、液晶表示パネル等に実装される。
【００１１】
従来、テープキャリア５０における金属配線パターン５５のインナーリードのピッチは、５０μｍ程度であるが、今後、半導体素子５１の微細化、高機能化が進むにつれ、テープキャリア５０側においては、金属配線パターン５５の配線密度をさらに高める必要性が出てくる。
【００１２】
また、打ち抜いた状態の１枚のテープキャリア５０上に、複数の半導体素子５１を搭載した半導体装置もある。例えば、ロジック系デバイスを絶縁性フィルム基板上に搭載する場合、半導体素子自体の多ピン化に加え、液晶ドライバＩＣに加えて、コントローラやＳＲＡＭ等の半導体素子を搭載する必要がある。このような構成をＣＯＦ方式で実現しようとすると、搭載する半導体素子５１数の増加により、金属配線パターン５５における配線レイアウトとしては、配線を交差させることなく引き回すことが困難となっている。
【００１３】
したがって、このような場合、現在主流の絶縁性フィルム基板５４の片面のみに金属配線パターン５５を形成した片面配線構造の配線基板では対応が不可能となり、絶縁性フィルム基板５４の両面に金属配線パターン５５が形成された両面配線構造や、金属配線パターン５５の上に別の金属配線パターン層が形成された多層配線構造の必要性が発生している。
【００１４】
両面配線構造を採用した配線基板としては、図１２に示すように、絶縁性フィルム基板５４の表面に第１の金属配線パターン５５ａを形成し、絶縁性フィルム基板５４の裏面に第２の金属配線パターン５５ｂを形成し、第１及び第２の金属配線パターン５５ａ・５５ｂの導通を、絶縁性フィルム基板５４に形成したスルーホール６０を介してとる構成がある。該構成は、例えば、特開平６−３１４７２４号公報に開示されている。なお、図において、５８は上述した半導体素子５１を封止する樹脂であり、５９ａ・５９ｂは、第１及び第２の金属配線パターン５５ａ・５５ｂそれぞれの保護膜である。
【００１５】
また、多層配線構造の配線基板を提案したものとしては、例えば、特開平９−３０６９４７号公報がある。該公報の構成は、実装方式として、テープキャリアに、デバイスホールが形成されたＴＣＰ（Tape carrier Package）方式を前提としたものである。図１３に示すように、第１の金属配線パターン５５ａが形成された第１の絶縁性フィルム基板５４ａと、第１の金属配線パターン５５ｂが形成された第２の絶縁性フィルム基板５４ｂとを、接着層６１を介して貼り合わせている。第１及び第２の金属配線パターン５５ｂ・５５ａとの導通は、第２の絶縁性フィルム基板５４ｂにスルーホール６０を形成してとっている。
【００１６】
このように、現在用いられている両面配線構造や多層配線構造の配線基板は、絶縁性フィルム基板にスルーホールを形成し、該スルーホールにて２層以上の配線層の導通をとるという形を採用している。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した従来の両面配線構造や多層配線構造の配線基板のように、２層以上の配線層の導通を絶縁性フィルム基板に形成したスルーホールにてとる構成では、金属配線パターンにおけるインナーリードの狭ピッチ化に対応して微細なスルーホールを形成する必要あるため、配線層が一層のみの片側配線構造の配線基板に比べ、製造コストが数倍にもなるといった課題がある。これは、微細なスルーホールの形成には、高価なレーザー加工やケミカルエッチッグ等が用いられるためである。
【００１８】
なお、インナーリードの狭ピッチ化への対応として、インナーリードを接合箇所において千鳥配置としたり、広い箇所に引き回すなどして、接合部分においてのみピッチを広げて、スルーホールのサイズを大きくすることも可能であるが、、この場合、配線基板のサイズが必然的に大型化すると共に、スルーホールを用いた場合、片側配線構造の配線基板に比してコスト高になることは否めない。
【００１９】
【課題を解決するための手段】
本発明の配線基板は、上記の課題を解決するために、第１の配線層が形成された第１の絶縁性基板を備える第１の配線層部に、第２の配線層が形成された第２の絶縁性基板を備える第２の配線層部が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合され、上記第２の配線層の接合部位が、上記第１の配線層部と第２の配線層部とが位置合わせされた状態で、上記第１の配線層の露出された部位と接触するように、形成されていることを特徴としている。
【００２０】
上記配線基板としては、半導体素子が実装されて半導体装置を構成するものや、複数の半導体装置を実装するプリント配線基板等を含む。
【００２１】
これによれば、積層配線を実現する第１の配線層と第２の配線層とは、第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合されている。ここで接合箇所となる絶縁層を除去した領域とは、第１の配線層及び第２の配線層における配線１本毎に形成されるのではなく、複数の配線分まとめて、配線の並ぶ方向に一括して形成したものである。しがたって、配線１本毎に形成されるスルーホールを使用する構成に比べて、煩雑な工程は必要なく、非常に安価にて形成することができる。
【００２２】
したがって、上記した本発明の構成を採用することで、積層配線構造を有する配線基板を従来のスルーホールを用いて第１の配線層と第２の配線層との電気的接続をとった構成に比べて、安価にて得ることができる。
【００２３】
本発明の配線基板においては、さらに、第２の絶縁性基板が、第１の絶縁性基板上に部分的に配されていることを特徴とすることもでき、また、第２の絶縁性基板が、第１の配線層において配線の交差が必要である部分に部分的に配されていることを特徴とすることもできる。
【００２４】
第１の絶縁性基板に対して、第２の絶縁性基板は、色々な箇所に、個数を問わず配置することができるので、上記構成のように、第２絶縁性基板を部分的に、例えば配線レイアウト上で配線の交差が必要な部分にのみ配するといったことが容易に実現でき、配線基板における配線レイアウトの設計が容易になる。
【００２５】
本発明の配線基板においては、第１の絶縁性基板が可撓性を有することを特徴とすることもできる。
【００２６】
第１の絶縁性基板が可撓性を有する構成とすることで、当該配線基板を曲げることが可能となる。これはつまり、例えば半導体素子を搭載して半導体装置を構成する場合など、該半導体装置を曲げることができるので、実装の幅を広げることが可能となる。
【００２７】
また、この場合、第２の絶縁性基板も可撓性を有する構成とすることがより好ましい。つまり、第１の絶縁性基板を可撓性を有する構成とした場合、第２の絶縁性基板も可撓性を有する構成とすることで、第２の絶縁性基板部分でも上げることが可能となり、上記した実装の幅をさらに広げることができる。
【００２８】
本発明の配線基板においては、さらに、第１の絶縁性基板と第２の絶縁性基板、及び第１の配線層と第２の配線層とが、それぞれ同一素材より形成されていることを特徴とすることもできる。
【００２９】
第１の絶縁性基板と第２の絶縁性基板、第１の配線層と第２の配線層とを、それぞれ同一素材より形成することで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板の各製造を、同一製造ラインを用いて行うことが可能となり、配線基板の製造コストを下げることができる。
【００３０】
この場合、第１の絶縁性基板と第２の絶縁性基板とはポリイミド系樹脂からなり、第１の配線層と第２の配線層とは銅からなる構成とすることもできる。
【００３１】
このような構成とすることで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板を、従来より多用されているポリイミド銅箔積層板を用いて形成することができる。
【００３２】
本発明の半導体装置は、上記の課題を解決するために、絶縁性基板上に配線層が形成された配線基板上に半導体素子が搭載され、該半導体素子の接続用端子と上記配線層とが接合された半導体装置において、上記配線基板として、上記した本発明の配線基板が用いられ、半導体素子の接続用端子と第１の配線層とが接合されていることを特徴としている。
【００３３】
配線基板として既に説明したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものである。したがって、このような配線基板に半導体素子が搭載されてなる本発明の半導体装置は、安価でかつ配線基板部分が大型化することなく、半導体素子を複数個搭載し得るものとなる。
【００３４】
本発明の配線基板の製造方法は、上記の課題を解決するために、上記した本発明の配線基板の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００３５】
上記したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものであるが、このような配線基板を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となる。
【００３６】
そして、第１の配線層と第２の配線層との接合には、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００３７】
また、本発明の半導体装置の製造方法は、上記の課題を解決するために、上記した本発明の半導体装置の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上に半導体素子を搭載して、第１の配線層と半導体素子の接続端子とを接合する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００３８】
上記したように、本発明の半導体装置は、安価な構成でありながら、積層配線構造を有するものであるが、このような半導体装置を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となる。
【００３９】
そして、第１の配線層と第２の配線層との接合には、本発明の配線基板の場合と同様に、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００４０】
【発明の実施の形態】
本発明の実施の形態について、図１ないし図１０に基づいて説明すれば、以下の通りである。
【００４１】
図１は、本実施の形態の半導体装置の平面図である。図１において、２が積層配線構造の配線基板であり、１ａ・１ｂが該配線基板２の上に搭載された半導体素子である。８は上記半導体素子１ａ・１ｂを封止する樹脂である。また、９は配線基板２表面に設けられた第１保護膜（絶縁膜）であり、後述の主配線パターン５（図２参照）を保護するものである。１０は出力側アウターリードで、１１は入力側アウターリードである。そして、４が配線基板２における積層配線部位となる副配線層部である。
【００４２】
図２を用いて、半導体装置及び配線基板２の構成を、より詳細に説明する。図２は、図１におけるＡ−Ａ’線矢視断面図である。
【００４３】
図２に示すように、配線基板２は、主配線層部（第１の配線層部）３と該主配線部３に搭載された副配線層部（第２の配線層部）４とからなる。
【００４４】
このうち、主配線層部３は、絶縁性フィルム基板（第１の絶縁性基板）７上に、上記主配線パターン（第１の配線層）５と、上記第１保護膜９とが形成された構成である。
【００４５】
絶縁性フィルム基板７は、可撓性を有しており、例えばポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料として、この上に、銅等の導電体物質からなる主配線パターン５が形成されている。図１では、既に打ち抜かれたものを記載しているが、該絶縁性フィルム基板４の原形は長尺状であり、一般にはテープキャリアと称され、ポリイミド銅箔積層板等を用いることができる。該ポリイミド銅箔積層板における銅箔部分をパターニングすることで、上記主配線パターン５が得られる。
【００４６】
主配線パターン５は、銅等の導電性物質を主体として、その表面が錫や金にてメッキされている。主配線パターン５の厚みは、１０〜１８μｍである。主配線パターン５は、半導体素子１ａ・１ｂと接続されるインナーリード３０、及び上述したアウターリード１０・１１、及びこれらインナーリード３０とアウターリード１０・１１との中間にある中間リード３１等よりなる。
【００４７】
第１保護膜９は、主配線パターン５の腐食やリーク、断線不良等を防止するものであって、絶縁性物質から形成されている。上記したインナーリード３０やアウターリード１０・１１の部位では、該第１保護層９は除去されており、主配線パターン５が露出している。
【００４８】
上記半導体装置１ａは、このような主配線層部３に搭載れている。詳細には、半導体素子１ａの図示しない入出力用の端子電極が、上記主配線パターン５のインナーリード３０と、金バンプ電極１８を介して接合されている。なお、図においては、半導体素子１ａについてのみ記載したが、半導体素子１ｂ側の主配線層部３への実装も、全く同じである。
【００４９】
なお、ここでは主配線層部３の基体を絶縁性フィルム基板７とし、可撓性を有する構成としているので、液晶表示パネル等との実装において、本半導体装置を曲げることができるといった効果を奏するが、曲げる必要が全くない場合などは、主配線層部３は非可撓性の構成であってもかまわない。
【００５０】
一方、このような主配線層部３に搭載されることで積層配線を実現する副配線層部４は、絶縁性基板（第２の絶縁性基板）１３と、該絶縁性基板１３上に形成された副配線パターン（第２の配線層）１４と、該副配線パターン１４を保護する第２保護膜１５とからなる。
【００５１】
絶縁性基板１３は、上記した主配線層部３における絶縁性フィルム基板７とは異なり、面積的に小さいものであるので、たとえ主配線層部３側が可撓性を有する構成であっても、非可撓性とすることもできる。但し、主配線層部３を可撓性を有する構成とした場合は、該絶縁性基板１３も可撓性を有する構成とすることで、副配線層部４の搭載部分においても配線基板２を曲げることができるので好ましい。配線基板２における副配線層部４の占める面積が大きい場合は、副配線層部４は可撓性を有した構成とすることが好ましい。
【００５２】
絶縁性基板１３の材質としては、絶縁性フィルム基板４と同様にポリイミド樹脂やポリエステル等のプラスチック絶縁材料を主材料としたものを用いることができる。したがって、絶縁性フィルム基板７と同様に、可撓性を有する場合の絶縁性基板１３としては、長尺状の一般にはテープキャリアと称される、ポリイミド銅箔積層板等を用いることができ、該ポリイミド銅箔積層板における銅箔部分をパターニングすることで、副配線パターン１４を形成すればよい。
【００５３】
なお、ポリイミド銅箔積層板としては、接着剤としてエポキシやアクリル系樹脂を用いて、ポリイミドフィルムと銅箔とを貼り合わせた３層基材や、接着剤を使用せず、ポリイミドフィルムと銅箔のみで作製された２層基材等があるが、何れをもちいてもよい。また、２層基材においても、銅箔にポリイミドを塗布して作製しても、ポリイミドフィルムに銅をスパッタリング或いはメッキすることで形成してもよい。
【００５４】
また、上記したポリイミド銅箔積層板を用いる場合を含め、副配線層部４と主配線層部３とは、同じ材料で形成することが好ましい。例えば、可撓性とする場合は、主配線層部３における絶縁性フィルム基板７及び主配線パターン５と、副配線層部４における絶縁性基板１３及び副配線パターン１４とを、それぞれ全く同じ材質より形成する。これにより、同じ製造ラインで主配線層部３と副配線層部４とを製造でき、製造コストの低減が可能となる。
【００５５】
副配線パターン１４は、主配線パターン５に対して橋桁状に、主配線パターン５の上方に配設されることで、積層配線（ここでは２層配線）を実現するものである。その材質としては、主配線パターン５と同様に、銅等の導電性物質を主体として、その表面が錫や金にてメッキされており、１０〜１８μｍ程度の厚みを有している。
【００５６】
第２保護膜１５は、副配線パターン１４の腐食やリーク、断線不良等を防止するものであって、第１保護膜９と同様に、絶縁性物質から形成されている。そして、主配線層部５の主配線パターン５と接合される部位では、この第２保護層１５は設けられておらず、副配線パターン１４が露出している。
【００５７】
このような主配線層部３と副配線層部４とは、主配線パターン５と副配線パターン１４とが、各々の保護膜である第１保護膜９と第２保護膜１５とを介して対向するように配置され、主配線パターン５と副配線パターン１４とが、第１保護膜９と第２保護膜１５とを、主配線パターン５及び副配線パターン１４の各配線の並ぶ方向に除去した部位で、異方性導電膜２２を介して接合されている。ここで、第１保護膜９と第２保護膜１５とは、主配線パターン５と副配線パターン１４との接合箇所以外を絶縁する絶縁膜としての機能を有している。
【００５８】
図２の場合、主配線パターン５の露出部５ａと接合される副配線パターン１４の部位１４ａが、主配線層部３と副配線層部４とが位置合わせされた状態で、主配線パターン５の露出部５ａと接触するように、嵩高に形成されている。該部位１４ａを以下、嵩高部と称する。該嵩高部１４ａの高さとしては、主配線層部３と副配線層部４とが位置合わせされた状態で、主配線パターン５の露出部５ａと接触すればよいので、少なくとも、この構成では、第２保護膜の厚み＋主配線パターン５上における第２保護膜の厚みより高くする必要がある。
【００５９】
なお、主配線層部３における主配線パターン５の接合部位を嵩高とする場合も考えられ、また、接合には異方性導電膜２２に限らず、金属間化合物形成法等を用いてもよい。
【００６０】
図３は、図１の半導体装置における配線レイアウトの要部を示している。２つの半導体素子１ａ・１ｂを搭載させた場合、配線が交差する交差部１６を設けることで、配線基板２のサイズを大きくすることなく、配線を引き回すことができる。主配線パターン５のみの片面配線構造とした場合、配線レイアウト上の交差部１６は結線されてしまい実現できない。
【００６１】
これに対し、本半導体装置の構成では、この交差部１６に上記副配線層部４を配置して副配線パターン１４を橋桁状に主配線パターン５の上に配することで、交差する一方の配線を主配線パターン５より形成し、もう一方の配線を副配線パターン１４より形成することで、結線させることなく、容易に配線レイアウト上の交差部１６を実現している。
【００６２】
図４に、主配線層部３に対して副配線層部４を搭載して、主配線パターン５と副配線パターン１４とを接続する方法を示す。
【００６３】
まず、主配線層部３における配線レイアウト上の交差部１６にあたる所定部位の第１保護膜９を削除する。図４においては、図３に示す交差部１６にあたる部位の、副配線層部設置箇所２４を破線にて示している。第１保護膜９が削除されて主配線パターン５が露出した露出部５ａ・５ａとはつまり、副配線層部４における副配線パターン１４の嵩高部１４ａ・１４ａと対向する部位である。
【００６４】
露出部５ａ・５ａの近傍には、それぞれ、副配線層部４との位置合わせ用のアライメントマーク２３ａ・２３ａが形成されている。また、副配線層部４側にも、アライメントマークと２３ｂ・２３ｂが、嵩高部１４ａ・１４ａの近傍に形成されている。これらアライメントマーク２３ａ・２３ａ・２３ｂ・２３ｂは、主配線パターン５或いは副配線パターン１４を形成する際に、同時にパターニングすることで形成されており、該マーク上には、第１及び第２の保護膜９・１５は形成されないようになっている。
【００６５】
また、嵩高部１４ａ・１４ａは、銅箔を副配線パターン１４の形状にパターニングする際に、銅箔のエッチング量を変える、マスクを変更するなどの方法で形成し、嵩高部１４ａ・１４ａを避けて第２保護膜１５を形成する。
【００６６】
次に、副配線層部４を、これらアライメントマークと２３ａ・２３ａ・２３ｂ・２３ｂを用いて、第１保護膜９と第２保護膜１５とが対向するように、主配線層部３上に搭載して、位置合わせする。この際、露出部５ａと嵩高部１４ａとの間には、異方性導電膜２２を介在させておく。
【００６７】
位置合わせが終了すると、主配線パターン５と副配線パターン１４とを、各接合領域１７ａ・１７ｂで露出部と嵩高部１４ａとを、異方性導電膜２２を用いて接合する。接合には、異方性導電膜２２以外に金属化合物形成法を用いてもよい。金属化合物形成法を用いる場合は、嵩高部１４ａ側を錫メッキとしたときは露出部５ａ側は金メッキとしておく。反対に嵩高部１４ａ側を金メッキとしたときは露出部５ａ側は錫メッキとしておく。
【００６８】
なお、上記の半導体装置では、副配線層部４を副配線パターン１４一層のみ有する構成としたが、特に副配線層部４の部分で半導体装置を曲げる必要がなく、可撓性とする必要がない場合は、図５に示す副配線層部４’のように、副配線パターン１４が形成された絶縁性基板１３を多層積層して（図では２層）、副配線パターン１４を複数層としてもよい。
【００６９】
このように、本半導体装置では、主配線層部３における主配線パターン５上に、副配線パターン１４を有する副配線層部４が部分的に配され、主配線パターン５の上に橋桁状に副配線パターン１４が積層されている。ここで、主配線パターン５と副配線パターン１４とは、互いの間に介在する絶縁層である第１保護膜９と第２保護膜１５とが、主配線パターン５及び副配線パターン１４の各配線の並ぶ方向に除去された部位で接合されており、コストアップの要因となるスルーホールを形成することなく、積層配線を実現している。
【００７０】
これにより、主配線層部３に複数の半導体素子１ａ・１ｂが搭載される場合など、配線基板サイズを大きくすることなく配線を引き回そうとすると、配線レイアウト上交差部１６が発生してしまう場合にも、該交差部１６の部位に副配線層部４を、従来からの接続方法を使って主配線層部３上に搭載することで、スルーホールを形成するこなく安価で簡単な構成で、複数積層配線を実現できる。
【００７１】
次に、図６〜図８に、発明の他の実施の形態の半導体装置の平面図を示す。
【００７２】
副配線層部４は、半導体素子１ａ・１ｂに設けられた端子電極の入力側、出力側の何れの側にも配することができ、主配線層部３における如何なる箇所にも配置できる。
【００７３】
図６の半導体装置は、副配線層部４がＬ字型である例を示している。また、図７の半導体装置は、半導体素子が１ａ〜１ｃの３つ搭載され、副配線層部４もＬ字型と矩形の２つが配置されている例であり、図８は、半導体素子が１ａ〜１ｃの３つ搭載され、副配線層部４がコ字型である場合の例である。
【００７４】
副配線層部４の形状や、配置個数等は、配線基板２における配線ライアウトを考慮して決定すればよく、主配線パターン５のみでは交差部１６が発生する箇所に、設ければよい。このような副配線層部４を設けて交差部１６を実現することで、交差部１６を設けることなく主配線パターン５のみで配線を引き回した場合に比べて、主配線パターン５における配線の密度を軽減することができる。
【００７５】
さらに、図９に、本発明の他の実施の形態の半導体装置の平面図を示す。また、図１０に、図９におけるＢ−Ｂ’線矢視断面図を示す。
【００７６】
この半導体装置では、副配線層部４の代わりに、主配線パターン５を有する主配線層部３上に部品抵抗２０を配して、主配線パターン５に対して橋桁状の第２の配線層を実現している。このように、部品抵抗２０を配線レイアウト上の交差部１６に配置することでも、部分的に積層配線とすることができる。
【００７７】
【発明の効果】
本発明の配線基板は、以上のように、第１の配線層が形成された第１の絶縁性基板を備える第１の配線層部に、第２の配線層が形成された第２の絶縁性基板を備える第２の配線層部が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合され、上記第２の配線層の接合部位が、上記第１の配線層部と第２の配線層部とが位置合わせされた状態で、上記第１の配線層の露出された部位と接触するように、形成されていることを特徴としている。
【００７８】
このように、積層配線を実現する第１の配線層と第２の配線層とを、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合した構成とすることで、従来の個々の配線毎にスルーホールを形成して第１の配線層と第２の配線層との電気的接続をとる構成に比べて、安価にて積層配線構造を有する配線基板を得ることができるという効果を奏する。
【００７９】
本発明の配線基板においては、第２の絶縁性基板が、第１の絶縁性基板上に部分的に配されていることを特徴とすることもでき、また、第２の絶縁性基板が、第１の配線層において配線の交差が必要である部分に部分的に配されていることを特徴とすることもできる。
【００８０】
第１の絶縁性基板に対して、第２の絶縁性基板は、色々な箇所に、個数を問わず配置することができるので、このように、第２絶縁性基板を部分的に、例えば配線レイアウト上で配線の交差が必要な部分にのみ配するといったことが容易に実現でき、配線基板における配線レイアウトの設計が容易になるという効果を併せて奏する。
【００８１】
本発明の配線基板においては、第１の絶縁性基板が可撓性を有することを特徴とすることもできる。
【００８２】
第１の絶縁性基板が可撓性を有する構成とすることで、当該配線基板を曲げることが可能となるので、例えば半導体素子を搭載して半導体装置を構成する場合など、半導体装置を曲げることができ、実装の幅が広がるという効果を併せて奏する。
【００８３】
また、この場合、第２の絶縁性基板も可撓性を有する構成とすることがより好ましい。つまり、第１の絶縁性基板を可撓性を有する構成とした場合、第２の絶縁性基板も可撓性を有する構成とすることで、第２の絶縁性基板部分でも上げることが可能となり、上記した実装の幅がさらに広ばるという効果を併せて奏する。
【００８４】
本発明の配線基板においては、さらに、第１の絶縁性基板と第２の絶縁性基板、及び第１の配線層と第２の配線層とが、それぞれ同一素材より形成されていることを特徴とすることもできる。
【００８５】
第１の絶縁性基板と第２の絶縁性基板、第１の配線層と第２の配線層とを、それぞれ同一素材より形成することで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板の各製造を、同一製造ラインを用いて行うことが可能となり、配線基板の製造コストを下げることができるという効果を併せて奏する。
【００８６】
この場合、第１の絶縁性基板と第２の絶縁性基板とはポリイミド系樹脂からなり、第１の配線層と第２の配線層とは銅からなる構成とすることもできる。
【００８７】
このような構成とすることで、第１の配線層を備えた第１の絶縁性基板、及び第２の配線層を備えた第２の絶縁性基板を、従来より多用されているポリイミド銅箔積層板を用いて形成することができるという効果を併せて奏する。
【００８８】
本発明の半導体装置は、以上のように、絶縁性基板上に配線層が形成された配線基板上に半導体素子が搭載され、該半導体素子の接続用端子と上記配線層とが接合された半導体装置において、上記配線基板として、上記した本発明の配線基板が用いられ、半導体素子の接続用端子と第１の配線層とが接合されていることを特徴としている。
【００８９】
配線基板として既に説明したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものである。したがって、このような配線基板に半導体素子が搭載されてなる本発明の半導体装置は、安価でかつ配線基板部分が大型化することなく、半導体素子を複数個搭載し得る半導体装置を提供できるという効果を奏する。
【００９０】
本発明の配線基板の製造方法は、以上のように、上記した本発明の配線基板の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００９１】
上記したように、本発明の配線基板は、安価な構成でありながら、積層配線構造を有するものであるが、このような配線基板を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となるという効果を奏する。
【００９２】
そして、第１の配線層と第２の配線層との接合には、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【００９３】
また、本発明の半導体装置の製造方法は、以上のように、上記した本発明の半導体装置の製造方法であって、第２の絶縁性基板における第２の配線層の接合箇所を嵩高に形成する工程と、第１の絶縁性基板上に半導体素子を搭載して、第１の配線層と半導体素子の接続端子とを接合する工程と、第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の嵩高に形成された部位とが対向するように位置合わせする工程と、位置合わせされた、第１の配線層の露出さた部位と第２の配線層の嵩高に形成された部位とを接合する工程とを有することを特徴としている。
【００９４】
上記したように、本発明の半導体装置は、安価な構成でありながら、積層配線構造を有するものであるが、このような半導体装置を製造するにおいて、このように、第２の絶縁性基板における第２の配線層の接合箇所を予め嵩高に形成し、第１の絶縁性基板における第１の配線層側では、接合箇所の第１の配線層を覆う絶縁膜を除去するのみといった簡単な手順で、安価な構成でありながら、積層配線構造を有する本発明の配線基板を製造することが可能となるという効果を奏する。
【００９５】
そして、第１の配線層と第２の配線層との接合には、本発明の配線基板の場合と同様に、異方性導電膜、或いは金属間化合物形成法を用いることができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態を示すもので、半導体装置の平面図である。
【図２】 図１のＡ−Ａ’線矢視断面図である。
【図３】 図１の半導体装置における配線レイアウトを示す図面である。
【図４】 図１の半導体装置における、主配線層部に対して副配線層部を接続する状態を示す図面である。
【図５】 本発明の他の実施の形態を示すもので、半導体装置の要部断面図である。
【図６】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図７】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図８】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図９】 本発明のさらに他の実施の形態を示すもので、半導体装置の平面図である。
【図１０】 図９のＢ−Ｂ’線矢視断面図である。
【図１１】 半導体素子を配線基板上にＣＯＦ方式で搭載させる一般的な接続方法を示す
図面である。
【図１２】 従来技術を示すもので、両面配線構造の配線基板を備えた半導体装置の断面図である。
【図１３】 従来技術を示すもので、積層配線構造の配線基板の断面図である。
【符号の説明】
１ａ 半導体素子
１ｂ 半導体素子
２ 配線基板
３ 主配線層部（第１の配線層部）
４ 副配線層部（第２の配線層部）
５ 主配線パターン（第１の配線層）
５ａ 露出部（露出された部位）
７ 絶縁性フィルム基板（第１の絶縁性基板）
９ 第１保護膜（絶縁層）
１３ 絶縁性基板（第２の絶縁性基板）
１４ 副配線パターン（第２の配線層）
１４ａ 嵩高部（嵩高に形成された部位）
１５ 第２保護膜（絶縁層）
１６ 交差部
２２ 異方性導電膜
Claims (4)
- 第１の配線層が形成された第１の絶縁性基板上に、第２の配線層が形成された第２の絶縁性基板が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合されている配線基板の製造方法であって、
第２の絶縁性基板上の第２の配線層を覆う絶縁膜を、第２の配線層の配線の並ぶ方向に除去して第２の配線層の接合箇所を露出させる工程と、
第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、
第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の上記露出された部位とが対向するように位置合わせする工程と、
位置合わせされた、第１の配線層の露出された部位と第２の配線層の上記露出された部位とを接合する工程とを有することを特徴とする配線基板の製造方法。 - 第１の配線層と第２の配線層との接合に、異方性導電膜、或いは金属間化合物形成法を用いることを特徴とする請求項１に記載の配線基板の製造方法。
- 第１の配線層が形成された第１の絶縁性基板上に、第２の配線層が形成された第２の絶縁性基板が、互いの配線層が対向し合うように絶縁層を介して搭載され、第１の配線層と第２の配線層とは、上記第１及び第２の各配線層の配線の並ぶ方向に上記絶縁層が除去された部位で接合されている配線基板上に半導体素子が搭載され、該半導体素子の接続用端子と上記配線層とが接合された半導体装置の製造方法であって、
第２の絶縁性基板上の第２の配線層を覆う絶縁膜を、第２の配線層の配線の並ぶ方向に除去して第２の配線層の接合箇所を露出させる工程と、
第１の絶縁性基板上の第１の配線層を覆う絶縁膜を、第１の配線層の配線の並ぶ方向に除去して第１の配線層の接合箇所を露出させる工程と、
第１の絶縁性基板に対し第２の配線層を有する第２の絶縁性基板を、第１の配線層の上記露出された部位と第２の配線層の上記露出された部位とが対向するように位置合わせする工程と、
位置合わせされた、第１の配線層の露出された部位と第２の配線層の上記露出された部位とを接合する工程とを有することを特徴とする半導体装置の製造方法。 - 第１の配線層と第２の配線層との接合に、異方性導電膜、或いは金属間化合物形成法を用いることを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001382066A JP3977072B2 (ja) | 2001-12-14 | 2001-12-14 | 配線基板及び半導体装置並びにそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001382066A JP3977072B2 (ja) | 2001-12-14 | 2001-12-14 | 配線基板及び半導体装置並びにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188486A JP2003188486A (ja) | 2003-07-04 |
| JP3977072B2 true JP3977072B2 (ja) | 2007-09-19 |
Family
ID=27592557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001382066A Expired - Fee Related JP3977072B2 (ja) | 2001-12-14 | 2001-12-14 | 配線基板及び半導体装置並びにそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3977072B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332415A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体装置 |
| JP6809389B2 (ja) * | 2017-06-14 | 2021-01-06 | 株式会社村田製作所 | コイル基板、および、コイル基板とベース基板との接合構造 |
| CN111418272B (zh) * | 2017-11-27 | 2023-08-29 | 住友电工印刷电路株式会社 | 柔性印刷电路板和制造柔性印刷电路板的方法 |
| US11500489B2 (en) | 2019-01-30 | 2022-11-15 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof |
-
2001
- 2001-12-14 JP JP2001382066A patent/JP3977072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188486A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101535223B1 (ko) | 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리 | |
| US7425766B2 (en) | Film substrate, fabrication method thereof, and image display substrate | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2004342969A (ja) | 電子回路の接続構造とその接続方法 | |
| US7183660B2 (en) | Tape circuit substrate and semicondutor chip package using the same | |
| JP4485708B2 (ja) | 液晶表示装置用周辺回路基板及びそれを備えた液晶表示装置 | |
| KR101112175B1 (ko) | 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법 | |
| KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP4110391B2 (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JP4357862B2 (ja) | 半導体装置 | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| KR100556277B1 (ko) | 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기 | |
| US20030159282A1 (en) | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
| KR20070078591A (ko) | 다층 배선기판을 갖는 테이프 패키지 | |
| JP2004289071A (ja) | 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器 | |
| JP4438940B2 (ja) | 配線基板、半導体装置、電子デバイス並びに電子機器 | |
| JP2005340294A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
| JP3608514B2 (ja) | 半導体素子の実装構造及び電子装置 | |
| JP2002026083A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003324130A (ja) | 半導体装置およびその製造方法並びに半導体素子搭載用配線基板 | |
| JP2004289069A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |