JP2004289069A - 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 - Google Patents

配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 Download PDF

Info

Publication number
JP2004289069A
JP2004289069A JP2003082274A JP2003082274A JP2004289069A JP 2004289069 A JP2004289069 A JP 2004289069A JP 2003082274 A JP2003082274 A JP 2003082274A JP 2003082274 A JP2003082274 A JP 2003082274A JP 2004289069 A JP2004289069 A JP 2004289069A
Authority
JP
Japan
Prior art keywords
wiring board
manufacturing
lands
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003082274A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003082274A priority Critical patent/JP2004289069A/ja
Publication of JP2004289069A publication Critical patent/JP2004289069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板の設計自由度を向上させることにある。
【解決手段】配線基板は、屈曲可能なフレキシブル基板10と、フレキシブル基板10上に形成され、複数の配線21と配線21よりも幅が拡大してなる複数のランドとを有する配線パターン20と、複数のランドのうち、第1のランド22と、第1のランド22から離れた位置に設けられた第2のランド26とを電気的に接続するワイヤ30と、を含む。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開平6−188559号公報
【0004】
【発明の背景】
電気光学パネル(例えば液晶パネル)に半導体チップを電気的に接続する技術として適用されるCOF(Chip On Film)実装では、電気光学パネルに接続する配線基板として、両面配線基板が使用されることがある。これによれば、各配線を電気的に独立させた状態で交差させることが可能になるので、配線基板の設計自由度が高い。しかし、両面配線基板では、配線加工(フォトリソグラフィ技術など)を基板の両面に行い、スルーホールも必要となるので、製造工程が手間でコストがかかる。したがって、製造工程が簡単かつ低コストの配線基板が要求されている。
【0005】
本発明の目的は、配線基板の設計自由度を向上させることにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る配線基板は、屈曲可能なフレキシブル基板と、
前記フレキシブル基板上に形成され、複数の配線と前記配線よりも幅が拡大してなる複数のランドとを有する配線パターンと、
前記複数のランドのうち、第1のランドと、前記第1のランドから離れた位置に設けられた第2のランドとを電気的に接続するワイヤと、
を含む。本発明によれば、ワイヤによって、例えば、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤによって、実質的に多層配線を実現することができるので、配線基板の設計自由度が大幅に向上する。また、ワイヤを電気的接続の領域が広いランドに接続するので、両者の電気的接続が安定する。
(2)この配線基板において、
前記複数の配線のうち少なくとも1つは、前記第1及び第2のランドの間の領域を通るように引き回され、
前記ワイヤは、前記少なくとも1つの配線を跨いで形成されていてもよい。
(3)この配線基板において、
前記第1及び第2のランドは、それぞれ複数設けられ、
前記ワイヤは、それぞれの前記第1及び第2のランドを電気的に接続していてもよい。
(4)この配線基板において、
前記複数の第1のランドは、複数列に配列され、隣同士の第1のランドは、千鳥状に配置され、
前記複数の第2のランドは、複数列に配列され、隣同士の第2のランドは、千鳥状に配置されていてもよい。これによれば、見かけ上の接続ピッチを広くすることができるので、基板の限られた領域内で複数のランドを密集させて設けることができる。
(5)この配線基板において、
前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されていてもよい。これによれば、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
(6)この配線基板において、
前記複数のランドは、設計変更を可能にする少なくとも1つのセレクト端子を含み、
前記第1及び第2のランドのいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものであってもよい。これによれば、配線基板の設計変更が可能になるので、その設計自由度を大幅に向上させることができる。
(7)本発明に係る配線基板は、基板と、
前記基板上に形成され、複数の配線と複数の電気的接続部とを有する配線パターンと、
前記複数の電気的接続部のうち、第1の電気的接続部と、前記第1の電気的接続部から離れた位置に設けられた第2の電気的接続部とを電気的に接続するワイヤと、
を含み、
前記第1及び第2の電気的接続部の少なくとも1つは、前記ワイヤのボンディング部が窪んでなる。本発明によれば、ワイヤによって、例えば、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤによって、実質的に多層配線を実現することができるので、配線基板の設計自由度が大幅に向上する。また、第1及び第2の電気的接続部の少なくとも1つが窪んでいるので、電気的接続部とワイヤとの密着面積が大きくなり、両者の接続信頼性が向上する。
(8)この配線基板において、
前記基板は、前記窪み部と重なる部分が前記配線パターンとは反対側に突出していてもよい。
(9)この配線基板において、
前記複数の配線のうち少なくとも1つは、前記第1及び第2の電気的接続部の間の領域を通るように引き回され、
前記ワイヤは、前記少なくとも1つの配線を跨いで形成されていてもよい。
(10)この配線基板において、
前記第1及び第2の電気的接続部は、それぞれ複数設けられ、
前記ワイヤは、それぞれの前記第1及び第2の電気的接続部を電気的に接続していてもよい。
(11)この配線基板において、
前記複数の第1の電気的接続部は、複数列に配列され、隣同士の第1の電気的接続部は、千鳥状に配置され、
前記複数の第2の電気的接続部は、複数列に配列され、隣同士の第2の電気的接続部は、千鳥状に配置されていてもよい。これによれば、見かけ上の接続ピッチを広くすることができるので、基板の限られた領域内で複数の電気的接続部を密集させて設けることができる。
(12)この配線基板において、
前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されていてもよい。これによれば、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
(13)この配線基板において、
前記複数の電気的接続部は、設計変更を可能にする少なくとも1つのセレクト端子を含み、
前記第1及び第2の電気的接続部のいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものであってもよい。これによれば、配線基板の設計変更が可能になるので、その設計自由度を大幅に向上させることができる。
(14)この配線基板において、
前記ワイヤは、導電線と、前記導電線の表面を覆う絶縁被覆と、を含んでもよい。これによれば、導電線の絶縁が図れるので、例えば、ワイヤの封止部を省略することができ、これによって、基板のフレキシブル性を大幅に向上させることができる。
(15)この配線基板において、
前記ワイヤを封止する封止部をさらに含んでもよい。こうすることで、ワイヤなどの電気的ショートを防止することができる。
(16)この配線基板において、
前記封止部は、前記ワイヤのそれぞれの端部を封止していてもよい。これによれば、ワイヤの全体を封止する場合よりも、基板のフレキシブル性が向上する。
(17)本発明に係る半導体装置は、
上記配線基板と、
前記配線パターンに電気的に接続された半導体チップと、
を含む。
(18)本発明に係る電子デバイスは、
上記半導体装置と、
前記半導体装置の前記配線パターンに電気的に接続された電気光学パネルと、
を含む。
(19)本発明に係る電子機器は、上記電子デバイスを含む。
(20)本発明に係る配線基板の製造方法は、(a)屈曲可能なフレキシブル基板上に形成され、複数の配線と前記配線よりも幅が拡大してなる複数のランドとを有する配線パターンのうち、第1のランドにワイヤの一方の端部をボンディングし、前記第1のランドから離れた位置に設けられた第2のランドに前記ワイヤの他方の端部をボンディングすることを含む。本発明によれば、ワイヤによって、例えば、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤによって、実質的に多層配線を実現することができるので、配線基板の設計自由度が大幅に向上する。また、ワイヤを電気的接続の領域が広いランドに接続するので、両者の電気的接続が安定する。
(21)この配線基板の製造方法において、
(b)前記(a)工程後に、前記ワイヤを封止することを含んでもよい。
(22)この配線基板の製造方法において、
前記フレキシブル基板には、複数の前記配線パターンが形成され、
前記各工程の少なくともいずれか1つの工程を、前記複数の配線パターンに対して、リール・トゥ・リール搬送の方式を適用して行ってもよい。これによれば、複数の配線基板を流れ作業で製造することができるので、生産性が向上し、製造コストを削減することができる。
(23)この配線基板の製造方法を含み、
(c)半導体チップを前記フレキシブル基板に搭載することをさらに含んでもよい。
(24)この半導体装置の製造方法において、
前記(a)工程を、前記(c)工程後に行ってもよい。
(25)この半導体装置の製造方法において、
(d)前記フレキシブル基板に搭載される電子部品をハンダ付けすることをさらに含んでもよい。
(26)この半導体装置の製造方法において、
前記(a)工程を、前記(d)工程後に行ってもよい。これによれば、例えば、ワイヤ及び封止部を高温の炉にさらさずに済むので、封止部のクラックやポップコーン現象を防止することができる。
(27)この半導体装置の製造方法において、
(e)前記配線パターンの電気的検査を行うことをさらに含んでもよい。
(28)この半導体装置の製造方法において、
前記(a)工程を、前記(e)工程後に行ってもよい。
(29)この半導体装置の製造方法において、
前記複数のランドは、設計変更を可能にする少なくとも1つのセレクト端子を含み、
前記(a)工程で、前記(e)工程の検査結果に基づいて、前記第1及び第2のランドのうち、いずれか一方を前記セレクト端子として、他方に電気的に接続してもよい。これによれば、半導体装置の電気特性の調整を行うことができる。
(30)この半導体装置の製造方法において、
前記フレキシブル基板には、複数の前記配線パターンが形成され、
前記各工程の少なくともいずれか1つの工程を、前記複数の配線パターンに対して、リール・トゥ・リール搬送の方式を適用して行ってもよい。これによれば、複数の半導体装置を流れ作業で製造することができるので、生産性が向上し、製造コストを削減することができる。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、各図面において、作図の便宜上、配線21が省略されている部分があるが、配線21は適宜連続している。
【0008】
(電子デバイス・半導体装置)
図1は、本発明の実施の形態に係る電子デバイスを示す図である。電子デバイス1は、半導体装置3を含む。半導体装置3は、後述する配線基板(基板10を含む)に半導体チップ60,62が実装されたものである。
【0009】
電子デバイス1は、電気的情報信号を視覚的に認識できる光情報信号に変換する表示装置であってもよい。電子デバイス1は、電気光学パネル100をさらに含む。電気光学パネル(例えば表示パネル)100として、例えば、液晶パネル、プラズマディスプレイパネル、エレクトロルミネッセンスディスプレイパネルなどが挙げられる。電気光学パネル100は、基板(例えばガラス基板)102を含み、基板102に形成されている複数の端子(図示しない)と、半導体装置3の複数の端子(配線パターン20)とがオーバーラップして互いに電気的に接続されている。
【0010】
図1に示す例では、基板10には、図示しない第1のパターン(配線パターン20の一部)に半導体チップ(第1のドライバ)60が電気的に接続され、図示しない第2のパターン(配線パターン20の一部)に他の半導体チップ(第2のドライバ)62が電気的に接続されている。アクティブマトリクス型の液晶装置では、第1及び第2のパターンのいずれか一方は走査電極であり、他方は信号電極である。第1及び第2のパターンは、電気光学パネル100の1辺側に接続されている。その場合、基板10の限られた領域内で第1及び第2のパターン(配線パターン20)を形成することが要求されるが、このような場合に、本実施の形態に係る配線基板を適用すると効果的である。
【0011】
(配線基板)
図2及び図3は、本発明の実施の形態に係る配線基板の一部を示す図である。この配線基板は、基板10と、配線パターン20と、ワイヤ30と、を含む。
【0012】
基板10は、ベース基板である。本実施の形態では、基板10は、屈曲可能な(例えば平面的に重なるように屈曲可能な)フレキシブル基板である。フレキシブル基板は、有機系の材料(例えば樹脂(ポリマー))で形成され、例えば、ポリイミド基板又はポリエステル基板などであってもよい。基板10は、COF(Chip On Film)用のフレキシブル基板であってもよい。変形例として、基板10は、リジッド基板であってもよく、無機系の材料を少なくとも一部に含むものであってもよい。なお、基板10は、単層基板であってもよいし、多層基板(例えば2層又は3層基板)であってもよい。多層基板の場合、上下の層間に接着材料が介在してもよい。
【0013】
本実施の形態では、配線パターン20は、基板10上(例えば基板10の一方の面)に形成されている。配線パターン20は、導電材料で構成され、例えば金属をエッチングして形成してもよい。配線パターン20は、複数層で形成されてもよく、例えば、銅(Cu)系のコア層と、金(Au)系の表面層と、を有してもよい。あるいは、銅系及び金系の各層の間に、ニッケル(Ni)系の中間層を介在させてもよい。後述するワイヤ30が金系のワイヤである場合には、金同士の拡散によって、ワイヤ30と配線パターン20との電気的な接続を図ることができる。
【0014】
配線パターン20は、複数の配線21と、複数の電気的接続部とを含む。それぞれの電気的接続部は、いずれかの配線21に電気的に接続されている。電気的接続部は、ランド(図2では第1及び第2のランド22,26)であってもよい。ランドは、後述するワイヤボンディングに要する幅よりも拡大していることが好ましい。そのため、ランドは配線21よりも幅が拡大していることが好ましい。こうすることで、電気的接続の領域を広く確保できるので、電気的接続が安定する。ランドの形状は、四角形又は円形のいずれであってもよい。本実施の形態では、電気的接続部はランドであるが、本発明はこれに限定されず、電気的接続部は配線21とほぼ同じ幅を有する配線21そのものであっても良い。
【0015】
ワイヤ30は、導電線である。ワイヤ30は、ジャンパ部品(配線)と呼ぶこともできる。ワイヤ30は、半導体チップのワイヤボンディングで使用されるもの(例えば金系のワイヤ)であってもよい。ワイヤ30は、導電線全体が剥き出しになっていてもよい。
【0016】
ワイヤ30は、第1のランド(第1の電気的接続部)22と、第2のランド(第2の電気的接続部)26とを電気的に接続している。第2のランド26は、第1のランド22から離れた位置に設けられている。少なくとも1つ(図2では複数)の配線21が第1及び第2のランド22,26の間の領域を通るように引き回されている場合、ワイヤ30は、その配線21を跨いで(その配線21と非接触になるように)形成されている。すなわち、ワイヤ30は、第1及び第2のランド22,26の間の領域の配線21の上方を通過するように形成されている。こうすることで、複数の配線を電気的に独立させた状態で互いに交差させることができ、配線パターンの設計自由度を高めることができる。変形例として、ワイヤ30は、図示しない電子部品を跨いで(その電子部品と非接触になるように)形成されてもよい。
【0017】
図2に示すように、第1及び第2のランド22,26のいずれか一方には、バンプが設けられてもよい。例えば、第1のランド22にワイヤ30のファーストボンディングを行った場合、第1のランド22上には、ワイヤ30の一部がバンプとして残る。このように、バンプ上にボンディングを行なうことで、ワイヤループ高さを低く抑えることができる。
【0018】
図2に示す例では、第1及び第2のランド22,26は、それぞれ複数設けられ、ワイヤ30は、それぞれ(1対)の第1及び第2のランド22,26を電気的に接続している。図2に示すように、複数のワイヤ30は、互いに交差しない方向(例えば平行方向)に引き出されてもよい。
【0019】
複数のランドは、設計変更を可能にする少なくとも1つのセレクト端子を含み、第1及び第2のランド22,26のいずれか1つは、そのセレクト端子から選択されたものであってもよい。セレクト端子の選択は、複数からいずれか1つを選択する形態であってもよいし、1つしか存在しないものを(取捨選択の結果として)選択する形態であってもよい。例えば、それぞれ異なる数値の電気信号を供給する複数のセレクト端子を用意し、それらから最適な数値の電気信号を供給するセレクト端子を、第1又は第2のランド22,26として選択してもよい。これによれば、基板10に配線パターン20を形成した後に、配線基板の設計変更が可能になるので、その設計自由度を大幅に向上させることができる。したがって、客先ごとの仕様に合わせた複数種類の配線基板を、効率良く製造することができる。
【0020】
基板10における配線パターン20の形成面には、図示しないレジスト(例えばソルダレジスト)が形成されていてもよい。レジストは、電気的接続部(第1及び第2のランド22,26)を避けて、配線パターン20の一部を覆っている。すなわち、電気的接続部(第1及び第2のランド22,26)は、レジストの開口部40内に配置されている。図2に示す例では、1つの開口部40内に1つの電気的接続部が配置されているが、これとは別に、1つの開口部40内に複数の電気的接続部が配置されてもよい。レジストによって、配線パターン20の酸化、腐食及び電気的不良を防止することができる。
【0021】
図3に示す例では、配線基板は、ワイヤ30を封止する封止部42をさらに含む。封止部42は、絶縁材料(例えば樹脂)で形成されている。封止部42は、ポッティングモールドでもよいし、トランスファーモールドで成形してもよい。封止部42は、ワイヤ30の全体を封止してもよい。複数のワイヤ30がある場合、封止部42はワイヤ30ごとに封止してもよいし、複数のワイヤ30を一括して封止してもよい。封止部42は、第1及び第2のランド22,26も封止する。こうすることで、ワイヤ30などの電気的ショートを防止することができる。
【0022】
本実施の形態によれば、ワイヤ30によって、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤ30によって、実質的に多層配線(立体配線)を実現することができるので、配線基板の設計自由度が大幅に向上する。特に、上述したように基板10の限られた領域内で高密度な配線の引き回しが要求される場合に、本実施の形態に係る配線基板を使用すると効果的である。また、高コストで製造に手間のかかる両面又は多層配線基板を使用しなくてもよいので、低コストかつ製造が簡単な配線基板を提供することができる。
【0023】
図4〜図7は、本発明の実施の形態に係る配線基板の変形例を示す図である。
【0024】
第1変形例として、図4に示すように、複数の第1のランド22,23,24と、複数の第2のランド26,27,28とは、それぞれ複数列で配列されてもよい。第1のランドを例にして詳しく説明すると、第1及び第2のランド22,26の間の領域を通る少なくとも1つ(図4では2つ)の配線21側から順に、複数の第1のランド22が第1の列を形成し、複数の第1のランド23が第2の列を形成し、複数の第1のランド24が第3の列を形成している。それぞれの列のランドは、直線状に配置されてもよい。隣同士の列のランド(例えば第1及び第2の列の第1のランド22,23あるいは第2及び第3の列の第1のランド23,24)は、千鳥状に配置されている。さらに、第1及び第3の列の第1のランド22,24も千鳥状に配置されている。これらのことは、複数の第2のランド26,27,28についても同様である。これによれば、見かけ上の接続ピッチを広くすることができるので、基板10の限られた領域内で複数のランドを密集させて設けることができる。
【0025】
図4に示すように、例えば、ワイヤ30によって、第1の列の複数の第1のランド22と、第3の列の複数の第2のランド28とを電気的に接続してもよい。また、ワイヤ30によって、第2の列の複数の第1のランド23と、第2の列の複数の第2のランド27とを電気的に接続してもよい。さらに、ワイヤ30によって、第3の列の複数の第1のランド24と、第1の列の複数の第2のランド26とを電気的に接続してもよい。これによれば、複数のワイヤ30を互いに交差しない方向(例えば平行方向)に引き出すことができ、ワイヤ30同士の電気的ショートを防止することができる。
【0026】
第2変形例として、図5に示すように、複数のワイヤ30,36は、互いに交差して形成してもよい。図5に示す例では、第1及び第2のランド22,26の間の領域(配線21が通る領域)の上方で、複数のワイヤ30,36が互いに交差している。複数のワイヤ30,36は、互いに直交方向に引き出してもよい。ワイヤ30は、ワイヤ36とは非接触になっている。例えば、図5に示すように、ワイヤ30のループ高さを、ワイヤ36のループ高さよりも高くなるようにしてもよい。なお、図5に示す例とは別に、3つ以上のワイヤを互いに交差させてもよい。これによれば、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
【0027】
第3変形例として、図6に示すように、導電線(例えば金線)52と、導電線52の表面を覆う絶縁被覆(例えば樹脂被覆)54と、を含むワイヤ50を使用してもよい。詳しくは、ワイヤ50は、導電線52の周面が絶縁被覆54で覆われている。これによれば、導電線52の絶縁が図れるので、例えば、封止部42を省略することができ、これによって、基板10のフレキシブル性を大幅に向上させることができる。したがって、基板10の屈曲が容易になる。
【0028】
ワイヤ50のうち、第1及び第2のランド22,26のそれぞれの端部では、導電線が剥き出しになっていてもよい。その場合、図7に示すように、封止部44は、ワイヤ50のそれぞれの端部(ボンディング部)を封止してもよい。封止部44は、第1及び第2のランド22,26のそれぞれも封止してもよい。こうすることで、ワイヤ50などの電気的ショートを防止するとともに、ワイヤ50及びランドの機械的接続の信頼性を向上させることができる。また、ワイヤ50の全体を封止する場合よりも、基板10のフレキシブル性が向上するので、例えば基板10の屈曲が容易になる。
【0029】
第4変形例として、図8に示すように、第1及び第2のランド22,26の少なくとも1つ(例えば少なくともファーストボンディング側の第1のランド22)は、ワイヤ30のボンディング部が窪んでいてもよい。図8に示す例では、第1及び第2のランド22,26の両方に、窪み部(凹部)25,29が形成されている。すなわち、ワイヤ30の一方の端部(バンプ)32は第1のランド22にめり込み、ワイヤ30の他方の端部34も第2のランド26にめり込む。ワイヤ30が第1のランド22にファーストボンディングされる場合、第1のランド22の窪み部25は、第2のランド26の窪み部29よりも深くてもよい。すなわち、ワイヤ30の第1のランド22側の端部(バンプ)32は、第2のランド26側の端部34よりもランドに深くめり込んでもよい。これによれば、ワイヤ30と、第1又は第2のランド22,26との密着面積が大きくなるので、両者の接続信頼性が向上する。なお、窪み部25,29は、フレキシブル基板のように基板10が柔らかい場合に、より深く形成される。
【0030】
基板10は、第1及び第2のランド22,26の少なくとも1つに形成される窪み部(図8では窪み部25,29)と重なる部分が配線パターン20とは反対側に突出していてもよい。図8に示す例では、基板10には、第1のランド22の窪み部25と重なる部分に凸部15が形成され、第2のランド26の窪み部29と重なる部分に凸部19が形成されている。言い換えれば、配線基板は、ワイヤ30のボンディング部が窪んでいる(又は突出している)。
【0031】
(配線基板の製造方法・半導体装置の製造方法)
図9は、半導体装置の製造工程の流れの一例を示す図である。本実施の形態に係る半導体装置の製造方法は、配線基板の製造方法(S12,S13)を含む。
【0032】
図10に示すように、基板10がフレキシブル基板で長尺状をなす場合には、リール・トゥ・リール搬送の方式を適用して、各製造工程(図10では一部(S14,S15)が省略してある)を行ってもよい。基板10の長さ方向には、複数の配線パターン20が配列されている。これによれば、複数の配線基板又は半導体装置を流れ作業で製造することができるので、生産性が向上し、製造コストを削減することができる。
【0033】
基板10に配線パターン20が形成されたテープを準備する。配線パターン20には、複数のランド(第1及び第2のランド22,26を含む)が形成されている。必要があれば、基板10の表面に、第1及び第2のランド22,26を避けて、レジストを形成しておいてもよい。リール・トゥ・リール搬送の方式を適用する場合には、テープ(基板10)を一対のリール70,72に掛け渡す。詳しくは、テープは、リール70に巻き取られてあり、端部が引き出されて、他のリール72において巻き取るようになっている。そして、リール70,72の間で、後述するS11〜S15の少なくとも1つの工程が行われる。
【0034】
予め準備しておいた複数の半導体チップ60をテープに取り付ける(S11)。詳しくは、それぞれの半導体チップ60を、いずれかの配線パターン20に電気的に接続する。半導体チップ60は、COF実装してもよい。図10に示すように、ボンディングツール74によって、半導体チップ60をテープにフェースダウン実装してもよい。
【0035】
第1及び第2のランド22,26のワイヤボンディング工程(WBジャンパ工程)を行う(S12)。本工程は、ボールボンディング法を適用してもよい。すなわち、ツール(例えばキャピラリ)76の外部に引き出したワイヤ30の先端部をボール状に溶融させ、その先端部を第1のランド22にボンディングする。ボンディング時には、熱及び圧力を加えて、金属同士の拡散を生じさせる。その場合、超音波振動も併用すると好ましい。その後、ワイヤ30を第2のランド26の方向に引き出して、ワイヤ30の一部を第2のランド26にボンディングする。ワイヤ30を第1及び第2のランド22,26のいずれかにめり込ませてもよい。
【0036】
ワイヤボンディング工程後、ワイヤ30を封止する工程(モールド塗布キュア工程)を行う(S13)。例えば、図10に示すように、液滴吐出装置(例えばニードル)78によって、液状の樹脂をポッティングして、ワイヤ30の封止部42を形成してもよい。これによれば、樹脂の粘度及び単位時間あたりの滴下量などから、封止部42の形状及び大きさを決めることができ、ワイヤ30を確実に封止することが可能になる。また、樹脂を滴下するだけであるので、成形型が必要となるトランスファーモールドよりも製造工程が簡略である。なお、封止部42は、その後、キュアすることが好ましい。
【0037】
予め準備しておいた複数の電子部品(例えばSMT(Surface Mount Technology)部品)をテープに取り付ける(S14)。その後、電子部品をハンダ付け(例えばリフローハンダ付け)する。本工程では、例えば、高温のリフロー炉にテープをさらすことになる。したがって、図9に示す製造工程の流れの場合、封止部42は、リフロー工程に対する耐熱性が要求される。
【0038】
半導体装置の電気特性を検査する検査工程を行う(S15)。本工程は、リール・トゥ・リール搬送の方式を適用して行ってもよいし、テープを個片に切断した後、それぞれの半導体装置を検査してもよい。
【0039】
その後の次工程では、複数の半導体装置を電気光学パネル100に電気的に接続して、電子デバイス1を製造してもよい(図1参照)。
【0040】
本実施の形態に係る半導体装置の製造工程の流れは、上述に限定されず、様々な変形が可能である。以下の変形例においても、少なくとも1つの工程について、リール・トゥ・リール搬送の方式を適用してもよい。
【0041】
第1変形例として、ワイヤボンディング工程(S12)及び封止工程(S13)を、半導体チップ実装工程(S11)前に行ってもよい(OF11)。すなわち、テープに半導体チップ60が取り付けられる前に、ワイヤ30及び封止部42を形成する。これによれば、製造工程の初期の段階で、ワイヤ30及び封止部42を形成する。そのため、配線パターン20(特に第1及び第2のランド22,26)が外部環境によって最も汚染されていない状態でそれらの工程を行うことができるので、ワイヤボンディング工程及び封止工程の信頼性が高い。なお、ワイヤボンディング工程及び封止工程の終了後に、半導体チップを取り付ける前に、完成した配線基板を電気的に検査する検査工程を行ってもよい。
【0042】
第2変形例として、ワイヤボンディング工程(S12)及び封止工程(S13)を、電子部品の実装工程(詳しくはハンダ付け工程)(S14)後に行ってもよい(OF12)。これによれば、ワイヤ30及び封止部42を高温の炉にさらさずに済むので、例えば、封止部42のクラックやポップコーン現象を防止することができる。
【0043】
第3変形例として、ワイヤボンディング工程(S12)及び封止工程(S13)を、検査工程(S15)後に行ってもよい(OF13)。これによれば、基板10上の複数のランドのうちの少なくとも1つが上述したセレクト端子である場合に、検査工程の検査結果に基づいて、いずれのセレクト端子を第1又は第2のランド22,26としてワイヤボンディングするかを決定することができる。すなわち、半導体装置の電気特性の調整を行うことができる。
【0044】
本発明の実施の形態に係る電子機器として、図11にはノート型パーソナルコンピュータ1000が示され、図12には携帯電話2000が示されている。これらの電子機器は、上述の電子デバイス、半導体装置又は配線基板を有する。
【0045】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に係る電子デバイスを示す図である。
【図2】図2は、本発明の実施の形態に係る配線基板を示す図である。
【図3】図3は、本発明の実施の形態に係る配線基板を示す図である。
【図4】図4は、本発明の実施の形態に係る配線基板の第1変形例を示す図である。
【図5】図5は、本発明の実施の形態に係る配線基板の第2変形例を示す図である。
【図6】図6は、本発明の実施の形態に係る配線基板の第3変形例を示す図である。
【図7】図7は、本発明の実施の形態に係る配線基板の第3変形例を示す図である。
【図8】図8は、本発明の実施の形態に係る配線基板の第4変形例を示す図である。
【図9】図9は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図10】図10は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図11】図11は、本発明の実施の形態に係る電子機器を示す図である。
【図12】図12は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
1…電子デバイス 3…半導体装置 10…基板 20…配線パターン
21…配線 22…第1のランド 23…第1のランド 24…第1のランド
26…第2のランド 27…第2のランド 28…第2のランド
30…ワイヤ 36…ワイヤ 42…封止部 44…封止部 50…ワイヤ
52…導電線 54…絶縁被覆 60…半導体チップ 62…半導体チップ
100…電気光学パネル

Claims (30)

  1. 屈曲可能なフレキシブル基板と、
    前記フレキシブル基板上に形成され、複数の配線と前記配線よりも幅が拡大してなる複数のランドとを有する配線パターンと、
    前記複数のランドのうち、第1のランドと、前記第1のランドから離れた位置に設けられた第2のランドとを電気的に接続するワイヤと、
    を含む配線基板。
  2. 請求項1記載の配線基板において、
    前記複数の配線のうち少なくとも1つは、前記第1及び第2のランドの間の領域を通るように引き回され、
    前記ワイヤは、前記少なくとも1つの配線を跨いで形成されてなる配線基板。
  3. 請求項1又は請求項2記載の配線基板において、
    前記第1及び第2のランドは、それぞれ複数設けられ、
    前記ワイヤは、それぞれの前記第1及び第2のランドを電気的に接続してなる配線基板。
  4. 請求項3記載の配線基板において、
    前記複数の第1のランドは、複数列に配列され、隣同士の第1のランドは、千鳥状に配置され、
    前記複数の第2のランドは、複数列に配列され、隣同士の第2のランドは、千鳥状に配置されてなる配線基板。
  5. 請求項3又は請求項4記載の配線基板において、
    前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されてなる配線基板。
  6. 請求項1から請求項5のいずれかに記載の配線基板において、
    前記複数のランドは、設計変更を可能にする少なくとも1つのセレクト端子を含み、
    前記第1及び第2のランドのいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものである配線基板。
  7. 基板と、
    前記基板上に形成され、複数の配線と複数の電気的接続部とを有する配線パターンと、
    前記複数の電気的接続部のうち、第1の電気的接続部と、前記第1の電気的接続部から離れた位置に設けられた第2の電気的接続部とを電気的に接続するワイヤと、
    を含み、
    前記第1及び第2の電気的接続部の少なくとも1つは、前記ワイヤのボンディング部が窪んでなる配線基板。
  8. 請求項7記載の配線基板において、
    前記基板は、前記窪み部と重なる部分が前記配線パターンとは反対側に突出してなる配線基板。
  9. 請求項7又は請求項8記載の配線基板において、
    前記複数の配線のうち少なくとも1つは、前記第1及び第2の電気的接続部の間の領域を通るように引き回され、
    前記ワイヤは、前記少なくとも1つの配線を跨いで形成されてなる配線基板。
  10. 請求項7から請求項9のいずれかに記載の配線基板において、
    前記第1及び第2の電気的接続部は、それぞれ複数設けられ、
    前記ワイヤは、それぞれの前記第1及び第2の電気的接続部を電気的に接続してなる配線基板。
  11. 請求項10記載の配線基板において、
    前記複数の第1の電気的接続部は、複数列に配列され、隣同士の第1の電気的接続部は、千鳥状に配置され、
    前記複数の第2の電気的接続部は、複数列に配列され、隣同士の第2の電気的接続部は、千鳥状に配置されてなる配線基板。
  12. 請求項10又は請求項11記載の配線基板において、
    前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されてなる配線基板。
  13. 請求項7から請求項12のいずれかに記載の配線基板において、
    前記複数の電気的接続部は、設計変更を可能にする少なくとも1つのセレクト端子を含み、
    前記第1及び第2の電気的接続部のいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものである配線基板。
  14. 請求項1から請求項13のいずれかに記載の配線基板において、
    前記ワイヤは、導電線と、前記導電線の表面を覆う絶縁被覆と、を含む配線基板。
  15. 請求項1から請求項14のいずれかに記載の配線基板において、
    前記ワイヤを封止する封止部をさらに含む配線基板。
  16. 請求項15記載の配線基板において、
    前記封止部は、前記ワイヤのそれぞれの端部を封止してなる配線基板。
  17. 請求項1から請求項16のいずれかに記載の配線基板と、
    前記配線パターンに電気的に接続された半導体チップと、
    を含む半導体装置。
  18. 請求項17記載の半導体装置と、
    前記半導体装置の前記配線パターンに電気的に接続された電気光学パネルと、
    を含む電子デバイス。
  19. 請求項18記載の電子デバイスを含む電子機器。
  20. (a)屈曲可能なフレキシブル基板上に形成され、複数の配線と前記配線よりも幅が拡大してなる複数のランドとを有する配線パターンのうち、第1のランドにワイヤの一方の端部をボンディングし、前記第1のランドから離れた位置に設けられた第2のランドに前記ワイヤの他方の端部をボンディングすることを含む配線基板の製造方法。
  21. 請求項20記載の配線基板の製造方法において、
    (b)前記(a)工程後に、前記ワイヤを封止することを含む配線基板の製造方法。
  22. 請求項20又は請求項21記載の配線基板の製造方法において、
    前記フレキシブル基板には、複数の前記配線パターンが形成され、
    前記各工程の少なくともいずれか1つの工程を、前記複数の配線パターンに対して、リール・トゥ・リール搬送の方式を適用して行う配線基板の製造方法。
  23. 請求項20又は請求項21記載の配線基板の製造方法を含み、
    (c)半導体チップを前記フレキシブル基板に搭載することをさらに含む半導体装置の製造方法。
  24. 請求項23記載の半導体装置の製造方法において、
    前記(a)工程を、前記(c)工程後に行う半導体装置の製造方法。
  25. 請求項23又は請求項24記載の半導体装置の製造方法において、
    (d)前記フレキシブル基板に搭載される電子部品をハンダ付けすることをさらに含む半導体装置の製造方法。
  26. 請求項25記載の半導体装置の製造方法において、
    前記(a)工程を、前記(d)工程後に行う半導体装置の製造方法。
  27. 請求項23から請求項26のいずれかに記載の半導体装置の製造方法において、
    (e)前記配線パターンの電気的検査を行うことをさらに含む半導体装置の製造方法。
  28. 請求項27記載の半導体装置の製造方法において、
    前記(a)工程を、前記(e)工程後に行う半導体装置の製造方法。
  29. 請求項28記載の半導体装置の製造方法において、
    前記複数のランドは、設計変更を可能にする少なくとも1つのセレクト端子を含み、
    前記(a)工程で、前記(e)工程の検査結果に基づいて、前記第1及び第2のランドのうち、いずれか一方を前記セレクト端子として、他方に電気的に接続する半導体装置の製造方法。
  30. 請求項23から請求項29のいずれかに記載の半導体装置の製造方法において、
    前記フレキシブル基板には、複数の前記配線パターンが形成され、
    前記各工程の少なくともいずれか1つの工程を、前記複数の配線パターンに対して、リール・トゥ・リール搬送の方式を適用して行う半導体装置の製造方法。
JP2003082274A 2003-03-25 2003-03-25 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 Pending JP2004289069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003082274A JP2004289069A (ja) 2003-03-25 2003-03-25 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003082274A JP2004289069A (ja) 2003-03-25 2003-03-25 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004289069A true JP2004289069A (ja) 2004-10-14

Family

ID=33295608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003082274A Pending JP2004289069A (ja) 2003-03-25 2003-03-25 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器

Country Status (1)

Country Link
JP (1) JP2004289069A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095805A1 (ja) * 2005-03-09 2006-09-14 Hitachi Kyowa Engineering Co., Ltd. 電子回路およびその製造方法
CN112818624A (zh) * 2021-01-06 2021-05-18 深圳沸石智能技术有限公司 印制线路板设计图的生成方法、印制电路板及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006095805A1 (ja) * 2005-03-09 2006-09-14 Hitachi Kyowa Engineering Co., Ltd. 電子回路およびその製造方法
JP2006253289A (ja) * 2005-03-09 2006-09-21 Hitachi Kyowa Engineering Co Ltd 電子回路およびその製造方法
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
CN112818624A (zh) * 2021-01-06 2021-05-18 深圳沸石智能技术有限公司 印制线路板设计图的生成方法、印制电路板及其制作方法

Similar Documents

Publication Publication Date Title
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
JP2005057258A (ja) 安価型フレキシブルフィルムパッケージモジュール及びその製造方法
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
CN103515348A (zh) 布线基板
JP5238274B2 (ja) 配線回路基板およびその製造方法
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
CN102256435A (zh) 使用柔性互连结构的多层印制电路板及其制作方法
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
US9426887B2 (en) Wiring board and electronic device using the same
US6896173B2 (en) Method of fabricating circuit substrate
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2004289069A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
KR100556277B1 (ko) 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기
JP2004289071A (ja) 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器
JP2001250842A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006128429A (ja) 回路基板および半導体装置
JP2007184415A (ja) 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器
JP2005079129A (ja) プラスチックパッケージ及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081217

A521 Written amendment

Effective date: 20090205

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090603

Free format text: JAPANESE INTERMEDIATE CODE: A02