CN112818624A - 印制线路板设计图的生成方法、印制电路板及其制作方法 - Google Patents
印制线路板设计图的生成方法、印制电路板及其制作方法 Download PDFInfo
- Publication number
- CN112818624A CN112818624A CN202110013566.8A CN202110013566A CN112818624A CN 112818624 A CN112818624 A CN 112818624A CN 202110013566 A CN202110013566 A CN 202110013566A CN 112818624 A CN112818624 A CN 112818624A
- Authority
- CN
- China
- Prior art keywords
- pad
- pattern
- graph
- network
- design drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 224
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000004088 simulation Methods 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims description 59
- 239000003550 marker Substances 0.000 claims description 10
- 230000005764 inhibitory process Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 29
- 238000010586 diagram Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Architecture (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请公开了一种印制线路板设计图的生成方法、印制电路板及其制作方法,属于印制线路板设计领域。本申请的印制线路板设计图的生成方法所生成的设计图,包括第一网络图形、第二网络图形、第一焊盘图形、第二焊盘图形、第一导线图形、第二导线图形和第一标记图形。该设计图的仿真电路根据设计图中除标记图形之外的其他图形生成。在该设计图的仿真电路中,第一焊盘图形和第二焊盘图形彼此间隔,从而使第一网络图形和第二网络图形没有连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。
Description
技术领域
本申请涉及印制线路板设计领域,特别涉及一种印制线路板设计图的生成方法、印制电路板及其制作方法。
背景技术
在印制线路板中,两个不同的信号网络有时需要相互连接。例如数模混合电路中,模拟信号地线网络和数字信号地线网络处于不同的位置,但又需要连接在一起,以避免两个地线网络所提供的零电位参考点不同。
相关技术中,每个信号网络都连接有焊盘,两个焊盘部分重叠使两个不同的信号网络连接在一起。然而,在对印制线路板的设计图的仿真电路进行电路检测时,设计图上连接在一起的两个信号网络是无法通过电路检测的,这会影响电路检测的准确性。
发明内容
本申请实施例提供了一种印制线路板设计图的生成方法、印制电路板及其制作方法,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。所述技术方案如下:
第一方面,提供了一种印制线路板设计图的生成方法,所述印制线路板包括第一信号网络和第二信号网络,所述方法包括:
在设计界面上生成第一网络图形和第二网络图形,所述第一网络图形为所述第一信号网络的设计图,所述第二网络图形为所述第二信号网络的设计图;
在所述设计界面上生成互不重叠的第一焊盘图形和第二焊盘图形,以及生成第一导线图形和第二导线图形,所述第一导线图形连接在所述第一焊盘图形与所述第一网络图形之间,所述第二导线图形连接在所述第二焊盘图形与所述第二网络图形之间;
在所述设计界面上生成第一标记图形,所述第一标记图形连接在所述第一焊盘图形与所述第二焊盘图形之间,所述第一标记图形用于标记第一导电体的制作位置;
根据所述设计界面上的所有图形生成所述印制线路板的设计图,所述设计图的仿真电路根据所述设计图中除标记图形之外的其他图形生成。
在本申请中,所生成的印制线路板的设计图包括第一网络图形、第二网络图形、第一焊盘图形、第二焊盘图形、第一导线图形、第二导线图形和第一标记图形。其中,第一导线图形连接在第一网络图形和第一焊盘图形之间,第二导线图形连接在第二网络图形和第二焊盘图形之间。第一焊盘图形和第二焊盘图形互不重叠,从而未连接在一起。第一标记图形用于标记第一导电体的制作位置。该设计图的仿真电路根据设计图中除标记图形之外的其他图形生成。在该设计图的仿真电路中,第一焊盘图形和第二焊盘图形彼此间隔,从而使第一网络图形和第二网络图形没有连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。而在该设计图用于制作印制电路板时,可以根据第一标记图形的位置制作第一导电体,从而使第一网络图形和第二网络图形通过第一导电体连通。
可选地,所述第一网络图形、所述第二网络图形、所述第一焊盘图形、所述第二焊盘图形、所述第一导线图形和所述第二导线图形为第一类型的图形,所述标记图形为第二类型的图形;
所述设计图的仿真电路根据所述设计图中的所述第一类型的图形生成。
可选地,所述印制线路板还包括第三信号网络和第四信号网络,所述方法还包括:
在所述设计界面上生成第三网络图形和第四网络图形,所述第三网络图形为所述第三信号网络的设计图,所述第四网络图形为所述第四信号网络的设计图。
可选地,所述方法还包括:
确定第一连接单元,所述第一连接单元包括所述第一焊盘图形、所述第二焊盘图形,以及连接在所述第一焊盘图形与所述第二焊盘图形之间的所述第一标记图形;
复制所述第一连接单元,以在所述设计界面上生成第二连接单元,所述第二连接单元包括第三焊盘图形、第四焊盘图形,以及连接在所述第三焊盘图形与所述第四焊盘图形之间的第二标记图形,所述第二标记图形用于标记第二导电体的制作位置;
在所述设计界面上生成第三导线图形和第四导线图形,所述第三导线图形连接在所述第三焊盘图形与所述第三网络图形之间,所述第四导线图形连接在所述第四焊盘图形与所述第四网络图形之间。
可选地,所述方法还包括:
确定第三连接单元,所述第三连接单元包括所述第一焊盘图形和所述第二焊盘图形;
复制所述第三连接单元,以在所述设计界面上生成第四连接单元,所述第四连接单元包括第五焊盘图形和第六焊盘图形;
在所述设计界面上生成第三标记图形,所述第三标记图形连接在所述第五焊盘图形与所述第六焊盘图形之间,所述第三标记图形用于标记第三导电体的制作位置;
在所述设计界面上生成第五导线图形和第六导线图形,所述第五导线图形连接在所述第五焊盘图形与所述第三网络图形之间,所述第六导线图形连接在所述第六焊盘图形与所述第四网络图形之间。
可选地,所述根据所述设计界面上的所有图形生成所述印制线路板的设计图之前,还包括:
在所述设计界面上生成禁止覆铜区,所述禁止覆铜区包括位于所述第一焊盘图形和所述第二焊盘图形之间的区域。
可选地,所述第一焊盘图形与所述第二焊盘图形之间的距离大于或等于0.075毫米,且小于或等于0.5毫米。
可选地,所述第一焊盘图形与所述第一导线图形相连的边的长度大于所述第一导线图形与所述第一焊盘图形相连的边的长度;所述第二焊盘图形与所述第二导线图形相连的边的长度大于所述第二导线图形与所述第二焊盘图形相连的边的长度。
第二方面,提供了一种印制线路板的制作方法,其特征在于,基于如第一方面所述的印制线路板设计图的生成方法所生成的设计图制作印制线路板,所述方法包括:
根据所述第一网络图形制作第一信号网络,根据所述第二网络图形制作第二信号网络;
根据所述第一焊盘图形制作第一焊盘,根据所述第二焊盘图形制作第二焊盘;
根据所述第一导线图形制作第一导线,所述第一导线连接在所述第一焊盘与所述第一信号网络之间,以及根据所述第二导线图形制作第二导线,所述第二导线连接在所述第二焊盘与所述第二信号网络之间;
根据所述第一标记图形制作第一导电体,以使所述第一焊盘和所述第二焊盘通过所述第一导电体导通。
在本申请中,该印制线路板的制作方法,基于第一方面的印制线路板设计图的生成方法所生成的设计图制作印制线路板。在该设计图的仿真电路中,第一焊盘图形和第二焊盘图形未连接在一起,从而使第一网络图形和第二网络图形也未连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。而在该设计图用于制作印制电路板时,可以根据第一标记图形的位置制作第一导电体,从而使第一网络图形和第二网络图形通过第一导电体连通。
第三方面,提供了一种印制线路板,所述印制线路板基于如第二方面所述的印制线路板的制作方法制作得到,所述印制线路板包括:第一信号网络、第二信号网络、第一焊盘、第二焊盘、第一导线、第二导线和第一导电体;
所述第一焊盘通过所述第一导线与所述第一信号网络连接,所述第二焊盘通过所述第二导线与所述第二信号网络连接;
所述第一焊盘和所述第二焊盘互不重叠,且所述第一焊盘和所述第二焊盘通过所述第一导电体连通。
在本申请中,该印制线路板,基于第二方面的印制线路板的制作方法制作得到。该印制线路板的第一信号网络和第二信号网络通过第一导电体连通。而在该印制线路板的设计图的仿真电路中不包括第一导电体,使第一焊盘图形和第二焊盘图形未连接在一起,进而使第一网络图形和第二网络图形也未连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中印制线路板设计图的结构示意图;
图2是本申请实施例提供的第一种印制线路板设计图的生成方法的流程图;
图3是本申请实施例提供的第一种印制线路板设计图的生成方法的工艺流程图;
图4是本申请实施例提供的设计图的仿真电路示意图;
图5是本申请实施例提供的第二种印制线路板设计图的生成方法的流程图;
图6是本申请实施例提供的第二种印制线路板设计图的生成方法的工艺流程图;
图7是本申请实施例提供的第三种印制线路板设计图的生成方法的流程图;
图8是本申请实施例提供的第三种印制线路板设计图的生成方法的工艺流程图;
图9是本申请实施例提供的第四种印制线路板设计图的生成方法的流程图;
图10是本申请实施例提供的第四种印制线路板设计图的生成方法的工艺流程图;
图11是本申请实施例提供的印制线路板设计图的结构示意图;
图12是本申请实施例提供的第一种印制线路板的制作方法的流程图;
图13是本申请实施例提供的第二种印制线路板的制作方法的流程图;
图14是本申请实施例提供的第一种印制线路板的结构示意图;
图15是本申请实施例提供的第二种印制线路板的结构示意图。
其中,各附图标号所代表的含义分别为:
相关技术:
10、设计图;112、第一网络图形;114、第一导线图形;116、第一焊盘图形;122、第二网络图形;124、第二导线图形;126、第二焊盘图形;
本申请:
20、设计图;22、第一连接单元;24、第二连接单元;26、第三连接单元;28、第四连接单元;202、设计界面;212、第一网络图形;214、第一导线图形;216、第一焊盘图形;222、第二网络图形;224、第二导线图形;226、第二焊盘图形;230、第一标记图形;240、禁止覆铜区;252、第三网络图形;254、第三导线图形;255、第五导线图形;256、第三焊盘图形;258、第五焊盘图形;262、第四网络图形;264、第四导线图形;265、第六导线图形;266、第四焊盘图形;268、第六焊盘图形;270、第二标记图形;280、第三标记图形;30、仿真电路;40、印制线路板;412、第一信号网络;414、第一导线;416、第一焊盘;422、第二信号网络;424、第二导线;426、第二焊盘;430、第一导电体;452、第三信号网络;454、第三导线;456、第三焊盘;462、第四信号网络;464、第四导线;466、第四焊盘;470、第二导电体。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
应当理解的是,本申请提及的“多个”是指两个或两个以上。在本申请的描述中,除非另有说明,“/”表示或的意思,比如,A/B可以表示A或B;本文中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,比如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,为了便于清楚描述本申请的技术方案,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
在对本申请实施例进行详细地解释说明之前,先对本申请实施例的应用场景予以说明。
在印制线路板中,两个不同的信号网络有时需要相互连接。例如数模混合电路中,模拟信号地线网络和数字信号地线网络处于不同的位置,但又需要连接在一起,以避免两个地线网络所提供的零电位参考点不同。或者,例如两个不同位置但均需要由电源直接供电的信号网络可以连接在一起,以减少走线的复杂程度。
将需要连接的两个信号网络称为第一信号网络和第二信号网络。在相关技术中,第一信号网络通过第一导线连接有第一焊盘,第二信号网络通过第二导线连接有第二焊盘。图1为相关技术中的印制线路板设计图10。在图1所示中,第一网络图形112为第一信号网络的设计图;第二网络图形122为第二信号网络的设计图;第一导线图形114为第一导线的设计图;第二导线图形124为第二导线的设计图;第一焊盘图形116为第一焊盘的设计图,第二焊盘图形126为第二焊盘的设计图。在该印制线路板设计图10中,第一焊盘图形116和第二焊盘图形126部分重叠,从而使根据该印制线路板设计图10所制作的印制线路板的第一焊盘和第二焊盘部分重叠。第一信号网络和第二信号网络通过部分重叠的第一焊盘和第二焊盘实现连通。
电路仿真是指对印制线路板设计图10上的电路进行计算机模拟,得到仿真电路。计算机对仿真电路进行电路检测,可以是识别出印制线路板设计图10上的连接错误。然而,在对印制线路板设计图10的仿真电路进行电路检测时,连接在一起的第一网络图形112和第二网络图形122无法通过电路检测。基于该原因,仿真电路的电路检测需要人工审核,电路检测的准确性较低。
为此,本申请实施例提供了一种印制线路板设计图的生成方法可以避免因印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。
下面对本申请实施例提供的印制线路板设计图20的生成方法进行详细地解释说明。印制线路板包括第一信号网络和第二信号网络。第一信号网络和第二信号网络为需要连接在一起的两个信号网络。图2是本申请实施例提供的印制线路板设计图20的生成方法的流程图。图3是本申请实施例提供的印制线路板设计图20的生成方法的工艺流程图。请参见图2和图3,该方法包括:
S100,在设计界面202上生成第一网络图形212和第二网络图形222,第一网络图形212为第一信号网络的设计图,第二网络图形222为第二信号网络的设计图。
设计界面202是指用于生成印制线路板设计图20的绘图界面。一般的,该设计界面202可以是计算机制图软件的绘图界面。第一网络图形212和第二网络图形222均生成于该设计界面202内。第一网络图形212为第一信号网络的设计图,换句话说,根据第一网络图形212制作印制线路板时,可以得到第一信号网络。第二网络图形222为第二信号网络的设计图,换句话说,根据第二网络图形222制作印制线路板时,可以得到第二信号网络。第一信号网络和第二信号网络为任意两个需要短接在一起的信号网络。
S200,在设计界面202上生成互不重叠的第一焊盘图形216和第二焊盘图形226,以及生成第一导线图形214和第二导线图形224,第一导线图形214连接在第一焊盘图形216和第一网络图形212之间,第二导线图形224连接在第二焊盘图形226和第二网络图形222之间。
在该设计界面202上生成第一焊盘图形216、第二焊盘图形226、第一导线图形214和第二导线图形224。第一焊盘图形216和第二焊盘图形226互不重叠。这里的重叠包括完全重叠、部分重叠和边缘重叠。完全重叠是指第一焊盘图形216完全位于第二焊盘图形226所在区域内,或第二焊盘图形226完全位于第一焊盘图形216所在区域内。部分重叠是指第一焊盘图形216的部分位于第二焊盘图形226所在区域内,或第二焊盘图形226的部分位于第一焊盘图形216所在区域内。边缘重叠是指第一焊盘图形216的一边和第二焊盘图形226的一边相连接。换句话说,第一焊盘图形216和第二焊盘图形226互不重叠,即位于设计界面202上的第一焊盘图形216和第二焊盘图形226之间设有一定间隔。第一导线图形214连接在第一网络图形212和第一焊盘图形216之间。第二导线图形224连接在第二网络图形222和第二焊盘图形226之间。
在本申请实施例中,第一焊盘图形216是第一焊盘的设计图,第二焊盘图形226是第二焊盘的设计图。第一导线图形214是第一导线的设计图,第二导线图形224是第二导线的设计图。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第一焊盘通过第一导线与第一信号网络连接,第二焊盘通过第二导线与第二信号网络连接。第一焊盘和第二焊盘位于同一平面且具有一定间隔。
S300,在设计界面202上生成第一标记图形230,第一标记图形230连接在第一焊盘图形216和第二焊盘图形226之间,第一标记图形230用于标记第一导电体的制作位置。
在该设计界面202上生成连接在第一焊盘图形216和第二焊盘图形226之间的第一标记图形230。第一标记图形230用于标记第一导电体的制作位置。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第一焊盘和第二焊盘之间连接有第一导电体,第一焊盘和第二焊盘之间通过第一导电体连通。
S400,根据设计界面202上的所有图形生成印制线路板的设计图20,设计图20的仿真电路30根据设计图20中除标记图形之外的其他图形生成。
设计界面202上的所有图形构成印制线路板的设计图20。换句话说,在本申请实施例中,印制线路板设计图20包括第一网络图形212、第一导线图形214、第一焊盘图形216、第二网络图形222、第二导线图形224、第二焊盘图形226和第一标记图形230。然而,在本申请实施例中,印制线路板设计图20的仿真电路30根据设计图20中除标记图形之外的其他图形生成。这里的标记图形包括第一标记图形230。
图4是本申请实施例提供的设计图20的仿真电路30示意图。请参见图4,在本实施例中,设计图的仿真电路30包括第一网络图形212、第一导线图形214、第一焊盘图形216、第二网络图形222、第二导线图形224和第二焊盘图形226。也就是说,第一标记图形230所用于标记位置的第一导电体并不在印制电路板的仿真电路30中。
本申请的印制线路板设计图20的生成方法所生成的印制线路板设计图20中,第一焊盘图形216和第二焊盘图形226彼此间隔,从而使第一网络图形212和第二网络图形222没有直接连接在一起。由此,在对仿真电路30进行电路检测时,由于仿真电路30不包括第一标记图形230,因此第一网络图形212和第二网络图形222并未通过第一标记图形230连接在一起,可以避免连接在一起的第一网络图形212和第二网络图形222无法通过电路检测。由此,本申请的印制线路板设计图20的生成方法所生成的设计图20可以由计算机对其仿真电路30进行电路检测,从而提高电路检测准确性。在根据本申请的印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,可以在第一标记图形230的位置制作第一导电体,从而使印制线路板中的第一焊盘和第二焊盘通过第一导电体连通,达到第一信号网络和第二信号网络连通的目的。一般的,印制线路板为多层器件,本申请的印制线路板设计图20的生成方法所生成的印制线路板设计图20可以是印制线路板的任意一层的设计图,从而达到减少印制线路板的过孔的目的。
在一些实施例中,第一网络图形212、第二网络图形222、第一导线图形214、第二导线图形224、第一焊盘图形216和第二焊盘图形226为第一类型的图形。第一标记图形230为第二类型的图形。设计图20的仿真电路30根据设计图20中第一类型的图形生成。
具体地,本申请的印制线路板设计图20的生成方法所生成的印制线路板设计图20中,除标记图形之外的其他图形用于生成仿真电路30。在本申请实施例中,绘制印制线路板设计图20时,标记图形的类型与其他图形的类型不同,以便于生成仿真电路30。为便于描述,将用于生成仿真电路30的第一网络图形212、第二网络图形222、第一导线图形214、第二导线图形224、第一焊盘图形216和第二焊盘图形226的图形类型称为第一类型。将仿真电路30中不包括的第一标记图形230的类型成为第二类型。一般地,当设计界面202为计算机制图软件的绘图界面时,第一类型可以是电学符号,第二类型可以是二维标记线等。使用不同类型的图形进行设计图20的绘制,可以便于设计图20的仿真电路30的生成,从而提升印制线路板设计图20的生成效率。
图5是本申请实施例提供的一种印制线路板设计图的生成方法的流程图。图6是本申请实施例提供的一种印制线路板设计图的生成方法的工艺流程图。在一些实施例中,如图5和图6所示,为进一步避免第一焊盘图形216与第二焊盘图形226相连通,影响设计图20的仿真电路30进行电路检测,步骤S400之前还可以包括步骤S500:
S500,在设计界面202上生成禁止覆铜区240,禁止覆铜区240包括位于第一焊盘图形216和第二焊盘图形226之间的区域。
具体地,为避免外部信号源对印制线路板中的布线产生信号干扰,在印制线路板中,未布线的区域可以覆盖有大面积铜箔。相应的,在印制线路板设计图20的生成方法中,步骤S400之前还可以包括步骤S600:在设计界面202上生成覆铜区。一般地,覆铜区与设计界面202中的其他图形互不重叠。
在本申请实施例中,为进一步避免第一焊盘图形216与第二焊盘图形226通过步骤S600中的覆铜区连通,影响仿真电路30的电路检测,步骤S600之前还包括本实施例中的步骤S500。这里的禁止覆铜区240是相对覆铜区而言的。换句话说,在步骤S500中生成禁止覆铜区240后,步骤S600中的覆铜区位于禁止覆铜区240之外。一般地,禁止覆铜区240至少包括第一焊盘图形216与第二焊盘图形226之间的区域。
进一步地,如图6所示,禁止覆铜区240还可以以第一焊盘图形216与第二焊盘图形226之间的区域为中心,向四周延伸,以使第一覆铜区还包括第一焊盘图形216的部分区域和第二焊盘图形226的部分区域。
在一些实施例中,印制线路板还可以包括第三信号网络和第四信号网络。第三信号网络和第四信号网络也是两个需要连接在一起的信号网络。为在设计界面202上生成第三信号网络和第四信号网络的设计图,本申请的印制线路板设计图20的生成方法在步骤S400之前还可以包括如下步骤S710:
S710,在设计界面202上生成第三网络图形252和第四网络图形262,第三网络图形252为第三信号网络的设计图,第四网络图形262为第四信号网络的设计图。
除需要连通的第一信号网络和第二信号网络外,印制线路板还可以包括需要连通的第三信号网络和第四信号网络。第三网络图形252为第三信号网络的设计图,换句话说,根据第三网络图形252制作印制线路板时,可以得到第三信号网络。第四网络图形262为第四信号网络的设计图,换句话说,根据第四网络图形262制作印制线路板时,可以得到第四信号网络。
第三网络图形252和第四网络图形262也需要通过导线图形、焊盘图形和标记图形连接在一起,以使在设计图20的仿真电路30中,第三网络图形252和第四网络图形262未连通;在根据设计图20所制作的印制线路板中,第三信号网络和第四信号网络连通。
第三网络图形252和第四网络图形262的连接方式可以包括如下几种可能的方式。
在第一种可能的方式中,为使设计图20的仿真电路30中,第三网络图形252和第四网络图形262未连通;使印制线路板中第三信号网络和第四信号网络连通,本申请的印制线路板设计图20的生成方法还可以包括步骤S722至S726。图7是本申请实施例提供的一种印制线路板设计图的生成方法的流程图。图8是本申请实施例提供的一种印制线路板设计图的生成方法的工艺流程图。请参见图7和图8,步骤S722至S726如下:
S722,确定第一连接单元22,第一连接单元22包括第一焊盘图形216、第二焊盘图形226,以及连接在第一焊盘图形216和第二焊盘图形226之间的第一标记图形230。
具体地,在步骤S300之后,将设计界面202上的第一焊盘图形216、第二焊盘图形226,以及连接在第一焊盘图形216和第二焊盘图形226之间的第一标记图形230确定为第一连接单元22。第一连接单元22为一个整体。换句话说,在移动第一连接单元22时,可以同时移动第一焊盘图形216、第二焊盘图形226和第一标记图形230,且第一焊盘图形216、第二焊盘图形226和第一标记图形230的相对位置不变。
S724,复制第一连接单元22,以在设计界面202上生成第二连接单元24,第二连接单元24包括第三焊盘图形256、第四焊盘图形266,以及连接在第三焊盘图形256与第四焊盘图形266之间的第二标记图形270,第二标记图形270用于标记第二导电体的制作位置。
具体地,对第一连接单元22进行复制从而在设计界面202上生成第二连接单元24。所生成的第二连接单元24包括第三焊盘图形256、第四焊盘图形266和第二标记图形270。由于第一连接单元22为一个整体,第二连接单元24为第一连接单元22复制得到。因此,第二连接单元24中第三焊盘图形256相对第四焊盘图形266的位置,与第一连接单元22中第一焊盘图形216相对第二焊盘图形226的位置相同,即第三焊盘图形256与第四焊盘图形266互不重叠。第二连接单元24中第二标记图形270相对第三焊盘图形256和第四焊盘图形266的位置,与第一连接单元22中第一标记图形230相对第一焊盘图形216和第二焊盘图形226的位置相同。第二标记图形270用于标记第二导电体的制作位置。第三焊盘图形256是第三焊盘的设计图,第四焊盘图形266是第四焊盘的设计图。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第三焊盘和第四焊盘之间连接有第二导电体,第三焊盘和第四焊盘之间通过第二导电体连通。
S726,在设计界面202上生成第三导线图形254和第四导线图形264,第三导线图形254连接在第三焊盘图形256与第三网络图形252之间,第四导线图形264连接在第四焊盘图形266与第四网络图形262之间。
具体地,第三导线图形254是第三导线的设计图,第四导线图形264是第四导线的设计图。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第三焊盘通过第三导线与第三信号网络连接,第四焊盘通过第四导线与第四信号网络连接。
上述步骤S400中的标记图形同时也包括第二标记图形270。换句话说,印制线路板设计图20的仿真电路30也不包括第二标记图形270。因此,可以避免仿真电路30中第二标记图形270使第三网络图形252和第四网络图形262连接在一起而无法通过电路检测。在本申请实施例中,将第一焊盘图形216、第二焊盘图形226和第一标记图形230确定为第一连接单元22,并复制得到第二连接单元24。第二单元用于第三网络图形252和第四网络图形262的连接,以此,可以提升印制线路板设计图20的生成效率。
进一步地,当本申请实施例的印制线路板设计图20的生成方法包括上述步骤S500时,第一连接单元22也可以包括上述步骤S500中的禁止覆铜区240。此时,第一连接单元22包括第一焊盘图形216、第二焊盘图形226、禁止覆铜区240,以及连接在第一焊盘图形216和第二焊盘图形226之间的第一标记图形230。其中,禁止覆铜区240至少包括位于第一焊盘图形216和第二焊盘图形226之间的区域。
在第二种可能的方式中,为使设计图20的仿真电路30中,第三网络图形252和第四网络图形262未连通;使印制线路板中第三信号网络和第四信号网络连通,本申请的印制线路板设计图20的生成方法还可以包括步骤S732至S738。图9是本申请实施例提供的一种印制线路板设计图的生成方法的流程图。图10是本申请实施例提供的一种印制线路板设计图的生成方法的工艺流程图。请参见图9和图10,步骤S732至S738如下:
S732,确定第三连接单元26,第三连接单元26包括第一焊盘图形216和第二焊盘图形226。
具体地,在步骤S200之后,将设计界面202上的第一焊盘图形216和第二焊盘图形226确定为第三连接单元26。第三连接单元26是一个整体。换句话说,在移动第三连接单元26时,可以同时移动第一焊盘图形216和第二焊盘图形226,并使第一焊盘图形216和第二焊盘图形226的相对位置不变。这里的第三连接单元26中的“第三”用于与上述的第一连接单元22中的“第一”进行区别。
S734,复制第三连接单元26,以在设计界面202上生成第四连接单元28,第四连接单元28包括第五焊盘图形258和第六焊盘图形268。
具体地,对第三连接单元26进行复制从而在设计界面202上得到第四连接单元28。所生成的第四连接单元28包括第五焊盘图形258和第六焊盘图形268。因此,第四连接单元28中第五焊盘图形258相对第六焊盘图形268的位置,与第三连接单元26中第一焊盘图形216相对第二焊盘图形226的位置相同。即第五焊盘图形258和第六焊盘图形268互不重叠。
S736,在设计界面202上生成第三标记图形280,第三标记图形280连接在第五焊盘图形258与第六焊盘图形268之间,第三标记图形280用于标记第三导电体的制作位置。
在该设计界面202上生成连接在第五焊盘图形258和第六焊盘图形268之间的第三标记图形280。第三标记图形280用于标记第三导电体的制作位置。第五焊盘图形258是第五焊盘的设计图,第六焊盘图形268是第六焊盘的设计图。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第五焊盘和第六焊盘通过第三导电体连通。
S738,在设计界面202上生成第五导线图形255和第六导线图形265,第五导线图形255连接在第五焊盘图形258与第三网络图形252之间,第六导线图形265连接在第六焊盘图形268与第四网络图形262之间。
具体地,第五导线图形255是第五导线的设计图,第六导线图形265是第六导线的设计图。由此,根据该印制线路板设计图20的生成方法所生成的设计图20制作印制线路板时,第五焊盘通过第五导线与第三信号网络连接,第六焊盘通过第六导线与第四信号网络连接。
上述步骤S400中的标记图形同时也包括第三标记图形280。换句话说,印制线路板设计图20的仿真电路30也不包括第三标记图形280。因此,可以避免仿真电路30中第三标记图形280使第三网络图形252和第四网络图形262连接在一起而无法通过电路检测。在本申请实施例中,将第一焊盘图形216和第二焊盘图形226确定为第三连接单元26,并复制得到第四连接单元28。第四连接单元28及第三标记图形280用于第三网络图形252和第四网络图形262的连接,以此,可以提升印制线路板设计图20的生成效率。
进一步地,当本申请实施例的印制线路板设计图20的生成方法包括上述步骤S500时,第一连接单元22也可以包括上述步骤S500中的禁止覆铜区240。此时,第一连接单元22包括第一焊盘图形216、第二焊盘图形226和禁止覆铜区240。其中,禁止覆铜区240至少包括位于第一焊盘图形216和第二焊盘图形226之间的区域。
作为一种示例,如图11所示,第一焊盘图形216与第二焊盘图形226之间的距离大于或等于0.075毫米,且小于或等于0.5毫米。具体来说,第一焊盘图形216与第二焊盘图形226之间的距离可以是0.075毫米,也可以是0.25毫米,还可以是0.5毫米。其中,0.075毫米是两个焊盘图形之间的最小安全间距。若两个焊盘图形之间的间距大于0.5毫米,则可能浪费不必要的空间。当两个焊盘图形之间的间距在0.075毫米与0.5毫米之间,既可以满足两个焊盘之间的安全需求,又不会浪费不必要的空间。这里的“两个焊盘图形”包括但不限于第一焊盘图形216和第二焊盘图形226。在图7所示的实施例中,沿X轴方向,每个焊盘的长度大于或等于0.1毫米,小于或等于0.5毫米。也就是说,沿X轴方向每个焊盘的长度可以是0.1毫米,也可以是0.5毫米,还可以是0.3毫米。沿X轴方向,禁止覆铜区240的长度比两个焊盘图形之间的间距大0.2毫米。沿Y轴方向,禁止覆铜区240的长度比每个焊盘图形的长度大0.2毫米。沿X轴方向,第一标记图形230的长度范围为0.1毫米到0.7毫米。一般地,沿X轴方向,第一标记图形230的长度比两个焊盘图形之间的间距大0.05毫米到0.4毫米,以使第一标记图形230分别于第一焊盘图形216和第二焊盘图形226连接。
作为一种示例,第一焊盘图形216与第一导线图形214相连的边的长度,大于第一导线图形214与第一焊盘图形216相连的边的长度;第二焊盘图形226与第二导线图形224相连的边的长度,大于第二导线图形224与第二焊盘图形226相连的边的长度。
具体来说,在图11所示的实施例中,第一焊盘图形216与第一导线图形214相连的边的长度,即第一焊盘图形216沿Y轴方向的长度。第一导线图形214与第一焊盘图形216相连的边的长度,即第一导线图形214沿Y轴方向的长度。在本申请实施例中,第一焊盘图形216沿Y轴方向的长度,大于第一导线图形214沿Y轴方向的长度,可以使第一焊盘图形216满足第一导线图形214的最大电流负载。此时,当第一导线图形214的沿Y轴方向的长度满足第一网络图形212的最大电流负载时,第一焊盘图形216可以满足第一网络图形212的最大电流负载需求,即使根据设计图20所制作的印制线路板中第一焊盘满足第一信号网络的最大电流负载。同样的,第二焊盘图形226与第二导线图形224相连的边的长度,即第二焊盘图形226沿Y轴方向的长度。第二导线图形224与第二焊盘图形226相连的边的长度,即第二导线图形224沿Y轴方向的长度。在本申请实施例中,第二焊盘图形226沿Y轴方向的长度,大于第二导线图形224沿Y轴方向的长度,可以使第二焊盘图形226满足第二导线图形224的最大电流负载。此时,当第二导线图形224的沿Y轴方向的长度满足第二网络图形222的最大电流负载时,第二焊盘图形226可以满足第二网络图形222的最大电流负载需求,即使根据设计图20所制作的印制线路板中第二焊盘满足第二信号网络的最大电流负载。在本申请实施例中,根据设计图20所制作的印制线路板中第一焊盘满足第一信号网络的最大电流负载,根据设计图20所制作的印制线路板中第二焊盘满足第二信号网络的最大电流负载,可以避免印制线路板中第一焊盘和第二焊盘发生熔断,从而提升印制线路板的工作性能。
本申请的印制线路板设计图20的生成方法所生成的印制线路板的设计图20包括第一网络图形212、第二网络图形222、第一焊盘图形216、第二焊盘图形226、第一导线图形214、第二导线图形224和第一标记图形230。其中,第一导线图形214连接在第一网络图形212和第一焊盘图形216之间,第二导线图形224连接在第二网络图形222和第二焊盘图形226之间。第一焊盘图形216和第二焊盘图形226互不重叠,从而未连接在一起。第一标记图形230用于标记第一导电体的制作位置。该设计图20的仿真电路30根据设计图中除标记图形之外的其他图形生成。在该设计图20的仿真电路30中,第一焊盘图形216和第二焊盘图形226彼此间隔,从而使第一网络图形212和第二网络图形222没有连接在一起,可以避免印制线路板设计图20的仿真电路30上两个网络图形连接在一起而无法通过电路检测,从而提高电路检测的准确性。而在该设计图20用于制作印制电路板时,可以根据第一标记图形230的位置制作第一导电体,从而使第一网络图形212和第二网络图形222通过第一导电体连通。该印制线路板设计图20的生成方法中,还可以将第一焊盘图形216和第二焊盘图形226之间的区域设为禁止覆铜区240,从而进一步避免第一焊盘图形216与第二焊盘图形226相连通。当该印制线路板设计图20中包含多对需要连通的网络图形时,可以将第一焊盘图形216、第二焊盘图形226、禁止覆铜区240和第一标记图形230设为一个连接单元,通过复制连接单元提升设计图20的生成效率。同时,设计图20中,第一焊盘图形216与第一导线图形214相连的边的长度,大于第一导线图形214与第一焊盘图形216相连的边的长度;第二焊盘图形226与第二导线图形224相连的边的长度,大于第二导线图形224与第二焊盘图形226相连的边的长度。因此可以避免印制线路板中第一焊盘和第二焊盘发生熔断,从而提升根据该设计图20所制作的印制线路板的工作性能。标记图形沿Y轴的长度大于焊盘图形沿Y轴的长度,可以使第一导电体的最大电流负载也满足第一信号网络和第二信号网络的最大电流负载需求,从而避免印制线路板中第一导电体熔断,提升根据该设计图20所制作的印制线路板的工作性能。
本申请实施例还提供一种印制线路板的制作方法,基于本申请提供的印制线路板设计图的生成方法所生成的设计图制作印制线路板。图12是本申请实施例提供的一种印制线路板的制作方法的流程图。请参见图12,该方法包括:
S1、根据第一网络图形制作第一信号网络,根据第二网络图形制作第二信号网络;
S2、根据第一焊盘图形制作第一焊盘,根据第二焊盘图形制作第二焊盘;
S3、根据第一导线图形制作第一导线,第一导线连接在第一焊盘与第一信号网络之间,以及根据第二导线图形制作第二导线,第二导线连接在第二焊盘与第二信号网络之间;
S4、根据第一标记图形制作第一导电体,以使第一焊盘和第二焊盘通过第一导电体导通。
在本申请实施例中,根据设计图制作印制线路板时,所依据的内容包括设计图上各图形的相对位置、尺寸及连接关系。该印制线路板的制作方法,基于上述的印制线路板设计图的生成方法所生成的设计图制作印制线路板。在该设计图的仿真电路中,第一焊盘图形和第二焊盘图形未连通,从而使第一网络图形和第二网络图形也未连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。而在该设计图用于制作印制电路板时,可以根据第一标记图形的位置制作第一导电体,从而使第一网络图形和第二网络图形通过第一导电体连通。
在一些实施例中,当印制线路板的设计图还包括需要连接的第三网络图形和第四网络图形时,如图13所示,该方法还可以包括:
S5、根据第三网络图形制作第三信号网络,根据第四网络图形制作第四信号网络;
S6、根据第三焊盘图形制作第三焊盘,根据第四焊盘图形制作第四焊盘;
S7、根据第三导线图形制作第三导线,第三导线连接在第三焊盘与第三信号网络之间,以及根据第四导线图形制作第四导线,第四导线连接在第四焊盘与第四信号网络之间;
S8、根据第二标记图形制作第二导电体,以使第三焊盘和第四焊盘通过第二导电体导通。
图14是本申请实施例提供的一种印制电路板40的结构示意图,该印制线路板40基于本申请实施例提供的印制线路板40的制作方法制作得到。如图14所示,该印制线路板40包括:第一信号网络412、第二信号网络422、第一焊盘416、第二焊盘426、第一导线414、第二导线424和第一导电体430;
第一焊盘416通过第一导线414与第一信号网络412连接,第二焊盘426通过第二导线424与第二信号网络422连接;
第一焊盘416和第二焊盘426互不重叠,且第一焊盘416和第二焊盘426通过第一导电体430连通。
在本申请中,该印制线路板40,基于上述的印制线路板40的制作方法制作得到。该印制线路板40的第一信号网络412和第二信号网络422通过第一导电体430连通。而在该印制线路板40的设计图的仿真电路中不包括第一导电体430,使第一焊盘图形和第二焊盘图形未连接在一起,进而使第一网络图形和第二网络图形也未连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。
在一些实施例中,如图15所示,该印制线路板40还可以包括:第三信号网络452、第四信号网络462、第三焊盘456、第四焊盘466、第三导线454、第四导线464和第二导电体470。
第三焊盘456通过第三导线454与第三信号网络452连接,第四焊盘466通过第四导线464与第四信号网络462连接。第三焊盘456和第四焊盘466互不重叠,且第三焊盘456和第四焊盘466通过第二导电体470连通。
在一些实施例中,第一焊盘416和第二焊盘426之间的距离大于或等于0.075毫米,且小于或等于0.5毫米。当两个焊盘之间的间距在0.075毫米与0.5毫米之间,既可以满足两个焊盘之间的安全需求,又不会浪费不必要的空间。沿纸面横向方向,每个焊盘的长度大于或等于0.1毫米,小于或等于0.5毫米。沿纸面横向方向,第一导电体430的长度范围为0.1毫米到0.7毫米。一般地,沿纸面横向方向,第一导电体430的长度比两个焊盘之间的间距大0.05毫米到0.4毫米,以确保第一导电体430和两个焊盘的连接。第一焊盘416与第一导线414相连的边的长度,大于第一导线414与第一焊盘416相连的边的长度;第二焊盘426与第二导线424相连的边的长度,大于第二导线424与第二焊盘426相连的边的长度,以使第一焊盘416满足第一信号网络412的最大电流负载需求,第二焊盘426满足第二信号网络422的最大电流负载需求。沿纸面纵向方向,第一导电体430的长度大于第一焊盘416和第二焊盘426的长度,从而使第一导电体430的长度满足第一信号网络412和第二信号网络422的最大电流负载需求,提升印制线路板40的工作性能。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种印制线路板设计图的生成方法,所述印制线路板包括第一信号网络和第二信号网络,其特征在于,所述方法包括:
在设计界面上生成第一网络图形和第二网络图形,所述第一网络图形为所述第一信号网络的设计图,所述第二网络图形为所述第二信号网络的设计图;
在所述设计界面上生成互不重叠的第一焊盘图形和第二焊盘图形,以及生成第一导线图形和第二导线图形,所述第一导线图形连接在所述第一焊盘图形与所述第一网络图形之间,所述第二导线图形连接在所述第二焊盘图形与所述第二网络图形之间;
在所述设计界面上生成第一标记图形,所述第一标记图形连接在所述第一焊盘图形与所述第二焊盘图形之间,所述第一标记图形用于标记第一导电体的制作位置;
根据所述设计界面上的所有图形生成所述印制线路板的设计图,所述设计图的仿真电路根据所述设计图中除标记图形之外的其他图形生成。
2.如权利要求1所述的方法,其特征在于,所述第一网络图形、所述第二网络图形、所述第一焊盘图形、所述第二焊盘图形、所述第一导线图形和所述第二导线图形为第一类型的图形,所述标记图形为第二类型的图形;
所述设计图的仿真电路根据所述设计图中的所述第一类型的图形生成。
3.如权利要求1所述的方法,其特征在于,所述印制线路板还包括第三信号网络和第四信号网络,所述方法还包括:
在所述设计界面上生成第三网络图形和第四网络图形,所述第三网络图形为所述第三信号网络的设计图,所述第四网络图形为所述第四信号网络的设计图。
4.如权利要求3所述的方法,其特征在于,所述方法还包括:
确定第一连接单元,所述第一连接单元包括所述第一焊盘图形、所述第二焊盘图形,以及连接在所述第一焊盘图形与所述第二焊盘图形之间的所述第一标记图形;
复制所述第一连接单元,以在所述设计界面上生成第二连接单元,所述第二连接单元包括第三焊盘图形、第四焊盘图形,以及连接在所述第三焊盘图形与所述第四焊盘图形之间的第二标记图形,所述第二标记图形用于标记第二导电体的制作位置;
在所述设计界面上生成第三导线图形和第四导线图形,所述第三导线图形连接在所述第三焊盘图形与所述第三网络图形之间,所述第四导线图形连接在所述第四焊盘图形与所述第四网络图形之间。
5.如权利要求3所述的方法,其特征在于,所述方法还包括:
确定第三连接单元,所述第三连接单元包括所述第一焊盘图形和所述第二焊盘图形;
复制所述第三连接单元,以在所述设计界面上生成第四连接单元,所述第四连接单元包括第五焊盘图形和第六焊盘图形;
在所述设计界面上生成第三标记图形,所述第三标记图形连接在所述第五焊盘图形与所述第六焊盘图形之间,所述第三标记图形用于标记第三导电体的制作位置;
在所述设计界面上生成第五导线图形和第六导线图形,所述第五导线图形连接在所述第五焊盘图形与所述第三网络图形之间,所述第六导线图形连接在所述第六焊盘图形与所述第四网络图形之间。
6.如权利要求1所述的方法,其特征在于,所述根据所述设计界面上的所有图形生成所述印制线路板的设计图之前,还包括:
在所述设计界面上生成禁止覆铜区,所述禁止覆铜区包括位于所述第一焊盘图形和所述第二焊盘图形之间的区域。
7.如权利要求1所述的方法,其特征在于,所述第一焊盘图形与所述第二焊盘图形之间的距离大于或等于0.075毫米,且小于或等于0.5毫米。
8.如权利要求1至7任意一项所述的方法,其特征在于,所述第一焊盘图形与所述第一导线图形相连的边的长度大于所述第一导线图形与所述第一焊盘图形相连的边的长度;所述第二焊盘图形与所述第二导线图形相连的边的长度大于所述第二导线图形与所述第二焊盘图形相连的边的长度。
9.一种印制线路板的制作方法,其特征在于,基于如权利要求1至8任意一项所述的印制线路板设计图的生成方法所生成的设计图制作印制线路板,所述方法包括:
根据所述第一网络图形制作第一信号网络,根据所述第二网络图形制作第二信号网络;
根据所述第一焊盘图形制作第一焊盘,根据所述第二焊盘图形制作第二焊盘;
根据所述第一导线图形制作第一导线,所述第一导线连接在所述第一焊盘与所述第一信号网络之间,以及根据所述第二导线图形制作第二导线,所述第二导线连接在所述第二焊盘与所述第二信号网络之间;
根据所述第一标记图形制作第一导电体,以使所述第一焊盘和所述第二焊盘通过所述第一导电体导通。
10.一种印制线路板,其特征在于,所述印制线路板基于如权利要求9所述的印制线路板的制作方法制作得到,所述印制线路板包括:第一信号网络、第二信号网络、第一焊盘、第二焊盘、第一导线、第二导线和第一导电体;
所述第一焊盘通过所述第一导线与所述第一信号网络连接,所述第二焊盘通过所述第二导线与所述第二信号网络连接;
所述第一焊盘和所述第二焊盘互不重叠,且所述第一焊盘和所述第二焊盘通过所述第一导电体连通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110013566.8A CN112818624B (zh) | 2021-01-06 | 2021-01-06 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110013566.8A CN112818624B (zh) | 2021-01-06 | 2021-01-06 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112818624A true CN112818624A (zh) | 2021-05-18 |
CN112818624B CN112818624B (zh) | 2023-10-27 |
Family
ID=75857912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110013566.8A Active CN112818624B (zh) | 2021-01-06 | 2021-01-06 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112818624B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113536715A (zh) * | 2021-07-08 | 2021-10-22 | 苏州悦谱半导体有限公司 | 一种工业图形计算机辅助制造的信号线路数据的分析方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110239A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | プリント配線基板 |
JPH0621180A (ja) * | 1992-07-03 | 1994-01-28 | Toshiba Corp | プリント配線板のソルダーレジスト層の位置ずれ検査方法 |
JP2004289069A (ja) * | 2003-03-25 | 2004-10-14 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 |
US20130279134A1 (en) * | 2012-04-23 | 2013-10-24 | Canon Kabushiki Kaisha | Printed wiring board, semiconductor package, and printed circuit board |
CN204707347U (zh) * | 2015-06-16 | 2015-10-14 | 乐视致新电子科技(天津)有限公司 | 一种印刷电路板 |
CN107567622A (zh) * | 2015-07-08 | 2018-01-09 | 慧与发展有限责任合伙企业 | 光子电路设计系统 |
CN108133103A (zh) * | 2017-12-21 | 2018-06-08 | 大连芯巧电子科技有限公司 | 一种电子设计dfm检测系统、方法和介质 |
-
2021
- 2021-01-06 CN CN202110013566.8A patent/CN112818624B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110239A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | プリント配線基板 |
JPH0621180A (ja) * | 1992-07-03 | 1994-01-28 | Toshiba Corp | プリント配線板のソルダーレジスト層の位置ずれ検査方法 |
JP2004289069A (ja) * | 2003-03-25 | 2004-10-14 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 |
US20130279134A1 (en) * | 2012-04-23 | 2013-10-24 | Canon Kabushiki Kaisha | Printed wiring board, semiconductor package, and printed circuit board |
CN204707347U (zh) * | 2015-06-16 | 2015-10-14 | 乐视致新电子科技(天津)有限公司 | 一种印刷电路板 |
CN107567622A (zh) * | 2015-07-08 | 2018-01-09 | 慧与发展有限责任合伙企业 | 光子电路设计系统 |
CN108133103A (zh) * | 2017-12-21 | 2018-06-08 | 大连芯巧电子科技有限公司 | 一种电子设计dfm检测系统、方法和介质 |
Non-Patent Citations (1)
Title |
---|
孙亚芬;安平;: "基于DFM的PCB协同设计", 新技术新工艺, no. 12, pages 72 - 75 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113536715A (zh) * | 2021-07-08 | 2021-10-22 | 苏州悦谱半导体有限公司 | 一种工业图形计算机辅助制造的信号线路数据的分析方法 |
CN113536715B (zh) * | 2021-07-08 | 2022-06-14 | 苏州悦谱半导体有限公司 | 一种工业图形计算机辅助制造的信号线路数据的分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112818624B (zh) | 2023-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
CN112818624A (zh) | 印制线路板设计图的生成方法、印制电路板及其制作方法 | |
CN101782931B (zh) | 电路板布线的约束区域处理方法及系统 | |
CN106507580B (zh) | 一种pcb及信号传输系统 | |
US20020178429A1 (en) | Wiring board design aiding apparatus, design aiding method, storage medium, and computer program | |
CN211240263U (zh) | 一种软硬结合板及包括其的电子设备 | |
US4361634A (en) | Artwork master for production of multilayer circuit board | |
JP2012507137A (ja) | マルチポピュレーション変換を使用した電気回路パターン生成 | |
Blackwell | Circuit boards | |
US6925626B2 (en) | Method of routing a redistribution layer trace in an integrated circuit die | |
US7389486B2 (en) | Arc routing system and method | |
CN214901430U (zh) | 一种fanout布线的PCB板 | |
US20060038264A1 (en) | Printed circuit board | |
CN114390777B (zh) | 多层印刷电路板之地过孔的设计方法及多层印刷电路板 | |
WO2013058117A1 (ja) | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
CA1055164A (en) | Multilayer circuit board | |
JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
JP2021158195A (ja) | 信号伝送回路およびプリント基板 | |
CN107908873A (zh) | 一种高速线跨参考平面的检查方法及装置 | |
EP0203203A1 (en) | Multi-layer substrate for printed circuit | |
CN110083993B (zh) | 一种缠绕传输线参数化建模的方法 | |
CN218277290U (zh) | 一种消除射频多余残桩的叠焊盘结构 | |
CN115361787B (zh) | Pcb走线设计方法、pcb走线设计加工方法及pcb | |
CN219421176U (zh) | 电路板结构和电子设备 | |
CN218162982U (zh) | 一种带有过孔反焊盘的高速印制线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |