JP2012507137A - マルチポピュレーション変換を使用した電気回路パターン生成 - Google Patents
マルチポピュレーション変換を使用した電気回路パターン生成 Download PDFInfo
- Publication number
- JP2012507137A JP2012507137A JP2011532770A JP2011532770A JP2012507137A JP 2012507137 A JP2012507137 A JP 2012507137A JP 2011532770 A JP2011532770 A JP 2011532770A JP 2011532770 A JP2011532770 A JP 2011532770A JP 2012507137 A JP2012507137 A JP 2012507137A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- elements
- circuit
- modified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【選択図】図1
Description
プリント配線パネルは、概して銅導体の多数の層から成る。各々の層は、それ自身のパターンを有し、多数の異なるタイプであり、相互接続された回路エレメントの「ネット」から成り、以下を包含する:
・基板のそれぞれの穴周辺および貫通して形成されるホールパッドを包含する。例えば、この場合では、「穴」はレーザー機械加工によって、又は、機械的にあけられることができる。
・パネルにその後組み立てられる電子コンポーネントの脚部にネットを接続するためのコンポーネントパッド。
・パッドの間で接続している直線または他構造から成る接続エレメント。
図1は、本発明の実施形態によるプリント配線パネル32を生産するシステム20の概略図である。パネル基板22は、コンベヤ24によってシステムを通して輸送される。基板が、所定の場所で基板において(例えば、機械のまたはレーザー穿孔によって)生じる穴のような特徴の特定のパターンをすでに有することは、この段階で想定される。次いで、システム20は、穴と一直線になっている銅コンポーネントのネットから成るパターンを堆積させる。それらがコンベヤを移動させるにつれて、光学検知サブシステム26は、基板のイメージを捕え、画像プロセッサ28は、穴の位置を検出するために画像データを分析する。この種のイメージ分析を実行する方法は、公知技術で、本発明の範囲を越えてある。
図5は、本発明の実施形態によるプリント配線パネルを生産する方法に関して略図的に例示したフローチャートである。明快さおよび便宜のために、図1に示すシステム20に関して方法を記載しているが、この方法の原理は他の種類の、そして、他の手段による回路を生産する際にも適用することができる。
このステップは、以下のオペレーションを含む:
・(1次補間または、図4に示すようなより複合的な変換のどちらによってでも)接続エレメントの角度方位を転換し、
・変えられたエレメントまたは、設計ルールによって許容されたよりも小さいエレメントの間の距離の重複をチェックし、かかる状態が検出される場合、問題のエレメントを狭くする。周知のように形態的な浸食が、このために使われることができる。
・接続されなければならないエレメント間の切断についてチェックする。切断が発見される場合、接続が回復されるまで、形態的な拡大によってエレメントの一つ以上を拡大する。次いで、浸食は、エレメントを接続を中断することのない所望の幅に下げるために用いることができる。
連結性を維持して、適用できる設計を観察することを支配すると共に、上記の種類の形態的なツールはパターンのエレメントの特定の寸法を増やすかまたは減らす便利な方法を提供する。別の実施形態では、他の種類の数学的ツールを、同じ目的のために使うことができる。
Claims (24)
- 電気回路を生成するための方法であって、
第1のパターンの特徴を備えた基板を提供するステップと、
相互接続回路エレメントのネットからなる第2のパターンを画定するステップと、
回路エレメントの異なる一つに関する異なるそれぞれの変換規則を特定するステップと、
前記回路エレメントと第1の特徴とを整列させるように、回路エレメントにそれぞれの変換規則を適用することにより第2のパターンを修正するステップと、
修正された第2のパターンを前記基板に適用するステップと、
を有することを特徴とする方法。 - 第1のパターンの特徴が、基板の穴からなり、第2のパターンの回路エレメントがホールパッドからなり、
前記第2のパターンを修正するステップが、前記穴パッドが穴と整列するようにシフトさせることからなることを特徴とする請求項1に記載の方法。 - 第2のパターンの回路エレメントが、それぞれ所定の配置を備えたコンタクトパッドからなり、
前記第2のパターンを修正するステップが、それぞれ所定の場所に前記コンタクトパッドを固定することからなり、一方、前記穴パッドが前記コンタクトパッドに関してシフトされることを特徴とする、請求項2に記載の方法。 - 前記第2のパターンの回路エレメントが、前記穴パッドとコンタクトパッドとの間に延びる接続エレメントからなり、
前記第2のパターンを修正するステップが、前記穴パッドとコンタクトパッドとの間の接続を維持するために、前記コンタクトパッドに関して穴パッドのシフトに反応して、幾何学的な変換を前記接続エレメントに適用することからなることを特徴とする請求項3に記載の方法。 - 前記コンタクトパッドのそれぞれの位置は、前記修正された第2のパターンを適用した後に前記基板に適用される半田マスクによって画定されることを特徴とする請求項3に記載の方法。
- 前記第2のパターンを修正するステップが、前記修正された第2のパターンのネットの接続を維持するために、第2のパターンの接続エレメントに幾何学的変換を適用することからなることを特徴とする請求項1に記載の方法。
- 前記幾何学的変換が、1以上の前記接続エレメントの角ゆがみおよび長さを調節することからなることを特徴とする請求項6に記載の方法。
- 前記幾何学的変換を適用することが、接続エレメントを修正するために、形態的な拡張および腐食を適用することを特徴とする請求項6に記載の方法。
- 前記修正された第2のパターンを適用することが、前記修正された第2のパターンによって直接描かれることにより、前記基板上に導体を生成させることを有することを特徴とする請求項1に記載の方法。
- 前記第2のパターンを修正するステップが、前記基板上に前記第2のパターンを描く際に、直接パターニングサブシステムによって用いられるためのマップを生成することを有することを特徴とする請求項9に記載の方法。
- 前記エレメントが、異なるエレメントタイプに属し、
前記異なるそれぞれの変換規則を特定するステップが、異なるタイプのエレメントに関するタイプ特有の変換規則を特定するステップからなることを特徴とする請求項1に記載の方法。 - 電子回路を生成する装置であって、
基板上の特徴の第1のパターンに関するデータを受け取り、相互接続された回路エレメントのネット備えた第2のパターンの定義および回路エレメントの異なるものに関する異なるそれぞれの変換規則の特定を受け取るように結合され、回路エレメントを第1のパターンの特徴と整列させるように、それぞれの変換規則を回路エレメントに適用することにより第2のパターンを修正するように構成されるプロセッサと、
前記修正された第2のパターンを基板に適用するように構成されたパターニングサブシステムと、
を有することを特徴とする装置。 - 第1のパターンの特徴が基板の穴からなり、第2のパターンの回路エレメントが穴パッドからなり、前記プロセッサが、前記穴パッドを穴に合うようにシフトさせるように第2のパターンを修正するように構成されることを特徴とする請求項12に記載の装置。
- 第2のパターンの回路エレメントが、それぞれ所定の位置を備えたコンタクトパッドからなり、前記プロセッサが、それぞれ所定の位置のコンタクトパッドを固定するように構成され、一方、穴パッドが前記コンタクトパッドに関してシフトされることを特徴とする請求項13に記載の装置。
- 第2のパターンの回路エレメントが、穴パッドとコンタクトパッドとの間に延びる接続エレメントからなり、前記プロセッサが、穴パッドとコンタクトパッドとの間の接続を維持するために、コンタクトパッドに対する穴パッドのシフトに応答して接続エレメントに幾何学的変換を適用するように構成されることを特徴とする請求項14に記載の装置。
- 前記コンタクトパッドそれぞれの場所が、前記修正された第2のパターンを適用した後、基板に適用される半田マスクによって画定されることを特徴とする請求項14に記載の装置。
- 前記プロセッサが、修正された第2のパターンのネットの接続を維持するために、第2のパターンの接続エレメントに幾何学的変換を適用するように構成されることを特徴とする請求項12に記載の装置。
- 前記幾何学的変換が、1つ以上の接続エレメントの角ゆがみおよび長さを調節することを含むことを特徴とする請求項17に記載の装置。
- 前記プロセッサが、接続エレメントを修正するために、形態的な拡張および腐食を適用するように構成されたことを特徴とする請求項17に記載の装置。
- パターニング・サブシステムが、前記修正された第2のパターンによって直接的に描かれることによって基板上に導体を生成するように構成されることを特徴とする請求項12に記載の装置。
- 前記プロセッサが、基板上に第2のパターンを描く際にパターニング・サブシステムによって使用するためのマップとして、前記修正されたパターンを生成するように構成されることを特徴とする請求項20に記載の装置。
- 前記エレメントが異なるエレメントタイプに属し、
異なるそれぞれの変換規則が、異なるタイプのエレメントに関するタイプ特有の変換規則からなることを特徴とする請求項12に記載の装置。 - コンピュータにより読み出されたとき、コンピュータに、基板上の特徴の第1のパターンに関するデータを受け取らせ、相互接続された回路エレメントのネットおよび異なるものの回路エレメントに関する異なるそれぞれの変換規則の仕様を備えた第2のパターンの定義を受け取らせ、前記修正された第2のパターンの基板に対する適用のための準備における第1のパターンの特徴に回路エレメントを整列させるようにそれぞれの変換規則を回路エレメントに適用することによって第2のパターンを修正させるプログラム命令がストアされたコンピュータ読取可能媒体からなるコンピュータソフトウェア製品。
- 基板と、
第1のパターンの基板上に配置された特徴のセットと、
第1のパターンの特徴と整合したそれぞれの位置で基板上に配置された相互接続回路エレメントのネットと、を有し、
回路エレメントのそれぞれの場所が、前記特徴を備えた回路エレメントと整合するように、回路エレメントの異なるものに関する異なるそれぞれの変更規則に従って、ネットを画定する第2のパターンを修正することにより判断されることを特徴とする電気回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IL194967 | 2008-10-28 | ||
IL194967A IL194967A0 (en) | 2008-10-28 | 2008-10-28 | Producing electrical circuit patterns using multi-population transformation |
PCT/IL2009/000998 WO2010049924A1 (en) | 2008-10-28 | 2009-10-26 | Producing electrical circuit patterns using multi-population transformation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012507137A true JP2012507137A (ja) | 2012-03-22 |
Family
ID=42091695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011532770A Pending JP2012507137A (ja) | 2008-10-28 | 2009-10-26 | マルチポピュレーション変換を使用した電気回路パターン生成 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8769471B2 (ja) |
JP (1) | JP2012507137A (ja) |
KR (1) | KR101623610B1 (ja) |
CN (1) | CN102197397B (ja) |
IL (1) | IL194967A0 (ja) |
WO (1) | WO2010049924A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103097956B (zh) | 2010-02-26 | 2016-01-27 | 密克罗尼克麦达塔公司 | 用于执行图案对准的方法和装置 |
CN106696475B (zh) * | 2015-11-13 | 2019-06-18 | 富泰华工业(深圳)有限公司 | 打印机及利用打印机打印电路板的方法 |
US10493672B2 (en) * | 2017-06-26 | 2019-12-03 | Canon Kabushiki Kaisha | Imprint apparatus, method of manufacturing article, information processing apparatus, method of supporting map editing, and storage medium |
TWI809201B (zh) | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
TWI724705B (zh) * | 2019-12-20 | 2021-04-11 | 財團法人工業技術研究院 | 工作件之設計圖像的補償方法及處理系統 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002341514A (ja) * | 2001-05-15 | 2002-11-27 | Toshiba Corp | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 |
JP2010028067A (ja) * | 2008-07-22 | 2010-02-04 | Samsung Electro Mechanics Co Ltd | 印刷回路基板の製造方法及びその製造装置 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4325780A (en) * | 1980-09-16 | 1982-04-20 | Schulz Sr Robert M | Method of making a printed circuit board |
US4804615A (en) * | 1985-08-08 | 1989-02-14 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
US4835704A (en) * | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
US5162240A (en) * | 1989-06-16 | 1992-11-10 | Hitachi, Ltd. | Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate |
JP3087899B2 (ja) | 1989-06-16 | 2000-09-11 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造方法 |
US5129009A (en) * | 1990-06-04 | 1992-07-07 | Motorola, Inc. | Method for automatic semiconductor wafer inspection |
JPH07112114B2 (ja) | 1991-02-15 | 1995-11-29 | 松下電工株式会社 | 多層印刷配線板の切断方法 |
JP3168590B2 (ja) | 1991-03-07 | 2001-05-21 | 日本電気株式会社 | 縮小投影露光方法 |
KR960007481B1 (ko) * | 1991-05-27 | 1996-06-03 | 가부시끼가이샤 히다찌세이사꾸쇼 | 패턴검사방법 및 장치 |
JPH05138420A (ja) | 1991-11-22 | 1993-06-01 | Hitachi Seiko Ltd | 多層基板の加工位置補正方法 |
JPH07231175A (ja) | 1994-02-21 | 1995-08-29 | Hitachi Chem Co Ltd | 多層印刷配線板の切断方法 |
JPH09323180A (ja) | 1996-06-04 | 1997-12-16 | Asahi Optical Co Ltd | スケーリング補正機能を持つレーザ描画装置 |
JPH1048835A (ja) | 1996-08-06 | 1998-02-20 | Ibiden Co Ltd | プリント配線板の製造装置及び製造方法 |
US6100915A (en) * | 1996-08-28 | 2000-08-08 | Asahi Kogaku Kogyo Kabushiki Kaisha | Laser drawing apparatus |
JP2988393B2 (ja) * | 1996-08-29 | 1999-12-13 | 日本電気株式会社 | 露光方法 |
US6023842A (en) * | 1996-09-24 | 2000-02-15 | Macdermid, Incorporated | Process for the manufacture of printed circuit boards |
JP3126316B2 (ja) | 1996-11-20 | 2001-01-22 | イビデン株式会社 | 多層プリント配線板の製造装置及び製造方法 |
DE69835962T2 (de) * | 1997-12-11 | 2007-01-04 | Ibiden Co., Ltd., Ogaki | Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte |
DE19829986C1 (de) | 1998-07-04 | 2000-03-30 | Lis Laser Imaging Systems Gmbh | Verfahren zur Direktbelichtung von Leiterplattensubstraten |
IL133889A (en) * | 2000-01-05 | 2007-03-08 | Orbotech Ltd | Pulse light pattern writer |
JP2000099736A (ja) | 1998-09-25 | 2000-04-07 | Matsushita Electric Works Ltd | 回路パターンを形成した基板または成形品の品質管理方法及び装置 |
US6205364B1 (en) * | 1999-02-02 | 2001-03-20 | Creo Ltd. | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards |
JP2000232269A (ja) * | 1999-02-10 | 2000-08-22 | Nec Toyama Ltd | プリント配線板およびプリント配線板の製造方法 |
JP2000353657A (ja) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | 露光方法、露光装置およびその露光装置を用いて製造された半導体装置 |
US6165658A (en) * | 1999-07-06 | 2000-12-26 | Creo Ltd. | Nonlinear image distortion correction in printed circuit board manufacturing |
US6080656A (en) * | 1999-09-01 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method for forming a self-aligned copper structure with improved planarity |
US6957963B2 (en) * | 2000-01-20 | 2005-10-25 | Gryphics, Inc. | Compliant interconnect assembly |
US6245657B1 (en) * | 2000-04-03 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Self-aligned, low contact resistance, via fabrication process |
US20050068054A1 (en) * | 2000-05-23 | 2005-03-31 | Sammy Mok | Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies |
US6511912B1 (en) * | 2000-08-22 | 2003-01-28 | Micron Technology, Inc. | Method of forming a non-conformal layer over and exposing a trench |
TWI246382B (en) * | 2000-11-08 | 2005-12-21 | Orbotech Ltd | Multi-layer printed circuit board fabrication system and method |
US6701197B2 (en) | 2000-11-08 | 2004-03-02 | Orbotech Ltd. | System and method for side to side registration in a printed circuit imager |
US6581202B1 (en) * | 2000-11-10 | 2003-06-17 | Viasystems Group, Inc. | System and method for monitoring and improving dimensional stability and registration accuracy of multi-layer PCB manufacture |
US20020122109A1 (en) * | 2000-12-28 | 2002-09-05 | Ehsani Ali R. | Laser pattern imaging of circuit boards with grayscale image correction |
JP4694768B2 (ja) * | 2001-01-04 | 2011-06-08 | レーザー・イメージング・システムズ・ゲーエムベーハー・ウント・カンパニー・カーゲー | 直接パターンライター |
ES2383157T3 (es) * | 2001-02-19 | 2012-06-18 | Canon Kabushiki Kaisha | Contenedor para suministro de toner |
US6905950B2 (en) * | 2001-06-27 | 2005-06-14 | Advanced Micro Devices, Inc. | Growing copper vias or lines within a patterned resist using a copper seed layer |
JP4133816B2 (ja) * | 2001-08-09 | 2008-08-13 | オーボテック リミテッド | 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 |
US7372616B2 (en) * | 2001-12-06 | 2008-05-13 | Microfabrica, Inc. | Complex microdevices and apparatus and methods for fabricating such devices |
US6709962B2 (en) * | 2002-03-19 | 2004-03-23 | N. Edward Berg | Process for manufacturing printed circuit boards |
JP4563170B2 (ja) * | 2002-05-02 | 2010-10-13 | オーボテック リミテッド | 電気回路パターンの製造方法及びシステム |
JP2004039867A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
US20040040148A1 (en) * | 2002-08-29 | 2004-03-04 | Parlex Corporation | Manufacture of flexible printed circuit boards |
US7153766B2 (en) * | 2003-01-09 | 2006-12-26 | Chartered Semiconductor Manufacturing Ltd. | Metal barrier cap fabrication by polymer lift-off |
KR100570856B1 (ko) * | 2003-04-02 | 2006-04-12 | 삼성전기주식회사 | 병렬적 다층 인쇄회로기판 제조 방법 |
WO2005091998A2 (en) * | 2004-03-19 | 2005-10-06 | Neoconix, Inc. | Electrical connector in a flexible host |
JP2006011371A (ja) * | 2004-05-26 | 2006-01-12 | Fuji Photo Film Co Ltd | パターン形成方法 |
US8124429B2 (en) * | 2006-12-15 | 2012-02-28 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
US8074350B2 (en) * | 2007-12-11 | 2011-12-13 | Palo Also Research Center Incorporated | Method of printing electronic circuits |
-
2008
- 2008-10-28 IL IL194967A patent/IL194967A0/en unknown
-
2009
- 2009-10-26 WO PCT/IL2009/000998 patent/WO2010049924A1/en active Application Filing
- 2009-10-26 JP JP2011532770A patent/JP2012507137A/ja active Pending
- 2009-10-26 US US13/061,344 patent/US8769471B2/en active Active
- 2009-10-26 KR KR1020117007919A patent/KR101623610B1/ko active IP Right Grant
- 2009-10-26 CN CN200980142613.6A patent/CN102197397B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002341514A (ja) * | 2001-05-15 | 2002-11-27 | Toshiba Corp | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 |
JP2010028067A (ja) * | 2008-07-22 | 2010-02-04 | Samsung Electro Mechanics Co Ltd | 印刷回路基板の製造方法及びその製造装置 |
Also Published As
Publication number | Publication date |
---|---|
IL194967A0 (en) | 2009-08-03 |
CN102197397B (zh) | 2015-05-06 |
CN102197397A (zh) | 2011-09-21 |
KR20110083618A (ko) | 2011-07-20 |
US20110155424A1 (en) | 2011-06-30 |
WO2010049924A1 (en) | 2010-05-06 |
US8769471B2 (en) | 2014-07-01 |
KR101623610B1 (ko) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100964832B1 (ko) | 배선 기판 상에 배선을 형성하는 배선 형성 시스템 및배선 형성 방법 | |
KR101337881B1 (ko) | Pcb 검사장치의 작업 데이터 생성 및 검사방법 | |
CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
JP2012507137A (ja) | マルチポピュレーション変換を使用した電気回路パターン生成 | |
KR101380478B1 (ko) | 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법 | |
CN110267437B (zh) | 一种印刷电路板涨缩管控方法及装置 | |
EP3853886A1 (en) | Adaptive routing for correcting die placement errors | |
JP2008039756A (ja) | 電気信号接続用座標変換装置 | |
US4571072A (en) | System and method for making changes to printed wiring boards | |
Blackwell | Circuit boards | |
JP5067048B2 (ja) | プリント配線板 | |
JP2004136569A (ja) | スクリーン印刷装置のアライメント方法 | |
JP4223412B2 (ja) | メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板 | |
CN106777718A (zh) | 一种pcb光绘文件处理方法及处理系统 | |
CN103182855A (zh) | 通过淀积导电墨水的缺陷互连的pcb修复 | |
US20100024210A1 (en) | Product Optimization Process for Embedded Passives | |
JP2004039873A (ja) | プリント回路板の製造装置および製造方法 | |
KR101657949B1 (ko) | 검사방법 | |
CN112823413B (zh) | 用于校正裸片放置误差的自适应布线 | |
CN114708210B (zh) | 一种光绘文件跨分割检测方法 | |
KR20170003509A (ko) | 검사방법 | |
US9958496B2 (en) | Layer-layer registration coupon for printed circuit boards | |
JP3511456B2 (ja) | パターン検査方法 | |
JP2005174014A (ja) | 部品クリアランスチェック装置 | |
JPH02137390A (ja) | 印刷配線板ユニットの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130919 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140529 |