JP4133816B2 - 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 - Google Patents
多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4133816B2 JP4133816B2 JP2003520255A JP2003520255A JP4133816B2 JP 4133816 B2 JP4133816 B2 JP 4133816B2 JP 2003520255 A JP2003520255 A JP 2003520255A JP 2003520255 A JP2003520255 A JP 2003520255A JP 4133816 B2 JP4133816 B2 JP 4133816B2
- Authority
- JP
- Japan
- Prior art keywords
- location
- alignment target
- exposing
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
- B23K26/042—Automatically aligning the laser beam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laser Beam Processing (AREA)
- Structure Of Printed Boards (AREA)
Description
図1を参照する。図1は、本発明によるアライメントターゲットを露出させるためのシステム10の一部が簡略化されたブロック図である。参照番号12および14によってそれぞれ示される2つのアライメントターゲットが図1に示される。アライメントターゲット12は、プリント回路基板のような積層基板20の下側の層16と上側の層18との間に埋め込まれている。アライメントターゲット14は、上側層18の一部を除去することにより露出されている。基板20の上側層18は、概ね不透明であり上側層18の一部が除去される場所を除いて、ターゲット12および14のようなアライメントターゲットを裸眼では概ね見ることができない。
12,14 ターゲット
20 プリント回路基板
22 マイクロマシンニング装置
26 センサ
28 コントローラ
Claims (22)
- 多層プリント回路基板内に埋め込まれたアライメントターゲットを露出させるためのシステムであって、
多層プリント回路基板の選択された場所において、前記多層プリント回路基板の一部を除去するマイクロマシニング装置と、
前記マイクロマシニング装置により前記多層プリント回路基板の一部が除去されている前記選択された場所において、その場所にアライメントターゲットが存在するか否かを検出するセンサと、
アラインメントターゲットが存在していることを示す該センサの出力に応答して先に選択された場所の近傍において選択された別の場所において、前記マイクロマシニング装置が前記多層プリント回路基板の一部を除去するように動作させるコントローラとを含み、
前記コントローラは、最初に第1の場所パターンに従って前記選択された場所を選択し、その後、前記センサが、アライメントターゲットがある場所に存在するのを検出することに応答して、第2の場所パターンに従って前記別の場所を選択するように動作する
ことを特徴とするシステム。 - 前記マイクロマシニング装置は、レーザを含む請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記マイクロマシニング装置は、前記多層プリント回路基板の単一の層の一部を除去するように動作する請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記マイクロマシニング装置は、前記多層プリント回路基板の少なくとも2つの層の一部を除去するように動作する請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記センサは、光学センサを含む請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記光学センサは、フォトダイオードを含む請求項5に記載のアライメントターゲットを露出させるためのシステム。
- 前記光学センサは、CCDセンサを含む請求項5に記載のアライメントターゲットを露出させるためのシステム。
- 前記第1の場所パターンは、離散的な場所のパターンである請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記第2の場所パターンは、隣接した場所のパターンである請求項1に記載のアライメントターゲットを露出させるためのシステム。
- 前記第2の場所パターンは、隣接した場所のパターンである請求項8に記載のアライメントターゲットを露出させるためのシステム。
- 前記第2の場所パターンは、前記離散的な場所の開口部よりも大きく且つ多層プリント回路基板内に埋め込まれたアライメントターゲットを露出する開口部を形成する請求項10に記載のアライメントターゲットを露出させるためのシステム。
- 多層プリント回路基板内に埋め込まれたアライメントターゲットを露出させるための方法であって、
多層プリント回路基板の選択された場所において、前記多層プリント回路基板の一部を除去する工程と、
前記選択された場所に関してアラインメントターゲットが存在するか否かを、前記多層プリント回路基板の一部が除去された後に、検出する工程と、
前記選択された場所においてアラインメントターゲットが存在していることを検出する前記検出に応答して先に選択された場所の近傍において選択された別の場所において、前記多層プリント回路基板の別の部分を除去する工程とを含み、
前記選択された場所において前記多層プリント回路基板の一部を除去する工程は、第1の場所パターンに従って場所を選択する工程を含み、
前記別の場所において前記多層プリント回路基板の別の場所を除去する工程は、第2の 場所パターンに従って前記別の場所を選択する工程を含む
ことを特徴とする方法。 - 前記除去する工程は、レーザを含むマイクロマシニング装置を用いて、前記多層プリント回路基板の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記除去する工程は、前記多層プリント回路基板の単一の層の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記除去する工程は、前記多層プリント回路基板の少なくとも2つの層の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記検出判定は、光学センサ出力に基づいて行われる請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記検出判定は、フォトダイオードを含む光学センサの出力に基づいて行われる請求項16に記載のアライメントターゲットを露出させるための方法。
- 前記検出判定は、CCDセンサを含む光学センサの出力に基づいて行われる請求項16に記載のアライメントターゲットを露出させるための方法。
- 前記第1の場所パターンに従って場所を選択する工程は、離散的な場所のパターンを選択する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記第2の場所パターンに従って前記別の場所を選択する工程は、隣接した場所のパターンを選択する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
- 前記第2の場所パターンに従って前記別の場所を選択する工程は、隣接した場所のパターンを選択する工程を含む請求項19に記載のアライメントターゲットを露出させるための方法。
- 前記第2の場所パターンを選択する工程は、前記離散的な場所の開口部よりも大きな、多層プリント回路基板内に埋め込まれたアライメントターゲットを露出する開口部を形成する工程を含む請求項21に記載のアライメントターゲットを露出させるための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31084201P | 2001-08-09 | 2001-08-09 | |
PCT/IL2002/000650 WO2003015482A2 (en) | 2001-08-09 | 2002-08-07 | A system and method for unveiling targets embedded in a multi-layered electrical circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004538654A JP2004538654A (ja) | 2004-12-24 |
JP4133816B2 true JP4133816B2 (ja) | 2008-08-13 |
Family
ID=23204343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003520255A Expired - Lifetime JP4133816B2 (ja) | 2001-08-09 | 2002-08-07 | 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6911620B2 (ja) |
JP (1) | JP4133816B2 (ja) |
KR (1) | KR100969452B1 (ja) |
CN (1) | CN1272138C (ja) |
AU (1) | AU2002321814A1 (ja) |
WO (1) | WO2003015482A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4563170B2 (ja) * | 2002-05-02 | 2010-10-13 | オーボテック リミテッド | 電気回路パターンの製造方法及びシステム |
DE102004049439A1 (de) * | 2004-10-08 | 2006-04-13 | Feinfocus Gmbh | Bohrvorrichtung zum Bohren von Kontaktierungsbohrungen zum Verbinden von Kontaktierungsflächen von Mehrschicht-Leiterplatten |
US7705267B2 (en) * | 2005-06-30 | 2010-04-27 | Jon Heyl | Semiconductor failure analysis tool |
EP1971460B1 (en) * | 2005-12-27 | 2015-09-09 | Bayer HealthCare LLC | A method of forming a multilayer test sensor |
US7945087B2 (en) * | 2006-06-26 | 2011-05-17 | Orbotech Ltd. | Alignment of printed circuit board targets |
US8319149B2 (en) * | 2008-04-16 | 2012-11-27 | Applied Materials, Inc. | Radiant anneal throughput optimization and thermal history minimization by interlacing |
IL194967A0 (en) * | 2008-10-28 | 2009-08-03 | Orbotech Ltd | Producing electrical circuit patterns using multi-population transformation |
US9035673B2 (en) * | 2010-01-25 | 2015-05-19 | Palo Alto Research Center Incorporated | Method of in-process intralayer yield detection, interlayer shunt detection and correction |
US8716625B2 (en) * | 2012-02-03 | 2014-05-06 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Workpiece cutting |
CN110468273A (zh) * | 2018-05-11 | 2019-11-19 | 株式会社东芝 | 激光喷丸装置以及激光喷丸方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5867093A (ja) * | 1981-10-19 | 1983-04-21 | 株式会社東芝 | 印刷回路基板検査方法及びその装置 |
US5063280A (en) | 1989-07-24 | 1991-11-05 | Canon Kabushiki Kaisha | Method and apparatus for forming holes into printed circuit board |
US5246316A (en) * | 1992-03-06 | 1993-09-21 | Excellon Automation | Work table orientation apparatus and method |
JP3212405B2 (ja) * | 1992-07-20 | 2001-09-25 | 富士通株式会社 | エキシマレーザ加工方法及び装置 |
WO1994008443A1 (en) * | 1992-09-29 | 1994-04-14 | Berg N Edward | Method and apparatus for fabricating printed circuit boards |
US5593606A (en) | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
JP3077539B2 (ja) * | 1994-12-22 | 2000-08-14 | 松下電器産業株式会社 | レーザ加工方法 |
US5736279A (en) | 1996-11-06 | 1998-04-07 | International Business Machines Corporation | Accurate drilling of probe holes in the insulating plate of an electrical test head |
US6046429A (en) | 1997-06-12 | 2000-04-04 | International Business Machines Corporation | Laser repair process for printed wiring boards |
DE69835962T2 (de) * | 1997-12-11 | 2007-01-04 | Ibiden Co., Ltd., Ogaki | Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte |
IL126398A (en) | 1998-09-28 | 2001-08-08 | Orbotech Ltd | Conveyor system |
IL135522A (en) * | 2000-04-06 | 2005-11-20 | Orbotech Ltd | Optical inspection of laser vias |
US6701197B2 (en) | 2000-11-08 | 2004-03-02 | Orbotech Ltd. | System and method for side to side registration in a printed circuit imager |
-
2002
- 2002-08-07 JP JP2003520255A patent/JP4133816B2/ja not_active Expired - Lifetime
- 2002-08-07 KR KR1020047001750A patent/KR100969452B1/ko active IP Right Grant
- 2002-08-07 WO PCT/IL2002/000650 patent/WO2003015482A2/en active Application Filing
- 2002-08-07 CN CNB028183061A patent/CN1272138C/zh not_active Expired - Lifetime
- 2002-08-07 AU AU2002321814A patent/AU2002321814A1/en not_active Abandoned
- 2002-08-09 US US10/214,755 patent/US6911620B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2002321814A1 (en) | 2003-02-24 |
CN1555303A (zh) | 2004-12-15 |
US20030052099A1 (en) | 2003-03-20 |
WO2003015482A2 (en) | 2003-02-20 |
WO2003015482A3 (en) | 2003-10-09 |
JP2004538654A (ja) | 2004-12-24 |
CN1272138C (zh) | 2006-08-30 |
US6911620B2 (en) | 2005-06-28 |
KR20040030927A (ko) | 2004-04-09 |
KR100969452B1 (ko) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4133816B2 (ja) | 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 | |
US4642160A (en) | Multilayer circuit board manufacturing | |
CN101399210A (zh) | 基板制造方法 | |
JP2007335698A (ja) | 配線基板の製造方法 | |
JP2007123902A (ja) | リジッドフレキシブルプリント基板の製造方法 | |
CN100534271C (zh) | 用于印刷电路板的导孔的制作方法 | |
US6662441B2 (en) | Method for making multi-layer printed circuit board registration | |
JP3687204B2 (ja) | 多層配線パターン形成方法 | |
US20080035271A1 (en) | Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique | |
JP2004031528A (ja) | 多層配線基板の製造方法 | |
CN101422091A (zh) | 具有电缆部分的多层电路板及其制造方法 | |
EP1043921A4 (en) | MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF | |
CN100375585C (zh) | 试样对准机构和方法 | |
JP2007250608A (ja) | 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法 | |
US20010039727A1 (en) | Manufacturing method for multilayer printed circuit board | |
KR20090130442A (ko) | 칩 온 보드 피씨비에서 반 홀 가공 방법 | |
JP2002118363A (ja) | 多層プリント配線板およびその製造方法 | |
JPH0715147A (ja) | 多層配線基板の半貫通スルーホール形成方法及びその装置 | |
JP2005322946A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2774739B2 (ja) | 配線板、配線積層体およびその位置検出方法 | |
JP2004327609A (ja) | パターンフィルムの位置合わせ方法およびプリント配線基板の製造方法 | |
CN116801513A (zh) | 印制电路板及其焊盘孔加工方法和电子设备 | |
JP2003285180A (ja) | 導電性パターンを有する対象物の位置検出装置、検出方法、及びレーザ加工装置 | |
GB2307352A (en) | Manufacture of multi-layer printed circuit boards | |
JPH05258014A (ja) | 多層プリント配線板設計cad装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4133816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |