JP4133816B2 - 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 - Google Patents

多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 Download PDF

Info

Publication number
JP4133816B2
JP4133816B2 JP2003520255A JP2003520255A JP4133816B2 JP 4133816 B2 JP4133816 B2 JP 4133816B2 JP 2003520255 A JP2003520255 A JP 2003520255A JP 2003520255 A JP2003520255 A JP 2003520255A JP 4133816 B2 JP4133816 B2 JP 4133816B2
Authority
JP
Japan
Prior art keywords
location
alignment target
exposing
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003520255A
Other languages
English (en)
Other versions
JP2004538654A (ja
Inventor
プライア、イェヒアム
リップマン、エリエザー
コトラー、ズビ
Original Assignee
オーボテック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーボテック リミテッド filed Critical オーボテック リミテッド
Publication of JP2004538654A publication Critical patent/JP2004538654A/ja
Application granted granted Critical
Publication of JP4133816B2 publication Critical patent/JP4133816B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/042Automatically aligning the laser beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電気回路の製造時に用いられる基準ターゲットを露出させるためのシステムおよび方法に関する。
関連出願への相互参照
本特許出願は、2001年8月9日に出願の米国仮特許出願第60/310,842号の利益を主張し、この特許出願は、その全体を参照して本明細書に取り込まれている。
電気回路の製造は、通常、誘電体基板上に導電性のラインおよびパッドからなるパターンを堆積することを含む。いくつかの個別の層が互いに積層され、電気回路基板を形成する。または、電気回路基板は、積み重ねていくタイプのプロセスで後続の層を形成することにより製造することができる。通常は、互いに位置合わせして個々の基板層を配置するために、あるいは基板内に穿孔されるバイアホールを基板層上に形成されるパターンに位置合わせするために、1つまたは複数の基板層に、基準として用いられるアライメントターゲットが設けられる。アライメントターゲットは、通常、種々の基板層間に埋め込まれる。位置合わせプロセスにおいてターゲットを用いるためには、ターゲットの場所を確認する必要がある。
本発明は、プリント回路基板内に埋め込まれたターゲットを露出する改善された方法を提供することを目的とする。
本発明の包括的な態様によれば、プリント回路基板内に埋め込まれたターゲットを露出させるためのシステムは、レーザドリルのようなマイクロマシニング装置と、光学あるいは音響センサのようなセンサと、コントローラとを含む。マイクロマシニング装置は、アライメントターゲットが位置すべき全体領域においてそのターゲットを覆う不透明な層の部分を除去し、センサは、選択されて不透明な層の一部が除去されている場所にアライメントターゲットが配置されるか否かを検出する。選択された場所においてアライメントターゲットの存否を検出するのに反応して、コントローラは、マイクロマシニング装置に不透明な層のさらに別の部分を除去するように指示する。
本発明の別の包括的な態様によれば、プリント回路基板に埋め込まれたアライメントターゲットを露出させるための方法が提供される。選択された場所においてアライメントターゲットの存否が検出され、その後、その検出に応答して、アライメントターゲットを覆うプリント回路基板の一部が除去される。本発明の一実施の形態では、プリント回路基板の相対的に小さな離散的な部分が、露出させることになるアライメントターゲットの概ね近くにあり、選択された場所においてターゲットの存否を検出できる程度に十分に除去される。検出、たとえば光学的な検出が、除去された部分の選択された場所において実行される。次に、その検出に応答して、ターゲットを完全に露出させるために、プリント回路基板の相対的に大きな部分が除去される。また、その検出は、プリント回路基板の最初の開口部分がなくても、たとえば、音響あるいはX線センサを用いて実行できる。
本発明のさらに別の包括的な態様によれば、プリント回路基板を製造するための方法が提供される。導体のパターンが、少なくとも1つのアライメントターゲットを含み、プリント回路基板上に堆積され、次に、概ね不透明な材料層、たとえば銅ラミネート板によって覆われる。不透明な層の選択された部分が、アライメントターゲットが配置されるものと予想される場所を包囲する全体領域において除去される。センサが、選択されて、除去された部分にアライメントターゲットが配置されるか否かを検出する。除去された場所においてアライメントターゲットの存否を検出するのに応答して、不透明な層のさらに別の部分が除去され、アライメントターゲットを露出させる。その後、アライメントターゲットは、プリント回路基板上に形成されることになる電気回路の後続の部分の位置合わせにおいて用いられる。
したがって、本発明の一実施の形態によれば、多層プリント回路基板内に配置されるアライメントターゲットを露出させるためのシステムが提供される。このシステムは、前記多層プリント回路基板の選択された場所において、前記多層プリント回路基板の一部を除去するマイクロマシニング装置と、選択された場所にアライメントターゲットが存在するか否かを検出するセンサと、選択された場所の少なくともいくつかに対する前記センサの出力が入力されるコントローラとを含む。センサの出力に応答して、コントローラは、マイクロマシニング装置が前記多層プリント回路基板の一部を選択的に除去するためにさらに別の場所を選択する。
本発明の種々の実施の形態は、以下の特徴および機能のうちの1つまたは複数のものを含む。
マイクロマシニング装置は、レーザマイクロマシニング装置を含み、レーザドリルでも良い。
除去される多層プリント回路基板の一部は、多層プリント回路基板内の単一の層の一部であり、多層プリント回路基板内の2つ以上の層の一部であっても良い。
センサは、光学センサであり、フォトダイオード、CCDセンサまたは他の適切なセンサであっても良い。
または、センサは、音響センサまたはX線センサである。
コントローラは、マイクロマシニング装置が、多層プリント回路基板の一部を第1の場所パターンで選択的に除去するための場所を選択するように動作し、センサが、ある場所にアライメントターゲットが存在することに対応する出力を供給するのに応答して、コントローラは、マイクロマシニング装置が上記多層プリント回路基板の一部を第2の場所パターンで選択的に除去するためのさらに別の場所を選択する。
第1の場所パターンは、多層プリント回路基板の1つの層の第1の領域内に分散する離散的な開口部のパターンである。または、アライメントターゲットの所望の部分が露出されるまで、複数の連続した開口部が形成される。
第2の場所パターンは、離散的な開口部よりも大きいが第1の領域よりも小さな露出開口部を形成する。
したがって、本発明の別の実施の形態によれば、多層積層板内に配置されるアライメントターゲットを露出させるための方法が提供される。この方法は、アライメントターゲットが配置されていると予想される全体領域において、第1の場所パターンで多層積層板内に複数の第1の開口部を形成する工程と、第1の開口部のうちの少なくともいくつかにおいて、その場所にアライメントターゲットが位置するか否かを検出する工程と、第1の開口部に上記アライメントターゲットが配置されていることの検出に反応して、第2の開口部を形成し、上記ターゲットを露出させる工程とを含む。
方法の実施の形態は、以下の特徴および機能のうちの1つまたは複数のものを含む。第2の開口部の空間的な広さは、上記全体領域よりも小さく、第2の開口部の空間的な広がりは個々の第1の開口部よりも大きい。
したがって、本発明のさらに別の実施の形態によれば、プリント回路基板を製造するための方法が提供される。この方法は、第1の基板層上に、アライメントターゲットを含む電気回路パターンの第1の部分を堆積する工程と、第1の基板層を第2の基板層に接着して、上記第1の基板層と上記第2の基板層との間にアライメントターゲットが埋め込まれているプリント回路基板積層板を形成する工程と、ターゲットが配置されていると予想される全体領域においてラミネート板内に複数の第1の開口部を形成する工程と、複数の第1の開口部のうちの少なくともいくつかにおいて、アライメントターゲットがその場所に配置されるか否かを検出する工程と、上記ターゲットが第1の開口部に配置されることの検出に反応して、第2の開口部を形成して上記ターゲットを露出させる工程とを含む。
プリント回路基板を製造するための方法の実施の形態は、以下の特徴のうちの1つまたは複数のものを含む。第2の開口部の空間的な広がりは全体領域よりも小さく、第2の開口部の空間的な広がりは第1の開口部の個々のものよりも大きい。
本発明は、図面とともに、以下に記載される詳細な説明からより十分に理解され、認識されるであろう。
[詳細な説明]
図1を参照する。図1は、本発明によるアライメントターゲットを露出させるためのシステム10の一部が簡略化されたブロック図である。参照番号12および14によってそれぞれ示される2つのアライメントターゲットが図1に示される。アライメントターゲット12は、プリント回路基板のような積層基板20の下側の層16と上側の層18との間に埋め込まれている。アライメントターゲット14は、上側層18の一部を除去することにより露出されている。基板20の上側層18は、概ね不透明であり上側層18の一部が除去される場所を除いて、ターゲット12および14のようなアライメントターゲットを裸眼では概ね見ることができない。
図1に示す本発明の一実施の形態では、システム10は、上側層18に沿って配置される多数の選択された場所において上側層18の部分24を選択的に除去するように動作するマイクロマシニング装置22と、ターゲット12のようなアライメントターゲットが、部分24が除去された場所のうちの選択された場所に存在するか否かを検出するセンサ26とを備える。図1から明らかなように、部分24は、離散したパターンで除去される。ターゲット12のような埋め込まれたターゲットの存在は、部分24を通して検出される。または、部分24は、概ね連続して除去することができ、センサ26が、ターゲット12のようなアライメントターゲットが部分的に覆われなくなる時点を検出する。
システム10は、さらに、センサ26によって検出されるように示されている検出部分32のような、除去部分24の少なくともいくつかの場所に対するセンサ26の出力30が入力されるコントローラ28を備える。動作段階のいくつかにおいて、レーザマイクロマシニング装置22およびポジショナ34と動作時に通信するコントローラ28は、部分24を除去するために基板20を適当に位置決めし、レーザマイクロマシニング装置22によって出力される1つまたは複数のレーザビームを誘導して、パターンに応じて選択可能な場所にある上側層18上に入射させる。次の動作段階では、コントローラ28は、マイクロマシニング装置22が基板20の上側層18のさらに別の部分を選択的に除去するために、少なくともいくつかのさらに別の場所を選択する。この別の場所は、埋め込まれたアライメントターゲットの場所を表示する出力30に反応して少なくとも部分的に選択される。
上側層18のさらに別の部分を除去した結果が、ターゲット14を参照して示される。したがって、ターゲット14付近では、パイロット穴を構成すると共に、参照番号40〜56によってそれぞれ示されるいくつかの部分が除去されている。センサ26による検出時に、ターゲット14が、パイロット穴40〜56のうちの任意の穴の場所に存在することはわからなかった。しかし、もはや基板20内には見られないが、ターゲット14を覆う少なくともいくつかのさらに別のパイロット穴において、センサ26がターゲット14の存在を検出し、適当な命令がコントローラ28によってレーザマイクロマシニング装置22およびポジショナ34に与えられ、ターゲット14を露出する開口部25が形成された。
本発明の一実施の形態によれば、マイクロマシニング装置22は、任意の適当なマイクロマシニング装置であり、表面18の一部を選択的に除去するように動作するレーザを用いる。アライメントターゲットを露出させる際に使用し、その後、電気回路基板内にバイアを形成する際に用いるのに適したマイクロマシニング装置は、オレゴン州ポートランドのエレクトロ・サイエンティフィック・インダストリ株式会社(Electro Scientific Industries, Inc.)から市販されている。
層18は、図1では単一の均一な層として示されているが、層18は、1つまたは複数のサブレイヤ、たとえば銅の薄膜で覆われるガラス繊維−エポキシ基板、または露光されたり、あるいは露光されていないフォトレジストを含むことがある。したがって、本明細書において用いられるとき、一部を除去することは、露出されることになるターゲット12を覆う任意の1つまたは複数の層の一部を除去することを指す。
センサ26は、ターゲット12あるいは14のようなアライメントターゲットの存在を検出するのに適した任意のセンサである。適当なセンサは、たとえば、検出される部分の底面から反射される光の強度を測定することにより、検出される部分32の底面にあるターゲット12の存否を検出する、フォトダイオードのような光センサ、CCDセンサあるいはCMOSセンサを含む。または、検出される部分32の底面にあるターゲットの存否を検出するように動作するセンサは、音波あるいは超音波周波数で動作する音響センサを含む。また、センサ26は、最初に部分24の除去を必要とすることなく、ターゲット12の場所を表示するように動作するX線センサでも良い。
ここで図2乃至図4を参照する。図2は、本発明の一実施の形態によるアライメントターゲットを露出させるための方法のフローチャートである。図3は、図1のターゲット12に対応する、露出されることになるアライメントターゲット62と、基板20から除去されることになる部分24との間の関係を示す、基板20上の領域60の平面図である。図4は、基板20から部分24が除去された後の領域60の平面図である。
図3を参照すると、システム10(図1)がターゲット62を露出させるように動作する前の、アライメントターゲット62が配置される基板上の領域が示されている。部分の場所64はそれぞれ破線の輪郭で示されており、部分24(図1)がシステム10から除去される場所が示される。部分の場所64はそれぞれ離散しており、部分の場所64を全て合わせて、離散的なパターン部分からなるパターンが形成される。同様に、図3では、ターゲット62が、破線の輪郭で示されており、ターゲットが基板20の表面下に埋め込まれており、システム10が部分24を除去するか、あるいは上側表面18(図1)に開口部25を形成するように動作する前には容易に視認できないことを示す。
本発明の一実施の形態によれば、その外側の層から視認できないように内部にアライメントターゲットが埋め込まれた基板が、アライメントターゲットを露出させるためのシステム10(図1)に対して与えられる(動作70)。基板の部分、通常は上側表面18の部分24が、パイロット穴の離散したパターンを形成するために、複数の場所において選択的に除去される(動作80)。
図4に示すように、部分24を除去してパイロット穴を形成した後に、ターゲット62の部分が、参照番号82、84および86によって示されるいくつかの場所において見ることができる。場所82〜86は、それぞれターゲット62を覆っており、たとえば、光学センサを用いて、場所82、84および86のそれぞれにおいて、ターゲット62の存在を検出することができる。部分24を除去した後に、部分が除去された場所24のうちの1つまたは複数の場所において、埋め込まれたターゲット62の存否が検出される(動作90)。
場所24においてターゲット62の存否を検出するのに応答して(すなわち、検出判定に応答して)、ターゲット62を露出させる開口部25(図1)を設けるために、基板20のさらに別の部分が除去される(動作100)。さらに別の部分は、任意の適当な連続したパターンあるいは離散的なパターンでシステム10によって除去される。ターゲット62の空間的な広がりは、そのターゲットが配置される領域60よりも著しく小さいので、開口部25に必要とされるのは、ターゲット62を露出させるほど十分に大きいことだけであり、開口部は、通常領域60よりも著しく小さい。
図1のターゲット14のような1つまたは複数のアライメントターゲットが露出された後に、ターゲットの場所が、CCDセンサあるいはX線のような位置検出センサ(図示せず)によって検出される。電気回路パターン(図示せず)の一部が、露出されたターゲット14に空間的に位置合わせされて基板20内あるいは基板20上に形成される(動作110)。電気回路の部品は、たとえば基板20に穿孔されるバイア、あるいは基板20の表面に堆積されるフォトレジストを適当に露光することにより形成される導体パターンである。アライメントターゲットの場所を検出し、それに空間的に位置合わせして電気回路パターンを露光するのに適したシステムの例は、カントル(Kantor)等の米国特許願09/708,160、ベン・エズラ(Ben−Ezra)等の米国特許願09/792,498、およびオーボテック株式会社(Orbotech Ltd)のIL 142354に記載されており、それらの開示は参照により本明細書に組み込まれている。
ここで図5及び図6を参照する。図5は、本発明の一実施の形態によるアライメントターゲットを露出させるための別の、さらに適した方法のフローチャートである。図6は、図5に示す方法を説明する基板20上の領域60の平面図である。図6には、システム10が動作した後の領域60が示される。実際に除去されている部分24は実線で示されている。破線で示される候補の場所122は、部分24が除去される予定ではあるが、除去されていない場所である。
図5に示す方法は、図2に示す方法とは以下の点で異なる。図5に示す方法では、センサ26(図1)が、アライメントターゲットの場所を判定する際にレーザマイクロマシニング装置22と相互作用するように用いられており、それにより、開口部25を形成する前に除去される必要がある部分24の量を削減し、それゆえシステム10の効率を高めるという点である。
図5に示す方法によれば、埋め込まれたアライメントターゲットが見ることができない基板20が、アライメントターゲットを露出させるためのシステム10(図1)に対して与えられる(動作120)。基板20の第1の部分124がレーザマイクロマシニング装置によって上側表面18から選択的に除去される(動作130)。第1の部分124は、本来、任意の他の部分124とは離散的であることは理解されたい。
ターゲット62(図3)は、領域60内のどこにでも配置することができる。したがって、第1の部分124が除去された後に、センサ26はターゲット62の存否を検出する(動作140)。ターゲット62の存在が検出されない場合には(動作150)、システム10はステップ130に戻り、所定の場所パターンに従って、たとえば、ライン152に沿って離散した部分24を除去することにより、部分24を選択的に除去し続ける。この繰返しのプロセスは、ターゲット62の一部、たとえば部分86が検出されるまで続けられる。
こうして、ターゲット部分、たとえば部分86が検出されると、論理回路(図示せず)が、十分な数Nのターゲット部分82〜86が検出されたか否かを確認し、領域60内のターゲット62のさらに正確な場所を判定する(動作160)。通常、ターゲット62の場所を判定するために、少なくとも2つまたは3つのターゲット部分82〜86が検出される必要がある。ターゲット部分82〜86の数がターゲット62の場所を判定するために必要とされる数よりも少ない場合には、除去工程は、動作130にループバックするが、部分24の除去が新たな場所パターンに従って続けられる。たとえば、図6に示すように、部分24は、螺旋状のパターンで除去され、ターゲット62を覆う部分が検出されると、部分124を除去するための矢印152の方向が変更される。
部分124の除去は、十分な数Nのターゲット部分が露出され、検出されるまで続けられる。図6に示すように、ターゲット62の場所を判定するための1つの方法は、ターゲット部分82〜86が、ターゲット62が存在しなくなる部分24によって四方を囲まれるまで、予定の場所122で基板24の部分を除去する必要がある。時間およびリソースを節約するために、システム10の論理は、ターゲット62の場所を特定するためには必要とされない場所122での基板20の除去を省くようにプログラミングさせることができる。
本発明の一実施の形態によれば、ターゲット62のような初期のターゲットの場所に関する情報はメモリに格納される。ターゲット62が、さらに別のアライメントターゲットに対して既知の空間的な向きで基板20上に形成されるとき、1つまたは複数の初期のターゲットの場所に関する情報を用いて、次のターゲットの近くの部分24の除去を指示することができる。初期のターゲットの空間的な場所、および次のターゲットに対するその向きに関する情報を用いることにより、さらに別の各ターゲットの場所を検出するのに、除去される部分24を少なくできる。露出される必要があるさらに別の各アライメントターゲットの場所をさらに良好に推定するために、いくつかのターゲットのそれぞれの場所が収集される。
図5を参照すると、十分な数Nのターゲット位置が検出された後に、基板20のさらに別の部分24が、ターゲットが検出された部分の近く、たとえばターゲット部分82〜86の近くにおいて連続したパターンで除去され、開口部25(図1)を形成し、アライメントターゲットを露出させる(動作170)。
最後に、図1のターゲット14のような1つまたは複数のアライメントターゲットが露出された後に、それらの場所が、CCDセンサあるいはX線センサのような位置センサで検出される。電気回路パターン(図示せず)の部品が、露出したターゲット14に空間的に位置合わせされて基板20内あるいは基板20上に形成される(動作180)。電気回路の部品は、たとえば、基板20内に穿孔されたバイア、あるいは基板20の表面上に堆積されるフォトレジストを適当に露光することにより形成される導体パターンである。アライメントターゲットの場所を検出し、それに空間的に位置合わせして電気回路パターンを露光するのに適したシステムの例は、カントル(Kantor)等の米国特許願09/708,160、ベン・エズラ(Ben−Ezra)等の米国特許願09/792,498、およびオルボテック株式会社(Orbotech Ltd)のIL 142354に記載される。
先に記載されたシステムおよび方法は、通常、プリント基板および他の適当な電気回路の製造時に用いられる。通常のプリント回路基板製造プロセスは、第1の基板層上に、電気回路パターンの第1の部分、および電気回路パターンの第1の部分に位置合わせしてアライメントターゲットを形成することを含む。その後、第1の基板層は、第2の基板層に接着され、プリント回路基板積層板が形成される。このプリント回路基板積層板において、アライメントターゲットは、上記第1の基板層と上記第2の基板層との間に埋め込まれている。
第1の基板層上に形成される電気回路パターンは、通常、従来のフォトリソグラフィあるいは他の適当な導体形成プロセスを用いて生成される導体部材からなるパターンである。適当なアライメントターゲットは、クロスヘアを形成するように配列される、2つの四分円あるいは2つの対角線上に配置される正方形を含む。
通常は、アライメントターゲットを有効にするためには、露出させる必要がある。アライメントターゲットを露出させることは、アライメントターゲットが配置されることが予想される全体領域においてラミネート板内に複数の第1の開口部を形成すること、およびその後、1つまたは複数の第1の開口部を形成した後に、ターゲットの場所を検出することを含む。ターゲットの場所を検出するのに応答して、第2の、より大きな開口部がラミネート板内に形成され、ターゲットを露出させる。
ターゲットが露出されると、ターゲットは、センサによって使用されて基板の場所および向きを判定する。センサは、どの第1の開口部にターゲットが配置されるかを判定するために用いられるのと同じセンサでも、あるいは異なるセンサでも良く、たとえばパターン形成装置に関連付けられるセンサでも良い。パターン露光装置あるいはバイア形成装置のようなパターン形成装置は、位置および向き情報を用いて、アライメントターゲットに位置合わせして、ラミネート板の表面内に電気回路部品のパターンを形成する。アライメントターゲットは、第1の基板層上に形成される電気回路部品に位置合わせされるので、次のパターン部品も、アライメントターゲットに位置合わせされ、第1の基板層上に形成される電気回路パターンの部品に位置合わせされる。
本発明は先に詳細に図示および説明されてきたものに限定されないことは当業者には理解されよう。むしろ、本発明は、上記の説明を読むときに、当業者であれば思いつくが、従来技術には含まれない変更形態および変形形態を含む。
本発明によるアライメントターゲットを露出させるためのシステムを説明する簡略化された部分ブロック図である。 図1のシステムを用いてアライメントターゲットを露出させるための方法を示す簡略化されたフローチャートである。 隠れたアライメントターゲットの場所を示す基板の平面図である。 本発明による部分が除去された後にみられる隠れたターゲットの部分を示す基板の平面図である。 基板内のアライメントターゲットを露出させるための最適な方法を示す簡略化されたフローチャートである。 図5に示すアライメントターゲットを露出させるための最適な方法を示す基板の平面図である。
符号の説明
10 システム
12,14 ターゲット
20 プリント回路基板
22 マイクロマシンニング装置
26 センサ
28 コントローラ

Claims (22)

  1. 多層プリント回路基板内に埋め込まれたアライメントターゲットを露出させるためのシステムであって、
    多層プリント回路基板の選択された場所において、前記多層プリント回路基板の一部を除去するマイクロマシニング装置と、
    前記マイクロマシニング装置により前記多層プリント回路基板の一部が除去されている前記選択された場所において、その場所にアライメントターゲットが存在するか否かを検出するセンサと、
    アラインメントターゲットが存在していることを示す該センサの出力に応答して先に選択された場所の近傍において選択された別の場所において、前記マイクロマシニング装置が前記多層プリント回路基板の一部を除去するように動作させるコントローラとを含み、
    前記コントローラは、最初に第1の場所パターンに従って前記選択された場所を選択し、その後、前記センサが、アライメントターゲットがある場所に存在するのを検出することに応答して、第2の場所パターンに従って前記別の場所を選択するように動作する
    ことを特徴とするシステム。
  2. 前記マイクロマシニング装置は、レーザを含む請求項1に記載のアライメントターゲットを露出させるためのシステム。
  3. 前記マイクロマシニング装置は、前記多層プリント回路基板の単一の層の一部を除去するように動作する請求項1に記載のアライメントターゲットを露出させるためのシステム。
  4. 前記マイクロマシニング装置は、前記多層プリント回路基板の少なくとも2つの層の一部を除去するように動作する請求項1に記載のアライメントターゲットを露出させるためのシステム。
  5. 前記センサは、光学センサを含む請求項1に記載のアライメントターゲットを露出させるためのシステム。
  6. 前記光学センサは、フォトダイオードを含む請求項5に記載のアライメントターゲットを露出させるためのシステム。
  7. 前記光学センサは、CCDセンサを含む請求項5に記載のアライメントターゲットを露出させるためのシステム。
  8. 前記第1の場所パターンは、離散的な場所のパターンである請求項1に記載のアライメントターゲットを露出させるためのシステム。
  9. 前記第2の場所パターンは、隣接した場所のパターンである請求項1に記載のアライメントターゲットを露出させるためのシステム。
  10. 前記第2の場所パターンは、隣接した場所のパターンである請求項8に記載のアライメントターゲットを露出させるためのシステム。
  11. 前記第2の場所パターンは、前記離散的な場所の開口部よりも大きく且つ多層プリント回路基板内に埋め込まれたアライメントターゲットを露出する開口部を形成する請求項10に記載のアライメントターゲットを露出させるためのシステム。
  12. 多層プリント回路基板内に埋め込まれたアライメントターゲットを露出させるための方法であって、
    多層プリント回路基板の選択された場所において、前記多層プリント回路基板の一部を除去する工程と、
    前記選択された場所に関してアラインメントターゲットが存在するか否かを、前記多層プリント回路基板の一部が除去された後に、検出する工程と、
    前記選択された場所においてアラインメントターゲットが存在していることを検出する前記検出に応答して先に選択された場所の近傍において選択された別の場所において、前記多層プリント回路基板の別の部分を除去する工程とを含み、
    前記選択された場所において前記多層プリント回路基板の一部を除去する工程は、第1の場所パターンに従って場所を選択する工程を含み、
    前記別の場所において前記多層プリント回路基板の別の場所を除去する工程は、第2の 場所パターンに従って前記別の場所を選択する工程を含む
    ことを特徴とする方法。
  13. 前記除去する工程は、レーザを含むマイクロマシニング装置を用いて、前記多層プリント回路基板の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
  14. 前記除去する工程は、前記多層プリント回路基板の単一の層の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
  15. 前記除去する工程は、前記多層プリント回路基板の少なくとも2つの層の一部を除去する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
  16. 前記検出判定は、光学センサ出力に基づいて行われる請求項12に記載のアライメントターゲットを露出させるための方法。
  17. 前記検出判定は、フォトダイオードを含む光学センサの出力に基づいて行われる請求項16に記載のアライメントターゲットを露出させるための方法。
  18. 前記検出判定は、CCDセンサを含む光学センサの出力に基づいて行われる請求項16に記載のアライメントターゲットを露出させるための方法。
  19. 前記第1の場所パターンに従って場所を選択する工程は、離散的な場所のパターンを選択する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
  20. 前記第2の場所パターンに従って前記別の場所を選択する工程は、隣接した場所のパターンを選択する工程を含む請求項12に記載のアライメントターゲットを露出させるための方法。
  21. 前記第2の場所パターンに従って前記別の場所を選択する工程は、隣接した場所のパターンを選択する工程を含む請求項19に記載のアライメントターゲットを露出させるための方法。
  22. 前記第2の場所パターンを選択する工程は、前記離散的な場所の開口部よりも大きな、多層プリント回路基板内に埋め込まれたアライメントターゲットを露出する開口部を形成する工程を含む請求項21に記載のアライメントターゲットを露出させるための方法。
JP2003520255A 2001-08-09 2002-08-07 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法 Expired - Lifetime JP4133816B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31084201P 2001-08-09 2001-08-09
PCT/IL2002/000650 WO2003015482A2 (en) 2001-08-09 2002-08-07 A system and method for unveiling targets embedded in a multi-layered electrical circuit

Publications (2)

Publication Number Publication Date
JP2004538654A JP2004538654A (ja) 2004-12-24
JP4133816B2 true JP4133816B2 (ja) 2008-08-13

Family

ID=23204343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003520255A Expired - Lifetime JP4133816B2 (ja) 2001-08-09 2002-08-07 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法

Country Status (6)

Country Link
US (1) US6911620B2 (ja)
JP (1) JP4133816B2 (ja)
KR (1) KR100969452B1 (ja)
CN (1) CN1272138C (ja)
AU (1) AU2002321814A1 (ja)
WO (1) WO2003015482A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563170B2 (ja) * 2002-05-02 2010-10-13 オーボテック リミテッド 電気回路パターンの製造方法及びシステム
DE102004049439A1 (de) * 2004-10-08 2006-04-13 Feinfocus Gmbh Bohrvorrichtung zum Bohren von Kontaktierungsbohrungen zum Verbinden von Kontaktierungsflächen von Mehrschicht-Leiterplatten
US7705267B2 (en) * 2005-06-30 2010-04-27 Jon Heyl Semiconductor failure analysis tool
EP1971460B1 (en) * 2005-12-27 2015-09-09 Bayer HealthCare LLC A method of forming a multilayer test sensor
US7945087B2 (en) * 2006-06-26 2011-05-17 Orbotech Ltd. Alignment of printed circuit board targets
US8319149B2 (en) * 2008-04-16 2012-11-27 Applied Materials, Inc. Radiant anneal throughput optimization and thermal history minimization by interlacing
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
US8716625B2 (en) * 2012-02-03 2014-05-06 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Workpiece cutting
CN110468273A (zh) * 2018-05-11 2019-11-19 株式会社东芝 激光喷丸装置以及激光喷丸方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867093A (ja) * 1981-10-19 1983-04-21 株式会社東芝 印刷回路基板検査方法及びその装置
US5063280A (en) 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
US5246316A (en) * 1992-03-06 1993-09-21 Excellon Automation Work table orientation apparatus and method
JP3212405B2 (ja) * 1992-07-20 2001-09-25 富士通株式会社 エキシマレーザ加工方法及び装置
WO1994008443A1 (en) * 1992-09-29 1994-04-14 Berg N Edward Method and apparatus for fabricating printed circuit boards
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JP3077539B2 (ja) * 1994-12-22 2000-08-14 松下電器産業株式会社 レーザ加工方法
US5736279A (en) 1996-11-06 1998-04-07 International Business Machines Corporation Accurate drilling of probe holes in the insulating plate of an electrical test head
US6046429A (en) 1997-06-12 2000-04-04 International Business Machines Corporation Laser repair process for printed wiring boards
DE69835962T2 (de) * 1997-12-11 2007-01-04 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
IL126398A (en) 1998-09-28 2001-08-08 Orbotech Ltd Conveyor system
IL135522A (en) * 2000-04-06 2005-11-20 Orbotech Ltd Optical inspection of laser vias
US6701197B2 (en) 2000-11-08 2004-03-02 Orbotech Ltd. System and method for side to side registration in a printed circuit imager

Also Published As

Publication number Publication date
AU2002321814A1 (en) 2003-02-24
CN1555303A (zh) 2004-12-15
US20030052099A1 (en) 2003-03-20
WO2003015482A2 (en) 2003-02-20
WO2003015482A3 (en) 2003-10-09
JP2004538654A (ja) 2004-12-24
CN1272138C (zh) 2006-08-30
US6911620B2 (en) 2005-06-28
KR20040030927A (ko) 2004-04-09
KR100969452B1 (ko) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4133816B2 (ja) 多層電気回路内に埋め込まれたターゲットを露出させるためのシステムおよび方法
US4642160A (en) Multilayer circuit board manufacturing
CN101399210A (zh) 基板制造方法
JP2007335698A (ja) 配線基板の製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
CN100534271C (zh) 用于印刷电路板的导孔的制作方法
US6662441B2 (en) Method for making multi-layer printed circuit board registration
JP3687204B2 (ja) 多層配線パターン形成方法
US20080035271A1 (en) Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique
JP2004031528A (ja) 多層配線基板の製造方法
CN101422091A (zh) 具有电缆部分的多层电路板及其制造方法
EP1043921A4 (en) MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF
CN100375585C (zh) 试样对准机构和方法
JP2007250608A (ja) 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
US20010039727A1 (en) Manufacturing method for multilayer printed circuit board
KR20090130442A (ko) 칩 온 보드 피씨비에서 반 홀 가공 방법
JP2002118363A (ja) 多層プリント配線板およびその製造方法
JPH0715147A (ja) 多層配線基板の半貫通スルーホール形成方法及びその装置
JP2005322946A (ja) プリント配線板の製造方法及びプリント配線板
JP2774739B2 (ja) 配線板、配線積層体およびその位置検出方法
JP2004327609A (ja) パターンフィルムの位置合わせ方法およびプリント配線基板の製造方法
CN116801513A (zh) 印制电路板及其焊盘孔加工方法和电子设备
JP2003285180A (ja) 導電性パターンを有する対象物の位置検出装置、検出方法、及びレーザ加工装置
GB2307352A (en) Manufacture of multi-layer printed circuit boards
JPH05258014A (ja) 多層プリント配線板設計cad装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4133816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term