JP3687204B2 - 多層配線パターン形成方法 - Google Patents
多層配線パターン形成方法 Download PDFInfo
- Publication number
- JP3687204B2 JP3687204B2 JP19189696A JP19189696A JP3687204B2 JP 3687204 B2 JP3687204 B2 JP 3687204B2 JP 19189696 A JP19189696 A JP 19189696A JP 19189696 A JP19189696 A JP 19189696A JP 3687204 B2 JP3687204 B2 JP 3687204B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- wiring
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 54
- 239000004020 conductor Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 239000004760 aramid Substances 0.000 claims description 5
- 229920003235 aromatic polyamide Polymers 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 5
- 229920006231 aramid fiber Polymers 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 3
- 239000003365 glass fiber Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 230000002787 reinforcement Effects 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 92
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007261 regionalization Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は微細な配線パターンを高密度に、かつ多層構造で形成するための多層配線パターン形成方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像音響機器等の電子機器の多機能化や小型軽量化等の要望に応じて電子機器に使用される電子部品の小型化や高密度実装に関する開発は急速度に進行しており、特にＬＳＩ等の半導体装置におけるデザインルールの超微細化やこれらの電子部品を高密度に搭載するためのプリント配線基板の配線ピッチの極小化や多層配線化が進められている。
【０００３】
多層デバイス例えば多層プリント配線基板やＭＣＭ多層基板、またはＬＳＩ等のように多層構造に配線が形成されたデバイス類は年々その高密度化が進み、より微細なパターンの形成が求められる一方ではより安価に製造することが要求され、この両方の課題を解決することは極めて困難となっている。この課題を生産技術面から解決する方法としては大量生産を行うことによることが考えられるが、例えば多層プリント配線基板の場合、一枚の大型基板を用いて同時に多数の配線基板を形成する、いわゆる多数個取りによって１個あたりの生産コストを低減する方法が有効である。
【０００４】
この目的のために、現在プリント配線基板業界では約５００ｍｍ角の大型基板を処理するプロセス、また半導体基板では８インチのシリコンウェハー上に多数のＬＳＩを形成するプロセスが採用されてきている。またその高度の耐熱性の利点を活かして自動車等の電子制御機器に使用されているセラミック多層基板では焼成時の焼き締まりによる寸法変化が大きいため一般的にはプリント配線板に比べて小さい約１００〜３００ｍｍ角のものが使われている。
【０００５】
以下、上記プリント配線基板等の従来の多層配線パターン形成方法について説明する。図５は多層プリント配線基板を従来の製造方法で形成する方法を示す工程図であり、図５（ａ）に示すように内部配線パターン５０１及び上面配線パターン５０２と下面配線パターン５０３を備えるガラスエポキシ多層配線基板５０４の上面に感光性の絶縁体層５０５が塗布され、この絶縁体層５の上に上面配線パターン５０２に対応してバイアホール形成のためのパターンが設けられている第１のマスク５０６を位置合わせして配置し（ｂ）、フォトリソグラフによりその上から露光現像することによって穿孔すべきバイアホールの位置の絶縁体層５０５が除去（ｃ）されてバイアホール５０７が形成される。つぎにそのバイアホール７の内壁をＳｎ−Ｐｄ等によって活性化して導電性を付与した後、銅めっきを施して全面に導体層５０８が形成される（ｄ）。つぎにその導体層５０８の上にあらかじめ設計された配線パターンを有する第２のマスク５０９を位置合わせして載置し（ｅ）、同じくフォトリソ法により露光現像およびエッチングすることによって目的とする配線パターン５１０が形成されるのである（ｆ）。
【０００６】
またＬＳＩ等の半導体装置の場合も基本的な工法は上記プリント配線基板の場合と同様であり、アクティブまたはパッシブ素子が形成されたシリコンウェハーの上面にアルミ蒸着膜またはスパッタ膜で下側の配線パターンを形成し、その上に酸化シリコン等よりなる絶縁体層を被覆したのち、フォトリソ法によりバイアホールを設け、つぎにスパッタまたは蒸着により導体層を形成し、同様にフォトリソ法により上側の配線パターンが形成される。上記ＬＳＩの配線パターン形成工程においてもプリント配線基板の場合と同じようにフォトリソ法を利用するに当たってマスクの精密な位置合わせが必要となる。また、パッシブな素子やアクティブな素子もやはり複数回のフォトリソ工程を繰り返して作られる。
【０００７】
一方、前述したようにプリント配線基板またはＬＳＩ等の電子部品の生産コストを下げるためにはワーク基板（多数個取りのために多数の電子部品を同時に処理形成する一枚の単位基板、例えばＬＳＩの場合８インチサイズのシリコンウェハー）一枚あたりの電子部品の数を多くしなければならない。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来の配線パターンの形成方法では、ワーク基板のサイズが大きくなるほど位置合わせの精度は低下するという問題がある。さらには従来の形成方法で用いられるマスクや基板材料または導体層などの熱膨張係数の相違による寸法ずれに起因する歩留まりの低下等が問題となっていた。例えばガラスエポキシを基材とするプリント配線基板の場合、構成材料は無機質のガラス繊維と有機質のエポキシ樹脂であり、その表面には金属材である配線パターンが形成されている。したがってその熱膨張現象は極めて複雑な形態を取るのが普通であり、さらに工程中加圧や加熱等のストレスを受けるために複数の材料を積層したりマスク合わせをしなければならないフォトリソ法における寸法精度の向上は極めて困難であり、また配線パターンを多層化するほどその困難さは倍加される。
【０００９】
図６は一般的に採用されている形成方法による多数個取りワーク基板の一例を示すものであり、ワーク基板６０１から配線パターン６０４やバイアホール６０５が形成された２５個のプリント配線基板６０２が形成される状態を示している。６０３は基準穴であって、フォトリソ法によるマスク等の位置合わせのときにこの基準穴６０３によって寸法精度を保持しようとするものであるが、上記したように熱膨張等による寸法変化のために図８に示すように表層の配線パターン６０４とその下層にある配線パターン７０１とを接続するためのバイアホール６０５の一部は位置合わせの寸法精度が得られず、６０５ａのようにその位置が一部ずれた場合、電気的接続性が不安定になって製品の信頼性を低下させたり、６０５ｂのように全くその位置がずれてしまい不良品となって生産歩留まりを悪化させるという問題が生じる。
【００１０】
一般的には５００ｍｍ角のワーク基板を使用した場合、その位置合わせによる寸法誤差を１００μｍ以下とすることは困難であり、前述したように配線パターンが高密度になるほどその困難さは増大する。
【００１１】
本発明は上記課題を解決するものであり、生産コスト低減のためにワーク基板のサイズが大きくなってもその材料固有の熱膨張による寸法変化などに影響されることなく、高い精度でそれぞれの配線パターンを形成でき、また多層に形成された複数の配線パターンをそれぞれバイアホールで正確に接続することができ、したがって製造歩留まりを向上させ、低コストで信頼性に優れた電子部品を生産することができる多層配線パターンの形成方法を提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明は、絶縁層を介して配線等のパターンが多層形成された構造を有する電子部品の多層配線パターン形成方法において、既に形成されているパターンの位置および形状等を認識し、既形成パターンに対応して次層のパターンを適正な位置及び形状に形成する多層配線パターンの形成方法であり、本発明によれば、すでに形成されている配線パターンやバイアホールの形状に対応してつぎに形成するための配線パターンやバイアホールを生成しながら形成して行く手段としているので極めて高精度な配線パターンを形成でき、またその複数の配線パターンをバイアホールで正確に接続することができるため、製造歩留まりが向上し、信頼性に優れた電子部品を得ることができる。
【００１３】
【発明の実施の形態】
請求項１に記載の発明は、絶縁体よりなる支持基板の表面に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、第１の配線パターンの位置及び形状を認識手段によって認識する工程と、第１の配線パターンの上面に絶縁層を被覆する工程と、認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して絶縁層の所定の位置に絶縁層の上面から穿孔手段によってバイアホールを設ける工程と、そのバイアホールに導電体を設け、絶縁体層の上面全体に第２の導体層を形成する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち認識手段によって検出された画像信号に基づきフォトレジスト層に描画手段によって所定の形状の第２の配線パターンを描画感光し、前記フォトレジスト層を現像する工程と、感光現像されたフォトレジストを介して第２の導体層をエッチングしたのちフォトレジストを除去することにより第２の配線パターンを形成し、導電体が設けられたバイアホールを介して第１の配線パターンと第２の配線パターンを電気的に接続して多層配線基板を形成する工程を有する方法であり、すでに形成されている配線パターンの位置およびその形状に基づいて次層の配線パターンを形成でき、あるいはあらかじめ設計してある配線パターンの形状やバイアホールの位置などを容易に変更して形成できるために、従来のようにマスク合わせによる位置ずれなどの発生をほぼ完全に抑制することができる。したがって多数個取りのためのワーク基板の寸法を大きくすることができ、例えば実施例１あるいは２で説明するビルドアップ法のようにすでに形成されている配線パターンを有する配線基板の上面に順次絶縁層を介して配線パターンを複数個形成して多層配線基板を製造する場合においても生産歩留まりを高めることにより生産コストを低減でき、また信頼性に優れた高密度多層配線基板を製造することが可能となる。
【００１４】
また請求項２に記載の発明は、絶縁体よりなる支持基板上に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、認識手段によってその第１の配線パターンの形状と位置を認識したのち第１の配線パターンの上面に絶縁性の接着樹脂層を介して銅箔よりなる第２の導体層を接着する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち認識手段によって検出された第１の配線パターンの形状および位置の画像信号に基づく所定の位置にバイアホールのパターンをフォトレジスト層に描画手段によって描画感光し、前記フォトレジスト層を現像する工程と、感光現像されたフォトレジスト層よりなるマスクを介して第２の導体層をエッチングして第２の導体層にバイアホールを穿孔するための開口部を設ける工程と、その開口部の接着樹脂層に穿孔手段によってバイアホールを形成する工程と、バイアホールおよび第２の導体層の全面に銅めっきを行う工程と、認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して描画手段により第２の配線パターンを形成する工程とを備えるものであり、簡略な工程を採用することにより、一層安価に高信頼性の多層配線基板を生産することができる。
【００１５】
また請求項３に記載の発明は、請求項１または２記載の絶縁体よりなる支持基板あるいは絶縁層としてアラミド繊維を補強材とするアラミドエポキシを用いたものであり、耐熱性に優れ、かつ高密度配線が可能な多層配線基板を得ることができる。
【００１６】
また請求項４に記載の発明は、請求項１または２記載の絶縁体よりなる支持基板あるいは絶縁層としてガラス繊維を補強材とするエポキシ基板を用いたものであり、機械的強度と信頼性に優れた耐衝撃性の多層配線基板を得ることができる。
【００１７】
また請求項５に記載の発明は、請求項１または２記載の穿孔手段としてレーザ加工機を用いるものであり、微細なデザインルールで高密度に配線された複数層の端子を電気的に接続するためのバイアホール径をより小さく形成することができる。
【００１８】
また請求項６に記載の発明は、請求項項１または２記載の描画手段としてレーザ直接描画機を用いるものであり、従来のマスクを使用するフォトリソ法に比較してより正確で細密な配線パターンを形成することができる。
【００１９】
以下、本発明の一実施の形態について図面を参照しながら説明する。
【００２０】
（実施の形態１）
図１（ａ）〜（ｇ）は、本発明の実施の形態１における多層配線パターンの形成方法を工程順に示す多層配線基板の断面図であり、図において１０１は両面配線基板であり、アラミド繊維を補強材とするアラミドエポキシ基板１０２の表面にはバイアホール１０３によって電気的に接続された第１の配線パターン１０４ａ，１０４ｂが所定の形状に設けられている（ａ）。この両面配線基板１０１の上面に認識手段として、例えばＣＣＤ等の電子式カメラ１０５を配置して第１の配線パターン１０４ａの位置や形状を読み取り記憶装置に記憶蓄積する（ｂ）。またこの両面配線基板１０１の裏面よりＸ線を照射し、その透過画像を同じく電子式カメラ１０５によって読み取ることも可能であり、この場合表面の第１の配線パターン１０４ａのみでなく、両面配線基板１０１の裏面に形成されている他の第１の配線パターン１０４ｂの位置や形状も読み取ることができ、次工程において第２または第３の配線パターンを形成させる際に複数の既形成配線パターンの情報を反映させることが可能となる。つぎに同図（ｃ）に示すように第１の配線パターン１０４ａの上面に絶縁層、好ましくは感光性樹脂等よりなる絶縁層１０６を塗布し、レーザ加工機等の穿孔手段１０７を用いて電子式カメラ１０５により認識記憶された第１の配線パターン１０４ａの位置及び形状の画像情報に基づく必要な位置にバイアホール１０８を設ける（ｄ）。バイアホール１０８の穿孔は直接レーザ加工機１０７のエネルギーによることもできるが、感光性樹脂よりなる絶縁層１０６を用いた場合、レーザ光によって感光させた部分を現像除去することによって設けることも可能である。この場合、レーザ光は絶縁層を感光させるだけでよいので高速でレーザ光を移動させることができ、高速処理が可能となる。
【００２１】
つぎにバイアホール１０８の内部に導電体１０９を設けた後、絶縁層１０６およびバイアホール１０８の上面全体に銅箔等よりなる第２の導体層１１０を積層する（ｅ）。導電体１０９は導電性ペーストの場合もあるし、鍍金で形成することもある。また導体層１１０は導体箔を張り付ける方法もあるし、また鍍金あるいはスパッタや蒸着という手もある。
【００２２】
同図（ｆ）に示すように、第２の導体層１１０上に塗布されたフォトレジスト１１１にバイアホール１０８の形成時と同様に電子式カメラ２５により認識記憶された第１の配線パターン１０４ａまたは１０４ｂの画像情報に基づく必要なパターンを描画手段としてレーザ直接描画機１１２を用いて描き、感光した部分を現像、除去したのち第２の導体層１１０をエッチングすることにより第１の配線パターン１０４ａとバイアホール導電体１０９によって電気的に接続された第２の配線パターン１１３が得られる（ｇ）。
【００２３】
バイアホール１０８および第２の配線パターン１１３はいずれも既に形成されている第１の配線パターン１０４の位置や形状等の画像情報に基づいて形成されるため、第１の配線パターン１０４が工程中の加圧や加熱等のストレスによって当初の設計パターンの形状から変形していたとしても、従来のようにマスクパターン合わせの際に発生していた位置ずれなどが生じることは皆無となる。
【００２４】
なお、本実施の形態ではバイアホールにより接続された両面配線基板を例として説明したが、片面配線基板またはバイスルーホールによって内部配線された多層配線基板を用いることも可能である。またアラミドエポキシ基板に代えてガラスエポキシ基板においても同様の効果を得ることができる。また本実施例では第２の配線パターン１１３を形成する方法について説明したが、この第２の配線パターンの上に、第３、第４の配線パターン等の多層の配線パターンも同様に形成することができる。
【００２５】
本実施の形態は例えば、第１の配線層の画像を認識しデジタル的に配線パターンを記憶する認識装置、バイアホールの位置をこのパターンから割り出す(計算する)あるいは第２の配線層のパターンを予め作られているものから変形生成するパターン生成装置、直接加工するあるいは描画するレーザ装置をそなえた多層配線パターン描画装置により簡単に実行される。
【００２６】
パターン認識装置には基板を通して内層を検出できる光源にＸ線を用いたものや表層しか検出できないが可視光を用いる簡単な電子式読み取り装置を使える。
【００２７】
（実施の形態２）
つぎに本発明の実施の形態２について説明する。図２（ａ）〜（ｈ）は本発明の実施の形態２の多層配線パターン形成方法を工程順に示す多層配線基板の断面図であり、図２（ａ）に示すように絶縁体としてアラミド繊維を補強材とするアラミドエポキシ基板２０１の表面に第１の導体層を選択的にエッチングして形成された第１の配線パターン２０２の位置および形状を第１の実施例の場合と同じように電子式カメラ１０５によって読み取り、認識記憶させる。
【００２８】
つぎに同図（ｂ）に示すように、絶縁層２０３が貼着されている銅箔等よりなる第２の導体層２０４をその絶縁層２０３を介して第１の配線パターン２０２の上面に接着する。さらにその上面にフォトレジスト層２０５を塗布し、前工程で認識した画像情報に基づきレーザ直接描画機１１２によって第１の配線パターン２０２に対応した必要とする箇所にバイアホール形成のための開口部分を感光させて（ｃ）現像除去し、開口部２０６を設け、つぎに同図（ｄ）に示すように第２の導体層２０４をエッチングして開口部２０６の絶縁層２０３を露出させたのち、第２の導体層２０４をマスクとして絶縁層２０３をエッチング除去し、バイアホール２０７を設ける。なおバイアホール２０７の形成に図２（ｅ）に示すようにレーザ加工機１０７を用いることもできる。
【００２９】
つぎに第２の導体層４４の全面およびバイアホールに銅めっき２０８を施して第２の導体層２０４と一体化したのち（ｆ）、同図（ｇ）に示すように第２の導体層２０４上に塗布されたフォトレジスト２０９にバイアホール２０７の形成時と同様に電子式カメラ２０５により認識記憶された第１の配線パターン２０４の画像情報に基づく必要なパターンを描画手段としてレーザ直接描画機１１２を用いて描き、感光した部分を現像、除去したのち第２の導体層２０４をエッチングすることにより第１の配線パターン２０２とバイアホール２０７によって電気的に接続された第２の配線パターン２１０が得られる（ｈ）。
【００３０】
本実施の形態の場合も実施の形態１の場合と同じように、バイアホール２０７および第２の配線パターン２１０はいずれも既に形成されている第１の配線パターン２０２の位置や形状等の画像情報に基づいて形成されるため、第１の配線パターン２０２が工程中の加圧や加熱等のストレスによって当初の設計パターンの形状から変形していたとしても、従来のようにマスクパターン合わせの際に発生していた位置ずれなどが生じることはない。
【００３１】
また上記実施の形態２ではいずれも絶縁体よりなる支持基板に有機質材料を用いた例について説明したが、従来から高度の耐熱信頼性が要求される電子機器に用いられているセラミックスを絶縁体として内部に多層配線された多層配線基板の上面に配線パターンを形成する場合も、上記実施の形態２と同様の形成方法が適用可能である。この場合は、セラミック基板の場合は表層のみ後で形成することが多い。
【００３２】
その理由は、セラミックは焼成過程において焼き縮みが生じ寸法が安定せず、表層のパターンだけは焼成後に形成する。表層の配線層のパターンを形成する前にはビアの先端のみ顔をのぞかせているのであるが、その位置は焼き縮みのばらつきのために安定しない。このような場合でも本発明を用いれば、ビアの位置を認識して配線層のパターンを変形生成するために、いわゆるビアズレの心配がない。従って、バイアホールの径を小さくできるとともにビアを受けるビアパッドも小さくできるために高密度の配線基板が容易に得られる。
【００３３】
前記実施の形態において、パターンの認識は描画直前が好ましい。なぜならば、時間が経ってから描画を行う場合は環境が異なっている可能性があり、正確な描画が出来ない可能性がある。このことを避けるために、各層に認識用のパターンを設けることは有効である。各層に認識用のパターンを複数個設け、このパターンを認識してその近傍の次の層のパターンを描画するようにするとより正確にパターンを積層することができる。
【００３４】
絶縁層を被覆してから認識パターンを光学的に検知するのは困難であるが、認識パターンの近傍を少し大きく絶縁層を取り除き、認識パターンを露出させて読み取る様にするのも有効である。絶縁層を取り除くにはレーザが有効である。認識直前に露出させてもよいし、前以て露出させておくのもよい。
【００３５】
（参考例１）
つぎに本発明の参考例１について説明する。図３は本発明の参考例１の多層配線パターン形成方法によって作成された半導体装置の断面図である。
【００３６】
図において３０１は半導体装置をその上に多数個形成させるためのシリコンウェハーよりなるワーク基板であり、シリコンウェハー上の酸化膜３０２の形成および半導体装置を構成するための拡散層の開口、各電極端子となるエミッタ３０３、コレクタ３０４、ベース３０５等の形成はいずれも実施の形態１および実施の形態２において説明した認識手段、描画手段を用いて既に形成されているパターンの位置および形状に対応して順次形成して行くことにより、極めて正確に多層配線パターンを形成することができる。したがって従来のように製造工程中の環境温度等の変形要因に煩わされることなく、極めて信頼性に優れた半導体装置を歩留まりよく生産することができる。
【００３７】
（参考例２）
つぎに本発明の参考例２について説明する。図４は本発明の参考例２の多層配線パターン形成方法によって作成された液晶表示装置に用いられるＴＦＴ基板の断面図である。
【００３８】
図において４０１は透明なガラス基板であり、その上に半導体薄膜４０２、ＳｉＯ２よりなる絶縁酸化膜４０３を介して設けられたゲート電極４０４およびドレイン４０５、ソース４０６より構成される液晶分子駆動用のトランジスタとドレイン４０６に接続されて液晶分子に電荷を加えるＩＴＯよりなる透明電極４０７が多数個形成されており、これらのパターンはいずれも実施の形態１および実施の形態２において説明した認識手段、描画手段を用いて既に形成されているパターンの位置および形状に対応して順次形成して行くことにより、極めて正確に多層配線パターンを形成することができる。したがって従来のように製造工程中の環境温度等の変形要因に煩わされることなく、画像等の表示装置として避けなければならないＴＦＴの断線による点欠陥等の不良を無くすことが可能となり、したがって信頼性に優れた製品の生産歩留まりを向上させることができる。
【００３９】
【発明の効果】
上記実施の形態より明らかなように本発明は、すでに形成されている配線パターンやバイアホールの位置や形状に対応じてつぎに形成するための配線パターンやバイアホールを設計生成しながら形成して行く形成方法であるため、極めて高位置精度で配線パターンを形成でき、そのため多層に形成された複数の配線パターンをバイアホールで極めて正確に接続することができる。
【００４０】
またワーク基板のサイズが大きくなってもその材料固有の熱膨張による寸法変化などに影響されることがなく、高い精度でそれぞれの配線パターンを形成でき、かつ製造歩留まりが向上するので低コストの多層配線パターンを有する電子部品を生産することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における多層配線パターン形成方法を説明する多層配線基板の工程図
【図２】 本発明の実施の形態２における多層配線パターン形成方法を説明する多層配線基板の工程図
【図３】 本発明の参考例１における多層配線パターン形成方法を説明する半導体装置の断面図
【図４】 本発明の参考例２における多層配線パターン形成方法を説明する液晶表示装置のＴＦＴの断面図
【図５】 従来の多層配線パターン形成方法を説明する多層配線基板の工程図
【図６】 一般的に使用されている多数個取りワーク基板の平面図
【図７】 従来の多数個取りワーク基板の一部拡大平面図
【符号の説明】
１０１ 両面配線基板
１０２ 支持基板
１０３ スルーホール
１０４ 第１の配線パターン
１０５ 電子式カメラ（認識手段）
１０６ 絶縁層
１０７ レーザ加工機（穿孔手段）
１０８ バイアホール
１０９ 導電体
１１０ 第２の導体層
１１１ フォトレジスト層
１１２ レーザ直接描画機（描画手段）
１１３ 第２の配線パターン
２０１ 支持基板
２０２ 第１の配線パターン
２０３ 絶縁層
２０４ 銅箔
２０５ フォトレジスト層
２０６ 開口部
２０７ バイアホール
２０８ 銅めっき
２０９ フォトレジスト層
２１０ 第２の配線パターン
３０１ シリコンウェハーよりなるワーク基板
３０２ 酸化膜
３０３ エミッタ
３０４ コレクタ
３０５ ベース
４０１ 透明なガラス基板
４０２ 半導体薄膜
４０３ 絶縁酸化膜
４０４ ゲート電極
４０５ ドレイン
４０６ ソース
４０７ 透明電極
５０１ 内部配線パターン
５０２ 上面配線パターン
５０３ 下面配線パターン
５０４ 多層配線基板
５０５ 絶縁体層
５０６ 第１のマスク
５０７ バイアホール
５０８ 導体層
５０９ 第２のマスク
５１０ 配線パターン
６０１ ワーク基板
６０２ プリント配線基板
６０３ 基準穴
６０４ 配線パターン
６０５ バイアホール
７０１ 下層にある配線パターン
【発明の属する技術分野】
本発明は微細な配線パターンを高密度に、かつ多層構造で形成するための多層配線パターン形成方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像音響機器等の電子機器の多機能化や小型軽量化等の要望に応じて電子機器に使用される電子部品の小型化や高密度実装に関する開発は急速度に進行しており、特にＬＳＩ等の半導体装置におけるデザインルールの超微細化やこれらの電子部品を高密度に搭載するためのプリント配線基板の配線ピッチの極小化や多層配線化が進められている。
【０００３】
多層デバイス例えば多層プリント配線基板やＭＣＭ多層基板、またはＬＳＩ等のように多層構造に配線が形成されたデバイス類は年々その高密度化が進み、より微細なパターンの形成が求められる一方ではより安価に製造することが要求され、この両方の課題を解決することは極めて困難となっている。この課題を生産技術面から解決する方法としては大量生産を行うことによることが考えられるが、例えば多層プリント配線基板の場合、一枚の大型基板を用いて同時に多数の配線基板を形成する、いわゆる多数個取りによって１個あたりの生産コストを低減する方法が有効である。
【０００４】
この目的のために、現在プリント配線基板業界では約５００ｍｍ角の大型基板を処理するプロセス、また半導体基板では８インチのシリコンウェハー上に多数のＬＳＩを形成するプロセスが採用されてきている。またその高度の耐熱性の利点を活かして自動車等の電子制御機器に使用されているセラミック多層基板では焼成時の焼き締まりによる寸法変化が大きいため一般的にはプリント配線板に比べて小さい約１００〜３００ｍｍ角のものが使われている。
【０００５】
以下、上記プリント配線基板等の従来の多層配線パターン形成方法について説明する。図５は多層プリント配線基板を従来の製造方法で形成する方法を示す工程図であり、図５（ａ）に示すように内部配線パターン５０１及び上面配線パターン５０２と下面配線パターン５０３を備えるガラスエポキシ多層配線基板５０４の上面に感光性の絶縁体層５０５が塗布され、この絶縁体層５の上に上面配線パターン５０２に対応してバイアホール形成のためのパターンが設けられている第１のマスク５０６を位置合わせして配置し（ｂ）、フォトリソグラフによりその上から露光現像することによって穿孔すべきバイアホールの位置の絶縁体層５０５が除去（ｃ）されてバイアホール５０７が形成される。つぎにそのバイアホール７の内壁をＳｎ−Ｐｄ等によって活性化して導電性を付与した後、銅めっきを施して全面に導体層５０８が形成される（ｄ）。つぎにその導体層５０８の上にあらかじめ設計された配線パターンを有する第２のマスク５０９を位置合わせして載置し（ｅ）、同じくフォトリソ法により露光現像およびエッチングすることによって目的とする配線パターン５１０が形成されるのである（ｆ）。
【０００６】
またＬＳＩ等の半導体装置の場合も基本的な工法は上記プリント配線基板の場合と同様であり、アクティブまたはパッシブ素子が形成されたシリコンウェハーの上面にアルミ蒸着膜またはスパッタ膜で下側の配線パターンを形成し、その上に酸化シリコン等よりなる絶縁体層を被覆したのち、フォトリソ法によりバイアホールを設け、つぎにスパッタまたは蒸着により導体層を形成し、同様にフォトリソ法により上側の配線パターンが形成される。上記ＬＳＩの配線パターン形成工程においてもプリント配線基板の場合と同じようにフォトリソ法を利用するに当たってマスクの精密な位置合わせが必要となる。また、パッシブな素子やアクティブな素子もやはり複数回のフォトリソ工程を繰り返して作られる。
【０００７】
一方、前述したようにプリント配線基板またはＬＳＩ等の電子部品の生産コストを下げるためにはワーク基板（多数個取りのために多数の電子部品を同時に処理形成する一枚の単位基板、例えばＬＳＩの場合８インチサイズのシリコンウェハー）一枚あたりの電子部品の数を多くしなければならない。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来の配線パターンの形成方法では、ワーク基板のサイズが大きくなるほど位置合わせの精度は低下するという問題がある。さらには従来の形成方法で用いられるマスクや基板材料または導体層などの熱膨張係数の相違による寸法ずれに起因する歩留まりの低下等が問題となっていた。例えばガラスエポキシを基材とするプリント配線基板の場合、構成材料は無機質のガラス繊維と有機質のエポキシ樹脂であり、その表面には金属材である配線パターンが形成されている。したがってその熱膨張現象は極めて複雑な形態を取るのが普通であり、さらに工程中加圧や加熱等のストレスを受けるために複数の材料を積層したりマスク合わせをしなければならないフォトリソ法における寸法精度の向上は極めて困難であり、また配線パターンを多層化するほどその困難さは倍加される。
【０００９】
図６は一般的に採用されている形成方法による多数個取りワーク基板の一例を示すものであり、ワーク基板６０１から配線パターン６０４やバイアホール６０５が形成された２５個のプリント配線基板６０２が形成される状態を示している。６０３は基準穴であって、フォトリソ法によるマスク等の位置合わせのときにこの基準穴６０３によって寸法精度を保持しようとするものであるが、上記したように熱膨張等による寸法変化のために図８に示すように表層の配線パターン６０４とその下層にある配線パターン７０１とを接続するためのバイアホール６０５の一部は位置合わせの寸法精度が得られず、６０５ａのようにその位置が一部ずれた場合、電気的接続性が不安定になって製品の信頼性を低下させたり、６０５ｂのように全くその位置がずれてしまい不良品となって生産歩留まりを悪化させるという問題が生じる。
【００１０】
一般的には５００ｍｍ角のワーク基板を使用した場合、その位置合わせによる寸法誤差を１００μｍ以下とすることは困難であり、前述したように配線パターンが高密度になるほどその困難さは増大する。
【００１１】
本発明は上記課題を解決するものであり、生産コスト低減のためにワーク基板のサイズが大きくなってもその材料固有の熱膨張による寸法変化などに影響されることなく、高い精度でそれぞれの配線パターンを形成でき、また多層に形成された複数の配線パターンをそれぞれバイアホールで正確に接続することができ、したがって製造歩留まりを向上させ、低コストで信頼性に優れた電子部品を生産することができる多層配線パターンの形成方法を提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために本発明は、絶縁層を介して配線等のパターンが多層形成された構造を有する電子部品の多層配線パターン形成方法において、既に形成されているパターンの位置および形状等を認識し、既形成パターンに対応して次層のパターンを適正な位置及び形状に形成する多層配線パターンの形成方法であり、本発明によれば、すでに形成されている配線パターンやバイアホールの形状に対応してつぎに形成するための配線パターンやバイアホールを生成しながら形成して行く手段としているので極めて高精度な配線パターンを形成でき、またその複数の配線パターンをバイアホールで正確に接続することができるため、製造歩留まりが向上し、信頼性に優れた電子部品を得ることができる。
【００１３】
【発明の実施の形態】
請求項１に記載の発明は、絶縁体よりなる支持基板の表面に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、第１の配線パターンの位置及び形状を認識手段によって認識する工程と、第１の配線パターンの上面に絶縁層を被覆する工程と、認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して絶縁層の所定の位置に絶縁層の上面から穿孔手段によってバイアホールを設ける工程と、そのバイアホールに導電体を設け、絶縁体層の上面全体に第２の導体層を形成する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち認識手段によって検出された画像信号に基づきフォトレジスト層に描画手段によって所定の形状の第２の配線パターンを描画感光し、前記フォトレジスト層を現像する工程と、感光現像されたフォトレジストを介して第２の導体層をエッチングしたのちフォトレジストを除去することにより第２の配線パターンを形成し、導電体が設けられたバイアホールを介して第１の配線パターンと第２の配線パターンを電気的に接続して多層配線基板を形成する工程を有する方法であり、すでに形成されている配線パターンの位置およびその形状に基づいて次層の配線パターンを形成でき、あるいはあらかじめ設計してある配線パターンの形状やバイアホールの位置などを容易に変更して形成できるために、従来のようにマスク合わせによる位置ずれなどの発生をほぼ完全に抑制することができる。したがって多数個取りのためのワーク基板の寸法を大きくすることができ、例えば実施例１あるいは２で説明するビルドアップ法のようにすでに形成されている配線パターンを有する配線基板の上面に順次絶縁層を介して配線パターンを複数個形成して多層配線基板を製造する場合においても生産歩留まりを高めることにより生産コストを低減でき、また信頼性に優れた高密度多層配線基板を製造することが可能となる。
【００１４】
また請求項２に記載の発明は、絶縁体よりなる支持基板上に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、認識手段によってその第１の配線パターンの形状と位置を認識したのち第１の配線パターンの上面に絶縁性の接着樹脂層を介して銅箔よりなる第２の導体層を接着する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち認識手段によって検出された第１の配線パターンの形状および位置の画像信号に基づく所定の位置にバイアホールのパターンをフォトレジスト層に描画手段によって描画感光し、前記フォトレジスト層を現像する工程と、感光現像されたフォトレジスト層よりなるマスクを介して第２の導体層をエッチングして第２の導体層にバイアホールを穿孔するための開口部を設ける工程と、その開口部の接着樹脂層に穿孔手段によってバイアホールを形成する工程と、バイアホールおよび第２の導体層の全面に銅めっきを行う工程と、認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して描画手段により第２の配線パターンを形成する工程とを備えるものであり、簡略な工程を採用することにより、一層安価に高信頼性の多層配線基板を生産することができる。
【００１５】
また請求項３に記載の発明は、請求項１または２記載の絶縁体よりなる支持基板あるいは絶縁層としてアラミド繊維を補強材とするアラミドエポキシを用いたものであり、耐熱性に優れ、かつ高密度配線が可能な多層配線基板を得ることができる。
【００１６】
また請求項４に記載の発明は、請求項１または２記載の絶縁体よりなる支持基板あるいは絶縁層としてガラス繊維を補強材とするエポキシ基板を用いたものであり、機械的強度と信頼性に優れた耐衝撃性の多層配線基板を得ることができる。
【００１７】
また請求項５に記載の発明は、請求項１または２記載の穿孔手段としてレーザ加工機を用いるものであり、微細なデザインルールで高密度に配線された複数層の端子を電気的に接続するためのバイアホール径をより小さく形成することができる。
【００１８】
また請求項６に記載の発明は、請求項項１または２記載の描画手段としてレーザ直接描画機を用いるものであり、従来のマスクを使用するフォトリソ法に比較してより正確で細密な配線パターンを形成することができる。
【００１９】
以下、本発明の一実施の形態について図面を参照しながら説明する。
【００２０】
（実施の形態１）
図１（ａ）〜（ｇ）は、本発明の実施の形態１における多層配線パターンの形成方法を工程順に示す多層配線基板の断面図であり、図において１０１は両面配線基板であり、アラミド繊維を補強材とするアラミドエポキシ基板１０２の表面にはバイアホール１０３によって電気的に接続された第１の配線パターン１０４ａ，１０４ｂが所定の形状に設けられている（ａ）。この両面配線基板１０１の上面に認識手段として、例えばＣＣＤ等の電子式カメラ１０５を配置して第１の配線パターン１０４ａの位置や形状を読み取り記憶装置に記憶蓄積する（ｂ）。またこの両面配線基板１０１の裏面よりＸ線を照射し、その透過画像を同じく電子式カメラ１０５によって読み取ることも可能であり、この場合表面の第１の配線パターン１０４ａのみでなく、両面配線基板１０１の裏面に形成されている他の第１の配線パターン１０４ｂの位置や形状も読み取ることができ、次工程において第２または第３の配線パターンを形成させる際に複数の既形成配線パターンの情報を反映させることが可能となる。つぎに同図（ｃ）に示すように第１の配線パターン１０４ａの上面に絶縁層、好ましくは感光性樹脂等よりなる絶縁層１０６を塗布し、レーザ加工機等の穿孔手段１０７を用いて電子式カメラ１０５により認識記憶された第１の配線パターン１０４ａの位置及び形状の画像情報に基づく必要な位置にバイアホール１０８を設ける（ｄ）。バイアホール１０８の穿孔は直接レーザ加工機１０７のエネルギーによることもできるが、感光性樹脂よりなる絶縁層１０６を用いた場合、レーザ光によって感光させた部分を現像除去することによって設けることも可能である。この場合、レーザ光は絶縁層を感光させるだけでよいので高速でレーザ光を移動させることができ、高速処理が可能となる。
【００２１】
つぎにバイアホール１０８の内部に導電体１０９を設けた後、絶縁層１０６およびバイアホール１０８の上面全体に銅箔等よりなる第２の導体層１１０を積層する（ｅ）。導電体１０９は導電性ペーストの場合もあるし、鍍金で形成することもある。また導体層１１０は導体箔を張り付ける方法もあるし、また鍍金あるいはスパッタや蒸着という手もある。
【００２２】
同図（ｆ）に示すように、第２の導体層１１０上に塗布されたフォトレジスト１１１にバイアホール１０８の形成時と同様に電子式カメラ２５により認識記憶された第１の配線パターン１０４ａまたは１０４ｂの画像情報に基づく必要なパターンを描画手段としてレーザ直接描画機１１２を用いて描き、感光した部分を現像、除去したのち第２の導体層１１０をエッチングすることにより第１の配線パターン１０４ａとバイアホール導電体１０９によって電気的に接続された第２の配線パターン１１３が得られる（ｇ）。
【００２３】
バイアホール１０８および第２の配線パターン１１３はいずれも既に形成されている第１の配線パターン１０４の位置や形状等の画像情報に基づいて形成されるため、第１の配線パターン１０４が工程中の加圧や加熱等のストレスによって当初の設計パターンの形状から変形していたとしても、従来のようにマスクパターン合わせの際に発生していた位置ずれなどが生じることは皆無となる。
【００２４】
なお、本実施の形態ではバイアホールにより接続された両面配線基板を例として説明したが、片面配線基板またはバイスルーホールによって内部配線された多層配線基板を用いることも可能である。またアラミドエポキシ基板に代えてガラスエポキシ基板においても同様の効果を得ることができる。また本実施例では第２の配線パターン１１３を形成する方法について説明したが、この第２の配線パターンの上に、第３、第４の配線パターン等の多層の配線パターンも同様に形成することができる。
【００２５】
本実施の形態は例えば、第１の配線層の画像を認識しデジタル的に配線パターンを記憶する認識装置、バイアホールの位置をこのパターンから割り出す(計算する)あるいは第２の配線層のパターンを予め作られているものから変形生成するパターン生成装置、直接加工するあるいは描画するレーザ装置をそなえた多層配線パターン描画装置により簡単に実行される。
【００２６】
パターン認識装置には基板を通して内層を検出できる光源にＸ線を用いたものや表層しか検出できないが可視光を用いる簡単な電子式読み取り装置を使える。
【００２７】
（実施の形態２）
つぎに本発明の実施の形態２について説明する。図２（ａ）〜（ｈ）は本発明の実施の形態２の多層配線パターン形成方法を工程順に示す多層配線基板の断面図であり、図２（ａ）に示すように絶縁体としてアラミド繊維を補強材とするアラミドエポキシ基板２０１の表面に第１の導体層を選択的にエッチングして形成された第１の配線パターン２０２の位置および形状を第１の実施例の場合と同じように電子式カメラ１０５によって読み取り、認識記憶させる。
【００２８】
つぎに同図（ｂ）に示すように、絶縁層２０３が貼着されている銅箔等よりなる第２の導体層２０４をその絶縁層２０３を介して第１の配線パターン２０２の上面に接着する。さらにその上面にフォトレジスト層２０５を塗布し、前工程で認識した画像情報に基づきレーザ直接描画機１１２によって第１の配線パターン２０２に対応した必要とする箇所にバイアホール形成のための開口部分を感光させて（ｃ）現像除去し、開口部２０６を設け、つぎに同図（ｄ）に示すように第２の導体層２０４をエッチングして開口部２０６の絶縁層２０３を露出させたのち、第２の導体層２０４をマスクとして絶縁層２０３をエッチング除去し、バイアホール２０７を設ける。なおバイアホール２０７の形成に図２（ｅ）に示すようにレーザ加工機１０７を用いることもできる。
【００２９】
つぎに第２の導体層４４の全面およびバイアホールに銅めっき２０８を施して第２の導体層２０４と一体化したのち（ｆ）、同図（ｇ）に示すように第２の導体層２０４上に塗布されたフォトレジスト２０９にバイアホール２０７の形成時と同様に電子式カメラ２０５により認識記憶された第１の配線パターン２０４の画像情報に基づく必要なパターンを描画手段としてレーザ直接描画機１１２を用いて描き、感光した部分を現像、除去したのち第２の導体層２０４をエッチングすることにより第１の配線パターン２０２とバイアホール２０７によって電気的に接続された第２の配線パターン２１０が得られる（ｈ）。
【００３０】
本実施の形態の場合も実施の形態１の場合と同じように、バイアホール２０７および第２の配線パターン２１０はいずれも既に形成されている第１の配線パターン２０２の位置や形状等の画像情報に基づいて形成されるため、第１の配線パターン２０２が工程中の加圧や加熱等のストレスによって当初の設計パターンの形状から変形していたとしても、従来のようにマスクパターン合わせの際に発生していた位置ずれなどが生じることはない。
【００３１】
また上記実施の形態２ではいずれも絶縁体よりなる支持基板に有機質材料を用いた例について説明したが、従来から高度の耐熱信頼性が要求される電子機器に用いられているセラミックスを絶縁体として内部に多層配線された多層配線基板の上面に配線パターンを形成する場合も、上記実施の形態２と同様の形成方法が適用可能である。この場合は、セラミック基板の場合は表層のみ後で形成することが多い。
【００３２】
その理由は、セラミックは焼成過程において焼き縮みが生じ寸法が安定せず、表層のパターンだけは焼成後に形成する。表層の配線層のパターンを形成する前にはビアの先端のみ顔をのぞかせているのであるが、その位置は焼き縮みのばらつきのために安定しない。このような場合でも本発明を用いれば、ビアの位置を認識して配線層のパターンを変形生成するために、いわゆるビアズレの心配がない。従って、バイアホールの径を小さくできるとともにビアを受けるビアパッドも小さくできるために高密度の配線基板が容易に得られる。
【００３３】
前記実施の形態において、パターンの認識は描画直前が好ましい。なぜならば、時間が経ってから描画を行う場合は環境が異なっている可能性があり、正確な描画が出来ない可能性がある。このことを避けるために、各層に認識用のパターンを設けることは有効である。各層に認識用のパターンを複数個設け、このパターンを認識してその近傍の次の層のパターンを描画するようにするとより正確にパターンを積層することができる。
【００３４】
絶縁層を被覆してから認識パターンを光学的に検知するのは困難であるが、認識パターンの近傍を少し大きく絶縁層を取り除き、認識パターンを露出させて読み取る様にするのも有効である。絶縁層を取り除くにはレーザが有効である。認識直前に露出させてもよいし、前以て露出させておくのもよい。
【００３５】
（参考例１）
つぎに本発明の参考例１について説明する。図３は本発明の参考例１の多層配線パターン形成方法によって作成された半導体装置の断面図である。
【００３６】
図において３０１は半導体装置をその上に多数個形成させるためのシリコンウェハーよりなるワーク基板であり、シリコンウェハー上の酸化膜３０２の形成および半導体装置を構成するための拡散層の開口、各電極端子となるエミッタ３０３、コレクタ３０４、ベース３０５等の形成はいずれも実施の形態１および実施の形態２において説明した認識手段、描画手段を用いて既に形成されているパターンの位置および形状に対応して順次形成して行くことにより、極めて正確に多層配線パターンを形成することができる。したがって従来のように製造工程中の環境温度等の変形要因に煩わされることなく、極めて信頼性に優れた半導体装置を歩留まりよく生産することができる。
【００３７】
（参考例２）
つぎに本発明の参考例２について説明する。図４は本発明の参考例２の多層配線パターン形成方法によって作成された液晶表示装置に用いられるＴＦＴ基板の断面図である。
【００３８】
図において４０１は透明なガラス基板であり、その上に半導体薄膜４０２、ＳｉＯ２よりなる絶縁酸化膜４０３を介して設けられたゲート電極４０４およびドレイン４０５、ソース４０６より構成される液晶分子駆動用のトランジスタとドレイン４０６に接続されて液晶分子に電荷を加えるＩＴＯよりなる透明電極４０７が多数個形成されており、これらのパターンはいずれも実施の形態１および実施の形態２において説明した認識手段、描画手段を用いて既に形成されているパターンの位置および形状に対応して順次形成して行くことにより、極めて正確に多層配線パターンを形成することができる。したがって従来のように製造工程中の環境温度等の変形要因に煩わされることなく、画像等の表示装置として避けなければならないＴＦＴの断線による点欠陥等の不良を無くすことが可能となり、したがって信頼性に優れた製品の生産歩留まりを向上させることができる。
【００３９】
【発明の効果】
上記実施の形態より明らかなように本発明は、すでに形成されている配線パターンやバイアホールの位置や形状に対応じてつぎに形成するための配線パターンやバイアホールを設計生成しながら形成して行く形成方法であるため、極めて高位置精度で配線パターンを形成でき、そのため多層に形成された複数の配線パターンをバイアホールで極めて正確に接続することができる。
【００４０】
またワーク基板のサイズが大きくなってもその材料固有の熱膨張による寸法変化などに影響されることがなく、高い精度でそれぞれの配線パターンを形成でき、かつ製造歩留まりが向上するので低コストの多層配線パターンを有する電子部品を生産することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における多層配線パターン形成方法を説明する多層配線基板の工程図
【図２】 本発明の実施の形態２における多層配線パターン形成方法を説明する多層配線基板の工程図
【図３】 本発明の参考例１における多層配線パターン形成方法を説明する半導体装置の断面図
【図４】 本発明の参考例２における多層配線パターン形成方法を説明する液晶表示装置のＴＦＴの断面図
【図５】 従来の多層配線パターン形成方法を説明する多層配線基板の工程図
【図６】 一般的に使用されている多数個取りワーク基板の平面図
【図７】 従来の多数個取りワーク基板の一部拡大平面図
【符号の説明】
１０１ 両面配線基板
１０２ 支持基板
１０３ スルーホール
１０４ 第１の配線パターン
１０５ 電子式カメラ（認識手段）
１０６ 絶縁層
１０７ レーザ加工機（穿孔手段）
１０８ バイアホール
１０９ 導電体
１１０ 第２の導体層
１１１ フォトレジスト層
１１２ レーザ直接描画機（描画手段）
１１３ 第２の配線パターン
２０１ 支持基板
２０２ 第１の配線パターン
２０３ 絶縁層
２０４ 銅箔
２０５ フォトレジスト層
２０６ 開口部
２０７ バイアホール
２０８ 銅めっき
２０９ フォトレジスト層
２１０ 第２の配線パターン
３０１ シリコンウェハーよりなるワーク基板
３０２ 酸化膜
３０３ エミッタ
３０４ コレクタ
３０５ ベース
４０１ 透明なガラス基板
４０２ 半導体薄膜
４０３ 絶縁酸化膜
４０４ ゲート電極
４０５ ドレイン
４０６ ソース
４０７ 透明電極
５０１ 内部配線パターン
５０２ 上面配線パターン
５０３ 下面配線パターン
５０４ 多層配線基板
５０５ 絶縁体層
５０６ 第１のマスク
５０７ バイアホール
５０８ 導体層
５０９ 第２のマスク
５１０ 配線パターン
６０１ ワーク基板
６０２ プリント配線基板
６０３ 基準穴
６０４ 配線パターン
６０５ バイアホール
７０１ 下層にある配線パターン
Claims (6)
- 少なくとも絶縁体よりなる支持基板の表面に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、前記第１の配線パターンの位置及び形状を認識手段によって認識する工程と、前記第１の配線パターンの上面に絶縁層を被覆する工程と、前記認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して前記絶縁層の所定の位置に絶縁層の上面から穿孔手段によってバイアホールを設ける工程と、そのバイアホールに導電体を設け、前記絶縁層の上面全体に第２の導体層を形成する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち前記認識手段によって検出された画像信号に基づき前記フォトレジスト層に描画手段によって所定の形状の第２の配線パターンを描画感光し、前記フォトレジスト層を現像する工程と、前記現像されたフォトレジストを介して前記第２の導体層をエッチングしたのち前記フォトレジストを除去することにより第２の配線パターンを形成する工程とを有する多層配線パターン形成方法。
- 少なくとも絶縁体よりなる支持基板上に第１の導体層よりなる第１の配線パターンを所定の形状に形成する工程と、認識手段によってその第１の配線パターンの形状と位置を認識したのち前記第１の配線パターンの上面に絶縁層を介して第２の導体層を接着する工程と、その第２の導体層の上面にフォトレジスト層を形成したのち前記認識手段によって検出された前記第１の配線パターンの形状および位置の画像信号に基づく所定の位置にバイアホールのパターンを前記フォトレジスト層に描画手段によって描画感光し、前記フォトレジスト層を現像する工程と、前記感光現像されたフォトレジスト層よりなるマスクを介して前記第２の導体層をエッチングして前記第２の導体層にバイアホールを穿孔するための開口部を設ける工程と、その開口部の前記絶縁層にバイアホールを形成する工程と、前記バイアホールおよび前記第２の導体層の全面に銅めっきを行う工程と、前記認識手段によって検出された画像信号に基づき第１の配線パターンの位置及び形状に対応して前記描画手段により第２の配線パターンを形成する工程とを備える多層配線パターン形成方法。
- 絶縁体よりなる支持基板あるいは絶縁層がアラミド繊維を補強材とするアラミドエポキシよりなることを特徴とする請求項１または２記載の多層配線パターン形成方法。
- 絶縁体よりなる支持基板あるいは絶縁層がガラス繊維を補強材とするエポキシ基板よりなることを特徴とする請求項１または２記載の多層配線パターン形成方法。
- 穿孔手段がレーザ加工機である請求項１または２記載の多層配線パターン形成方法。
- 描画手段がレーザ直接描画機である請求項１または２記載の多層配線パターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19189696A JP3687204B2 (ja) | 1996-07-22 | 1996-07-22 | 多層配線パターン形成方法 |
| US08/896,071 US6171946B1 (en) | 1996-07-22 | 1997-07-17 | Pattern formation method for multi-layered electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19189696A JP3687204B2 (ja) | 1996-07-22 | 1996-07-22 | 多層配線パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041634A JPH1041634A (ja) | 1998-02-13 |
| JP3687204B2 true JP3687204B2 (ja) | 2005-08-24 |
Family
ID=16282259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19189696A Expired - Fee Related JP3687204B2 (ja) | 1996-07-22 | 1996-07-22 | 多層配線パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6171946B1 (ja) |
| JP (1) | JP3687204B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059031A (ja) * | 1998-08-07 | 2000-02-25 | Nippon Carbide Ind Co Inc | プリント配線板及びその製造方法 |
| EP1114457B1 (de) * | 1998-08-21 | 2010-05-12 | Infineon Technologies AG | Verfahren zur herstellung von integrierten schaltkreisen |
| JP2000068149A (ja) * | 1998-08-25 | 2000-03-03 | Murata Mfg Co Ltd | 積層電子部品及びその製造方法 |
| JP4520567B2 (ja) * | 2000-02-08 | 2010-08-04 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP4854846B2 (ja) * | 2000-02-25 | 2012-01-18 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP3802309B2 (ja) * | 2000-03-28 | 2006-07-26 | 株式会社アドテックエンジニアリング | 多層回路基板製造における位置合わせ装置及び露光装置 |
| US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
| US6429389B1 (en) * | 2000-11-15 | 2002-08-06 | Intel Corporation | Via-in-pad apparatus and methods |
| JP4680410B2 (ja) * | 2001-04-24 | 2011-05-11 | 日本特殊陶業株式会社 | 配線基板 |
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| JP4190269B2 (ja) | 2002-07-09 | 2008-12-03 | 新光電気工業株式会社 | 素子内蔵基板製造方法およびその装置 |
| JP5347888B2 (ja) * | 2009-10-08 | 2013-11-20 | パナソニック株式会社 | 多層プリント配線板の製造方法 |
| KR101184856B1 (ko) | 2010-12-22 | 2012-09-20 | 삼성전기주식회사 | 감광성 절연재를 이용한 인쇄회로기판 제조 방법 |
| FR3007403B1 (fr) * | 2013-06-20 | 2016-08-05 | Commissariat Energie Atomique | Procede de realisation d'un dispositif microelectronique mecaniquement autonome |
| JP5802302B2 (ja) * | 2014-04-08 | 2015-10-28 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US11910520B2 (en) * | 2018-02-02 | 2024-02-20 | Kuprion Inc. | Thermal management in circuit board assemblies |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5807763A (en) * | 1997-05-05 | 1998-09-15 | International Business Machines Corporation | Electric field test of integrated circuit component |
-
1996
- 1996-07-22 JP JP19189696A patent/JP3687204B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-17 US US08/896,071 patent/US6171946B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6171946B1 (en) | 2001-01-09 |
| JPH1041634A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687204B2 (ja) | 多層配線パターン形成方法 | |
| JP6373574B2 (ja) | 回路基板及びその製造方法 | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| TWI495416B (zh) | 多層基板 | |
| JP2913891B2 (ja) | 多層配線基板 | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| US20080264676A1 (en) | Circuit board and method for manufaturing thereof | |
| JP2000512083A (ja) | バイアマトリックス層間接続を有する多層回路及びその製造方法 | |
| US12019111B2 (en) | Manufacturing method of a multi-layer for a probe card | |
| JP2510747B2 (ja) | 実装基板 | |
| US20140251657A1 (en) | Printed circuit board and method of manufacturing the same | |
| TWI384923B (zh) | A multilayer circuit board having a wiring portion, and a method of manufacturing the same | |
| JP2810143B2 (ja) | 厚膜薄膜混成多層配線基板 | |
| JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
| JP2020202241A (ja) | フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法 | |
| JP2002033562A (ja) | 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法 | |
| TWI391069B (zh) | 多層電路板製作方法 | |
| JPH06334346A (ja) | 厚膜・薄膜混成多層配線基板のパターン形成方法 | |
| JP4883442B2 (ja) | 回路基板とその製造方法、及び半導体装置 | |
| JPH07321467A (ja) | 厚膜・薄膜混成多層配線基板 | |
| JP6986221B2 (ja) | 孔電極基板の製造方法、孔電極基板および半導体装置 | |
| JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
| JPH08288335A (ja) | 基板接続方法 | |
| CN115985782A (zh) | 一种fcbga封装基板的制备方法 | |
| JPH06296081A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |