JPH1041634A - 多層パターン形成方法および電子部品 - Google Patents

多層パターン形成方法および電子部品

Info

Publication number
JPH1041634A
JPH1041634A JP8191896A JP19189696A JPH1041634A JP H1041634 A JPH1041634 A JP H1041634A JP 8191896 A JP8191896 A JP 8191896A JP 19189696 A JP19189696 A JP 19189696A JP H1041634 A JPH1041634 A JP H1041634A
Authority
JP
Japan
Prior art keywords
pattern
layer
forming
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8191896A
Other languages
English (en)
Other versions
JP3687204B2 (ja
Inventor
Katsuhide Tsukamoto
勝秀 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19189696A priority Critical patent/JP3687204B2/ja
Priority to US08/896,071 priority patent/US6171946B1/en
Publication of JPH1041634A publication Critical patent/JPH1041634A/ja
Application granted granted Critical
Publication of JP3687204B2 publication Critical patent/JP3687204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多層配線基板や半導体装置等の多層パターン
の形成方法に関し、特に従来のフォトリソ法において工
程中のストレスによるマスクや基板材料又は導体層等の
熱膨張係数の相違から生じる寸法ずれによって電気的接
続性が不安定になり信頼性を低下させるという課題を解
決し、低コストで信頼性に優れた電子部品を生産するこ
とができる多層配線パターンの形成方法を提供する。 【解決手段】 支持基板１０２の表面の第１の配線パタ
ーン１０４ａの位置及び形状を電子式カメラ２５により
認識した後、絶縁層１０６を塗布し、認識した第１の配
線パターン１０４ａの画像情報に基づきレーザ加工機１
０７を用いてバイアホール１０８を設け、さらに絶縁層
１０６の上面に配置された第２の導体層１１０に同じく
画像情報に基づき、第１の配線パターン１０４ａに対応
した第２の配線パターン１１３をレーザ直接描画機３２
によって形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は微細な配線パターン
を高密度に、かつ多層構造で形成するための多層パター
ン形成方法および前記形成方法を用いる直接描画装置と
前記形成方法によって製造された多層配線基板等の電子
部品に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータや映像音
響機器等の電子機器の多機能化や小型軽量化等の要望に
応じて電子機器に使用される電子部品の小型化や高密度
実装に関する開発は急速度に進行しており、特にＬＳＩ
等の半導体装置におけるデザインルールの超微細化やこ
れらの電子部品を高密度に搭載するためのプリント配線
基板の配線ピッチの極小化や多層配線化が進められてい
る。
【０００３】多層デバイス例えば多層プリント配線基板
やＭＣＭ多層基板、またはＬＳＩ等のように多層構造に
配線が形成されたデバイス類は年々その高密度化が進
み、より微細なパターンの形成が求められる一方ではよ
り安価に製造することが要求され、この両方の課題を解
決することは極め困難となっている。この課題を生産技
術面から解決する方法としては大量生産を行うことによ
ることが考えられるが、例えば多層プリント配線基板の
場合、一枚の大型基板を用いて同時に多数の配線基板を
形成する、いわゆる多数個取りによって１個あたりの生
産コストを低減する方法が有効である。
【０００４】この目的のために、現在プリント配線基板
業界では約５００ｍｍ角の大型基板を処理するプロセ
ス、また半導体基板では８インチのシリコンウエーハ上
に多数のＬＳＩを形成するプロセスが採用されてきてい
る。またその高度の耐熱性の利点を活かして自動車等の
電子制御機器に使用されているセラミック多層基板では
焼成時の焼き締まりによる寸法変化が大きいため一般的
にはプリント配線板に比べて小さい約１００〜３００ｍ
ｍ角のものが使われている。
【０００５】以下、上記プリント配線基板等の従来の多
層パターン形成方法について説明する。図５は多層プリ
ント配線基板を従来の製造方法で形成する方法を示す工
程図であり、図５（ａ）に示すように内部配線パターン
５０１及び上面配線パターン５０２と下面配線パターン
５０３を備えるガラスエポキシ多層配線基板５０４の上
面に感光性の絶縁体層５０５が塗布され、この絶縁体層
５の上に上面配線パターン５０２に対応してバイアホー
ル形成のためのパターンが設けられている第１のマスク
５０６を位置合わせして配置し（ｂ）、フォトリソグラ
フによりその上から露光現像することによって穿孔すべ
きバイアホールの位置の絶縁体層５０５が除去（ｃ）さ
れてバイアホール５０７が形成される。つぎにそのバイ
アホール７の内壁をＳｎ−Ｐｄ等によって活性化して導
電性を付与した後、銅めっきを施して全面に導体層５０
８が形成される（ｄ）。つぎにその導体層５０８の上に
あらかじめ設計された配線パターンを有する第２のマス
ク５０９を位置合わせして載置し（ｅ）、同じくフォト
リソ法により露光現像およびエッチングすることによっ
て目的とする配線パターン５１０が形成されるのである
（ｆ）。
【０００６】またＬＳＩ等の半導体装置の場合も基本的
な工法は上記プリント配線基板の場合と同様であり、ア
クティブまたはパッシブ素子が形成されたシリコンウエ
ーファの上面にアルミ蒸着膜またはスパッタ膜で下側の
配線パターンを形成し、その上に酸化シリコン等よりな
る絶縁体層を被覆したのち、フォトリソ法によりバイア
ホールを設け、つぎにスパッタまたは蒸着により導体層
を形成し、同様にフォトリソ法により上側の配線パター
ンが形成される。上記ＬＳＩの配線パターン形成工程に
おいてもプリント配線基板の場合と同じようにフォトリ
ソ法を利用するに当たってマスクの精密な位置合わせが
必要となる。また、パッシブな素子やアクティブな素子
もやはり複数回のフォトリソ工程を繰り返して作られ
る。
【０００７】一方、前述したようにプリント配線基板ま
たはＬＳＩ等の電子部品の生産コストを下げるためには
ワーク基板（多数個取りのために多数の電子部品を同時
に処理形成する一枚の単位基板、例えばＬＳＩの場合８
インチサイズのシリコンウェファ）一枚あたりの電子部
品の数を多くしなければならない。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
の配線パターンの形成方法では、ワーク基板のサイズが
大きくなるほど位置合わせの精度は低下するという問題
がある。さらには従来の形成方法で用いられるマスクや
基板材料または導体層などの熱膨張係数の相違による寸
法ずれに起因する歩留まりの低下等が問題となってい
た。例えばガラスエポキシを基材とするプリント配線基
板の場合、構成材料は無機質のガラス繊維と有機質のエ
ポキシ樹脂であり、その表面には金属材である配線パタ
ーンが形成されている。したがってその熱膨張現象は極
めて複雑な形態を取るのが普通であり、さらに工程中加
圧や加熱等のストレスを受けるために複数の材料を積層
したりマスク合わせをしなければならないフォトリソ法
における寸法精度の向上は極めて困難であり、また配線
パターンを多層化するほどその困難さは倍加される。
【０００９】図６は一般的に採用されている形成方法に
よる多数個取りワーク基板の一例を示すものであり、ワ
ーク基板６０１から配線パターン６０４やバイアホール
６０５が形成された２５個のプリント配線基板６０２が
形成される状態を示している。６０３は基準穴であっ
て、フォトリソ法によるマスク等の位置合わせのときに
この基準穴６０３によって寸法精度を保持しようとする
ものであるが、上記したように熱膨張等による寸法変化
のために図８に示すように表層の配線パターン６０４と
その下層にある配線パターン７０１とを接続するための
バイアホール６０５の一部は位置合わせの寸法精度が得
られれず、６０５ａのようにその位置が一部ずれた場
合、電気的接続性が不安定になって製品の信頼性を低下
させたり、６０５ｂのように全くその位置がずれてしま
い不良品となって生産歩留まりを悪化させるという問題
が生じる。
【００１０】一般的には５００ｍｍ角のワーク基板を使
用した場合、その位置合わせによる寸法誤差を１００μ
ｍ以下とすることは困難であり、前述したように配線パ
ターンが高密度になるほどその困難さは増大する。
【００１１】本発明は上記課題を解決するものであり、
生産コスト低減のためにワーク基板のサイズが大きくな
ってもその材料固有の熱膨張による寸法変化などに影響
されることなく、高い精度でそれぞれの配線パターンを
形成でき、また多層に形成された複数の配線パターンを
それぞれバイアホールで正確に接続することができ、し
たがって製造歩留まりを向上させ、低コストで信頼性に
優れた電子部品を生産することができる多層配線パター
ンの形成方法を提供するものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明は、絶縁層を介して配線等のパターンが多層形
成された構造を有する電子部品の多層パターン形成方法
において、既に形成されているパターンの位置および形
状等を認識し、既形成パターンに対応して次層のパター
ンを適正な位置及び形状に形成する多層パターンの形成
方法であり、本発明によれば、すでに形成されている配
線パターンやバイアホールの形状に対応してつぎに形成
するための配線パターンやバイアホールを生成しながら
形成して行く手段としているので極めて高精度な配線パ
ターンを形成でき、またその複数の配線パターンをバイ
アホールで正確に接続することができるため、製造歩留
まりが向上し、信頼性に優れた電子部品を得ることがで
きる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、絶縁層を介して配線等のパターンが多層形成された
構造を有する電子部品の多層パターン形成方法におい
て、既に形成されているパターンの位置および形状等を
認識し、既形成パターンに対応して次層のパターンを適
正な位置及び形状に形成する方法であり、常にすでに形
成されている配線パターンの位置およびその形状に基づ
いて予め設計してある次層の配線パターンを変形生成す
るために、従来のようにマスク合わせによる位置ずれな
どの発生をほぼ完全に抑制することができる。したがっ
て多数個取りのためのワーク基板の寸法を大きくするこ
とができ、生産歩留まりを高めることにより生産コスト
の低減、および信頼性に優れた電子部品の供給に有効で
ある。
【００１４】また請求項２に記載の発明は、前記請求項
１に記載の方法において、第１の配線パターンの上面の
上に絶縁層を被覆した後、部分的に第１の配線パターン
を露出させて第１の配線パターンを認識するようにして
いるために、絶縁層が邪魔にならず光学的に精度よく第
１の配線パターンを読み取ることができる。
【００１５】また請求項３に記載の発明は、絶縁層を介
して配線等のパターンが多層形成された構造を有する電
子部品の多層パターンを形成する装置であって、少なく
ともパターンを認識するパターン認識装置と認識したパ
ターンにもとずいて次層のパターンを変形生成するパタ
ーン生成装置と生成したパターンに従って直接加工ある
いは描画するレーザ装置を設けた多層パターン製造用の
直接描画装置であって、本装置により本発明を効率よく
実施でき、高精度多層パターンを有する電子部品を低価
格で作ることができる。
【００１６】また請求項４に記載の発明は、請求項２に
記載の発明における認識手段としてＸ線照射装置と電子
式カメラを用いるものであり、エポキシ等の合成樹脂質
よりなる配線基板において既に形成されている複数の配
線パターンの内任意のものを認識、参照して次層の配線
パターンを設計、描画することができる。
【００１７】また請求項５に記載の発明は、請求項２に
記載の発明における認識手段として電子式カメラおよび
記憶装置を用いるものであり、セラミック基板やシリコ
ン基板等の無機質材料よりなる配線基板または多層デバ
イスにおいて製造工程における多品種の異なる配線パタ
ーンを同時に記憶させ、それぞれ対応する製品の配線パ
ターンを正確に形成することができるため、１つの生産
ラインで異なる品種の製品を高速で処理することができ
る。
【００１８】また請求項６に記載の発明は、絶縁体より
なる支持基板の表面に第１の導体層よりなる第１の配線
パターンを所定の形状に形成する工程と、第１の配線パ
ターンの位置及び形状を認識手段によって認識する工程
と、第１の配線パターンの上面に絶縁層を被覆する工程
と、認識手段によって検出された画像信号に基づき第１
の配線パターンの位置及び形状に対応して絶縁層の所定
の位置に絶縁層の上面から穿孔手段によってバイアホー
ルを設ける工程と、そのバイアホールに導電体を設け、
絶縁体層の上面全体に第２の導体層を形成する工程と、
その第２の導体層の上面にフォトレジスト層を形成した
のち認識手段によって検出された画像信号に基づきフォ
トレジスト層に描画手段によって所定の形状の第２の配
線パターンを描画感光させる工程と、感光現像されたフ
ォトレジストを介して第２の導体層をエッチングしたの
ちフォトレジストを除去することにより第２の配線パタ
ーンを形成し、導電体が設けられたバイアホールを介し
て第１の配線パターンと第２の配線パターンを電気的に
接続して多層配線基板を形成する工程を有する方法であ
り、すでに形成されている配線パターンの位置およびそ
の形状に基づいて次層の配線パターンを形成でき、ある
いはあらかじめ設計してある配線パターンの形状やバイ
アホールの位置などを容易に変更して形成できるため
に、従来のようにマスク合わせによる位置ずれなどの発
生をほぼ完全に抑制することができる。したがって多数
個取りのためのワーク基板の寸法を大きくすることがで
き、例えば実施例１あるいは２で説明するビルドアップ
法のようにすでに形成されている配線パターンを有する
配線基板の上面に順次絶縁層を介して配線パターンを複
数個形成して多層配線基板を製造する場合においても生
産歩留まりを高めることにより生産コストを低減でき、
また信頼性に優れた高密度多層配線基板を製造すること
が可能となる。
【００１９】また請求項７に記載の発明は、絶縁体より
なる支持基板上に第１の導体層よりなる第１の配線パタ
ーンを所定の形状に形成する工程と、認識手段によって
その第１の配線パターンの形状と位置を認識したのち第
１の配線パターンの上面に絶縁性の接着樹脂層を介して
銅箔よりなる第２の導体層を接着する工程と、その第２
の導体層の上面にフォトレジスト層を形成したのち認識
手段によって検出された第１の配線パターンの形状およ
び位置の画像信号に基づく所定の位置にバイアホールの
パターンをフォトレジスト層に描画手段によって描画感
光させる工程と、感光現像されたフォトレジスト層より
なるマスクを介して第２の導体層をエッチングして第２
の導体層にバイアホールを穿孔するための開口部を設け
る工程と、その開口部の接着樹脂層に穿孔手段によって
バイアホールを形成する工程と、バイアホールおよび第
２の導体層の全面に銅めっきを行う工程と、認識手段に
よって検出された画像信号に基づき第１の配線パターン
の位置及び形状に対応して描画手段により第２の配線パ
ターンを形成する工程とを備えるものであり、簡略な工
程を採用することにより、一層安価に高信頼性の多層配
線基板を生産することができる。
【００２０】また請求項８に記載の発明は、請求項６ま
たは７記載の絶縁体よりなる支持基板あるいは絶縁層と
してアラミド繊維を補強材とするアラミドエポキシを用
いたものであり、耐熱性に優れ、かつ高密度配線が可能
な多層配線基板を得ることができる。
【００２１】また請求項９に記載の発明は、請求項６ま
たは７記載の絶縁体よりなる支持基板あるいは絶縁層と
してガラス繊維を補強材とするエポキシ基板を用いたも
のであり、機械的強度と信頼性に優れた耐衝撃性の多層
配線基板を得ることができる。
【００２２】また請求項１０に記載の発明は、絶縁体層
としてセラミックスを用いて内部に複数層の導電性パタ
ーンが形成された多層基板上のパターンを認識手段によ
り認識してその情報を記憶する工程と、多層基板の表面
に導体層を形成する工程と、その導体層の全面にフォト
レジストを塗布する工程と、フォトレジストに認識手段
により記憶された情報に基づいて計算し生成したパター
ンを描画手段により描画する工程と、フォトレジストを
選択的に除去したのちエッチングにより不要部分の導体
層を溶解除去して多層基板上に配線パターンを形成して
多層配線基板を形成する工程とを有するものであり、無
機質材料を絶縁体とする多層基板の上面にもそのパター
ンを認識して記憶された画像情報により、バイアホール
の位置に的確に整合した正確な配線パターンを形成する
ことができる。
【００２３】また請求項１１に記載の発明は、複数の拡
散領域と配線とを備える半導体装置の多層パターン形成
方法において、既に形成された少なくとも１つのパター
ンの位置および形状を認識手段により認識し、その認識
したパターンに対応して次の拡散パターンまたはコンタ
クト窓または配線パターンを描画手段およびフォトリソ
法により形成して半導体装置を形成するものであり、大
型のワーク基板（シリコンウェーファ）から信頼性に優
れたＬＳＩチップを収率よく生産できる。
【００２４】また請求項１２に記載の発明は、複数のＴ
ＦＴと配線を備える液晶表示装置の多層パターン形成方
法において、既に形成された少なくとも１つのパターン
の位置および形状を認識手段により認識し、その認識し
たパターンに対応して次のパターンまたは配線パターン
を描画手段およびフォトリソ法により形成して液晶表示
装置を形成するものであり、液晶テレビ等の表示パネル
として使用される際、ホワイトスポット等の点欠陥の少
ない表示品質に優れた液晶表示装置を得ることができ
る。
【００２５】また請求項１３に記載の発明は、請求項６
または７記載の穿孔手段としてレーザ加工機を用いるも
のであり、微細なデザインルールで高密度に配線された
複数層の端子を電気的に接続するためのバイアホール径
をより小さく形成することができる。
【００２６】また請求項１４に記載の発明は、請求項６
から１２のいずれかに記載の描画手段としてレーザ直接
描画機を用いるものであり、従来のマスクを使用するフ
ォトリソ法に比較してより正確で細密な配線パターンを
形成することができる。
【００２７】また請求項１５に記載の発明は、請求項１
から２、６から１４のいずれかに記載の多層パターン形
成方法によって形成された電子部品であり、高い生産歩
留まりと優れた信頼性を備えるものである。
【００２８】また請求項１６に記載の発明は、請求項１
５記載の電子部品がともに優れた信頼性を有する多層配
線基板、半導体装置または液晶表示装置のいずれかを指
すものである。
【００２９】また請求項１７に記載の発明は、本発明を
有効に実施するために各層に位置認識用のパターンを各
配線層に設けて作られたものでより精度のよい多層配線
基板を提供する。
【００３０】以下、本発明の一実施の形態について図面
を参照しながら説明する。 （実施の形態１）図１（ａ）〜（ｇ）は、本発明の実施
の形態１における多層パターンの形成方法を工程順に示
す多層配線基板の断面図であり、図において１０１は両
面配線基板であり、アラミド繊維を補強材とするアラミ
ドエポキシ基板１０２の表面にはバイアホール１０３に
よって電気的に接続された第１の配線パターン１０４
ａ，１０４ｂが所定の形状に設けられている（ａ）。こ
の両面配線基板１０１の上面に認識手段として、例えば
ＣＣＤ等の電子式カメラ１０５を配置して第１の配線パ
ターン１０４ａの位置や形状を読み取り記憶装置に記憶
蓄積する（ｂ）。またこの両面配線基板１０１の裏面よ
りＸ線を照射し、その透過画像を同じく電子式カメラ１
０５によって読み取ることも可能であり、この場合表面
の第１の配線パターン１０４ａのみでなく、両面配線基
板１０１の裏面に形成されている他の第１の配線パター
ン１０４ｂの位置や形状も読み取ることができ、次工程
において第２または第３の配線パターンを形成させる際
に複数の既形成配線パターンの情報を反映させることが
可能となる。つぎに同図（ｃ）に示すように第１の配線
パターン１０４ａの上面に絶縁層、好ましくは感光性樹
脂等よりなる絶縁層１０６を塗布し、レーザ加工機等の
穿孔手段１０７を用いて電子式カメラ１０５により認識
記憶された第１の配線パターン１０４ａの位置及び形状
の画像情報に基づく必要な位置にバイアホール１０８を
設ける（ｄ）。バイアホール１０８の穿孔は直接レーザ
加工機１０７のエネルギーによることもできるが、感光
性樹脂よりなる絶縁層１０６を用いた場合、レーザ光に
よって感光させた部分を現像除去することによって設け
ることも可能である。この場合、レーザ光は絶縁層を感
光させるだけでよいので高速でレーザ光を移動させるこ
とができ、高速処理が可能となる。
【００３１】つぎにバイアホール１０８の内部に導電体
１０９を設けた後、絶縁層１０６およびバイアホール１
０８の上面全体に銅箔等よりなる第２の導体層１１０を
積層する（ｅ）。導電体１０９は導電性ペーストをの場
合もあるし、鍍金で形成することもある。また導体層１
１０は導体箔を張り付ける方法もあるし、また鍍金ある
いはスパッタや蒸着という手もある。
【００３２】同図（ｆ）に示すように、第２の導体層１
１０上に塗布されたフォトレジスト１１１にバイアホー
ル１０８の形成時と同様に電子式カメラ２５により認識
記憶された第１の配線パターン１０４ａまたは１０４ｂ
の画像情報に基づく必要なパターンを描画手段としてレ
ーザ直接描画機１１２を用いて描き、感光した部分を現
像、除去したのち第２の導体層１１０をエッチングする
ことにより第１の配線パターン１０４ａとバイアホール
導電体１０９によって電気的に接続された第２の配線パ
ターン１１３が得られる（ｇ）。
【００３３】バイアホール１０８および第２の配線パタ
ーン１１３はいずれも既に形成されている第１の配線パ
ターン１０４の位置や形状等の画像情報に基づいて形成
されるため、第１の配線パターン１０４が工程中の加圧
や加熱等のストレスによって当初の設計パターンの形状
から変形していたとしても、従来のようにマスクパター
ン合わせの際に発生していた位置ずれなどが生じること
は皆無となる。
【００３４】なお、本実施の形態ではバイアホールによ
り接続された両面配線基板を例として説明したが、片面
配線基板またはバイスルーホールによって内部配線され
た多層配線基板を用いることも可能である。またアラミ
ドエポキシ基板に代えてガラスエポキシ基板においても
同様の効果を得ることができる。また本実施例では第２
の配線パターン１１３を形成する方法について説明した
が、この第２の配線パターンの上に、第３、第４の配線
パターン等の多層の配線パターンも同様に形成すること
ができる。
【００３５】本実施の形態は例えば、第１の配線層の画
像を認識しデジタル的にパターンを記憶する認識装置、
バイアホールの位置をこのパターンから割り出す(計算
する）あるいは第２の配線層のパターンを予め作られて
いるものから変形生成するパターン生成装置、直接加工
するあるいは描画するレーザ装置をそなえた多層パター
ン描画装置により簡単に実行される。
【００３６】パターン認識装置には基板を通して内層を
検出できる光源にＸ線を用いたものや表層しか検出でき
ないが可視光を用いる簡単な電子式読み取り装置を使え
る。
【００３７】（実施の形態２）つぎに本発明の実施の形
態２について説明する。図２（ａ）〜（ｈ）は本発明の
実施の形態２の多層パターン形成方法を工程順に示す多
層配線基板の断面図であり、図２（ａ）に示すように絶
縁体としてアラミド繊維を補強材とするアラミドエポキ
シ基板２０１の表面に第１の導体層を選択的にエッチン
グして形成された第１の配線パターン２０２の位置およ
び形状を第１の実施例の場合と同じように電子式カメラ
１０５によって読み取り、認識記憶させる。
【００３８】つぎに同図（ｂ）に示すように、絶縁層２
０３が貼着されている銅箔等よりなる第２の導体層２０
４をその絶縁層２０３を介して第１の配線パターン２０
２の上面に接着する。さらにその上面にフォトレジスト
層２０５を塗布し、前工程で認識した画像情報に基づき
レーザ直接描画機１１２によって第１の配線パターン２
０２に対応した必要とする箇所にバイアホール形成のた
めの開口部分を感光させて（ｃ）現像除去し、開口部２
０６を設け、つぎに同図（ｄ）に示すように第２の導体
層２０４をエッチングして開口部２０６の絶縁層２０３
を露出させたのち、第２の導体層２０４をマスクとして
絶縁層２０３をエッチング除去し、バイアホール２０７
を設ける。なおバイアホール２０７の形成に図２（ｅ）
に示すようにレーザ加工機１０７を用いることもでき
る。
【００３９】つぎに第２の導体層４４の全面およびバイ
アホールに銅めっき２０８を施して第２の導体層２０４
と一体化したのち（ｆ）、同図（ｇ）に示すように第２
の導体層２０４上に塗布されたフォトレジスト２０９に
バイアホール２０７の形成時と同様に電子式カメラ２０
５により認識記憶された第１の配線パターン２０４の画
像情報に基づく必要なパターンを描画手段としてレーザ
直接描画機１１２を用いて描き、感光した部分を現像、
除去したのち第２の導体層２０４をエッチングすること
により第１の配線パターン２０２とバイアホール２０７
によって電気的に接続された第２の配線パターン２１０
が得られる（ｈ）。
【００４０】本実施の形態の場合も実施の形態１の場合
と同じように、バイアホール２０７および第２の配線パ
ターン２１０はいずれも既に形成されている第１の配線
パターン２０２の位置や形状等の画像情報に基づいて形
成されるため、第１の配線パターン２０２が工程中の加
圧や加熱等のストレスによって当初の設計パターンの形
状から変形していたとしても、従来のようにマスクパタ
ーン合わせの際に発生していた位置ずれなどが生じるこ
とはない。
【００４１】また上記実施の形態２ではいずれも絶縁体
よりなる支持基板に有機質材料を用いた例について説明
したが、従来から高度の耐熱信頼性が要求される電子機
器に用いられているセラミックスを絶縁体として内部に
多層配線された多層配線基板の上面に配線パターンを形
成する場合も、上記実施の形態２と同様の形成方法が適
用可能である。この場合は、セラミック基板の場合は表
層のみ後で形成することが多い。
【００４２】その理由は、セラミックは焼成過程におい
て焼き縮みが生じ寸法が安定せず、表層のパターンだけ
は焼成後に形成する。表層の配線層のパターンを形成す
る前にはビアの先端のみ顔をのぞかせているのである
が、その位置は焼き縮みのばらつきのために安定しな
い。このような場合でも本発明を用いれば、ビアの位置
を認識して配線層のパターンを変形生成するために、い
わゆるビアズレの心配がない。従って、ビアホールの径
を小さくできるとともにビアを受けるビアパッドも小さ
くできるために高密度の配線基板が容易に得られる。
【００４３】前記実施の形態において、パターンの認識
は描画直前が好ましい。なぜならば、時間が経ってから
描画を行う場合は環境が異なっている可能性があり、正
確な描画が出来ない可能性がある。このことを避けるた
めに、各層に認識用のパターンを設けることは有効であ
る。各層に認識用のパターンを複数個設け、このパター
ンを認識してその近傍の次の層のパターンを描画するよ
うにするとより正確にパターンを積層することができ
る。
【００４４】絶縁層を被覆してから認識パターンを光学
的に検知するのは困難であるが、認識パターンの近傍を
少し大きく絶縁層を取り除き、認識パターンを露出させ
て読み取る様にするのも有効である。絶縁層を取り除く
にはレーザが有効である。認識直前に露出させてもよい
し、前以て露出させておくのもよい。
【００４５】（実施の形態３）つぎに本発明の実施の形
態３について説明する。図３は本発明の実施の形態３の
多層パターン形成方法によって作成された半導体装置の
断面図である。
【００４６】図において３０１は半導体装置をその上に
多数個形成させるためのシリコンウェハーよりなるワー
ク基板であり、シリコンウェハー上の酸化膜３０２の形
成および半導体装置を構成するための拡散層の開口、各
電極端子となるエミッタ３０３、コレクタ３０４、ベー
ス３０５等の形成はいずれも実施の形態１および実施の
形態２において説明した認識手段、描画手段を用いて既
に形成されているパターンの位置および形状に対応して
順次形成して行くことにより、極めて正確に多層パター
ンを形成することができる。したがって従来のように製
造工程中の環境温度等の変形要因に煩わされることな
く、極めて信頼性に優れた半導体装置を歩留まりよく生
産することができる。
【００４７】（実施の形態４）つぎに本発明の実施の形
態４について説明する。図４は本発明の実施の形態４の
多層パターン形成方法によって作成された液晶表示装置
に用いられるＴＦＴ基板の断面図である。
【００４８】図において４０１は透明なガラス基板であ
り、その上に半導体薄膜４０２、ＳｉＯ２よりなる絶縁
酸化膜４０３を介して設けられたゲート電極４０４およ
びドレイン４０５、ソース４０６より構成される液晶分
子駆動用のトランジスタとドレイン４０６に接続されて
液晶分子に電荷を加えるＩＴＯよりなる透明電極４０７
が多数個形成されており、これらのパターンはいずれも
実施の形態１および実施の形態２において説明した認識
手段、描画手段を用いて既に形成されているパターンの
位置および形状に対応して順次形成して行くことによ
り、極めて正確に多層パターンを形成することができ
る。したがって従来のように製造工程中の環境温度等の
変形要因に煩わされることなく、画像等の表示装置とし
て避けなければならないＴＦＴの断線による点欠陥等の
不良を無くすことが可能となり、したがって信頼性に優
れた製品の生産歩留まりを向上させることができる。
【００４９】
【発明の効果】上記実施の形態より明らかなように本発
明は、すでに形成されている配線パターンやバイアホー
ルの位置や形状に対応じてつぎに形成するための配線パ
ターンやバイアホールを設計生成しながら形成して行く
形成方法であるため、極めて高位置精度で配線パターン
を形成でき、そのため多層に形成された複数の配線パタ
ーンをバイアホールで極めて正確に接続することができ
る。
【００５０】またワーク基板のサイズが大きくなっても
その材料固有の熱膨張による寸法変化などに影響される
ことがなく、高い精度でそれぞれの配線パターンを形成
でき、かつ製造歩留まりが向上するので低コストの多層
パターンを有する電子部品を生産することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における多層パターン形
成方法を説明する多層配線基板の工程図
【図２】本発明の実施の形態２における多層パターン形
成方法を説明する多層配線基板の工程図
【図３】本発明の実施の形態３における多層パターン形
成方法を説明する半導体装置の断面図
【図４】本発明の実施の形態４における多層パターン形
成方法を説明する液晶表示装置のＴＦＴの断面図
【図５】従来の多層パターン形成方法を説明する多層配
線基板の工程図
【図６】一般的に使用されている多数個取りワーク基板
の平面図
【図７】従来の多数個取りワーク基板の一部拡大平面図
【符号の説明】
１０１ 両面配線基板 １０２ 支持基板 １０３ スルーホール １０４ 第１の配線パターン １０５ 電子式カメラ（認識手段） １０６ 絶縁層 １０７ レーザ加工機（穿孔手段） １０８ バイアホール １０９ 導電体 １１０ 第２の導体層 １１１ フォトレジスト層 １１２ レーザ直接描画機（描画手段） １１３ 第２の配線パターン ２０１ 支持基板 ２０２ 第１の配線パターン ２０３ 絶縁層 ２０４ 銅箔 ２０５ フォトレジスト層 ２０６ 開口部 ２０７ バイアホール ２０８ 銅めっき ２０９ フォトレジスト層 ２１０ 第２の配線パターン ３０１ シリコンウェファよりなるワーク基板 ３０２ 酸化膜 ３０３ エミッタ ３０４ コレクタ ３０５ ベース ４０１ 透明なガラス基板 ４０２ 半導体薄膜 ４０３ 絶縁酸化膜 ４０４ ゲート電極 ４０５ ドレイン ４０６ ソース ４０７ 透明電極 ５０１ 内部配線パターン ５０２ 上面配線パターン ５０３ 下面配線パターン ５０４ 多層配線基板 ５０５ 絶縁体層 ５０６ 第１のマスク ５０７ バイアホール ５０８ 導体層 ５０９ 第２のマスク ５１０ 配線パターン ６０１ ワーク基板 ６０２ プリント配線基板 ６０３ 基準穴 ６０４ 配線パターン ６０５ バイアホール ７０１ 下層にある配線パターン

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】絶縁層を介して配線等のパターンが多層形
    成された構造を有する電子部品の多層パターン形成方法
    において、既に形成されているパターンの位置および形
    状等を認識して前記既形成パターンに対応して次層のパ
    ターンを適正な位置及び形状に形成する多層パターン形
    成方法。
  2. 【請求項２】絶縁層の下にある既に形成されているパタ
    ーンを部分的に露出させて認識することを特徴とする請
    求項１記載の多層パターン形成方法。
  3. 【請求項３】絶縁層を介して配線等のパターンが多層形
    成された構造を有する電子部品の多層パターンを形成す
    る装置であって、少なくともパターンを認識するパター
    ン認識装置と、認識したパターンに基づいて次層のパタ
    ーンを変形生成するパターン生成装置と、生成したパタ
    ーンに従って直接加工あるいは描画するレーザ装置を設
    けたことを特徴とする多層パターン直接描画装置。
  4. 【請求項４】認識手段がＸ線照射装置と電子式カメラと
    からなる請求項３記載の多層パターン直接描画装置。
  5. 【請求項５】認識手段が電子式カメラおよび記憶装置を
    備える請求項３記載の多層パターン直接描画装置。
  6. 【請求項６】少なくとも絶縁体よりなる支持基板の表面
    に第１の導体層よりなる第１の配線パターンを所定の形
    状に形成する工程と、前記第１の配線パターンの位置及
    び形状を認識手段によって認識する工程と、前記第１の
    配線パターンの上面に絶縁層を被覆する工程と、前記認
    識手段によって検出された画像信号に基づき第１の配線
    パターンの位置及び形状に対応して前記絶縁層の所定の
    位置に絶縁層の上面から穿孔手段によってバイアホール
    を設ける工程と、そのバイアホールに導電体を設け、前
    記絶縁層の上面全体に第２の導体層を形成する工程と、
    その第２の導体層の上面にフォトレジスト層を形成した
    のち前記認識手段によって検出された画像信号に基づき
    前記フォトレジスト層に描画手段によって所定の形状の
    第２の配線パターンを描画感光させる工程と、前記感光
    現像されたフォトレジストを介して前記第２の導体層を
    エッチングしたのち前記フォトレジストを除去すること
    により第２の配線パターンを形成する工程とを有する多
    層パターン形成方法。
  7. 【請求項７】少なくとも絶縁体よりなる支持基板上に第
    １の導体層よりなる第１の配線パターンを所定の形状に
    形成する工程と、認識手段によってその第１の配線パタ
    ーンの形状と位置を認識したのち前記第１の配線パター
    ンの上面に絶縁層を介して第２の導体層を接着する工程
    と、その第２の導体層の上面にフォトレジスト層を形成
    したのち前記認識手段によって検出された前記第１の配
    線パターンの形状および位置の画像信号に基づく所定の
    位置にバイアホールのパターンを前記フォトレジスト層
    に描画手段によって描画感光させる工程と、前記感光現
    像されたフォトレジスト層よりなるマスクを介して前記
    第２の導体層をエッチングして前記第２の導体層にバイ
    アホールを穿孔するための開口部を設ける工程と、その
    開口部の前記絶縁層にバイアホールを形成する工程と、
    前記バイアホールおよび前記第２の導体層の全面に銅め
    っきを行う工程と、前記認識手段によって検出された画
    像信号に基づき第１の配線パターンの位置及び形状に対
    応して前記描画手段により第２の配線パターンを形成す
    る工程とを備える多層パターン形成方法。
  8. 【請求項８】絶縁体よりなる支持基板あるいは絶縁層が
    アラミド繊維を補強材とするアラミドエポキシよりなる
    ことを特徴とする請求項６または７記載の多層パターン
    形成方法。
  9. 【請求項９】絶縁体よりなる支持基板あるいは絶縁層が
    ガラス繊維を補強材とするエポキシ基板よりなることを
    特徴とする請求項６または７記載の多層パターン形成方
    法。
  10. 【請求項１０】少なくとも絶縁体としてセラミックスを
    用いて内部に複数層の導電性パターンが形成された多層
    配線基板上のパターンを認識手段により認識する工程
    と、前記多層配線基板の表面に導体層を形成する工程
    と、その導体層の上面にフォトレジストを塗布する工程
    と、前記フォトレジストに前記認識手段に得られた情報
    に基づいて計算生成したパターンを描画手段により描画
    する工程と、前記フォトレジストを選択的に除去したの
    ちエッチングにより不要部分の前記導体層を溶解除去し
    て前記多層配線基板上に配線パターンを形成する工程と
    を有する多層パターン形成方法。
  11. 【請求項１１】複数の拡散領域と配線とを備える半導体
    装置の多層パターン形成方法において、既に形成された
    少なくとも１つのパターンの位置および形状を認識手段
    により認識し、その認識したパターンに対応して次の拡
    散パターンまたはコンタクト窓または配線パターンを描
    画手段およびフォトリソ法により形成する多層パターン
    形成方法。
  12. 【請求項１２】複数のＴＦＴと配線を備える液晶表示装
    置の多層パターン形成方法において、既に形成された少
    なくとも１つのパターンの位置および形状を認識手段に
    より認識し、その認識したパターンに対応して次のパタ
    ーンまたは配線パターンを描画手段およびフォトリソ法
    により形成する多層パターン形成方法。
  13. 【請求項１３】穿孔手段がレーザ加工機である請求項６
    または７記載の多層パターン形成方法。
  14. 【請求項１４】描画手段がレーザ直接描画機である請求
    項６から１２のいずれかに記載の多層パターン形成方
    法。
  15. 【請求項１５】請求項１から２、６から１４のいずれか
    に記載の多層パターン形成方法によって形成された電子
    部品。
  16. 【請求項１６】電子部品が多層配線基板、半導体装置ま
    たは液晶表示装置であることを特徴とする請求項１５記
    載の電子部品。
  17. 【請求項１７】位置認識用のパターンを各配線層に複数
    個設けたことを特徴とする多層配線基板。
JP19189696A 1996-07-22 1996-07-22 多層配線パターン形成方法 Expired - Fee Related JP3687204B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19189696A JP3687204B2 (ja) 1996-07-22 1996-07-22 多層配線パターン形成方法
US08/896,071 US6171946B1 (en) 1996-07-22 1997-07-17 Pattern formation method for multi-layered electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19189696A JP3687204B2 (ja) 1996-07-22 1996-07-22 多層配線パターン形成方法

Publications (2)

Publication Number Publication Date
JPH1041634A true JPH1041634A (ja) 1998-02-13
JP3687204B2 JP3687204B2 (ja) 2005-08-24

Family

ID=16282259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19189696A Expired - Fee Related JP3687204B2 (ja) 1996-07-22 1996-07-22 多層配線パターン形成方法

Country Status (2)

Country Link
US (1) US6171946B1 (ja)
JP (1) JP3687204B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059031A (ja) * 1998-08-07 2000-02-25 Nippon Carbide Ind Co Inc プリント配線板及びその製造方法
JP2001223456A (ja) * 2000-02-08 2001-08-17 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
KR100784622B1 (ko) * 2000-03-28 2007-12-11 가부시키가이샤 아도테크 엔지니어링 다층 회로기판 제조에 있어서 위치 맞춤방법 및 그 장치
US7707713B2 (en) 2002-07-09 2010-05-04 Shinko Electric Industries Co., Ltd. Component-embedded circuit board fabrication method
JP2011082377A (ja) * 2009-10-08 2011-04-21 Panasonic Corp 多層プリント配線板の製造方法
KR101184856B1 (ko) 2010-12-22 2012-09-20 삼성전기주식회사 감광성 절연재를 이용한 인쇄회로기판 제조 방법
JP2014146610A (ja) * 2014-04-08 2014-08-14 Semiconductor Energy Lab Co Ltd 発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59915167D1 (de) * 1998-08-21 2010-06-24 Infineon Technologies Ag Verfahren zur herstellung von integrierten schaltkreisen
JP2000068149A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd 積層電子部品及びその製造方法
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
US6429389B1 (en) * 2000-11-15 2002-08-06 Intel Corporation Via-in-pad apparatus and methods
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP3534093B2 (ja) * 2001-07-31 2004-06-07 セイコーエプソン株式会社 半導体装置の設計方法並びに設計プログラム
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807763A (en) * 1997-05-05 1998-09-15 International Business Machines Corporation Electric field test of integrated circuit component

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059031A (ja) * 1998-08-07 2000-02-25 Nippon Carbide Ind Co Inc プリント配線板及びその製造方法
JP2001223456A (ja) * 2000-02-08 2001-08-17 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4520567B2 (ja) * 2000-02-08 2010-08-04 日本特殊陶業株式会社 配線基板の製造方法
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
KR100784622B1 (ko) * 2000-03-28 2007-12-11 가부시키가이샤 아도테크 엔지니어링 다층 회로기판 제조에 있어서 위치 맞춤방법 및 그 장치
US7707713B2 (en) 2002-07-09 2010-05-04 Shinko Electric Industries Co., Ltd. Component-embedded circuit board fabrication method
US7793412B2 (en) 2002-07-09 2010-09-14 Shinko Electric Industries Co., Ltd. Component-embedded board fabrication method
KR101011684B1 (ko) 2002-07-09 2011-01-31 신꼬오덴기 고교 가부시키가이샤 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치
JP2011082377A (ja) * 2009-10-08 2011-04-21 Panasonic Corp 多層プリント配線板の製造方法
KR101184856B1 (ko) 2010-12-22 2012-09-20 삼성전기주식회사 감광성 절연재를 이용한 인쇄회로기판 제조 방법
JP2014146610A (ja) * 2014-04-08 2014-08-14 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
JP3687204B2 (ja) 2005-08-24
US6171946B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
JP2996510B2 (ja) 電子回路基板
US8877565B2 (en) Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JPH1041634A (ja) 多層パターン形成方法および電子部品
JP2006128686A (ja) リジッドフレキシブル基板の製造方法
US20110141711A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2000512083A (ja) バイアマトリックス層間接続を有する多層回路及びその製造方法
JP2510747B2 (ja) 実装基板
JP3230953B2 (ja) 多層薄膜配線基板
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
US8756804B2 (en) Method of manufacturing printed circuit board
JP2000196243A (ja) フレキシブル多層回路基板の製造方法
US11037869B2 (en) Package structure and preparation method thereof
JP2002009451A (ja) プリント配線板の製造方法およびその製造装置
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
JP3997629B2 (ja) 補強シート付ｔａｂ用フィルムキャリアテープ
TWI391069B (zh) 多層電路板製作方法
JPH04346492A (ja) 混成集積回路基板の製造方法
JP2002223072A (ja) 多層プリント配線板の製造方法およびその製造装置
JP2004296804A (ja) 多層回路配線板及びその製造方法
JP2002296793A (ja) 露光装置及びそれを用いた多層配線板の製造方法
CN115985782A (zh) 一种fcbga封装基板的制备方法
JPH06334346A (ja) 厚膜・薄膜混成多層配線基板のパターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees