JP2000512083A - バイアマトリックス層間接続を有する多層回路及びその製造方法 - Google Patents

Abstract

(57)【要約】 第１及び第２の導電要素を電気的に接続して中間層位置合わせの必要条件を減少する層間接続が開示される。層間接続は、第１の電気導電性要素（２０）を含む第１の層と、第２の電気導電性要素（３０）を含む第２の層と、第１の層と第２の層との間に配置される第３の層（１２）とを含む。第３の層（１２）は、各々第３の層（１２）を貫通し、互いに近接したバイア（１６）からなるマトリックス（１４）を有する電気絶縁性部分を含む。マトリックス（１４）内の選択された複数の互いに近接したバイアは、第１の電気導電性要素と第２の電気導電性要素（２０；３０）との間に配置され、第１の電気導電性要素と第２の電気導電性要素（２０；３０）との間に導電路を形成する電気導電性材料を含む。

Description

【発明の詳細な説明】 バイアマトリックス層間接続を有する多層回路及びその製造方法 発明の背景 １．発明の分野 本発明は、主に多層回路に関し、特に中間層位置合わせ必要条件が減少する多 層回路及びその製造方法に関する。更に詳細には、本発明は、バイアマトリック ス層間接続を有する多層フレキシブル回路及びその製造方法に関する。 ２．関連技術の記載 典型的な最新式の集積回路チップキャリア、例えば、シングルチップモジュー ル（ＳＣＭ）またはマルチチップモジュール（ＭＣＭ）は、集積回路チップを含 み、これは、集積回路チップと、例えば、集積回路チップキャリアが接着される プリント回路カードに装着される他の集積回路デバイス等の他の回路部品と、の 間に相互接続を提供する多層フレキシブル回路に装着される。一般に、集積回路 チップキャリア内のフレキシブル回路は、ポリイミド等の有機ポリマー材料から 形成される薄い電気的に絶縁の可撓性フィルムを具備する。可撓性のあるフィル ムは、１つ以上の集積回路チップを支持する基板として働き、チップは、各々、 はんだボールまたは他の類似接着手段によって可撓性のあるフィルムの上表面の 接触パッドのセットに電気的に接続され、機械的に接着される。各可撓性のある フィルムの上表面の接触パッドは、金属化回路トレースによって、可撓性のある フィルムを通って延在する単一の金属化バイアへ電気的に接続される。金属化バ イアは次に可撓性のあるフィルムの下表面の信号トレースに接続し、信号トレー スは電気信号を集積回路チップへ伝導し且つ集積回路チップから伝導されるか、 または銅の裏平面に接続し、それが、集積回路チップへ参照（接地）電圧または 電力を提供する。 フレキシブル回路を製造する多くの従来の方法において、バイアは、可撓性の あるフィルムの少なくとも一方の面に金属層を蒸着した後の基板上に形成される 。例えば、１つの従来の方法において、接着を促進する下地層は、可撓性のある フィルム基板の上表面及び下表面に気相蒸着される。次いで、薄い銅層を下地層 の上にフラッシュめっきする。次に、基板の上表面及び下表面は各々、基板の上 表面に回路トレースを描き且つ基板の下表面に対応するバイアパターンを描くた めに、フォトレジストを積層され、フォトマスクを通って露光する。フォトレジ ストを現像した後、上表面を電気めっきして、金属化回路トレースを形成する。 次に、バイアは、下表面のパターニングされた位置で可撓性のあるフィルム中に 化学的にエッチングされる。バイアの形成後、フォトレジストを上表面及び下表 面から剥離し、可撓性のあるフィルムは若干のベーキング及び清掃ステップを受 け、次の処理のためのバイアを準備する。ふくれ等の汚染関連問題を避けるため に、更なる処理ステップを実行する前に、バイアを適切に清掃することを確実に するよう注意しなければならない。薄い下地層は次いでバイアの側壁及び基板の 下表面に蒸着される。従って、銅がバイアの側壁及び下表面に置かれ、バイア金 属化及び銅の裏平面または下表面回路部品を形成する。 金属化の前に可撓性のあるフィルムにバイアを予備形成することは、製造プロ セスを流線型にし(例えば、基板の上表面及び下表面の金属化を同時に行うこと によって)、バイア汚染関連問題を避けるために好適であるが、金属化の前に基 板にバイアを予備形成することは、いくつかの困難も提示する。特に、可撓性の あるフィルムは、下地層の気相蒸着に関連する高温のためかなりの量の熱ゆがみ を受ける。可撓性のあるフィルムをそのような高温極限まで加熱すると、テープ の横方向に可撓性のあるフィルムの全体的な縮みが発生し、テープの下方向に可 撓性のあるフィルムは伸びる。可撓性のあるフィルムの上表面の金属化トレース の次の写真平版パターニングが金属化トレースの上表面と可撓性のあるフィルム の裏平面または下表面信号トレースとの間に電気接続を得るために、バイアの変 位を考慮に入れなければならないため、可撓性のあるフィルムの熱ゆがみの結果 によるバイアの変位は望ましくない。ある程度までバイアの全体的な熱ゆがみは 、金属化トレースをパターニングするために使用されるフォトマスクで補正され るが、よくあるバイアの不規則な変位は、静的フォトマスクでは補正することが で きない。バイアの不規則な熱変位のため、予備形成されたバイアを有する可撓性 のあるフィルムから製造された可撓性のある回路は、不良品になりやすい。 最新式フレキシブル回路を経済的に製造することに関する第２の同類の問題は 、ランド、トレース及び金属化バイアを伴う他の上表面金属被覆と、下表面金属 被覆との中間層位置合わせである。特に補聴器、携帯電話等のパッケージが制限 されている適用の場合には、常に小型化の要求が増大し続けるため、回路金属被 覆とフレキシブル回路内の金属化トレースとの間の位置合わせは極めて正確でな ければならない。満足のいく中間層位置合わせを達成するために、金属化トレー ス及び金属化バイア等のフレキシブル回路特徴部の整列は、複雑な機械視野技術 を使用する法外に高価な位置合わせ機器を必要とすることがある。 フレキシブル回路製造に付随する第３の問題は、金属化バイア中のフレキシブ ル回路層の間の信頼性のある接続を確立することである。次の処理ステップを実 行する前にバイアを形成するがバイアを満たさない製造方法を使用するとき、汚 染物質は、めっき中にバイア内に混入することができ、結果として不完全な層間 接続を引き起こすことになる。水性清掃剤の表面張力はバイア及び他のアスペク ト比が高い回路特徴部の湿潤を禁じるため、特に水性製造方法を使用するときに そのような信頼性の懸念がある。更に、上表面金属被覆と下表面金属被覆との間 の接続は一般に単一バイアによって確立されるため、例えば、電力平面または下 表面信号トレースと上表面金属被覆との間の、１つのバイア相互接続が不良であ ると、結果として集積回路チップが不良になる。 このようにして明らかであるように、小型形態で高密度の回路特徴部を製造さ せ、中間層位置合わせの必要条件を減少する集積回路チップキャリア用のフレキ シブル回路が必要である。更に、改良された信頼性を提供するフレキシブル回路 層間接続が必要である。 発明の開示 従って、本発明の目的は、改良された多層回路を提供することである。 本発明の別の目的は、中間層位置合わせの必要条件が減少した改良された多層 回路とその製造方法を提供することである。 本発明の更に別の目的は、バイアマトリックス層間接続を有する改良された多 層フレキシブル回路とその製造方法を提供することである。 前述の目的は下記に記載するように達成される。第１及び第２の導電要素を電 気的に接続して中間層位置合わせの必要条件を減少する層間接続が開示される。 層間接続は、第１の電気導電性要素を含む第１の層と、第２の電気導電性要素を 含む第２の層と、第１の層と第２の層との間に配置される第３の層とを含む。第 ３の層は、各々第３の層を貫通し、互いに近接したバイアからなるマトリックス を有する電気絶縁性部分を含む。マトリックス内の選択された複数の互いに近接 したバイアは、第１の電気導電性要素と第２の電気導電性要素との間に配置され 、第１の電気導電性要素と第２の電気導電性要素との間に導電路を形成する電気 導電性材料を含む。 上記及び本発明の追加の目的、特徴部及び利点は、下記の詳細に書かれた説明 により明らかになる。 図面の簡単な説明 本発明の特性であると信じる新規の特徴部を添付の請求の範囲に記載する。し かし、本発明自体は、好適な使用のモード、及び本発明の更なる目的及び利点と ともに、添付の図面と共に読めば下記に例示した実施例の詳細な説明を参照する ことによって最良に理解される。 図１Ａ及び図１Ｂは、本発明の第１の好適な実施例のフレキシブル回路のバイ アマトリックス相互接続の、それぞれ平面図及び断面図である。 図２は、本発明のバイアマトリックスの第２の好適な実施例であり、マトリッ クスのバイアはフレキシブル回路の非限界寸法に沿って配列される。 図３は、本発明のフレキシブル回路を製造する方法の好適な実施例のフローチ ャートである。 図４は、バイア及び可撓性のあるフィルム基板の上表面及び下表面の金属化の 前の方法フレキシブル回路の断面図である。 好適な実施例の詳細な説明 図面を参照すると、特に図１Ａ及び図１Ｂを参照すると、本発明によるフレキ シブル回路内のバイアマトリックス層間接続の第１の好適な実施例のそれぞれ平 面図及び断面図である。図１Ｂに示される断面図は図１Ａの線１−１に沿って切 ったものである。図示のように、フレキシブル回路１０は基板１２を含み、基板 １２は、ポリイミド等の薄く(例えば、５０ミクロン)、可撓性があり、電気的に 絶縁の有機材料を含むことが好ましい。１つの適切な基板材料は、デュポンがKa ptonＥの商品名で販売のポリイミドである。 複数の互いに近接したバイア１６を具備するバイアマトリックス１４は基板１ ２中に形成される。本発明によると、バイアマトリックス１４は、各縦列内にい ずれの数のバイア横列を有するバイア１６の１つ以上の縦列、または各横列内に いずれの数のバイア縦列を有するバイア１６の１つ以上の横列を含むことができ る。あるいは、バイアマトリックス１４は、基板１２の規定された領域内に組織 化されずに分布された数多くのバイア１６を含んでもよい。バイアマトリックス １４内の各バイア１６は、従来のフレキシブル回路バイア相互接続に使用される バイアに比較して直径が小さいことが好ましい。例えば、各バイア１６の直径は １０〜１５ミクロンの間であるが、従来のフレキシブル回路バイア相互接続に使 用されるバイアの直径は２５〜２５０ミクロンの間である。本発明によると、選 択された複数の互いに近接したバイア１６は、第１の好適な実施例ではバイアマ トリックス１４内のすべてのバイア１６を含むが、銅等の導電性材料で満たされ る。対照的に、バイアマトリックス１４内の選択されないバイアは基板内に空の チャネルであり、中間層電気接続は提供しない。本発明のために、「互いに近接 した」という用語は、バイアのセットを境界づける周囲は、そのセット内に含ま れないいずれのバイアを含まないことを意味する。 図示のように、フレキシブル回路１０は金属化トレース２０、２２、２４を更 に含み、これらは本発明の別の実施例では接触パッドまたは他の回路金属被覆を 具備する。破線で示されるように、金属化トレース２０は、フレキシブル回路１ ０の下表面の金属化トレース２０と裏平面３０との間に電気接続を提供するため に、バイアマトリックス１４内の選択された複数の互いに近接したバイア１６に 重なる。裏平面３０を使用して、例えば、参照（接地）電圧または電力を、金属 化トレース２０に電気接続された集積回路チップ（図示せず）に供給することが できる。金属化トレース２２、２４は、フレキシブル回路１０に装着された集積 回路チップの入力または出力信号用に信号導電路を提供する。金属化トレース２ ０同様、金属化トレース２２、２４の各々は、基板１２内の図示されないバイア マトリックス及び基板１２の下表面の接触パッドによって他の回路部品に電気的 に接続される。 バイアマトリックス１４の寸法は、フレキシブル回路１０を製造中の中間層位 置合わせ許容度を増加する（寛大にする）よう選択されることが好ましい。図１ Ａに示したような限定チャネルにおいて、バイアマトリックスに対する回路金属 被覆の位置合わせ許容度は、間隔あけ許容度、すなわち、チャネル２６、２８の 最小許容幅と、パッド（またはトレース）位置合わせ許容度との小さいほうによ って規定され、下記式で表すことができる。 ただし、Ｗは回路の限界寸法の表示された回路特徴部の幅である。 限定チャネル適用の回路金属被覆の中間層位置合わせ許容度を最大限にするた めに、フレキシブル回路１０の限界寸法に沿ったバイアマトリックス１４の寸法 は、パッド位置合わせ許容度が間隔あけ許容度と等しくなるように選択されるこ とが好ましい。例えば、図１Ａに示される第１の好適な実施例において、間隔あ け許容度が４０ミクロンであり、金属化トレース２０の幅が５０ミクロンである 場合、バイアマトリックス１４は、バイア直径１０ミクロン、ピッチ２０ミクロ ンで実施することができ、４０ミクロンのパッド位置合わせ許容度を産する。本 発明とは対照的に、従来の単一バイア相互接続は、一般に信頼性を懸念するため ２５〜５０ミクロンもの大きさのバイアを使用するため、最大中間層位置合わせ 許容度は、T_PadReg＝^1/2(W_Pad−W_Via)＝１２．５ミクロンである。先行技術の単 一バイア相互接続に比較して本発明によって達成される中間層位置合わせ許容度 の上昇は、非限定チャネル適用ではより劇的でさえあり、非限定チャネル適用で は中間層位置合わせ許容度はバイアマトリックス１４の選択されるサイズによっ て限定されるだけである。このようにして非限定チャネル適用では、バイアマト リッ クス１４がチャネルの幅及び長さの大半を覆うように、バイアマトリックス１４ の幅が金属化トレース２０の幅よりも大きくなるように選択することができる。 本発明によるバイアマトリックス層間接続は、信頼性が高まるという更なる利 点を有する。バイアマトリックス１４内の各バイア１６は、本来的には大きな（ ２５〜１５０ミクロン）単一バイアよりも破損率が高いが、本発明によるバイア マトリックス層間接続の全体的信頼度は、重複のため、従来の単一バイア相互接 続の信頼度よりも高い。従って、例えば、単一バイア１６の破損率が０．１％で あり、金属化トレース２０と裏平面３０との間に接続がバイアマトリックス１４ 内の９個のバイアのうちの６個によって確立される場合、接続の予想破損率は、 (０.００１)⁶または１０^-18である。対照的に、単一５０ミクロンバイア相互接 続の一般的な破損率は、１０^-5である。 図２を参照すると、本発明のフレキシブル回路の第２の好適な実施例が描かれ ており、バイアマトリックスは、限定チャネル適用におけるより大きなバイア重 複を達成するためにフレキシブル回路の非限界寸法に実質的に沿って配列される 。図２において、図１Ａ及び図１Ｂに示したものに対応するフレキシブル回路特 徴部を示すために同一の参照符号が使用される。金属化トレース２０と金属化ト レース２２、２４との間にあるチャネル２６、２８のより狭い幅によって例示さ れるように、フレキシブル回路４０の限界寸法は線２−２に沿う。それに応じて 、バイアマトリックス４２は、バイアマトリックス４２の最大寸法が金属化トレ ース２０の非限界寸法に実質的に整列するように配列される。このようにして、 図２に示すように、金属化トレース２０の幅に対するバイアマトリックス４２の 配列を変えることによって、フレキシブル回路４０の信頼性及び中間層位置合わ せ許容度は、回路金属被覆のピッチがきつい適用でさえ上げることができる。図 は、若干の選択されないバイア１８を例示し、これらは上述のように、金属化ト レース２０の下にない基板１２内の空のチャネルである。選択されないバイア１ ８は中間層電気接続を提供しないが、選択されないバイア１８は、金属化トレー ス２０と金属化トレース２２、２４との間の相互キャパシタンスを減少すること によって回路性能を高める。 図３を参照すると、図１Ａ及び図１Ｂに例示される本発明の第１の好適な実施 例によるフレキシブル回路内のバイアマトリックスを製造する方法の好適な実施 例のフローチャートが例示される。ブロック５０でプロセスが開始するときに、 ポリイミド等の可撓性のあるフィルム基板材料をロール（テープ）フォーマット に設けることが好ましい。プロセスはブロック５０からブロック５２へ進み、上 表面の回路金属被覆と下表面の回路金属被覆との間の相互接続が望まれる各位置 で基板１２中にバイアマトリックス１４を形成することを示す。バイアマトリッ クス１４は、レーザドリルまたは直径の小さい（例えば、２５ミクロン以下）バ イアを基板１２内に形成することができる他の技術を使用して、基板１２中に形 成することができる。基板１２内に形成されるバイアの最小直径は、次のプロセ スステップの間にバイア１６を確実にめっきすることができる最大アスペクト比 によって制限される。 プロセスはブロック５２からブロック５４へ進み、蒸気層蒸着（例えば、スパ ッタリングまたは電子ビーム蒸発）を使用して、基板１２の上表面及び下表面及 びバイア１６の側壁に、クロムまたは銅等の選択された高接着金属の１つ以上薄 い下地層を形成することを示す。金属化下地層は、その後の蒸着した回路金属被 覆と基板１２との間の接着を促進する。基板上の下地層の気相蒸着は一般に高温 下の真空内で起こり、同時に生ずる基板１２の熱膨張によるバイア１６の熱変位 の主たる原因である。 次に、プロセスはブロック５４からブロック５６へ進み、フォトレジスト接着 を促進するために基板１２の上表面及び下表面及びバイア１６の側壁上に、薄い 銅層をフラッシュめっきすることを示す。プロセスは次いでブロック５８へ進み 、標準フォトリソグラフィ法を使用して、金属化トレース２０、２２、２４を画 成することを示す。従来の標準フォトリソグラフィ法によると、基板１２の上表 面にはフォトレジストを積層する。所望の回路金属被覆のフォトマスクを担持す る陰画像が基板１２の上表面の近傍に置かれ、次いで、紫外線を照射される。本 発明によって許される中間層位置合わせ許容度が比較的高いため、バイアマトリ ックス１４と金属化トレース２０に対応するフォトマスクパターンとの整列は、 基板１２を手でガイドするだけで、または任意に光センサの助けで、達成するこ とができる。いずれの場合も、フォトマスクを基板１２に適切に整列するために 、 複雑で高価な機械視野整列ツールを使う必要はない。フォトレジストを露光した 後、フォトレジストを化学的に現像して、フォトレジストを基板１２上の位置か ら取り除くと、そこに、金属化トレース２０、２２、２４が蒸着される。 図４を参照すると、図３のブロック５８で例示したフォトレジストパターニン グ後のフレキシブル回路１０の断面図が描かれる。図示のように、バイアマトリ ックス１４は、図３のブロック５２で示したように基板１２中に形成される。更 に、基板１２の両面とバイアマトリックス１４内のバイア１６の側壁とに、下地 層７０とフラッシュめっき層７２との両方が塗布される。更に、フォトレジスト ランド７４は、図３のブロック５８でパターニングされ、チャネル２６、２８を 規定する。図４を参照することによって理解されるように、バイアマトリックス １４は、バイアマトリックス１４内の１つのバイア１６をチャネル７６内に整列 させるいずれの程度にも、フォトレジストランド７４の間のチャネル７６がバイ アマトリックス１４に対する位置を変動することができるため、バイアマトリッ クス１４は、従来の単一バイア層間接続を製造する間に許される許容度に比較し て、フォトリソグラフィの間に許される中間層位置合わせ許容度を上げる。 再度図３を参照すると、ブロック５８で行ったフォトレジストパターニングの 後、プロセスは次いでブロック６０へ進み、フレキシブル回路１０の上表面及び 下表面及びバイア１６の側壁に、銅をめっきすることを示す。チャネル７６内の 露出されたバイア１６を金属化することに加えて、ブロック６０で例示しためっ きステップは、フレキシブル回路１０の下表面に裏平面３０を形成し、フレキシ ブル回路１０の上表面に金属化トレース２０、２２、２４を形成する。プロセス は次いでブロック６２へ進み、稀釈（３〜５％）水酸化カリウム（ＫＯＨ）等の 剥離剤を使用して、残っているフォトレジストをフレキシブル回路１０から剥離 することを示す。最後に、ブロック６４に示すように、薄い銅めっき及びスパッ タリングした下地層を基板１２の上表面の露出した部分及び金属化トレース２０ と裏平面３０とを相互接続するためには使用されないいずれの露出したバイア１ ６から取り除くために、過硫酸アンモニウム（(ＮＨ₄)₂Ｓ₂Ｏ₃）等の化学エッチ ング剤を使用して、フレキシブル回路１０をフラッシュエッチングにかける。フ ラッシュエッチングは露出したバイア１６を不導性にする。その後、プロセスは ブロック６６で終結する。フレキシブル回路１０の製造を完成する仕上げ操作の 後、１つ以上の集積回路チップは、例えば、はんだボールまたはワイヤボンドを 使用して、フレキシブル回路１０に容易に装着され、金属化トレース２０、２２ 、２４に電気的に接続される。結果として得られる集積回路は、例えば、シング ルチップモジュールまたはマルチチップモジュールを具備することができる。 記載したように、本発明は、多層回路内で使用される改良された層間接続を提 供し、これは中間層位置合わせ許容度を上げる。更に、本発明による層間接続は 、バイアマトリックスにおける複数のバイア中に重複電気接続を確立することに よって改良された信頼度を提供する。更に、製造プロセスのいずれの湿潤処理ス テップを実行する前に、バイアマトリックス内に選択されたバイアを形成して満 たすことによって、層間接続の信頼度が上がる。 本発明は、集積回路チップキャリア内のフレキシブル回路の好適な実施例に関 連して記載してきたが、本発明は他の回路にも適用することができることは当業 者には明らかである。更に、本発明のフレキシブル回路相互接続構造物を製造す るための方法の好適な実施例に関連して記載してきたが、他の処理方法も使用す ることができることは当業者には明らかである。例えば、本発明のバイアマトリ ックスは金属化後の基板内に形成することができる。更に、米国特許第５,２２ ７,００８号に記載されているような水性製造方法を代わりに使用することもで きる。 本発明は特に好適な実施例に関連して示し記載してきたが、本発明の精神及び 範囲を逸脱することなく形態及び詳細に様々な変更を加えることができると当業 者には理解される。

Claims (1)

1. 【特許請求の範囲】 １．第１及び第２の導電要素を電気的に接続して中間層位置合わせの必要条件 を減少する層間接続であって、 第１の電気導電性要素を含む第１の層と、 第２の電気導電性要素を含む第２の層と、 該第１の層と該第２の層との間に配置される第３の層であって、各々第３の層 を貫通し、互いに近接した複数のバイアからなるマトリックスを有する電気絶縁 性部分を含む第３の層と、 を具備し、 該マトリックス内の複数の互いに近接したバイアは、該第１の電気導電性要素 と該第２の電気導電性要素との間に配置され、該第１の電気導電性要素と該第２ の電気導電性要素との間に導電路を形成する電気導電性材料を含む層間接続。 ２．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２の 電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された幅 よりも小さい請求項１記載の層間接続。 ３．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２の 電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された幅 よりも大きい請求項１記載の層間接続。 ４．前記第１の電気導電性要素と前記第２の電気導電性要素との間に配置され る前記複数の互いに近接したバイアのみが電気導電性材料を含む請求項３記載の 層間接続。 ５．前記マトリックス内の各バイアの呼称直径は２５ミクロン未満である請求 項１記載の層間接続。 ６．前記第１及び第２の電気導電性要素の少なくとも一方は信号トレースを具 備する請求項１記載の層間接続。 ７．前記第１及び第２の電気導電性要素の少なくとも一方は電力平面または接 地平面を具備する請求項１記載の層間接続。 ８．集積回路チップと、 該集積回路チップが機械的に接着され電気的に接続される回路と、 を具備する集積回路デバイスであって、 該回路は、 第１の電気導電性要素を含む第１の層と、 第２の電気導電性要素を含む第２の層と、 該第１の層と該第２の層との間に配置される第３の層であって、各々第３の層 を貫通し、互いに近接したバイアからなるマトリックスを有する電気絶縁性部分 を含む第３の層と、 を含み、 該マトリックス内の選択された複数の互いに近接したバイアは、該第１の電気 導電性要素と該第２の電気導電性要素との間に配置され、該第１の電気導電性要 素と該第２の電気導電性要素との間に導電路を形成する電気導電性材料を含む集 積回路デバイス。 ９．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２の 電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された幅 よりも小さい請求項８記載の集積回路デバイス。 １０．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２ の電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された 幅よりも大きい請求項８記載の集積回路デバイス。 １１．前記第１の電気導電性要素と前記第２の電気導電性要素との間に配置さ れる前記複数の互いに近接したバイアのみが電気導電性材料を含む請求項１０記 載の集積回路デバイス。 １２．前記マトリックス内の各バイアの呼称直径は２５ミクロン未満である請 求項８記載の集積回路デバイス。 １３．前記第１及び第２の電気導電性要素の少なくとも一方が信号トレースを 具備する請求項８記載の集積回路デバイス。 １４．前記第１及び第２の電気導電性要素の少なくとも一方が電力平面または 接地平面を具備する請求項８記載の集積回路デバイス。 １５．基板に回路を製造する方法であって、 該基板を貫通して互いに近接したバイアからなるマトリックスを形成するステ ップと、 該マトリックス内の選択された複数の互いに近接したバイアに電気導電性材料 を満たすステップと、 該基板の第１の面に第１の電気導電性要素を形成して、該基板の第２の面に第 ２の電気導電性要素を形成するステップと、を含み、 該選択された複数の互いに近接したバイアは、該第１の電気導電性要素と該第 ２の電気導電性要素との間に導電路が確立されるように、該第１の電気導電性要 素と該第２の電気導電性要素との間に配置される、基板に回路を製造する方法。 １６．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２ の電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された 幅よりも小さい請求項１５記載の基板に回路を製造する方法。 １７．前記第２の電気導電性要素の特定な寸法は選択された幅を有し、該第２ の電気導電性要素の該特定な寸法に沿った前記マトリックスの幅は該選択された 幅よりも大きい請求項１５記載の基板に回路を製造する方法。 １８．前記基板中に互いに近接したバイアのマトリックスを形成するステップ が、該基板中に互いに近接したバイアのマトリックスをレーザドリルにかけるこ とを含む請求項１５記載の基板に回路を製造する方法。 １９．前記基板中に互いに近接したバイアのマトリックスを形成するステップ が、前記第１及び第２の電気導電性要素を形成するステップの前に実行される請 求項１５記載の基板に回路を製造する方法。 ２０．前記選択された複数の互いに近接したバイアを満たすステップが、該選 択された複数の互いに近接したバイアを選択された金属でめっきすることを含む 請求項１５記載の基板に回路を製造する方法。 ２１．前記第１及び第２の電気導電性要素を形成するステップの次に、前記選 択された複数の互いに近接したバイア内にはない前記マトリックス内の各バイア をエッチングすることを更に含む請求項１５記載の基板に回路を製造する方法。 ２２．前記第１及び第２の電気導電性要素を形成するステップに先だって、該 第１及び第２の電気導電性要素の少なくとも一方をフォトリソグラフィを用いて 画成することを更に含む請求項１５記載の基板に回路を製造する方法。