JPH01290283A - 混成集積回路用厚膜印刷基板 - Google Patents

混成集積回路用厚膜印刷基板

Info

Publication number
JPH01290283A
JPH01290283A JP12120988A JP12120988A JPH01290283A JP H01290283 A JPH01290283 A JP H01290283A JP 12120988 A JP12120988 A JP 12120988A JP 12120988 A JP12120988 A JP 12120988A JP H01290283 A JPH01290283 A JP H01290283A
Authority
JP
Japan
Prior art keywords
holes
conductor circuit
thick film
hybrid integrated
film printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12120988A
Other languages
English (en)
Inventor
Masahiko Takeuchi
雅彦 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12120988A priority Critical patent/JPH01290283A/ja
Publication of JPH01290283A publication Critical patent/JPH01290283A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路用厚膜印刷基板に関し、特にスル
ーホールを有する混成集積回路用厚膜印刷基板に関する
。
〔従来の技術〕
従来、この種のスルーホールを有する混成集積回路用厚
膜印刷基板は、第３図に示すように、セラミック基板４
の両面に形成された表面導体回路１１と裏面導体回路１
２のそれぞれのランド５に設けられた１個のスルーホー
ル２３によって表面導体回路１１と裏面導体回路１２が
接続されていた。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路用厚膜印刷基板では、セラ
ミック基板の表裏面の導体回路が１個のスルーホールに
よって接続されていたので、セラミック基板のスルーホ
ールの位置、厚膜印刷条件等により、スルーホール内部
やスルーホールエッヂ部での導体ペースト厚みのばらつ
きが多く、断線の起る確率が高く、表裏面の導体回路の
電気的接続を損うという欠点がある。
本発明の目的は、セラミック′基板の表裏面の導体回路
の電気的接続を損うことのない混成集積回路用厚膜印刷
基板を提供することにある。
〔課題を解決するための手段〕
本発明は、セラミック基板と、該セラミック基板の表裏
面に形成された導体回路と、前記セラミック基板を貫通
し前記表裏面の導体回路を接続するスルーホールとを有
する混成集積回路用厚膜印刷基板において、前記表裏面
の導体回路の接続部に少くとも２個のマルチスルーホー
ルを設け前記表裏面の導体回路が接続されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は本発明の第１の実施例のマルチ
スルーホールの平面図及び断面図である。
第１の実施例は、第１図（ａ）、（ｂ）に示すように、
セラミック基板４の表面導体回路１と裏面導体回路２が
、それぞれの交叉部で、セラミック基板４を貫通して相
対して設けられた半円形の２個のマルチスルーホール３
によって接続された例である。
第２図（ａ）、（ｂ）は本発明の第２の実施例のマルチ
スルーホールの平面図及び断面図である。
第２の実施例は、第２図（ａ）、（ｂ）に示すように、
セラミック基板４の表面導体回路１と裏面導体回路２が
、それぞれの交叉部でセラミック基板４を貫通して近接
して設けられた円形の２個のマルチスルーホール１３に
よって接続された例である。
本実施例では、２個のマルチスルーホールによってセラ
ミック基板の表面導体回路と裏面導体回路を接続した例
について説明したが、マルチスルーホールのスルーホー
ルの数を増やすことにより、表面導体回路と裏面導体回
路が複数のスルーホールにて接続されるので、マルチス
ルーホールとしての断線の確率は軽減され、良好な電気
的接続が得られる。
〔発明の効果〕
以上説明したように本発明は、表面導体回路と裏面導体
回路をセラミック基板のスルーホールを介して接続する
のに単一のスルーホールでなく２個以上のマルチスルー
ホールを介して接続することにより、スルーホール内部
およびスルーホールエッヂ部に多発する断線の確率を低
くし、安定したスルーホール接続ができる効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の第１の実施例のマルチ
スルーホールの平面図及び断面図、第２図（ａ）、（ｂ
）は本発明の第２の実施例のマルチスルーホールの平面
図及び断面図、第３図（ａ）、（ｂ）は従来の混成集積
回路用印刷配線基板のスルーホールの一例の平面図及び
断面図である。 １・・・表面導体回路、２・・・裏面導体回路、３・・
・マルチスルーホール、４・・・セラミック基板、５・
・・ランド、１１・・・表面導体回路、１２・・・裏面
導体回路、１３・・・マルチスルーホール、２３・・・
スルーホール。

Claims (1)

    【特許請求の範囲】
  1. セラミック基板と、該セラミック基板の表裏面に形成さ
    れた導体回路と、前記セラミック基板を貫通し前記表裏
    面の導体回路を接続するスルーホールとを有する混成集
    積回路用厚膜印刷基板において、前記表裏面の導体回路
    の接続部に少くとも２個のマルチスルーホールを設け前
    記表裏面の導体回路を接続したことを特徴とする混成集
    積回路用厚膜印刷基板。
JP12120988A 1988-05-17 1988-05-17 混成集積回路用厚膜印刷基板 Pending JPH01290283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12120988A JPH01290283A (ja) 1988-05-17 1988-05-17 混成集積回路用厚膜印刷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12120988A JPH01290283A (ja) 1988-05-17 1988-05-17 混成集積回路用厚膜印刷基板

Publications (1)

Publication Number Publication Date
JPH01290283A true JPH01290283A (ja) 1989-11-22

Family

ID=14805576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12120988A Pending JPH01290283A (ja) 1988-05-17 1988-05-17 混成集積回路用厚膜印刷基板

Country Status (1)

Country Link
JP (1) JPH01290283A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499447A (en) * 1993-12-17 1996-03-19 Nec Corporation Method for manufacturing a printed circuit board having electrodes on end surface of substrate
US5499446A (en) * 1993-12-01 1996-03-19 Nec Corporation Method for manufacturing printed circuit board with through-hole
WO1997048256A1 (en) * 1996-06-14 1997-12-18 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection and method for fabricating the same
WO2008108258A3 (ja) * 2007-03-02 2008-12-04 Koa Kabushiki Kaisha 積層体およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499446A (en) * 1993-12-01 1996-03-19 Nec Corporation Method for manufacturing printed circuit board with through-hole
US5499447A (en) * 1993-12-17 1996-03-19 Nec Corporation Method for manufacturing a printed circuit board having electrodes on end surface of substrate
WO1997048256A1 (en) * 1996-06-14 1997-12-18 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection and method for fabricating the same
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
WO2008108258A3 (ja) * 2007-03-02 2008-12-04 Koa Kabushiki Kaisha 積層体およびその製造方法
US8193898B2 (en) 2007-03-02 2012-06-05 Koa Kabushiki Kaisha Laminated body and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JPS62229896A (ja) 印刷配線基板
GB1501500A (en) Multilayer printed circuit boards
US3927925A (en) Connector assembly
US4598166A (en) High density multi-layer circuit arrangement
CA2219761A1 (en) Printed circuit board with selectable routing configuration
JPH01290283A (ja) 混成集積回路用厚膜印刷基板
WO1986003365A1 (en) Wiring structure of a terminal circuit
JPH09307208A (ja) フレキシブルプリント基板の接続端部構造
JPH0574526A (ja) プリント基板とコネクタおよびその接続方法
JP2000123893A (ja) ライトアングルコネクタ
JPH02144991A (ja) 親子基板の実装方法
JPH0346517Y2 (ja)
JPH04144055A (ja) カード用モジユール
JPH06196832A (ja) スルホール付き絶縁基板
JPH10163582A (ja) リフロー半田付け用プリント基板
CA1229179A (en) High density multi-layer printed circuit arrangement
JPH0352288A (ja) 磁器基板
JPH0138920Y2 (ja)
JPH01170087A (ja) 印刷基板
JPS62208691A (ja) 両面実装型混成集積回路
JPS6298691A (ja) 配線基板
JPH114052A (ja) プリント配線板
JPH0432291A (ja) 電子回路基板の実装方法
JPH0350782A (ja) 回路モジュール
JPH04334879A (ja) 高密度接続方法