JP6373574B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP6373574B2
JP6373574B2 JP2013263575A JP2013263575A JP6373574B2 JP 6373574 B2 JP6373574 B2 JP 6373574B2 JP 2013263575 A JP2013263575 A JP 2013263575A JP 2013263575 A JP2013263575 A JP 2013263575A JP 6373574 B2 JP6373574 B2 JP 6373574B2
Authority
JP
Japan
Prior art keywords
insulating layer
buildup
inorganic insulating
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013263575A
Other languages
English (en)
Other versions
JP2014131037A (ja
Inventor
イ・ド・ファン
ジョン・ユル・キュ
シン・イー・ナ
イ・スン・ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014131037A publication Critical patent/JP2014131037A/ja
Application granted granted Critical
Publication of JP6373574B2 publication Critical patent/JP6373574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板及びその製造方法に関する。
電子機器の軽量化、小型化、高速化、多機能化及び高性能化に応じるために、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｕｕｉｔ Ｂｏａｒｄ:ＰＣＢ）に複数の配線層を形成する、いわゆる多層基板技術が開発され、ひいては、能動素子や受動素子などの電子部品を多層基板の内部に内蔵する技術も開発されている。
そのような多層基板における重要な課題の中の一つとして、内蔵された電子部品が電圧または電流を含む信号を外部の回路や他のデバイスに対して効率よくやりとりすることが挙げられる。
また、最近、電子部品の高性能化、電子部品及び電子部品内蔵基板の小型化、薄型化に伴って、より薄く狭い基板に小型電子部品を内蔵し、該電子部品の外部電極を外部に接続させるためには、回路パターンの集積度の向上も必須になる。
一方、電子部品内蔵基板がより一層薄くなるにつれて、該基板の反りが深刻な問題になっている。このような反りをいわゆるＷａｒａｐａｇｅと称され、熱膨張係数が異なる多様な材料で電子部品内蔵基板を構成することによって深刻になる。
特許文献１には、ガラスセラミック材料のみによって形成された絶縁層で構成される多層基板が示されている。また、特許文献２には、コア基板がガラス芯材またはガラス繊維をレジンでコーティングまたは含浸させた通常の多層基板が示されている。
特開平０６-２３２５２８号公報 特開２０００-２６１１２４号公報
しかし、特許文献１のように、ガラスセラミック材料のみで絶縁層を具現する場合、ビアや回路パターンを加工する過程が非常に難しく、微細で且つ集積度の高い回路パターンを具現しにくく、また層間の接着信頼性を確保しにくい。
また、特許文献２のように、レジンにガラス芯材またはガラス繊維を含浸させたコアの場合にも、十分な剛性を確保することができなく、反りの減少に限界がある。
本発明は上記の問題点に鑑みて成されたものであって、回路基板の反りを減少すると共に製造効率を向上することができる、回路基板及びその製造方法を提供することに、その目的がある。
上記の目的を解決するために、本発明の一実施形態による回路基板は、無機物絶縁層と、前記無機物絶縁層の表面に形成される第１の回路パターン層と、前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層とを含む。
前記無機物絶縁層は、ガラスシートまたは板ガラスである。
また、前記無機物絶縁層の一領域に凹部が設けられ、前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、前記第１のビルドアップ絶縁層は前記電子部品をカバーする。
前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。
また、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の数と前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の数とは異なる。
前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より大きくなる。
前記第１の回路パターン層は、前記無機物絶縁層の両面に形成され、前記無機物絶縁層を貫くビアによって電気的に接続される。
また、前記第１のビルドアップ絶縁層上に少なくとも一つのビルドアップ層がさらに設けられる。
また、前記無機物絶縁層は、キャビティが設けられた第１の無機物絶縁層と、第１の無機物絶縁層の下面に結合される接着層と、前記接着層の下面に結合される第２の無機物絶縁層とから成る。
また、前記無機物絶縁層の一領域には、前記無機物絶縁層を貫くキャビティが設けられ、前記キャビティ内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、前記第１のビルドアップ絶縁層は、前記電子部品をカバーする。
前記電子部品は、キャパシターである。
また、本発明の他の実施形態による回路基板は、キャビティまたは凹部が形成された無機物絶縁層と、前記無機物絶縁層の表面に設けられる認識マークと、前記キャビティまたは前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品と、前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層とを含む。
前記無機物絶縁層は、ガラスシートまたは板ガラスである。
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第２の回路パターン層は、前記第１の上ビルドアップ絶縁層の上面に設けられる第２の上部回路パターン層及び前記第１の下ビルドアップ絶縁層の下面に設けられる第２の下部回路パターン層を含む。前記第２の上部回路パターン層及び前記第２の下部回路パターン層は、前記第１のビルドアップ絶縁層及び前記無機物絶縁層を貫くビアによって電気的に接続される。
また、前記ビアは、前記認識マークを貫く。
また、前記外部電極は、ビアによって前記第２の上部回路パターン層及び前記第２の下部回路パターン層のうちの少なくともいずれか一つと電気的に接続される。
また、前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より大きくなる。
前記電子部品は、キャパシターである。
また、上記の目的を解決するために、本発明のさらに他の実施形態による回路基板製造方法は、無機物絶縁層の表面に第１の回路パターン層を形成するステップと、前記無機物絶縁層に凹部またはキャビティを形成するステップと、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、前記第１のビルドアップ絶縁層を貫いて前記第１の回路パターン層及び前記外部電極のうちの少なくともいずれか一つの表面を露出させるビアホールを形成するステップと、前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップとを含む。
前記無機物絶縁層に凹部またはキャビティを形成するステップは、前記無機物絶縁層上に前記凹部またはキャビティを形成する領域を露出させるレジストパターンを形成するステップと、露出した領域をウェトエッチングして凹部またはキャビティを形成した後、前記レジストパターンを除去するステップとを含む。
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含む。前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは異なる。
また、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、前記キャビティが形成された無機物絶縁層の下面に接着層を結合した状態で、前記電子部品の下面を前記接着層に接触させた後、前記接着層の下面に付加無機物絶縁層を結合して行われる。
また、前記無機物絶縁層に表面エッチング、強化及び不透明処理の中から選択される少なくとも一つの前処理過程をさらに行う。
また、本発明のさらに他の実施形態による回路基板製造方法は、無機物絶縁層の表面に認識マークを形成するステップと、前記無機物絶縁層に凹部またはキャビティを形成するステップと、外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップと、前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップとを含む。
前記無機物絶縁層に凹部またはキャビティを形成するステップは、前記認識マークを基準にして予め決められた領域をパターニングするステップを含む。
また、前記外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、前記認識マークを基準にして予め決められた位置に前記電子部品を実装して行われる。
また、前記第１のビルドアップ絶縁層を貫いて外部電極の表面を露出させるビアホールを形成するステップは、前記第１のビルドアップ絶縁層、前記認識マーク及び前記無機物絶縁層を貫くビアホールを形成するステップを含む。
また、前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含む。前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含み、前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは、異なる。
本発明によれば、無機物絶縁層を設けることによって、反りを従来より低減すると共に有機物材料の第１のビルドアップ絶縁層などにビア及び回路パターンなどを効率よく形成することができるという効果が奏する。
また、本発明によれば、反りを充分に減少させると共に無機物絶縁層の上部と下部に形成されるビルドアップ層が対称されるようにする必要がなく、設計の自由度が増加し、回路基板をより一層スリム化することができるという効果が奏する。
また、本発明によれば、認識マークを活用するによって、ビアホールの加工、凹部またはキャビティの加工及び電子部品実装過程の正確度をより一層向上させることができるという効果が奏する。
本発明の第１の実施形態による回路基板を概略的に示す断面図である。 本発明の第２の実施形態による回路基板を概略的に示す断面図である。 本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に第１の回路パターン層が形成される過程を示す断面図である。 本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に凹部を形成する過程を示す断面図である。 本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、電子部品を実装して第１のビルドアップ絶縁層を形成する過程を示す断面図である。 本発明の第２の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、ビルドアップ層をさらに形成する過程を示す断面図である。 本発明の第３の実施形態による回路基板を概略的に示す断面図である。 本発明の第４の実施形態による回路基板を概略的に示す断面図である。 本発明の第５の実施形態による回路基板を概略的に示す断面図である。 本発明の第６の実抱形態はよる回路基板を概略的に示す断面図である。 本発明の第７の実施形態による回路基板を概略的に示す断面図である。 本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に認識マークを形成する過程を示す断面図である。 本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、無機物絶縁層に凹部を形成する過程を示す断面図である。 本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、電子部品を実装して第１のビルドアップ絶縁層を形成する過程を示す断面図である。 本発明の第７の実施形態による回路基板を製造する方法を概略的に示す工程断面図であって、ビルドアッブ層をさらに形成する過程を示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
以下、添付の図面を参照して、本発明の構成及び作用効果について詳記する。
図１は、本発明の第１の実施形態による回路基板１００を概略的に示す断面図である。
図１に示すように、本発明の一実施形態による回路基板１００は、無機物絶縁層１１０、第１の回路パターン層Ｐ１、第１のビルドアップ絶縁層１２０及び第２の回路パターン層Ｐ２を含む。
無機物絶縁層１１０は、ガラスから成る。このガラスは、ガラス製造社で製造されるガラスシート（ｇｌａｓｓ ｓｈｅｅｔ）または板ガラスのようなガラスプレートが挙げられる。例えば、ガラスは、ｗｉｌｌｏｗ、Ｇｏｒｉｌｌａ（商標名、Ｃｏｒｎｉｎｇ社製）、ＬｉｍｅＳｏｄａ、夜品ディスプレイ（ＬＣＤ）装置に使われる板ガラスなど多様な種類のガラス素材が挙げられる。本発明の一実施形態において、前記ガラスは、物性向上のために一部の不純物または添加物が混合されてもよい。
一実施形態によれば、無機物絶縁層１１０はコア基板の役目を果たす。この場合、一般的なレジンまたはガラス繊維が含浸されたレジンをコア基板として使う場合に比べて、より優秀な剛性、モジュラス、引張強さなどを確保することができるため、回路基板の反りを根本的に解決することができる。
ガラスには、ｗｉｌｌｏｗ、ＬＣＤ、Ｇｏｒｉｌｌａ、ＬｉｍｅＳｏｄａなど多様な種類のガラス素材が挙げられる。
また、第１の回路パターン層Ｐ１は、無機物絶縁層１１０の表面に直接形成される。
第１の回路パターン層Ｐ１, Ｐ１’は、無機物絶縁層１１０の両面に形成され、無機物絶縁層１１０を貫くスルービアＶｔを通じて無機物絶縁層１１０の一面に形成された第１の回路パターン層Ｐ１と無機物絶縁層１１０の他面に形成された第１の回路パターン層Ｐ１’とが電気的に接続される。
第１のビルドアップ絶縁層１２０は、有機物材料から成る。
例えば、第１のビルドアップ絶縁層１２０は、エポキシ樹脂によって形成される。一実施形態において、第１のビルドアップ絶縁層１２０はＡＢＦを含んでもよい。本発明の一実施形態によれば、前記有機物材料はレジンのような有機組成物にブィーラ（ｆｉｌｌｅｒ）のような添加物が含まれてもよい。また、第２の回路パターン層Ｐ２は、 第１のビルドアップ絶縁層１２０の表面に直接形成される。
一実施形態によれば、無機物絶縁層１１０によって回路基板１００の反りが基本的に遮られるため、ビルドアップ絶縁層としてプリプレグ（ｐｒｅｐｒｅｇ）のような芯材が含まれた絶縁材料を使わなくても、回路基板の十分な機械的、物理的特性を確保することができる。よって、前記有機物材料をビルドアップ絶縁層として使うことによって、より微細なピッチまたは線幅を有する回路パターンを形成することができる。
また、第１のビルドアップ絶縁層１２０, １２０’は無機物絶縁層１１０の上部と下部に形成される。無機物絶縁層１１０の上部に形成されるものを第１の上ビルドアップ絶縁層１２０と、無機物絶縁層１１０の下部に形成されるものを第１の下ビルドアップ絶縁層１２０’と称することにする。
これによって、本発明の一実施形態による回路基板１００は、無機物絶縁層１１０を設けることによって、反りを従来より低減すると共に有機物材料の第１のビルドアップ絶縁層１２０などにビア及び回路パターンなどを効率よく設けるようになる。
したがって、有機物のみで具現された従来の多層基板の場合、反りを減少させるのに限界があったが、本発明の一実施形態による回路基板１００は、このような問題を解決することができる。
また、基板全体がガラスで構成される従来の多層基板の場合、ビア及び回路パターンを加工する過程が非常に難しく、また層間の接着信頼性を確保しにくかったという問題があったが、本発明の一実施形態による回路基板１００によればそのような問題点を解決することができる。
図２は、本発明の第２の実施形態による回路基板２００を概略的に示す断面図である。
図２に示すように、本発明の第２の実施形態による回路基板２００は、電子部品１０が内蔵する。
無機物絶縁層２１０の一領域に凹状に凹まれた凹部２１１が設けられ、電子部品１０が凹部２１１内部に取り付けられる。当業者にとっては、電子部品１０の全体が凹部２１１に挿入されなければならないのではないことは自明な事項である。
また、電子部品１０は、半導体チップなどの能動素子またはキャパシターなどの受動素子であってもよく、その外部に外部電極１１が設けられる。
特に、凹部２１１に電子部品１０が取り付けられる本実施形態では、電子部品１０の外部電極１１が回路基板２００の外部と電気的な接続を成すように外部電極１１が形成された面が、凹部２１１の底面に対向する方向に位置されることが望ましい。
無機物絶縁層２１０上には、有機物材料の第１のビルドアップ絶縁層２２０が設けられ、無機物絶縁層２１０、第１の回路パターン層Ｐ１及び電子部品１０をカバーする。
前述のように、第１のビルドアップ絶縁層２２０は、無機物絶縁層２１０の上部のみに形成されてもよく、無機物絶縁層２１０の下部にもさらに形成されてもよい。
第１のビルドアップ絶縁層２２０の表面には、第２の回路パターン層Ｐ２が設けられ、第２の回路パターン層Ｐ２は第１の回路パターン層Ｐ１及び外部電極１１と第１のビアＶ１によって電気的に接続される。
有機物材料の第１のビルドアップ絶縁層２２０上に回路パターンを具現する過程は、ガラスなどの無機物絶縁層２１０に回路パターンを具現する過程に比べて、工程効率が高く且つ回路パターンの微細化にも有利である。また、絶縁層を貫くビアを加工する場合にも、相対的に手軽く精微に微細なビアを形成することができる。
また、必要によって、第１のビルドアップ絶縁層２２０上には、一層以上のビルドアップ層がさらに設けられてもよい。これらのビルドアップ層は、ビルドアップ絶縁層及び該ビルドアップ絶縁層の表面に設けられた回路パターン層を含む。
図２に示すように、無機物絶縁層２１０の上方向に第２のビルドアップ絶縁層２３０、第３の回路パターン層Ｐ３、第３のビルドアップ絶縁層２４０、第４の回路パターン層Ｐ４などがさらに設けられる。また、無機物絶縁層２１０の下方向にも同じ方式でビルドアップ層がさらに設けられる。
また、同図のように、回路基板２００の最外郭にはソルダレジストＳＲ及びソルダボールＳＢがさらに設けられてもよい。
これによって、本発明の第２の実施形態による回路基板２００は、無機物絶縁層２１０によって反りを充分に減少させると共に有機物材料の第１のビルドアップ絶縁層２２０などに微細な回路パターンを効率よく具現することができる。
図３ａ〜図３ｄは各々、本発明の第２の実施形態による回路基板２００を製造する方法を概略的に示す工程断面図である。
まず、図３ａに示すように、ガラスなどの無機物材料２１０’を前処理して無機物絶縁層２１０を準備する。前処理とは、表面エッチングなどの過程によって表面を処理するか、強さをさらに向上させるために強化（Ｈａｒｄｅｎｉｎｇ）させる過程を意味する。
また、回路基板２００の製造過程において回路パターンがよく形成されたか否かを検査するに当たって、無機物絶縁層２１０が透明な場合、無機物絶縁層２１０の下方に位置する回路パターンなどによって無機物絶縁層２１０の上方に位置する回路パターンの検査の効率性及び正確性が低くなることがある。そのため、無機物絶縁層２１０を不透明に処理してもよい。このような不透明処理は前処理過程に含まれる。
無機物絶縁層２１０の表面には、第１の回路パターン層Ｐ１が形成される。第１の回路パターン層Ｐ１が無機物絶縁層２１０の両面に各々形成されてもよく、該両面に形成された第１の回路パターン層Ｐ１, Ｐ１’を電気的に接続させるためにスルービアＶｔを設けてもよい。
詳しくは、無機物絶縁層２１０を貫くビアホールをレーザまたはウェトエッチングによって加工した後、該ビアホール内に導電性材料を満たしてスルービアＶｔを形成する。このスルービアＶｔによって、第１の回路パターン層Ｐ１, Ｐ１’間が電気的に接続される。
続いて、図３ｂに示すように、無機物絶縁層２１０に凹部２１１を形成する。
まず、無機物絶縁層２１０上に凹部２１１が形成される領域を露出させるレジストパターンＰＲを形成する。レジストパターンＰＲは、フォトレジストパターンであってもよく、これに限定するものではない。
続いて、エッチング液を用いてウェトエッチング（Ｗｅｔ ｅｔｃｈｉｎｇ）を行って、無機物絶縁層２１０にその一部が凹まれた凹部２１１が形成される。
無機物絶縁層２１０の両面に第１の回路パターン層Ｐ１が形成されている場合、エッチング液によって第１の回路パターン層Ｐ１が損傷されないように、レジストパターンＰＲが第１の回路パターン層Ｐ１を全てカバーしてレジストパターンＰＲを形成するのが望ましい。
続いて、エッチング過程が全て完了すれば、レジストパターンＰＲを全て除去することによって、無機物絶縁層２１０に凹部２１１が設けられる。
続いて、図３ｃに示すように、凹部２１１に電子部品１０が挿入される。
電子部品１０の下面に接着剤１２を塗布するか、凹部２１１の上面に接着剤１２を塗布した後、電子部品１０を実装することによって、電子部品１０が比較的堅固に固定されるようにできる。
続いて、第１のビルドアップ絶縁層２２０を形成し、ビア接続が必要な箇所、例えば電子部品１０の外部電極１１の上部領域や第１の回路パターン層Ｐ１の中の一つの領域に第１のビルドアップ絶縁層２２０を貫くビアホールＶＨをレーザまたはウェトエッチングによって形成する。
続いて、ビアホールＶＨの内部を導電性材料で充填し、第１のビルドアップ絶縁層２２０の表面に第２の回路パターン層Ｐ２を形成する。
続いて、図３ｄに示すように、第１のビルドアップ絶縁層２２０上に棲数のビルドアップ層、ソルダレジストＳＲ及びソルダボールＳＢを形成して回路基板２００を製作する。
図４は、本発明の第３の実施形態による回路基板３００を概略的に示す断面図である。
図４に示すように、無機物絶縁層２１０の上部に設けられるビルドアップ層の層数が無機物絶縁層２１０の下部に設けられるビルドアップ層の層数より多く形成されてもよい。
例えば、同図のように、電子部品１０の外部電極１１が無機物絶縁層２１０の上方向に形成された場合、電子部品１０の下部に比べて電子部品１０の上部により複雑な配線が形成される必要がある。
このような場合にも、従来の一般的な多層基板では、反りの減少のために無機物絶縁層２１０の上部と下部は互いに対称して形成されているため、電子部品１０の上部に十分な配線が形成されることができなく、基板の面積が広くなるか、電子部品１０の下部に不必要な層が設けられ、基板の厚さが厚くなるという不都合があった。
しかし、前述のように、本発明による回路基板３００は、無機物絶縁層２１０によって反りが充分に減少されると共に有機物材料の第１のビルドアップ絶縁層２２０などに微細な回路パターンを効率よく具現することができ、無機物絶縁層２１０の上部及び下部におけるビルドアップ層の数を異にすることができる。そのため、従来の問題点を解決することができるようになる。
図５は、本発明の第４の実施形態による回路基板４００を概略的に示す断面図である。
図５に示すように、本発明の第４の実施形態による回路基板４００では、前述の凹部の代わりに、キャビティ４１２を備え、電子部品１０が該キャビティ４１２の内部に挿入される。
図６は、本発明の第５の実施形態による回路基板５００を概略的に示す断面図である。
図６に示すように、本発明の第５の実施形態による回路基板５００は、無機物絶縁層が第１の無機物絶縁層５１０、接着層５１５及び第２の無機物絶縁層５１３を備える。
すなわち、第１の無機物絶縁層５１０にキャビティ５１２を形成した状態で、第１の無機物絶縁層５１０の下面に接着層５１５を結合し、電子部品１０が第１の無機物絶縁層５１０のキャビティ５１２に挿入される過程で電子部品１０の下面と接着層５１５の上面とが堅固に接着される。
また、接着層５１５の下面に第２の無機物絶縁層５１３がさらに付着されることによって、無機物絶縁層の強さがさらに向上し、電子部品１０をさらに安定して支持するようになる。
第１の無機物絶縁層５１０及び第２の無機物絶縁層５１３は、説明の便宜上決めたもので、第１の無機物絶縁層５１０を無機物絶縁層、第２の無機物絶縁層５１３を付加無機物絶縁層と定義してもよい。
図７は、本発明の第６の実施形態による回路基板６００を概略的に示す断面図である。
図７に示すように、キャビティ６１２の内部に挿入される電子部品２０はＭＬＣＣなどのキャパシターであってもよい。
キャパシターが挿入される場合、外部電極２１の上面だけでなく下面にもビアが設けられ、各ビルドアップ層と電気的に接続されるようにすることが望ましい。
図８は、本発明の第７の実施形態による回路基板７００を概略的に示す断面図である。
図８に示すように、本発明の第７の実施形態による回路基板７００は、無機物絶縁層２１０、認識マークＦ、電子部品１０、第１のビルドアップ絶縁層２２０及び第２の回路パターン層Ｐ２を備える。
前述の実施形態と同様に、無機物絶縁層２１０は、ガラスから成ることが望ましい。
第１のビルドアップ絶縁層２２０は無機物絶縁層２１０の上部及び下部に形成され、無機物絶縁層２１０の上部及び下部に第２の回路パターン層Ｐ２、Ｐ２’が各々形成されている場合、無機物絶縁層２１０の上部の第２の回路パターン層Ｐ２と無機物絶縁層２１０の下部の第２の回路パターン層Ｐ２’とを接続する必要がある。
この場合、第１のビルドアップ絶縁層２２０を貫くスルービアＶｔを形成し、第２の回路パターン層Ｐ２間が電気的に接続されるようにする。
また、形成されるスルービアＶｔは認識マークＦを貫く。すなわち、スルービアＶｔを形成する時、正確な位置にビアホールを加工するために認識マークＦを基準指標として活用してもよい。
また、認識マークＦは、無機物絶縁層２１０に凹部２１１やキャビティを形成する過程でも基準指標として活用されてもよく、電子部品１０を実装する過程でも基準指標として活用されてもよい。
これによって、ビアホールの加工、凹部２１１またはキャビティの加工及び電子部品１０の実装過程での精密度がさらに向上されることができる。
本実施形態は、前述の実施形態と異なり、無機物絶縁層２１０の表面に第１の回路パターン層Ｐ１が形成されない。
現在の技術力を考慮する時、有機物材料の絶縁層に回路パターンを形成するかビアを形成する過程に比べて、ガラスなどの無機物絶縁層２１０の表面に回路パターンを形成するかビアを形成する過程は、歩留まりや工程効率が相対的を低い方である。
勿論、無機物絶縁層２１０の表面に第１の回路パターン層Ｐ１を形成することによって、少なくともこの層の形成のための厚さが減少されるが、工程効率及び歩留まりなどを考慮すれば、第１の回路パターン層Ｐ１を形成するのによる効果が希釈されるおそれがある。
したがって、このようないくつかの点を考慮して、前述の実施形態及び本実施形態の中から適切なのを適用して回路基板を製造する必要がある。前述の実施形態に重複する説明は省略することにする。
図９ａ〜図９ｄは各々、本発明の第７の実施形態による回路基板７００を製造する方法を概略的に示す工程断面図である。
まず、図９ａに示すように、ガラスなどの無機物材料２１０’を前処理して無機物絶縁層２１０を準備する。前処理とは、表面エッチングなどの過程によって表面を処理するか、強さの向上のために強化（Ｈａｒｄｅｎｉｎｇ）させるか、無機物絶縁層２１０を不透明処理する過程を意味する。
一方、本発明の第７の実施形態による回路基板７００には、認識マークＦが設けられる。
認識マークＦは、前述のように、無機物絶縁層２１０に凹部２１１やキャビティを形成する過程でも基準指標として活用され、電子部品１０を実装する過程でも基準指標として活用されてもよい。
このような認識マークＦは凹状や突起形態で設けられ、ここでは、突起形態で設けられることについて説明する。
まず、無機物絶縁層２１０の一面にスパッターリング（Ｓｐｕｔｔｅｒｉｎｇ）またはプレーティング（ｐｌａｔｉｎｇ）方式によって膜Ｆ’を形成する。
続いて、認識マークＦが形成される部分をカバーし、残りの部分は露出させるレジストパターンＰＲを形成する。このレジストパターンＰＲは、フォトレジストパターンであってもよい。
続いて、露出した領域をエッチングなどの方式によって除去した後、レジストパターンＰＲを除去して、突起形態の認識マークＦを形成する。
続いて、図９ｂに示すように、無機物絶縁層２１０に凹部２１１を形成する。
まず、無機物絶縁層２１０上に凹部２１１が形成される領域を露出させるレジストパターンＰＲを形成する。このレジストパターンＰＲは、フォトレジストパターンＰＲであってもよく、これに限定するものではない。
続いて、エッチング液を用いてウェトエッチングを行って、無機物絶縁層２１０にその一部が凹まれた凹部２１１が形成される。
続いて、エッチング過程が全て完了すれば、レジストパターンＰＲを全て除去することによって、無機物絶縁層２１０に凹部２１１が設けられる。
無機物絶縁層２１０に凹部２１１の代わりにキャビティを設けてもよい。このような凹部２１１及びキャビティは、前述のようにウェトエッチング方式で形成するかレーザドリル方式で形成してもよい。
認識マークＦを基準にして予め決められた領域にレーザを照射して前記凹部２１１またはキャビティを形成することによって、凹部２１１またはキャビティをさらに精散に加工することができる。
続いて、図９ｃに示すように、凹部２１１に電子部品１０が挿入される。
電子部品１０の下面に接着剤１２を塗布するか、凹部２１１の上面に接着剤１２を塗布した後、電子部品１０を実装することによって、電子部品１０が比較的堅固に固定されるようにできる。
その後、第１のビルドアップ絶縁層２２０を形成し、ビア接続が必要な箇所、例えば電子部品１０の外部電極１１の上部領域等に第１のビルドアップ絶縁層２２０を貫くビアホールＶＨをレーザまたはウェトエッチングによって形成する。
一方、第２の回路パターン層Ｐ２が無機物絶縁層２１０の上部及び下部に形成され、これらを電気的に接続する必要がある場合、第１のビルドアップ絶縁層２２０及び無機物絶縁層２１０を貫くビアホールを形成してもよい。このビアホールの精微な加工のために、ビアホールが認識マークＦを貫通するようにしてもよい。
すなわち、認識マークＦがスルービアＶｔを形成するためのビアホールを加工する基準指標として使われてもよい。
続いて、ビアホール内を導電性材料で充填し、第１のビルドアップ絶縁層２２０の表面に第２の回路パターン層Ｐ２を形成する。
続いて、図９ｄに示すように、第１のビルドアップ絶縁層２２０上に複数のビルドアップ層、ソルダレジストＳＲ、ソルダボールＳＢなどを形成して回路基板７００を製作する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１０、２０ 電子部品
１１、２１ 外部電極
１２ 接着剤
１００、２００、３００、４００、５００、６００、７００ 回路基板
１１０、２１０ 無機物絶縁層
１２０ 第１の上ビルドアップ絶縁層
１２０’ 第１の下ビルドアップ絶縁層
２１１ 凹部
２３０ 第２のビルドアップ絶縁層
２４０ 第３のビルドアップ絶縁層
４１２、５１２、６１２ キャビティ
５１０ 第１の無機物絶縁層
５１３ 第２の無機物絶縁層
５１５ 接着層
Ｐ１ 第１の回路パターン層
Ｐ２ 第２の回路パターン層
Ｐ３ 第３の回路パターン層
Ｐ４ 第４の回路パターン層
Ｖｔ スルービア
Ｖ１ 第１のビア
Ｖ２ 第２のビア
Ｖ３ 第３のビア
ＳＲ ソルダレジスト
ＳＢ ソルダボール
Ｆ 認識マーク
ＰＲ レジストパターン

Claims (17)

  1. 無機物絶縁層と、
    前記無機物絶縁層の表面に形成される第１の回路パターン層と、
    前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、
    前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層と、
    前記無機物絶縁層の一領域に凹部が設けられ、前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品と、
    を含み、
    前記第１のビルドアップ絶縁層は、前記電子部品をカバーし、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含み、
    前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より多いことを特徴とする回路基板。
  2. 前記無機物絶縁層は、ガラスシートまたは板ガラスであることを特徴とする請求項１に記載の回路基板。
  3. 前記第１の回路パターン層は、前記無機物絶縁層の両面に形成され、前記無機物絶縁層を貫くビアによって電気的に接続されることを特徴とする請求項２に記載の回路基板。
  4. 前記第１のビルドアップ絶縁層上に少なくとも一つのビルドアップ層がさらに設けられることを特徴とする請求項２に記載の回路基板。
  5. 前記無機物絶縁層は、
    貫通孔として形成されるキャビティが設けられた第１の無機物絶縁層と、
    第１の無機物絶縁層の下面に結合される接着層と、
    前記接着層の下面に結合される第２の無機物絶縁層とを備え、
    前記キャビティ内に配された前記電子部品の下面と前記接着層の上面が接着されていることを特徴とする請求項１に記載の回路基板。
  6. 前記無機物絶縁層の一領域には、前記無機物絶縁層を貫くキャビティが設けられ、
    前記キャビティ内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品をさらに含み、
    前記第１のビルドアップ絶縁層は、前記電子部品をカバーすることを特徴とする請求項１に記載の回路基板。
  7. 前記電子部品は、キャパシターであることを特徴とする請求項６に記載の回路基板。
  8. キャビティまたは凹部が形成された無機物絶縁層と、
    前記無機物絶縁層の表面に設けられる認識マークと、
    前記キャビティまたは前記凹部内に少なくとも一部が挿入され、少なくとも一面に外部電極が設けられた電子部品と、
    前記無機物絶縁層上に形成される有機物材料の第１のビルドアップ絶縁層と、
    前記第１のビルドアップ絶縁層の表面に形成される第２の回路パターン層と、
    を含み、
    前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含み、
    前記外部電極は、前記第１の上ビルドアップ絶縁層の方に位置し、
    前記第１の上ビルドアップ絶縁層上に形成されるビルドアップ層の層数が前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数より多いことを特徴とする回路基板。
  9. 前記無機物絶縁層は、ガラスシートまたは板ガラスであることを特徴とする請求項８に記載の回路基板。
  10. 前記第２の回路パターン層は、前記第１の上ビルドアップ絶縁層の上面に設けられる第２の上部回路パターン層及び前記第１の下ビルドアップ絶縁層の下面に設けられる第２の下部回路パターン層を含み、
    前記第２の上部回路パターン層及び前記第２の下部回路パターン層は、前記第１のビルドアップ絶縁層及び前記無機物絶縁層を貫くビアによって電気的に接続されることを特徴とする請求項９に記載の回路基板。
  11. 前記ビアは、前記認識マークを貫くことを特徴とする請求項１０に記載の回路基板。
  12. 前記外部電極は、ビアによって前記第２の上部回路パターン層及び前記第２の下部回路パターン層のうちの少なくともいずれか一つと電気的に接続されることを特徴とする請求項１０に記載の回路基板。
  13. 前記電子部品は、キャパシターであることを特徴とする請求項１２に記載の回路基板。
  14. 無機物絶縁層の表面に第１の回路パターン層を形成するステップと、
    前記無機物絶縁層に凹部またはキャビティを形成するステップと、
    外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップと、
    前記無機物絶縁層上に有機物材料の第１のビルドアップ絶縁層を形成するステップと、
    前記第１のビルドアップ絶縁層を貫いて前記第１の回路パターン層及び前記外部電極のうちの少なくともいずれか一つの表面を露出させるビアホールを形成するステップと、
    前記ビアホール内に導電性材料を形成し、前記第１のビルドアップ絶縁層の表面に第２の回路パターン層を形成するステップと、
    を含み、
    前記外部電極が設けられた電子部品の少なくとも一部を前記凹部または前記キャビティに挿入するステップは、
    前記キャビティが形成された無機物絶縁層の下面に接着層を結合した状態で、前記電子部品の下面を前記接着層に接触させた後、前記接着層の下面に付加無機物絶縁層を結合して行われることを特徴とする回路基板製造方法。
  15. 前記無機物絶縁層に凹部またはキャビティを形成するステップは、
    前記無機物絶縁層上に前記凹部またはキャビティを形成する領域を露出させるレジストパターンを形成するステップと、
    該露出領域をウェトエッチングして凹部またはキャビティを形成してから前記レジストパターンを除去するステップと、
    を含むことを特徴とする請求項１４に記載の回路基板製造方法。
  16. 前記第１のビルドアップ絶縁層は、前記無機物絶縁層の上部に形成される第１の上ビルドアップ絶縁層及び前記無機物絶縁層の下部に形成される第１の下ビルドアップ絶縁層を含み、
    前記第１の上ビルドアップ絶縁層及び前記第１の下ビルドアップ絶縁層上に少なくとも一つのビルドアップ層を形成するステップをさらに含み、
    前記第１の上ビルドアップ絶縁層に形成されるビルドアップ層の層数と、前記第１の下ビルドアップ絶縁層上に形成されるビルドアップ層の層数とは異なることを特徴とする請求項１４に記載の回路基板製造方法。
  17. 前記無機物絶縁層に表面エッチング、強化及び不透明処理の中から選択される少なくとも一つの前処理過程をさらに行うことを特徴とする請求項１４に記載の回路基板製造方法。
JP2013263575A 2012-12-31 2013-12-20 回路基板及びその製造方法 Active JP6373574B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120158340A KR101472640B1 (ko) 2012-12-31 2012-12-31 회로 기판 및 회로 기판 제조방법
KR10-2012-0158340 2012-12-31

Publications (2)

Publication Number Publication Date
JP2014131037A JP2014131037A (ja) 2014-07-10
JP6373574B2 true JP6373574B2 (ja) 2018-08-15

Family

ID=51015852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013263575A Active JP6373574B2 (ja) 2012-12-31 2013-12-20 回路基板及びその製造方法

Country Status (4)

Country Link
US (2) US20140182897A1 (ja)
JP (1) JP6373574B2 (ja)
KR (1) KR101472640B1 (ja)
TW (1) TW201429353A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP6249578B2 (ja) * 2014-07-28 2017-12-20 インテル・コーポレーション 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP6428164B2 (ja) * 2014-10-31 2018-11-28 日立化成株式会社 半導体装置及びその製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR20160090625A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자소자내장형 인쇄회로기판 및 그 제조방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR101952863B1 (ko) * 2016-06-21 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP6562467B2 (ja) 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
US10044390B2 (en) * 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
KR102544563B1 (ko) * 2016-08-18 2023-06-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN108076596B (zh) 2016-11-17 2020-06-23 华邦电子股份有限公司 线路板的制造方法
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
WO2018163988A1 (ja) * 2017-03-10 2018-09-13 シャープ株式会社 表示基板及び表示装置
JP2018186258A (ja) * 2017-03-28 2018-11-22 大日本印刷株式会社 電子部品搭載基板およびその製造方法
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
WO2019091728A1 (de) * 2017-11-10 2019-05-16 Lpkf Laser & Electronics Ag Verfahren und vorrichtung zur integration von halbleiter-wafern
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
US10998247B2 (en) * 2018-08-16 2021-05-04 Samsung Electronics Co., Ltd. Board with embedded passive component
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
CN111867248A (zh) * 2019-04-24 2020-10-30 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN113540029B (zh) * 2020-04-16 2024-10-18 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造和设计部件承载件的方法
CN112599493A (zh) * 2020-12-22 2021-04-02 珠海越亚半导体股份有限公司 一种两面嵌埋玻璃基板及其制造方法
KR20240077905A (ko) * 2022-11-25 2024-06-03 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232528A (ja) 1993-02-08 1994-08-19 Hitachi Ltd 混成集積回路基板及びその製法
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
JP3672169B2 (ja) 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
TW573444B (en) 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
TWI325745B (en) 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
KR100888561B1 (ko) * 2007-02-27 2009-03-12 대덕전자 주식회사 능동소자 내장형 인쇄회로기판 제조 방법
KR100905642B1 (ko) * 2007-12-13 2009-06-30 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP2009295850A (ja) * 2008-06-06 2009-12-17 Hitachi Chem Co Ltd 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JPWO2011102561A1 (ja) * 2010-02-22 2013-06-17 三洋電機株式会社 多層プリント配線基板およびその製造方法
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
KR20120137201A (ko) 2011-10-27 2012-12-20 아페리오(주) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법
US8908387B2 (en) * 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones

Also Published As

Publication number Publication date
US9788433B2 (en) 2017-10-10
KR20140087745A (ko) 2014-07-09
JP2014131037A (ja) 2014-07-10
KR101472640B1 (ko) 2014-12-15
US20140182897A1 (en) 2014-07-03
US20160205773A1 (en) 2016-07-14
TW201429353A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI495416B (zh) 多層基板
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
JP2006190953A (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
US9899235B2 (en) Fabrication method of packaging substrate
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2010129992A (ja) 配線基板
US9324580B2 (en) Process for fabricating a circuit substrate
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
US10211119B2 (en) Electronic component built-in substrate and electronic device
KR20090037811A (ko) 배선 기판
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR101497268B1 (ko) 회로 기판 및 회로 기판 제조방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2006179952A (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2006186396A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6373574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250