KR20090102119A - 임베디드 인쇄회로기판 및 그 제조방법 - Google Patents

임베디드 인쇄회로기판 및 그 제조방법

Info

Publication number
KR20090102119A
KR20090102119A KR1020080027371A KR20080027371A KR20090102119A KR 20090102119 A KR20090102119 A KR 20090102119A KR 1020080027371 A KR1020080027371 A KR 1020080027371A KR 20080027371 A KR20080027371 A KR 20080027371A KR 20090102119 A KR20090102119 A KR 20090102119A
Authority
KR
South Korea
Prior art keywords
chip
pad
layer
cavity
circuit board
Prior art date
Application number
KR1020080027371A
Other languages
English (en)
Other versions
KR100972431B1 (ko
Inventor
박광수
정명근
양덕진
변대정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080027371A priority Critical patent/KR100972431B1/ko
Priority to US12/213,704 priority patent/US8418356B2/en
Priority to CN2008101330323A priority patent/CN101546740B/zh
Publication of KR20090102119A publication Critical patent/KR20090102119A/ko
Application granted granted Critical
Publication of KR100972431B1 publication Critical patent/KR100972431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 인쇄회로기판 및 그 제조방법에 관한 것으로서, 소정 부위에 캐비티가 형성되어 있고, 상기 캐비티가 형성되지 않은 부위에 배선층이 형성된 기재; 상기 캐비티 내에 삽입되며 복수의 패드를 구비하는 칩; 상기 칩과 상기 캐비티 사이에 충전되어 상기 칩을 고정하는 충전재; 및 상기 배선층과 상기 패드 사이에 형성되어 상기 배선층과 상기 패드를 접속시키는 접속층;을 포함하는 임베디드 인쇄회로기판을 제공하고, 또한 본 발명은 상기 임베디드 인쇄회로기판의 제조방법을 제공한다.

Description

임베디드 인쇄회로기판 및 그 제조방법{Embedded printed circuit board and manufacturing method thereof}
본 발명은 임베디드 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 자세하게는 접속층이 배선층과 패드 사이에 형성되어 배선층과 패드를 직접 전기적으로 접속시킨 임베디드 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기의 고성능화 및 소형화의 요구에 부응하여 전자부품이 고밀도화 및 고성능화되고 있다. 따라서, 전자부품의 고밀도 실장이 가능한 소형 인쇄회로기판의 수요가 점점 증가하고 있다. 이러한 요구에 부응하여 서로 다른 층에 형성되는 배선 간 또는 전자부품과 배선 간을 비아홀(via hole)에 의하여 전기적으로 접속하는 다층 회로기판의 개발이 진행되고 있다.
이러한 다층 회로기판은 전자부품 간을 접속하는 배선을 단축할 수 있을 뿐만 아니라 고밀도 배선화를 실현할 수 있는 장점이 있다. 그리고 전자부품의 실장으로 인해 인쇄회로기판의 표면적을 넓힐 뿐만 아니라 전기적 특성도 우수한 장점이 있다.
특히, 기판에 전자부품을 삽입하는 임베디드 인쇄회로기판은, 전자부품이 기판에 표면에 실장되는 것이 아니라, 기판의 내부에 임베딩(embedding)되기 때문에 기판의 소형화, 고밀도화 및 고성능화 등이 가능하여 그 수요가 점차 증가하고 있는 추세이다.
본 발명의 목적은 접속층이 배선층과 패드 사이에 형성되어 배선층과 패드를 직접 전기적으로 접속시켜 기판의 층수를 줄일 수 있도록 한 임베디드 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판은, 소정 부위에 캐비티가 형성되어 있고, 상기 캐비티가 형성되지 않은 부위에 배선층이 형성된 기재; 상기 캐비티 내에 삽입되며 복수의 패드를 구비하는 칩; 상기 칩과 상기 캐비티 사이에 충전되어 상기 칩을 고정하는 충전재; 및 상기 배선층과 상기 패드 사이에 형성되어 상기 배선층과 상기 패드를 접속시키는 접속층;을 포함할 수 있다.
여기서, 상기 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속될 수 있다.
또한, 상기 접속층은, 상기 배선층과 상기 패드를 상기 충전재 상에서 수평선상으로 연결할 수 있다.
또한, 상기 접속층은 구리(Cu) 또는 은(Ag)으로 이루어질 수 있다.
또한, 상기 접속층은, 상기 기재의 일면 또는 양면에 형성될 수 있다.
또한, 상기 칩은 능동소자, 수동소자 및 IC로 구성된 군으로부터 선택되는 어느 하나일 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판의 제조방법은, (a) 배선층이 구비된 기재의 소정 부위에 캐비티를 형성하는 단계; (b) 상기 기재의 일면에 점착시트를 부착하는 단계; (c) 상기 캐비티에 복수의 패드가 구비된 칩을 삽입하여 상기 점착시트 상에 고정하는 단계; (d) 상기 캐비티와 상기 칩 사이에 충전재를 충전하는 단계; 및 (e) 상기 배선층과 상기 패드 사이에 이들과 접속되는 접속층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속될 수 있다.
또한, 상기 접속층은, 상기 배선층과 상기 패드를 상기 충전재 상에서 수평선상으로 연결할 수 있다.
또한, 상기 접속층은 구리(Cu) 또는 은(Ag)으로 이루어질 수 있다.
또한, 상기 칩은 능동소자, 수동소자 및 IC로 구성된 군으로부터 선택되는 어느 하나일 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 임베디드 인쇄회로기판의 제조방법은, (a) 배선층이 구비된 기재의 소정 부위에 캐비티를 형성하는 단계; (b) 상기 기재의 일면에 점착시트를 부착하는 단계; (c) 상기 캐비티에 복수의 패드가 구비된 칩을 삽입하여 상기 점착시트 상에 고정하는 단계; (d) 상기 캐비티와 상기 칩 사이에 충전재를 충전하는 단계; (e) 상기 배선층과 상기 패드 사이에 이들과 접속되는 접속층을 형성하는 단계; (f) 상기 점착시트를 제거하는 단계; (g) 상기 점착시트가 제거되어 노출된 상기 기재 및 상기 칩 상에 배선층 및 패드를 각각 추가로 형성하는 단계; 및 (h) 상기 추가로 형성된 배선층과 상기 패드 사이에 이들과 접속되는 제2 접속층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 제2 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속될 수 있다.
또한, 상기 제2 접속층은, 상기 추가로 형성된 배선층과 상기 추가로 형성된 패드를 상기 충전재 상에서 수평선상으로 연결할 수 있다.
또한, 상기 제2 접속층은 구리(Cu) 또는 은(Ag)으로 이루어질 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 임베디드 인쇄회로기판 및 그 제조방법에 의하면, 배선층과 최외각 패드 사이에 이들과 접속되는 접속층을 형성하고, 상기 접속층을 통해 칩의 최외각 패드가 동일한 층에서 직접적으로 팬아웃되도록 함으로써, 상기 최외각 패드의 팬아웃을 위한 절연층 형성 공정, 비아홀 형성 공정 및 전도체 형성 공정 등을 생략할 수 있다.
따라서, 본 발명은 기판의 층수를 줄여 박형화를 이룰 수 있을 뿐만 아니라, 공정 수 및 제조 비용을 절감할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 구조를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 구조를 나타낸 단면도.
도 3 내지 도 11은 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 12는 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 평면 모식도.
도 13 내지 도 16은 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 기재 11: 배선층
15: 캐비티 20: 칩
21: 패드 25: 충전재
30,31: 제1, 제2 접속층 35,50: 제1, 제2 절연층
40: 비아홀 45: 전도층
본 발명에 따른 임베디드 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
임베디드 인쇄회로기판의 구조에 관한 실시예
먼저, 도 1을 참조하여 본 발명의 실시예에 따른 임베디드 인쇄회로기판에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 구조를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 임베디드 인쇄회로기판은, 소정 부위에 캐비티(cavity; 15)가 형성되어 있는 기재(10)와, 상기 캐비티(15)에 삽입되며 복수의 패드(21)를 구비하는 칩(20)과, 상기 칩(20)과 상기 캐비티(15) 사이에 충전되어 상기 칩(20)을 고정해주는 충전재(25)를 포함한다.
상기 기재(10)는 에폭시(epoxy) 수지 또는 글라스(glass) 등과 같은 보강 기재로 형성될 수 있다.
상기 기재(10)의 상기 캐비티(15)가 형성되지 않은 부위에는 배선층(11)이 형성되어 있다. 상기 배선층(11)은 상기 기재(10) 상에 동박(copper foil) 등을 적층하여 형성될 수 있다.
상기 기재(10)의 상기 캐비티(15)를 형성하는 방법으로는 프레싱(pressing), 드릴링(drilling), 또는 레이저 가공 등의 다양한 방법이 있다. 이 중에서, 상기 프레싱 또는 드릴링 방법으로 상기 캐비티(15)을 형성하는 경우 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 추가로 수행하는 것이 바람직하다.
상기 칩(20)은 능동소자, 수동소자 또는 IC일 수 있다.
상기 충전재(25)는 일반적으로 레진, 에폭시, 또는 프리프레그(prepreg) 등으로 이루어질 수 있다.
특히, 본 발명의 실시예에서는 상기 기재(10)의 상기 배선층(11)과 상기 칩(21)의 상기 패드(21) 사이에, 상기 배선층(11)과 상기 패드(21)를 접속시키는 접속층(30)이 형성되어 있다. 상기 접속층(30)은 구리(Cu) 또는 은(Ag) 등으로 이루어질 수 있다.
상기 접속층(30)은, 도면에 도시된 바와 같이 상기 칩(20)의 최외각에 위치하는 패드(21)와 접속되어, 상기 최외각 패드(21)와 상기 배선층(11)을 직접적으로 접속시킬 수 있다.
이때 상기 접속층(30)은, 상기 배선층(11)과 상기 패드(21)를 상기 충전재(25) 상에서 수평선상으로 연결하도록 형성되는 것이 바람직하다.
상기 접속층(30)이 형성된 기재(10) 상에는, 상기 최외각 패드(21)를 제외한 나머지 패드(21)들의 팬아웃 및 층간 배선 등의 연결을 위한 비아홀(40) 및 전도체(45) 등이 구비되어 있는 제1 및 제2 절연층(35,50)이 순차 적층되어 있다.
이러한 본 발명의 실시예에 따른 임베디드 인쇄회로기판은, 상기 접속층(30)이 상기 기재(10)의 배선층(11)과 상기 칩(20)의 패드(21) 사이에 형성되어, 상기 칩(20)의 최외각 패드(21)를 동일한 층에서 직접적으로 팬아웃(fan-out)하는 구조로써, 상기 최외각 패드(21)의 팬아웃을 위한 비아홀 등을 구비하는 층을 추가로 형성할 필요가 없게 된다.
따라서, 본 발명의 실시예에 의하면, 상기 최외각 패드(21)의 팬아웃을 위한 한 층의 절연층 형성 공정, 비아홀 형성 공정 및 전도체 형성 공정 등을 생략할 수 있으므로, 기판의 전체 층수를 줄여 박형화를 이룰 수 있고, 공정 수 및 제조 비용을 절감할 수 있는 장점이 있다.
여기서, 상기 배선층(11)과 패드(21)를 접속시키는 상기 접속층(30)은, 도 1에 도시된 같이 상기 기재(10)의 일면에만 형성될 수도 있지만, 도 2에 도시된 바와 같이, 상기 기재(10)의 양면에 형성될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 구조를 나타낸 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판은, 본 발명의 실시예에 따른 임베디드 인쇄회로기판과 대부분의 구성이 동일하고, 다만 상기 배선층(11) 및 상기 패드(21)가 상기 기재(10) 및 상기 칩(20) 각각의 일면에만 형성되어 있지 않고 양면, 즉 상하면에 모두 형성되어 있으며, 상기 기재(10) 및 칩(20)의 양면에 형성된 배선층(11) 및 패드(21) 사이에 모두 접속층(30,31)이 형성되어 있다는 점에서만 본 발명의 실시예와 다르다.
본 발명의 다른 실시예에서와 같이, 상기 접속층(30,31)이 상기 기재(10)의 양면에 모두 형성될 경우, 상기 기재(10)를 중심으로 상하부 두 층의 절연층 형성 공정, 비아홀 형성 공정 및 전도체 형성 공정 등을 생략할 수 있다.
임베디드 인쇄회로기판의 제조방법에 관한 실시예
도 3 내지 도 11을 참조하여 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 대하여 상세하게 설명한다.
도 3 내지 도 11은 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 3에 도시된 바와 같이, 기재(10)의 소정 부위에 캐비티(15)를 형성한다. 상기 기재(10) 상에는 배선층(11)이 구비되어 있다.
상기 기재(10)는 에폭시 수지 또는 글라스 등과 같은 보강 기재로 이루어질 수 있고, 상기 배선층(11)은 동박 등으로 이루어질 수 있다.
상기 캐비티(15)는 프레싱(pressing), 드릴링(drilling), 또는 레이저 가공 등의 다양한 방법으로 형성될 수 있다. 이때, 상기 캐비티(15)가 프레싱 또는 드릴링 방법으로 형성되는 경우 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 추가로 수행할 수도 있다.
다음으로, 도 4에 도시된 바와 같이, 상기 기재(10)의 일면에 점착시트(1)를 부착한다. 그런 다음, 상기 캐비티(15)에 복수의 패드(21)가 구비된 칩(20)을 삽입하여 상기 점착시트(1) 상에 고정시킨다.
상기 점착시트(1)는 상기 캐비티(15)에 삽입되는 상기 칩(20)을 고정시키기 위한 것으로서, 일반적인 양면 테이프를 사용할 수 있다.
상기 칩(20)은 능동소자, 수동소자 또는 IC일 수 있다.
그 다음에, 도 5에 도시된 바와 같이, 상기 캐비티(15)와 상기 칩(20) 사이에 충전재(25)를 충전시킨다. 상기 충전재(25)는 일반적으로 레진, 에폭시, 또는 프리프레그(prepreg) 등으로 이루어질 수 있다.
그런 다음, 도 6에 도시된 바와 같이, 상기 배선층(11)과 상기 패드(21) 사이에 이들과 접속되는 접속층(30)을 형성한다. 상기 접속층(30)은 구리(Cu) 또는 은(Ag) 등으로 이루어질 수 있다. 또한, 상기 접속층(30)은 도금 또는 스크린 프린팅 등의 방식으로 형성될 수 있다.
상기 접속층(30)은, 도면에 도시된 바와 같이 상기 칩(20)의 최외각에 위치하는 패드(21)와 접속되어, 상기 최외각 패드(21)와 상기 배선층(11)을 직접적으로 접속시킬 수 있다. 이때, 상기 접속층(30)은, 상기 배선층(11)과 상기 패드(21)를 상기 충전재(25) 상에서 수평선상으로 연결하도록 형성되는 것이 바람직하다.
이러한 본 발명의 실시예에서는, 상기 접속층(30)에 의해 상기 칩(20)의 최외각 패드(21)가 동일한 층에서 직접적으로 팬아웃(fan-out)됨으로써, 상기 최외각 패드(21)의 팬아웃을 위한 비아홀을 구비하는 절연층 등을 추가로 형성할 필요가 없다.
다음으로, 도 7에 도시된 바와 같이, 상기 접속층(30) 상에 제1 절연층(35)을 형성한다.
그 다음에, 도 8에 도시된 바와 같이, 상기 점착시트(1)를 제거하고 나서, 상기 점착시트가 제거된 기재(10) 상에도 상기 제1 절연층(35)을 형성한다.
그런 다음, 도 9에 도시된 바와 같이, 상기 제1 절연층(35)의 일부분을 제거하여 비아홀(40)을 형성한다. 여기서, 상기 비아홀(40)은, 상기 최외각 패드(21)를 제외한 나머지 패드(21)들의 팬아웃 및 층간 배선 등의 연결을 위해 형성될 수 있다.
다음으로, 도 10에 도시된 바와 같이, 상기 비아홀(40)이 형성된 제1 절연층(35) 상에 전도층(45)을 형성한다.
그런 후에, 도 11에 도시된 바와 같이, 상기 전도층(45)이 형성된 상기 제1 절연층(35) 상에 제2 절연층(50)을 형성한다. 이때 도면에 도시하지는 않았지만, 상기 제2 절연층(50)에도 비아홀 및 전도체 등이 형성될 수 있다.
도 12는 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 평면 모식도이다.
본 발명의 실시예에서는, 도 12에 도시된 바와 같이, 상기 접속층(30)에 의해 상기 칩(20)의 최외각 패드(21)가 동일한 층에서 직접적으로 팬아웃(fan-out)되고, 상기 최외각 패드(21)를 제외한 나머지 패드(21)들은 전도층(45)에 의해 팬아웃 될 수 있다.
따라서, 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 의하면, 상기 최외각 패드(21)의 팬아웃을 위한 한 층의 절연층 형성 공정, 비아홀 형성 공정 및 전도체 형성 공정 등을 생략할 수 있으므로, 기판의 전체 층수를 줄여 박형화를 이룰 수 있을 뿐만 아니라, 공정 수 및 제조 비용을 절감할 수 있다.
다음으로, 도 13 내지 도 16을 참조하여 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 대하여 상세하게 설명한다.
도 13 내지 도 16은 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이며, 이하, 상술된 실시예와 중첩되는 내용, 즉 기재(10)에 캐비티(15)를 형성하는 단계(도 3 참조)부터 제1 절연층(35)을 형성하는 단계(도 7 참조)에 대한 공정 설명은 생략하도록 한다.
도 7에 도시된 바와 같이, 제1 절연층(35)을 형성한 다음, 도 13에 도시된 바와 같이, 상기 기재(10)의 일면에 형성되어 있는 상기 점착시트(1)를 제거한다.
그 다음에, 도 14에 도시된 바와 같이, 상기 점착시트(1)가 제거되어 노출된 상기 기재(10) 및 상기 칩(20) 상에 배선층(11) 및 패드(21)를 각각 추가로 형성하고 나서, 상기 추가로 형성된 배선층(11)과 패드(21) 사이에 이들과 접속되는 제2 접속층(31)을 형성한다.
상기 제2 접속층(31)은 상기 칩(20)의 최외각에 위치하는 패드(21)와 접속될 수 있으며, 상기 제2 접속층(31)은, 상기 추가로 형성된 배선층(11)과 상기 추가로 형성된 패드(11)를 상기 충전재(25) 상에서 수평선상으로 연결하도록 형성되는 것이 바람직하다.
상기 제2 접속층(31)은 구리(Cu) 또는 은(Ag) 등으로 이루어질 수 있다.
다음으로, 도 15에 도시된 바와 같이, 상기 제2 접속층(31)이 형성된 기재(10) 상에도 상기 제1 절연층(35)을 형성한 후, 상기 제1 절연층(35)의 일부분을 제거하여 비아홀(40)을 형성한다.
그런 다음, 상기 비아홀(40)이 형성된 제1 절연층(35) 상에 전도층(45) 및 제2 절연층(50)을 차례로 형성한다. 이때 도면에 도시하지는 않았지만, 상기 제2 절연층(50)에도 비아홀 및 전도체 등이 형성될 수 있다.
상술한 바와 같은 본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 의하면, 상기 기재(10)의 상하부에 모두 접속층(30,31)을 형성함으로써, 상기 칩(20)의 상하부에 형성되는 최외각 패드(21)의 팬아웃을 위한 상하부 두 층의 절연층 형성 공정, 비아홀 형성 공정 및 전도체 형성 공정 등을 생략할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (15)

  1. 소정 부위에 캐비티가 형성되어 있고, 상기 캐비티가 형성되지 않은 부위에 배선층이 형성된 기재;
    상기 캐비티 내에 삽입되며 복수의 패드를 구비하는 칩;
    상기 칩과 상기 캐비티 사이에 충전되어 상기 칩을 고정하는 충전재; 및
    상기 배선층과 상기 패드 사이에 형성되어 상기 배선층과 상기 패드를 접속시키는 접속층;을 포함하는 임베디드 인쇄회로기판.
  2. 제1항에 있어서,
    상기 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속되는 임베디드 인쇄회로기판.
  3. 제1항에 있어서,
    상기 접속층은, 상기 배선층과 상기 패드를 상기 충전재 상에서 수평선상으로 연결하는 임베디드 인쇄회로기판.
  4. 제1항에 있어서,
    상기 접속층은 구리(Cu) 또는 은(Ag)으로 이루어지는 임베디드 인쇄회로기판.
  5. 제1항에 있어서,
    상기 접속층은, 상기 기재의 일면 또는 양면에 형성되는 임베디드 인쇄회로기판.
  6. 제1항에 있어서,
    상기 칩은 능동소자, 수동소자 및 IC로 구성된 군으로부터 선택되는 어느 하나인 임베디드 인쇄회로기판.
  7. (a) 배선층이 구비된 기재의 소정 부위에 캐비티를 형성하는 단계;
    (b) 상기 기재의 일면에 점착시트를 부착하는 단계;
    (c) 상기 캐비티에 복수의 패드가 구비된 칩을 삽입하여 상기 점착시트 상에 고정하는 단계;
    (d) 상기 캐비티와 상기 칩 사이에 충전재를 충전하는 단계; 및
    (e) 상기 배선층과 상기 패드 사이에 이들과 접속되는 접속층을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속되는 임베디드 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 접속층은, 상기 배선층과 상기 패드를 상기 충전재 상에서 수평선상으로 연결하는 임베디드 인쇄회로기판의 제조방법.
  10. 제7항에 있어서,
    상기 접속층은 구리(Cu) 또는 은(Ag)으로 이루어지는 임베디드 인쇄회로기판의 제조방법.
  11. 제7항에 있어서,
    상기 칩은 능동소자, 수동소자 및 IC로 구성된 군으로부터 선택되는 어느 하나인 임베디드 인쇄회로기판의 제조방법.
  12. (a) 배선층이 구비된 기재의 소정 부위에 캐비티를 형성하는 단계;
    (b) 상기 기재의 일면에 점착시트를 부착하는 단계;
    (c) 상기 캐비티에 복수의 패드가 구비된 칩을 삽입하여 상기 점착시트 상에 고정하는 단계;
    (d) 상기 캐비티와 상기 칩 사이에 충전재를 충전하는 단계;
    (e) 상기 배선층과 상기 패드 사이에 이들과 접속되는 접속층을 형성하는 단계;
    (f) 상기 점착시트를 제거하는 단계;
    (g) 상기 점착시트가 제거되어 노출된 상기 기재 및 상기 칩 상에 배선층 및 패드를 각각 추가로 형성하는 단계; 및
    (h) 상기 추가로 형성된 배선층과 상기 패드 사이에 이들과 접속되는 제2 접속층을 형성하는 단계;
    를 포함하는 임베디드 인쇄회로기판의 제조방법.
  13. 제12항에 있어서,
    상기 제2 접속층은, 상기 칩의 최외각에 위치하는 패드와 접속되는 임베디드 인쇄회로기판의 제조방법.
  14. 제12항에 있어서,
    상기 제2 접속층은, 상기 추가로 형성된 배선층과 상기 추가로 형성된 패드를 상기 충전재 상에서 수평선상으로 연결하는 임베디드 인쇄회로기판의 제조방법.
  15. 제12항에 있어서,
    상기 제2 접속층은 구리(Cu) 또는 은(Ag)으로 이루어지는 임베디드 인쇄회로기판의 제조방법.
KR1020080027371A 2008-03-25 2008-03-25 임베디드 인쇄회로기판 및 그 제조방법 KR100972431B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080027371A KR100972431B1 (ko) 2008-03-25 2008-03-25 임베디드 인쇄회로기판 및 그 제조방법
US12/213,704 US8418356B2 (en) 2008-03-25 2008-06-23 Method of manufacturing an embedded printed circuit board
CN2008101330323A CN101546740B (zh) 2008-03-25 2008-07-04 嵌入式印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080027371A KR100972431B1 (ko) 2008-03-25 2008-03-25 임베디드 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090102119A true KR20090102119A (ko) 2009-09-30
KR100972431B1 KR100972431B1 (ko) 2010-07-26

Family

ID=41115399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027371A KR100972431B1 (ko) 2008-03-25 2008-03-25 임베디드 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US8418356B2 (ko)
KR (1) KR100972431B1 (ko)
CN (1) CN101546740B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP2002237683A (ja) 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP3709882B2 (ja) 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
KR100762758B1 (ko) * 2006-03-09 2007-10-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조 방법
KR100796523B1 (ko) 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100827315B1 (ko) * 2006-09-19 2008-05-06 삼성전기주식회사 전자소자 내장 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
CN101546740A (zh) 2009-09-30
US8418356B2 (en) 2013-04-16
KR100972431B1 (ko) 2010-07-26
US20090242251A1 (en) 2009-10-01
CN101546740B (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
US8238109B2 (en) Flex-rigid wiring board and electronic device
EP2705735B1 (en) Method for manufacturing printed circuit board
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100999531B1 (ko) 인쇄회로기판 및 그 제조방법
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20110101430A (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20130055990A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법
KR20150094154A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101097628B1 (ko) 인쇄회로기판 및 이의 제조방법
KR20090060551A (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 9