KR101097628B1 - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101097628B1
KR101097628B1 KR1020100058611A KR20100058611A KR101097628B1 KR 101097628 B1 KR101097628 B1 KR 101097628B1 KR 1020100058611 A KR1020100058611 A KR 1020100058611A KR 20100058611 A KR20100058611 A KR 20100058611A KR 101097628 B1 KR101097628 B1 KR 101097628B1
Authority
KR
South Korea
Prior art keywords
insulating member
disposed
via hole
printed circuit
copper foil
Prior art date
Application number
KR1020100058611A
Other languages
English (en)
Inventor
조석현
박정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100058611A priority Critical patent/KR101097628B1/ko
Priority to US13/164,055 priority patent/US20110308845A1/en
Application granted granted Critical
Publication of KR101097628B1 publication Critical patent/KR101097628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 관통된 비아홀을 구비한 절연부재; 상기 절연부재 상에 배치된 회로패턴; 상기 회로패턴의 일부를 노출하며 상기 절연부재상에 배치된 솔더레지스트; 상기 회로패턴과 연결되고, 상기 비아홀 내부에 배치되며, 상기 비아홀의 내벽을 따라 상기 비아홀 하부의 개구를 커버하는 비아 도금 패드; 및 상기 비아홀의 중심부와 일치된 중심부를 가지며 상기 비아 도금 패드상에 배치된 외부접속수단;을 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

Description

인쇄회로기판 및 이의 제조방법{Printed circuit substrate and method of manufacturing the same}
본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 비아홀 내부에 배치되며, 비아홀 하부의 개구 중심부와 일치된 중심부를 가지고, 비아 도금 패드상에 배치된 외부접속수단을 포함하는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판은 절연층, 절연층의 적어도 일면에 배치된 회로패턴 및 절연층을 관통하며 층간접속을 수행하기 위한 비아등을 포함할 수 있다. 여기서, 회로패턴은 칩 또는 외부회로부와 접속되기 위한 패드를 포함할 수 있다. 이때, BGA(Ball Grid Array) 타입의 인쇄회로기판일 경우, 솔더볼을 이용하여 패드와 칩 또는 패드와 외부회로부를 서로 접속시킬 수 있다.
최근, 패키지의 크기가 점점 축소화 및 고기능화되면서, 인쇄회로기판 내에 실장될 칩의 수가 급격히 증대되고 있어, 제한된 인쇄회로기판 면적에 많은 솔더볼의 수가 요구되고 있다. 하지만, 인쇄회로기판은 비아와 패드를 다른 영역에 배치할 수밖에 없어, 인쇄회로기판 내에서 솔더볼의 실장영역을 증대시키는 데 한계가 있었다.
한편, 전자제품에 대한 가격 경쟁력이 더욱 심화됨에 따라, 전자제품의 핵심부품인 인쇄회로기판에 있어서도 공정 단가를 줄이기 위한 많은 시도가 이루어지고 있다. 인쇄회로기판의 공정 단가를 줄이기 위한 방법으로 원자재료나 간접비용을 줄일수 있으나, 이와 함께 제품의 품질이 떨어지는 문제점을 야기하였다.
따라서, 인쇄회로기판에 있어서, 회로공간을 절약할 수 있으며, 이와 동시에 공정단가를 낮추기 위한 필요성이 대두되고 있다.
따라서, 본 발명은 인쇄회로기판 및 이의 제조 방법에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 비아홀 내부에 배치되며, 비아홀 하부의 개구 중심부와 일치된 중심부를 가지고, 비아 도금 패드상에 배치된 외부접속수단을 포함하는 인쇄회로기판 및 이의 제조방법을 제공함에 그 목적이 있다.
본 발명의 목적은 인쇄회로기판을 제공하는 것이다. 상기 인쇄회로기판은 관통된 비아홀을 구비한 절연부재; 상기 절연부재 상에 배치된 회로패턴; 상기 회로패턴의 일부를 노출하며 상기 절연부재상에 배치된 솔더레지스트; 상기 회로패턴과 연결되고, 상기 비아홀 내부에 배치되며, 상기 비아홀의 내벽을 따라 상기 비아홀 하부의 개구를 커버하는 비아 도금 패드; 및 상기 비아홀의 중심부와 일치된 중심부를 가지며 상기 비아 도금 패드상에 배치된 외부접속수단;을 포함할 수 있다.
여기서, 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 평탄면으로 형성될 수 있다.
또한, 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드와 상기 절연부재의 하부면은 일직선상에 배치될 수 있다.
또한, 상기 회로 패턴과 상기 절연부재사이에 배치된 동박 패턴을 더 포함할 수 있다.
또한, 상기 비아홀 하부의 개구 주변을 따라 상기 절연부재의 하부면에 배치된 부가 동박 패턴을 더 포함하며, 상기 부가 동박 패턴과 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 일직선상에 배치될 수 있다.
또한, 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 상기 절연부재의 하부면으로부터 돌출될 수 있다.
본 발명의 다른 목적은 인쇄회로기판의 제조방법을 제공하는 것이다. 상기 제조방법은 관통된 비아홀을 각각 구비한 제 1 및 제 2 기재층을 제공하는 단계; 상기 제 1 및 제 2 기재층 사이에 접착부재를 개재하여 상기 제 1 및 제 2 기재층을 접합하는 단계; 상기 비아홀 내부에 배치되고 상기 비아홀의 내벽을 따라 상기 비아홀 하부의 개구를 커버하는 비아 도금 패드와 상기 비아 도금 패드와 전기적으로 연결된 회로패턴을 상기 제 1 및 제 2 기재층에 동시에 형성하는 단계; 상기 회로패턴의 일부를 노출하며 상기 회로패턴을 덮는 솔더레지스트를 상기 제 1 및 제 2 기재층상에 동시에 형성하는 단계; 상기 접착부재로부터 상기 제 1 및 제 2 기재층을 분리하여 2개의 인쇄회로부재를 형성하는 단계; 및 상기 비아홀의 중심부와 일치된 중심부를 가지며 상기 비아 도금 패드상에 외부접속수단을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 기재층은 절연부재의 단일구조 및 절연부재와 동박층을 포함한 이중구조 중 어느 하나로 이루어질 수 있다.
또한, 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드와 상기 절연부재의 하부면은 일직선상에 배치될 수 있다.
또한, 상기 기재층이 동박층을 구비할 경우, 상기 회로패턴을 형성하는 단계에서 상기 회로패턴과 상기 절연부재사이에 동박 패턴이 더 형성될 수 있다.
또한, 상기 기재층은 절연부재와 상기 절연부재의 양면에 배치된 동박층을 포함할 수 있다.
또한, 상기 회로패턴을 형성하는 단계에서 상기 절연부재상의 동박층이 식각되어 상기 회로패턴과 상기 절연부재사이에 배치되는 동박 패턴이 더 형성될 수 있다.
또한, 상기 인쇄회로부재를 형성하는 단계 이후에, 상기 절연부재의 하면에 배치된 동박층을 식각하여 상기 비아홀 개구의 주변을 따라 상기 절연부재의 하부면에 배치된 부가 동박 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 부가 동박 패턴과 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 일직선상에 배치될 수 있다.
또한, 상기 인쇄회로부재를 형성하는 단계 이후에, 상기 절연부재 하부의 동박층을 제거하는 단계를 더 포함할 수 있다.
또한, 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 상기 절연부재의 하부면으로부터 돌출될 수 있다.
본 발명의 인쇄회로기판은 비아홀 내부에 배치되며, 비아홀 하부 개구의 중심부와 일치된 중심부를 가지고, 비아 도금 패드상에 배치된 외부접속수단을 구비함으로써, 회로 공간을 절약할 수 있어, 인쇄회로기판의 면적을 줄이거나 솔더볼 피치를 미세화할 수 있다.
또한, 본 발명의 인쇄회로기판은 비아 도금 패드를 절연부재로부터 돌출되게 형성할 수 있어, 솔더볼의 접촉 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 인쇄회로기판은 비아 도금 패드를 비아홀 내에 배치시키므로, 별도로 솔더레지스트를 형성하지 않아도 되므로 공정을 단순화시키며, 공정비용을 줄일 수 있다.
또한, 본 발명의 인쇄회로기판의 제조공정은 1번의 공정으로 2개의 인쇄회로기판을 제조할 수 있어, 공정 단가를 낮출 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다.
도 4는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 단면도이다.
도 5 내지 도 10은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
도 11 내지 도 14는 본 발명의 제 6 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
도 15 내지 도 18은 본 발명의 제 7 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
도 19 및 도 20은 본 발명의 제 8 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
이하, 본 발명의 실시예들은 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 인쇄회로기판(100)은 관통된 비아홀(111)을 구비한 절연부재(110), 회로패턴(120), 솔더레지스트(140), 비아 도금 패드(130) 및 외부 접속 수단(150)을 포함할 수 있다.
절연부재(110)는 인쇄회로기판(100)을 지지하는 역할을 함과 동시에 층간 부품간 또는 층간 회로간의 절연성을 부여하는 역할을 할 수 있다. 절연부재(110)의 예로서는 에폭시계 수지, 페놀계 수지, 폴리이미드계 수지, 유리섬유가 함침된 에폭시 수지, FR4(내열성 글래스포 에폭시 수지) 중 어느 하나 또는 둘 이상을 포함할 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
절연부재(110)는 관통된 비아홀(111)을 구비할 수 있다. 여기서, 관통된 비아홀(111) 내벽을 따라 비아홀(111) 하부의 개구를 커버하는 비아 도금 패드(130)가 비아홀(111) 내부에 배치되어 있다. 이때, 비아 도금 패드(130)는 절연부재(110)상에 배치된 회로패턴(120)과 전기적으로 연결되어 있을 수 있다.
비아홀(111) 하부 개구와 대응된 영역의 비아 도금 패드(130)는 평탄면으로 형성될 수 있다. 여기서, 비아홀(111) 하부 개구와 대응된 영역의 비아 도금 패드(130)와 절연부재(110)의 하부면은 일직선상에 배치될 수 있다. 이때, 비아 도금 패드(130)는 비아홀(111)의 내부에 배치되고 비아 도금 패드(130)의 일부가 절연부재(110)로부터 노출된 구조를 가지게 되므로, 비아 도금 패드(130)는 이웃한 비아 도금 패드(여기서, 도면에는 하나의 비아 도금 패드를 도시하였지만, 인쇄회로기판은 실질적으로 다수개의 비아 도금 패드를 구비할 수 있다.)와 전기적으로 분리될 수 있다. 이에 따라, 서로 이웃한 비아 도금 패드(130)간의 쇼트 불량을 방지하기 위해 절연부재(110)의 하부면에 별도로 솔더레지스트를 구비할 필요가 없다.
외부 접속 수단(150)은 비아홀(111) 하부 개구의 중싱부와 일치된 중심부를 가지며 비아 도금 패드(130)상에 배치될 수 있다. 즉, 비아 도금 패드(130)는 절연부재(110) 상하부를 서로 전기적으로 도통시키는 층간 접속 수단의 역할뿐만 아니라, 칩이나 외부회로부와 전기적으로 연결되는 패드전극의 역할을 수행하게 된다. 이에 따라, 종래와 같이, 비아와 패드를 다른 영역에 배치시킬 필요가 없으므로, 인쇄회로기판의 회로공간을 절약할 수 있다.
외부 접속 수단(150)의 예로서는 솔더볼일 수 있으나, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
이에 더하여, 회로패턴(120)은 칩 또는 외부회로부와 전기적으로 접속되기 위한 패드(160)를 구비할 수 있다. 또한, 회로패턴(120)을 포함한 절연부재(110)상에 패드(160)를 노출한 솔더레지스트(140)가 더 배치될 수 있다.
따라서, 본 발명의 실시예에서와 같이, 비아홀의 중심부와 외부접속수단의 중심부를 일치시킴으로써, 회로공간을 절약할 수 있어, 인쇄회로기판의 면적을 줄이거나 인쇄회로기판의 솔더볼 실장영역을 증대시킬 수 있다.
또한, 본 발명의 실시예에 따른 비아 도금 패드가 비아홀의 내부에 배치됨에 따라, 별도로 솔더레지스트층을 구비하지 않아도 되므로, 공정을 줄임과 동시에 원가를 절감할 수 있다.
이하, 도 2 내지 도 4를 참조하여, 본 발명의 제 1 실시예에 따른 인쇄회로기판으로부터 변형된 예들을 설명하기로 한다.
도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다.
여기서, 절연부재와 회로패턴사이에 동박 패턴을 더 구비하는 것을 제외하고 앞서 설명한 제 1 실시예에 따른 인쇄회로기판과 동일한 기술적 구성을 구비하므로, 반복된 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 인쇄회로기판(100)은 관통된 비아홀(111)을 구비한 절연부재(110), 절연부재(110) 상에 배치된 회로패턴(120), 회로패턴(120)의 일부를 노출하며 절연부재(110)상에 배치된 솔더레지스트(140), 비아홀(111)내부에 배치되고, 회로패턴(120)과 연결되고 비아홀(111)의 내벽을 따라 비아홀(111) 하부의 개구를 커버하는 비아 도금 패드(130) 및 비아홀(111)의 중심부와 일치된 중심부를 가지며 비아 도금 패드(130)상에 배치된 외부 접속 수단(150)을 포함할 수 있다.
여기서, 절연부재(110)와 회로 패턴(120)사이에 동박 패턴(170)이 더 구비될 수 있다. 동박 패턴(170)은 절연부재(110)와 회로패턴(120)사이의 접착성을 향상시킬 수 있으며, 회로 패턴(120)을 형성하기 위한 도금 공정을 위한 시드 역할을 할 수 있다.
도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다.
여기서, 비아홀 주변의 절연부재 하면에 부가 동박 패턴을 더 구비하는 것을 제외하고 앞서 설명한 제 2 실시예에 따른 인쇄회로기판과 동일한 기술적 구성을 구비하므로, 반복된 설명은 생략하기로 한다.
도 3을 참조하면, 관통된 비아홀(111)을 구비한 절연부재(110), 절연부재(110) 상에 배치된 회로패턴(120), 절연부재(110)와 회로패턴(120)사이에 개재된 동박 패턴(170), 회로패턴(120)의 일부를 노출하며 절연부재(110)상에 배치된 솔더레지스트(140), 회로패턴(120)과 연결되고 비아홀(111)의 내벽을 따라 비아홀(111) 하부의 개구를 커버하는 비아 도금 패드(130) 및 비아홀(111)의 중심부와 일치된 중심부를 가지며 비아 도금 패드(130)상에 배치된 외부 접속 수단(150)을 포함할 수 있다.
여기서, 절연부재(110) 하면의 비아홀(111) 주변을 따라 부가 동박 패턴(180)을 더 구비할 수 있다. 즉, 부가 동박 패턴(180)은 비아 도금 패드(130)의 주변에 배치될 수 있다. 이때, 비아홀(111)이 작을 경우, 비아 도금 패드의 면적도 함께 줄어들 수 있으므로, 비아 도금 패드(130)에서 솔더볼의 실장 영역이 줄어들 수 있으나, 부가 동박 패턴(180)이 비아 도금 패드(130)의 주변을 따라 배치되므로, 솔더볼의 실장 영역을 확대시킬 수 있다.
도 4는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 단면도이다.
여기서, 비아홀 주변의 절연부재 하면에 부가 동박 패턴을 더 구비하지 않는 것을 제외하고 앞서 설명한 제 3 실시예에 따른 인쇄회로기판과 동일한 기술적 구성을 구비하므로, 반복된 설명은 생략하기로 한다.
도 4를 참조하면, 관통된 비아홀(111)을 구비한 절연부재(110), 절연부재(110) 상에 배치된 회로패턴(120), 절연부재(110)와 회로패턴(120)사이에 개재된 동박 패턴(170), 회로패턴(120)의 일부를 노출하며 절연부재(110)상에 배치된 솔더레지스트(140), 회로패턴(120)과 연결되고 비아홀(111)의 내벽을 따라 비아홀(111) 하부의 개구를 커버하는 비아 도금 패드(130) 및 비아홀(111)의 중심부와 일치된 중심부를 가지며 비아 도금 패드(130)상에 배치된 외부 접속 수단(150)을 포함할 수 있다.
여기서, 비아홀(111)과 대응된 비아 도금 패드(130)는 절연부재(110)의 하부면으로부터 돌출될 수 있다. 이때, 외부 접속 수단(150)은 돌출된 비아 도금 패드(130)를 감싸도록 형성될 수 있다. 이에 따라, 외부 접속 수단(150)과 비아 도금 패드(130)간의 접촉 면적을 증대시킬 수 있어, 인쇄회로기판의 전기적 접촉 신뢰성을 확보할 수 있다.
이하, 도 5 내지 도 19를 참조하여, 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정을 상세하게 설명하기로 한다.
도 5 내지 도 10은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다.
도 5를 참조하면, 본 발명의 제 5 실시예에 따른 인쇄회로기판을 제조하기 위하여, 먼저 관통된 비아홀(111)을 각각 구비한 제 1 및 제 2 기재층(110a, 110b)을 제공한다.
여기서, 제 1 및 제 2 기재층(110a, 110b)은 서로 적층한 뒤 일괄적으로 비아홀(111)을 형성할 수 있다. 비아홀(111)을 형성하기 위한 방법의 예로서는 레이저 드릴 및 기계적 드릴을 이용할 수 있다. 그러나, 본 발명의 실시예에서 비아홀의 형성 방법을 한정하는 것은 아니다.
도 6을 참조하면, 제 1 및 제 2 기재층(110a, 110b)을 형성한 후, 제 1 및 제 2 기재층(110a, 110b) 사이에 접착부재(200)를 개재하여, 제 1 및 제 2 기재층(110a, 110b)을 접합한다.
제 1 및 제 2 기재층(110a, 110b)은 단일 구조인 절연부재로 이루어질 수 있다. 절연부재의 예로서는 에폭시계 수지, 페놀계 수지, 폴리이미드계 수지, 유리섬유가 함침된 에폭시 수지, FR4(내열성 글래스포 에폭시 수지) 중 어느 하나 또는 둘 이상을 포함할 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
도면에는 제 1 및 제 2 기재층(110a, 110b)에 각각 형성된 비아홀(111)이 서로 어긋나게 배치하도록 도시하였으나, 이에 한정되는 것은 아니며, 비아홀(111)들이 서로 중첩되게 배치될 수도 있다.
도 7을 참조하면, 접착부재(200)에 의해 접합된 제 1 및 제 2 기재층(110a, 110b)에 금속층(120a)을 동시에 형성한다. 이때, 금속층(120a)은 제 1 및 제 2 기재층(110a, 110b)에 각각 형성된 비아홀(111) 내부에도 형성된다.
여기서, 금속층(120a)을 형성하는 방법의 예로서는 화학동도금으로 시드층을 형성한 후, 시드층을 이용한 전기동도금법을 통해 형성될 수 있다. 그러나, 본 발명의 실시예에서 금속층(120a)을 형성하는 공정을 한정하는 것은 아니며, 예컨대 스퍼터링법, CVD법, 및 인쇄법을 통해 형성될 수도 있다.
도 8을 참조하면, 제 1 및 제 2 기재층(110a, 110b)의 금속층(120a)을 동시에 식각하여, 비아 도금 패드(130)와 비아 도금 패드(130)와 전기적으로 연결된 회로패턴(120)을 형성할 수 있다. 여기서, 비아 도금 패드(130)는 비아홀(111)의 내벽을 따라 비아홀(111)에 의해 노출된 접착부재(200)상에 형성될 수 있다.
이후, 회로패턴(120)의 일부, 즉 패드(160)를 노출하며 회로패턴(120)을 덮도록 제 1 및 제 2 기재층(110a, 110b)상에 솔더레지스트(140)를 동시에 형성한다.
도 9를 참조하면, 회로패턴(120) 및 비아 도금 패드(130)를 형성한 후, 접착부재(200)로부터 제 1 및 제 2 기재층(110a, 110b)을 분리하여, 2개의 인쇄회로부재(100a)를 형성할 수 있다.
여기서, 접착부재(200)로부터 제 1 및 제 2 기재층(110a, 110b)의 분리는 물리적인 힘을 이용할 수 있다. 이에 더하여, 접착부재(200)와 제 1 및 제 2 기재층(110a, 110b)간의 접착력이 강할 경우, 열처리 상태에서 접착부재(200)로부터 제 1 기재층(110a) 또는 제 2 기재층(110b)을 물리적인 힘으로 용이하게 분리할 수 있다.
접착부재(200)의 제거로 인해, 비아홀(111) 하부의 개구를 커버하는 비아 도금 패드(110)는 평탄한 면을 가질 수 있다. 또한, 제 1 및 제 2 기재층(110a, 110b), 즉 절연부재(110)의 하부면과 비아홀(111) 하부의 개구와 대응된 영역에 배치된 비아 도금 패드(130)의 하부면은 일직선상에 배치될 수 있다. 이에 따라, 비아 도금 패드(130)는 비아홀(111) 내부에 배치되며, 비아홀(111) 하부의 개구와 대응된 영역의 비아 도금 패드(130)는 외부에 노출될 수 있다.
도 10을 참조하면, 인쇄 회로 부재(100a)를 형성한 후, 비아홀(111) 하부의 개구와 대응된 비아 도금 패드(130)상에 외부 접속 수단(150)을 형성하여, 인쇄회로기판(100)을 제조할 수 있다.
외부 접속 수단(150)은 솔더페이스트를 비아 도금 패드(130)상에 도포한 후, 리플로우 공정을 통해 형성될 수 있다. 예컨대, 외부 접속 수단(150)은 솔더볼일 수 있다. 여기서, 외부 접속 수단(150)의 중심부는 비아홀(111)의 중심부와 일치하도록 형성함으로써, 인쇄회로기판(100)의 회로 공간을 절약할 수 있다. 이때, 서로 이웃한 비아 도금 패드(130)들은 절연부재(110)에 의해 전기적으로 분리되어 있으므로, 종래와 같이, 서로 이웃한 비아 도금 패드(130)들간의 단락 불량을 방지하기 위해 별도로 솔더레지스트를 형성하지 않아도 된다.
이에 따라, 본 발명의 실시예에 따른 인쇄회로기판은 절연부재로 이루어진 기재층을 이용하여 제조될 수 있다.
도 11 내지 도 14는 본 발명의 제 6 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다. 여기서, 기재층의 재질을 제외하고 앞서 설명한 제 5 실시예와 동일한 제조공정을 이용하므로, 제 5 실시예와 반복된 설명은 생략하기로 한다.
도 11을 참조하면, 본 발명의 제 6 실시예에 따른 인쇄회로기판을 제조하기 위해, 먼저 관통된 비아홀(111)을 구비한 제 1 및 제 2 기재층(110a, 110b)을 제공한다.
여기서, 제 1 및 제 2 기재층(110a, 110b)은 절연부재(110)와 절연부재(110)의 일면에 배치된 동박층(170a)을 포함할 수 있다.
도 12를 참조하면, 접착부재(200)를 이용하여 제 1 및 제 2 기재층(110a, 110b)을 합착한 후, 도 13에서와 같이, 제 1 및 제 2 기재층(110a, 110b)상에 금속층(120a)을 형성한다. 이때, 금속층(120a)은 비아홀의 내부에도 형성될 수 있다.
도 14를 참조하면, 금속층(120a)을 형성한 후, 금속층(120a)을 식각하여 회로패턴(120) 및 회로패턴(120)과 전기적으로 연결되며 비아홀(111) 내부에 배치된 비아 도금 패드(130)를 형성한다. 여기서, 회로패턴(120)을 형성하는 과정에서 동박층(170a)도 함께 식각되어, 회로패턴(120)과 절연부재(110)사이에 배치되는 동박 패턴(170)이 형성될 수 있다.
이후, 회로패턴(120)을 덮는 솔더레지스트(140)를 형성한 후, 접착부재(200)로부터 제 1 및 제 2 기재층(110a, 110b)을 분리하여, 한번의 공정으로 두개의 인쇄회로부재(100a)를 동시에 형성할 수 있다.
이후, 비아홀의 중심부와 그 중심부가 일치하도록 비아 도금 패드(130) 상에 외부 접속 수단(150)을 형성하여, 인쇄회로기판을 제조할 수 있다.
이에 따라, 본 발명의 실시예에 따른 인쇄회로기판은 적어도 일면에 동박층을 포함한 기재층을 이용하여 제조될 수 있다.
도 15 내지 도 17은 본 발명의 제 7 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다. 여기서, 기재층의 재질을 제외하고 앞서 설명한 제 6 실시예와 동일한 제조공정을 이용하므로, 제 6 실시예와 반복된 설명은 생략하기로 한다.
도 15를 참조하면, 본 발명의 제 7 실시예에 따른 인쇄회로기판을 제조하기 위해, 먼저 관통된 비아홀(111)을 구비한 제 1 및 제 2 기재층(110a, 110b)을 제공한다.
여기서, 제 1 및 제 2 기재층(110a, 110b)은 절연부재(110)와 절연부재(110)의 양면에 배치된 동박층(170a, 180a)을 구비할 수 있다. 예컨대, 제 1 및 제 2 기재층(110a, 110b)은 CCL(Copper Clad Laminate)일 수 있다.
도 16을 참조하면, 접착부재(200)를 이용하여 제 1 및 제 2 기재층(110a, 110b)을 합착한다. 이후, 제 1 및 제 2 기재층(110a, 110b)상에 금속층(120a)을 형성한다. 이때, 금속층(120a)은 비아홀(111)의 내부에도 형성될 수 있다.
도 17을 참조하면, 금속층(120a)을 식각하여, 제 1 및 제 2 기재층(110a, 110b)에 회로패턴(120)과 회로패턴(120)과 전기적으로 연결된 비아 도금 패드(130)를 동시에 형성한다.
여기서, 회로패턴(120)을 형성하는 과정에서, 절연부재(110)의 상면에 배치된 동박층(170a)도 함께 식각되어, 절연부재(110)와 회로패턴(120)사이에 동박 패턴(170)이 형성될 수 있다.
이후, 접착부재(200)로부터 제 1 및 제 2 기재층(110a, 110b)을 분리하여, 2개의 인쇄회로부재(100a)를 형성할 수 있다. 이때, 제 1 및 제 2 기재층(110a, 110b)의 하부면에 동박층(180a)이 배치되어 있어, 접착부재(200)로부터 더욱 용이하게 분리될 수 있다.
도 18을 참조하면, 절연부재(110)의 하면에 배치된 동박층(180a)을 식각하여 비아홀(111)의 주변을 따라 배치된 부가 동박 패턴(180)을 더 형성할 수 있다. 여기서, 부가 동박 패턴(180)과 비아홀(111) 하부의 개구와 대응된 비아 도금 패드(130)의 하부면은 일직선상에 배치될 수 있다. 이때, 부가 동박 패턴(180)은 비아홀 하부 개구를 커버하는 비아 도금 패드(130)의 주변에 배치되어, 솔더볼의 실장영역을 확장하는 역할을 할 수 있다.
이후, 비아 도금 패드(130)상에 외부 접속 수단(150)을 형성하여, 인쇄회로기판을 제조할 수 있다. 이때, 비아홀(111)이 작게 형성되어 비아 도금 패드(130)가 작게 형성될지라도, 비아 도금 패드(130)의 주변에 배치된 부가 동박 패턴(180)에 의해 외부 접속 수단(150)을 형성하기 위한 영역이 확장될 수 있다.
이에 따라, 본 발명의 실시예에 따른 인쇄회로기판은 양면에 동박층을 포함한 기재층을 이용하여 제조될 수 있다.
도 19 및 도 20은 본 발명의 제 8 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도들이다. 여기서, 설명한 제 7 실시예와 동일한 제조공정을 이용하므로, 제 7 실시예와 반복된 설명은 생략하기로 한다.
도 19를 참조하면, 본 발명의 제 8 실시예에 따른 인쇄회로기판을 제조하기 위해, 접착부재(200)에 의해 접합된 제 1 및 제 2 기재층(110a, 110b)상에 회로패턴(120) 및 회로패턴과 전기적으로 연결된 비아 도금 패드(130)를 동시에 형성한다.
이후, 접착부재(200)로부터 제 1 및 제 2 기재층(110a, 110b)을 분리하여, 2개의 인쇄회로부재(100a)를 형성한다.
도 20을 참조하면, 인쇄회로부재(100a)의 하부면에 배치된 동박층()을 제거한다. 이에 따라, 비아홀(111) 내부에 배치된 비아 도금 패드(130)는 절연부재(110)의 하부로 돌출될 수 있다.
이후, 비아 도금 패드(130)상에 외부 접속 수단(150)을 형성할 수 있다. 이때, 외부 접속 수단(150)은 절연부재(110)로부터 돌출된 비아 도금 패드(130)를 덮도록 형성함으로써, 외부 접속 수단(150)과 비아 도금 패드(130)간의 접촉 면적을 증대시킬 수 있어, 외부 접속 수단(150)의 접촉 신뢰성을 향상시킬 수 있다.
따라서, 본 발명의 제조 방법의 실시예들에서와 같이, 비아도금패드를 갖는 인쇄회로기판을 1회의 공정으로 2개를 제조할 수 있어, 공정 단가를 줄임과 동시에 회로공간을 절약할 수 있어 미세 피치화 및 소형화가 가능한 인쇄회로기판을 제조할 수 있다.
또한, 외부접속수단이 형성된 절연부재의 하부면에 별도로 솔더레지스트를 형성하지 않아도 되므로, 공정을 단순화시킬 수 있을 뿐만 아니라, 공정 비용을 줄일 수 있다.
100 : 인쇄회로기판 111 : 비아홀
110 : 절연부재 110a : 제 1 기재층
110b : 제 2 기재층 120 : 회로패턴
130 : 비아 도금 패드 140 : 솔더레지스트
150 : 외부접속수단 160 : 패드
170 : 동박 패턴 180 : 부가 동박 패턴

Claims (16)

  1. 관통된 비아홀을 구비한 절연부재;
    상기 절연부재 상에 배치된 회로패턴;
    상기 회로패턴의 일부를 노출하며 상기 절연부재 상에 배치된 솔더레지스트;
    상기 회로패턴과 연결되고, 상기 비아홀 내부에 배치되며, 상기 비아홀의 내벽을 따라 상기 비아홀 하부의 개구를 커버하는 비아 도금 패드; 및
    상기 비아홀의 중심부와 일치된 중심부를 가지며 상기 비아 도금 패드상에 배치된 외부접속수단;
    을 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 평탄면으로 형성된 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드와 상기 절연부재의 하부면은 일직선상에 배치되는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 회로 패턴과 상기 절연부재의 사이에 배치된 동박 패턴을 더 포함하는 인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 비아홀 하부의 개구 주변을 따라 상기 절연부재의 하부면에 배치된 부가 동박 패턴을 더 포함하며,
    상기 부가 동박 패턴과 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 일직선상에 배치되는 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 상기 절연부재의 하부면으로부터 돌출되는 인쇄회로기판.
  7. 관통된 비아홀을 각각 구비한 제 1 및 제 2 기재층을 제공하는 단계;
    상기 제 1 및 제 2 기재층 사이에 접착부재를 개재하여 상기 제 1 및 제 2 기재층을 접합하는 단계;
    상기 비아홀 내부에 배치되고 상기 비아홀의 내벽을 따라 상기 비아홀 하부의 개구를 커버하는 비아 도금 패드와 상기 비아 도금 패드와 전기적으로 연결된 회로패턴을 상기 제 1 및 제 2 기재층에 동시에 형성하는 단계;
    상기 회로패턴의 일부를 노출하며 상기 회로패턴을 덮는 솔더레지스트를 상기 제 1 및 제 2 기재층상에 동시에 형성하는 단계;
    상기 접착부재로부터 상기 제 1 및 제 2 기재층을 분리하여 2개의 인쇄회로부재를 형성하는 단계; 및
    상기 비아홀의 중심부와 일치된 중심부를 가지며 상기 비아 도금 패드상에 외부접속수단을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 기재층은 절연부재의 단일구조 및 절연부재와 동박층을 포함한 이중구조 중 어느 하나로 이루어진 인쇄회로기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드와 상기 절연부재의 하부면은 일직선상에 배치되는 인쇄회로기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 기재층이 동박층을 구비할 경우, 상기 회로패턴을 형성하는 단계에서 상기 회로패턴과 상기 절연부재의 사이에 동박 패턴이 더 형성되는 인쇄회로기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 기재층은 절연부재와 상기 절연부재의 양면에 배치된 동박층을 포함하는 인쇄회로기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 회로패턴을 형성하는 단계에서 상기 절연부재 상면의 동박층이 식각되어 상기 회로패턴과 상기 절연부재의 사이에 배치되는 동박 패턴이 더 형성되는 인쇄회로기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 인쇄회로부재를 형성하는 단계 이후에,
    상기 절연부재의 하면에 배치된 동박층을 식각하여 상기 비아홀 개구의 주변을 따라 상기 절연부재의 하부면에 배치된 부가 동박 패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 부가 동박 패턴과 상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 일직선상에 배치되는 인쇄회로기판의 제조 방법.
  15. 제 11 항에 있어서,
    상기 인쇄회로부재를 형성하는 단계 이후에,
    상기 절연부재 하부의 동박층을 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 비아홀의 하부 개구와 대응된 영역에 배치된 상기 비아 도금 패드는 상기 절연부재의 하부면으로부터 돌출되는 인쇄회로기판의 제조 방법.
KR1020100058611A 2010-06-21 2010-06-21 인쇄회로기판 및 이의 제조방법 KR101097628B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100058611A KR101097628B1 (ko) 2010-06-21 2010-06-21 인쇄회로기판 및 이의 제조방법
US13/164,055 US20110308845A1 (en) 2010-06-21 2011-06-20 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100058611A KR101097628B1 (ko) 2010-06-21 2010-06-21 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101097628B1 true KR101097628B1 (ko) 2011-12-22

Family

ID=45327669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058611A KR101097628B1 (ko) 2010-06-21 2010-06-21 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20110308845A1 (ko)
KR (1) KR101097628B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060769A (ja) * 1999-08-23 2001-03-06 Hitachi Chem Co Ltd 配線板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
US6455783B1 (en) * 1997-11-19 2002-09-24 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
US6392301B1 (en) * 1999-10-22 2002-05-21 Intel Corporation Chip package and method
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100723493B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JPWO2009041159A1 (ja) * 2007-09-28 2011-01-20 三洋電機株式会社 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI389279B (zh) * 2009-01-23 2013-03-11 Unimicron Technology Corp 電路板結構及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060769A (ja) * 1999-08-23 2001-03-06 Hitachi Chem Co Ltd 配線板の製造方法

Also Published As

Publication number Publication date
US20110308845A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20100043591A (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US20170047230A1 (en) Fabrication method of packaging substrate
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
KR20110076803A (ko) 다층 배선기판
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
US8829361B2 (en) Wiring board and mounting structure using the same
US9818702B2 (en) Wiring substrate and semiconductor device
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101097628B1 (ko) 인쇄회로기판 및 이의 제조방법
JP6105517B2 (ja) 配線基板
JP2014222733A (ja) プリント配線板およびその製造方法
KR101115476B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101067088B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150131933A (ko) 회로기판 및 회로기판 조립체
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005191157A (ja) 半導体装置およびその製造方法
CN113838829A (zh) 封装载板及其制作方法
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee