KR20150131933A - 회로기판 및 회로기판 조립체 - Google Patents

Abstract

열전도성 물질로 이루어지며, 적어도 일부가 절연부에 삽입되는 제1 열전달용 구조체; 상기 제1 열전달용 구조체에 일면이 접촉되는 제1 비아; 상기 제1 비아의 타면이 접촉되는 제1 금속패턴; 및 상기 제1 금속패턴에 연결되는 제1 결합부재;를 포함하며, 방열성능 향상, 경박단소화, 신뢰성 향상, 노이즈 감소, 제조효율 향상 중 적어도 하나가 가능한 회로기판이 개시된다.

Description

회로기판 및 회로기판 조립체{CIRCUIT BOARD AND CIRCUIT BOARD ASSEMBLY}

본 발명의 일실시예는 회로기판 및 회로기판 조립체에 관련된다.

전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.

한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화 됨에 따라, 발열량이 현저하게 증가되고 있는 실정이다.

KR 10-0976201 B1 JP 2000-349435 A1 JP 1999-284300 A1

본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 노이즈 감소, 제조효율 향상 중 적어도 하나가 가능한 기술을 제공할 수 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 예시적인 실시예에 따른 회로기판은 제1 열전달용 구조체를 포함하며, 제1 열전달용 구조체는 열전도성이 높은 재질로 이루어진다.

일실시예에서, 제1 열전달용 구조체는 구리 등의 금속재질 로 이루어질 수 있고, 다른 실시예에서, 제1 열전달용 구조체는 흑연, 그라파이트, 그래핀 등 열전도성이 높은 비금속 재질로 이루어질 수 있다.

한편, 제1 열전달용 구조체의 표면에는 밀착력 향상부가 구비되어 절연부와의 밀착성을 향상시킬 수 있다.

본 발명의 일실시예에 따르면, 회로기판의 경박단소화와 더불어 방열성능이 향상된다.

또한, 회로기판의 신뢰성을 확보하면서도 방열성능을 향상시킬 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.

또한, 일실시예에서 전원노이즈 등의 문제를 감소시키면서도 핫스팟 등 국지적 영역의 발열로 인한 문제를 해결할 수 있다.

도 1은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 3은 본 발명의 일실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 4는 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 5는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 6은 본 발명의 일실시예에 따른 회로기판의 주요부를 개략적으로 예시한 부분발췌단면도이다.
도 7은 본 발명의 일실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 10a는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 10b는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 11a는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 11b는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 12는 본 발명의 일실시예에 따른 열전달용 구조체의 제조과정을 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 열전달용 구조체의 제조과정을 설명하기 위한 도면이다.
도 14는 본 발명의 일실시예에 따른 코어부를 처리하는 과정을 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.

도 1은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이며, 도 3은 본 발명의 일실시예에 따른 회로기판(100)의 평면형상을 개략적으로 예시한 도면이고, 도 4는 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이며, 도 5는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이고, 도 6은 본 발명의 일실시예에 따른 회로기판(100)의 주요부를 개략적으로 예시한 부분발췌단면도이며, 도 7은 본 발명의 일실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이고, 도 8은 본 발명의 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이며, 도 9는 본 발명의 또 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.

본 발명의 일실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)를 포함하며, 제1 열전달용 구조체(110)는 적어도 일부가 절연부(120)에 삽입된다. 이때, 제1 열전달용 구조체(110)는 열전도성이 높은 재료로 이루어진다. 그리고, 제1 열전달용 구조체(110)는 덩어리 형상으로 이루어진다. 일실시예에서, 제1 열전달용 구조체(110)는 상면과 하면을 포함하는 원기둥 또는 다각기둥 형상으로 이루어질 수 있다. 또한, 제1 열전달용 구조체(110)는 구리(Cu) 등의 금속재질로 이루어질 수 있다. 다른 실시예에서, 제1 열전달용 구조체(110)는 흑연, 그라파이트, 그래핀 등 열전도성이 높은 비금속 재질로 이루어질 수 있다.

일실시예에서, 절연부(120)는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 여기서, 도 1에는 절연부(120)가 3개의 절연층(10, 121, 121')으로 이루어지고, 중심부에 위치되는 절연층이 코어부(10)인 경우가 예시되어 있지만, 이에 한정되는 것은 아니다.

일실시예에서, 제1 열전달용 구조체(110)는 절연부(120)의 중간에 위치된다. 도시된 바와 같이 코어부(10)가 구비된 경우, 코어부(10)를 관통하는 캐비티(C1)가 형성되어 캐비티(C1) 내에 제1 열전달용 구조체(110)가 삽입될 수 있다.

일실시예에서, 절연부(120)에 형성되는 비아가 제1 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 제1 열전달용 구조체(110)의 상부에 위치하는 비아를 제1 비아(V1), 하부에 위치하는 비아를 제2 비아(V2)라 칭한다. 이때, 절연부(120)에는 적어도 하나의 금속패턴이 구비될 수 있으며, 이하에서는, 제1 비아(V1)에 접촉되는 금속패턴을 제1 금속패턴(131), 제2 비아(V2)에 접촉되는 금속패턴을 제2 금속패턴(141)이라 칭한다. 또한, 절연부(120)에는 제4 비아(V4) 및 제5 비아(V5)가 구비될 수 있으며, 제4 비아(V4)의 일단에 접촉되는 금속패턴을 제3 금속패턴(133), 제5 비아(V5)의 타단에 접촉되는 금속패턴을 제4 금속패턴(142)이라 칭한다.

일실시예에서, 제1 열전달용 구조체(110)는 열을 머금는 기능을 수행할 수 있으며, 이러한 기능은 제1 열전달용 구조체(110)의 부피가 클수록 증가한다. 따라서, 도 1 등에 도시된 바와 같이, 제1 열전달용 구조체(110)는 기둥 형상으로 이루어질 수 있다. 이렇게 기둥 형상으로 이루어짐에 따라, 하면의 면적이 동일하다면 제1 열전달용 구조체(110)의 체적을 최대화할 수 있다. 그리고, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 다각형 특히 사각형을 이루게 되면, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 원형이나 타원형인 경우에 비하여 제1 전자부품(500)의 소형화 추세나 회로기판(100)의 소형화, 패턴 피치의 미세화 등에 부응할 수 있다. 또한, 도시된 바와 같이, 제1 열전달용 구조체(110)는 제1 비아(V1) 내지 제7 비아(V7)와 같은 일반적인 비아에 비하여 체적이 월등히 크다. 따라서, 제1 열전달용 구조체(110)의 표면, 특히 상면이나 하면에는 비아가 복수 개 접촉될 수 있다. 즉, 제1 열전달용 구조체(110)의 상면 및 하면의 면적 자체가 통상의 비아들보다는 클 뿐만 아니라, 전체 체적 또한 2배 이상 크다는 것이다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 제1 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 제1 열전달용 구조체(110)의 두께를 증가시키면 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.

일실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서(Application Processor;AP) 등의 부품일 수 있으며, 동작시 열이 발생될 수 있다.

한편, 제1 전자부품(500)이 동작함에 따라 열이 발생되는데, 제1 전자부품(500)에서 발생된 열을 감지해보면, 다른 영역에 비하여 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫스팟(Hot spot)이라 칭하기도 한다. 이러한 핫스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 한 지점 또는 복수의 지점을 중심으로 핫스팟이 형성될 수 있다. 또한, 이러한 핫스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭 소자가 상대적으로 밀집된 영역에 형성되기도 한다.

다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 스펙을 갖는 영역과, 상대적으로 저성능 스펙을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 스피드(Clock Speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 스피드가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 3을 참조하면, 일실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비해서 더 빠른 스피드로 연산과정을 수행하게 되며, 이에 따라, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 전력을 소모하게 되고, 또한, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 열을 발생시킬 수 있다.

본 발명의 일실시예에 따른 회로기판(100)은 핫스팟에 인접한 영역에 제1 열전달용 구조체(110)가 위치한다. 이에 따라, 핫스팟에서 발생된 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합되는 메인보드(예컨대, 도 1의 부가기판(800)) 등의 다른 디바이스로 열을 신속하게 분산시킬 수 있다.

일실시예에서, 제1 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다.

한편, 본 발명의 일실시예에 따른 회로기판(100)에는 제2 전자부품(200)이 더 구비될 수 있다. 이때, 캐패시터, 인덕터, 저항 등의 소자가 제2 전자부품(200)에 해당될 수 있다.

제1 전자부품(500)이 어플리케이션 프로세서인 경우, 전원 노이즈를 감소시키기 위해서 캐패시터 등이 제1 전자부품(500)과 연결될 수 있다. 이때, 캐패시터와 제1 전자부품(500) 사이의 경로가 짧아질수록 전원 노이즈의 감소 효과가 증대된다.

따라서, 제2 전자부품(200)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치될 수 있고, 이에 따라, 전원 노이즈의 감소 효과를 높일 수 있다.

일실시예에서, 제1 전자부품(500) 수직 하방 영역에 제1 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫스팟 영역의 너비에 대응되도록 결정될 수 있다.

이에 따라, 핫스팟의 열이 제1 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 워피지 감소에 유리하다. 그뿐만 아니라, 제1 열전달용 구조체(110)를 회로기판(100)에 배치시키는 공정의 효율성이 향상될 수 있다.

한편, 제1 전자부품(500)의 수직 하방 영역에 제2 전자부품(200)의 대부분이 위치될 수 있다. 이때, 제1 전자부품(500)의 수직 하방 영역 중에서, 전술한 제1 열전달용 구조체(110)가 위치하지 않는 영역에 제2 전자부품(200)이 위치될 수 있다. 또한, 제1 열전달용 구조체(110)는 제2 전자부품(200)에 비하여 핫스팟에 가까운 영역에 위치될 수 있다.

도 1 내지 도 4를 참조하면, 코어부(10)에 구비된 캐비티(C1, C2)들 내부에 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 삽입될 수 있음이 이해될 수 있을 것이다. 즉, 코어부(10)에 제1 캐비티(C1) 및 제2 캐비티(C2)가 구비되어, 제1 캐비티(C1)에는 제1 열전달용 구조체(110)가 삽입되며, 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입될 수 있다는 것이다. 또한, 제1 전자부품(500)의 수직 하방 영역에서 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 인접되게 배치될 수 있으며, 특히 제1 열전달용 구조체(110)들은 도 3에 예시된 핫스팟 부근에 집중적으로 배치될 수 있음이 이해될 수 있을 것이다. 한편, 도 5에는 절연부(120)에 코어부(10)가 없는 경우의 평면형상이 개략적으로 예시되어 있다.

이에 따라, 제2 전자부품(200)에 의한 전원 노이즈 감소 효과를 최대화하면서도 핫스팟의 열을 신속하게 이동시킬 수 있다.

일실시예에서, 제1 전자부품(500)은 솔더(S) 등에 의하여 회로기판(100)에 결합될 수 있다. 이때, 제1 전자부품(500)은 솔더(S)에 의하여 전술한 제1 금속패턴(131), 제3 금속패턴(133), 제7 금속패턴(134) 등에 결합될 수 있다.

또한, 회로기판(100)의 제2 금속패턴(141), 제4 금속패턴(142), 제5 금속패턴(143), 제6 금속패턴(144) 등은 솔더(S)를 매개로 메인보드 등의 부가기판(800)에 연결될 수 있다. 일실시예에서, 제2 금속패턴(141)과 부가기판(800) 사이에는 일반적인 솔더(S)가 아니라 제1 열전달용 구조체(110)와 유사한 재질 및 형상으로 이루어지는 제3 열전달용 구조체(L1)가 구비될 수 있다. 즉, 제1 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 덩어리 형상을 이루는 제3 열전달용 구조체(L1)를 이용하여 제2 금속패턴(141)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제3 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.

한편, 기판의 최외곽에 구비되며 다른 전자부품, 예컨대, 전술한 제1 전자부품(500) 또는 부가기판(800) 등과 연결되는 금속패턴을 패드(Pad)라고 칭할 수 있다. 이때, 최외곽 금속층에는 패드 외에도 각종 회로패턴 등이 구비될 수 있으며, 솔더레지스트층(도시되지 않음)을 구비하여 이러한 회로패턴이나 절연부(120) 등이 보호될 수 있도록 할 수도 있다. 여기서, 외부 디바이스와의 연결이 필요한 패드들은 적어도 일부가 솔더레지스트층 외부로 노출될 수 있다. 그리고, 이렇게 솔더레지스트층 외부로 노출된 패드와 외부 디바이스의 단자 사이에는 솔더(S)나 와이어(미도시됨) 등의 결합부재가 구비되어 물리적 결합이 구현된다.

여기서, 도 1에 예시된 바와 같이 제1 내지 제7 금속패턴이 절연부(120) 외면으로 노출되게 구비되는 경우, 제1 내지 제7 금속패턴은 전술한 패드로 이해될 수 있다. 또한, 솔더레지스트층 외부로 노출된 금속패턴들의 표면에는 니켈-금 도금층 등 다양한 표면처리층이 구비될 수 있다.

또한, 도시되지는 않았지만, 제1 금속패턴(131) 외면을 덮는 절연층 및 이 절연층 외면에 형성된 패드가 더 구비되고, 이 절연층을 관통하는 비아에 의하여 제1 금속패턴(131)과 패드가 연결될 수도 있다. 즉, 필요에 따라 절연층 및 금속층을 포함하는 빌드업층이 더 구비될 수 있다는 것이다. 이 경우 전술한 제1 금속패턴(131)은 패드가 아니며, 회로기판의 최외곽 금속층에 형성된 패드와 비아 등을 통해 연결될 수 있다.

이에 따라, 핫스팟에서 발생된 열이 제1 금속패턴(131)-제1 비아(V1)-제1 열전달용 구조체(110)-제2 비아(V2)-제2 금속패턴(141)의 경로를 거쳐 부가기판(800)으로 신속하게 전달될 수 있다.

다른 한편으로, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자인 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 신호전송 기능을 수행할 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 신호전송 기능을 수행할 수 있다.

반면, 제1 전자부품(500)의 단자 중에서제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자가 아닌 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 접지단자(Ground terminal)와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미도시된 별도의 접지단자와 전기적으로 연결될 수 있다. 여기서, 접지단자는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.

또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 전원단자인 경우에는, 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 여기서 전원 제공회로는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.

또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 더미단자일 수 있다. 이때, 더미단자는 제1 전자부품(500)의 열을 제1 전자부품(500) 외부로 전달하는 통로로써의 기능만을 수행하는 것일 수도 있다.

전술한 바와 같이, 제1 전자부품(500)의 단자들은 신호 입출력용, 전원 입출력용 및 열 방출용 단자로 구분될 수 있다. 이때, 특정 단자가 각각 한 가지의 기능만을 수행해야만 한다는 것은 아니다, 즉, 신호나 전원을 입출력하면서도 열 방출에 활용될 수도 있다는 것이다. 다만, 제1 전자부품(500)의 핫스팟 영역에 구비되는 단자들이 열 방출 기능을 수행할 수 있게 되면 핫스팟의 열이 보다 신속하게 배출될 수 있다. 이와 같이 열 방출 기능을 수행하는 단자에 전술한 제1 결합부재가 접촉하고, 이 제1 결합부재에 제1 금속패턴(141)이 접촉되도록 함으로써 핫스팟과 제1 열전달용 구조체(110) 사이의 열 이동이 보다 원활해질 수 있다.

일실시예에서, 제1 열전달용 구조체(110)에 전기적으로 연결되는 제1 전자부품(500)의 적어도 한 단자가 열 방출 기능만 수행하는 더미단자일 수 있다. 이때, 제1 전자부품(500)의 단자 중에서 신호 전송만을 위한 다른 단자가 제1 열전달용 구조체(110)에 연결될 경우 신호 손실 현상이 발생될 수 있다. 따라서, 제1 전자부품(500)의 단자 중 신호 전송만을 위한 단자는 제1 열전달용 구조체(110)에 전기적으로 연결되지 않도록 할 수 있다. 즉, 제1 전자부품(500)의 단자 중 신호 전송만을 위한 단자에 연결되는 패드에 연결되는 비아나 회로패턴 등은 제1 열전달용 구조체(110)에 전기적으로 연결되지 않도록 할 수 있다.

도 1 내지 도 9를 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은 코어부(10)를 포함할 수 있다. 코어부(10)는 회로기판(100)의 강성을 보강하여 워피지로 인한 문제를 완화시키는 역할을 수행할 수 있다. 또한, 열전도성이 큰 물질을 코어부(10)에 포함시킴으로써, 전술한 핫스팟 등의 국지적 영역에서 발생된 열을 회로기판(100)의 다른 부분으로 신속하게 분산시켜 과열로 인한 문제를 완화시킬 수도 있다.

한편, 코어부(10)의 상면에는 제1 상부 절연층(121)이 구비되고, 코어부(10)의 하면에는 제1 하부 절연층(121')이 구비될 수 있다. 또한, 필요에 따라 제2 상부 절연층(122) 및 제2 하부 절연층(122')이 더 구비될 수도 있다.

일실시예에서, 코어부(10)에는 제2 열전달용 구조체가 포함될 수 있다. 예컨대, 코어부(10)는 그라파이트 또는 그래핀 등으로 이루어진 제1 코어층(11)을 포함할 수 있다. 여기서, 그라파이트 등은 XY 평면 방향으로의 열전도도가 월등히 높으며, 이에 따라, 열을 효과적이고 신속하게 확산시킬 수 있다.

일실시예에서, 제2 열전달용 구조체는 제1 열전달용 구조체(110)의 측면에 직접 접촉될 수 있다. 예컨대, 코어부(10)에 구비되는 제1 캐비티(C1)로 제2 열전달용 구조체의 측면이 노출되고, 제1 열전달용 구조체(110)가 제1 캐비티(C1)에 접촉될 수 있다는 것이다. 다른 실시예에서, 제2 열전달용 구조체와 제1 열전달용 구조체(110) 사이의 영역에 열전도성이 높은 물질이 구비될 수도 있다. 이때 열전도성이 높은 물질로 써멀 인터페이스 머터리얼(Thermal Interface Material; TIM)을 적용할 수 있다. 이 TIM에는 고분자-금속 복합재료, 세라믹 복합재료 및 탄소계 복합 재료 등이 포함될 수 있다. 예컨대, 에폭시와 탄소섬유 충전제가 혼합된 물질(열전도도 약 660W/mk), 질화실리콘(Silicon Nitride; Si3N4, 열전도도 약 200~320W/mk), 에폭시와 질화붕소(Boron Nitride; BN, 열전도도 약 19W/mk)가 써멀 인터페이스 머터리얼로 적용될 수 있다. 이에 따라, 제1 열전달용 구조체(110)로 유입된 열이, 수직방향으로 이동될 뿐만 아니라, 제2 열전달용 구조체를 통해 수평방향으로도 신속하게 분산될 수 있다.

이렇게, 제1 열전달용 구조체(110)와 제2 열전달용 구조체가 직접 접촉되거나 TIM을 매개로 연결됨에 따라, 제1 전자부품(500) 등의 열이 제1 열전달용 구조체(110)로 신속하게 이동된 후, 하방으로만 전달되는 경우에 비하여 더 신속하게 열이 분산될 수 있다. 또한, 회로기판(100)의 관점에서 핫스팟 등의 특정 영역만 과도하게 온도가 상승하는 경우에 비하여, 회로기판(100) 전체에 고르게 열이 분산됨에 따라 회로기판(100)에 탑재된 각종 부품이나 요소들 각각의 온도 편차가 완화될 수 있으므로 신뢰성이 향상될 수 있다. 또한, 회로기판(100) 전체로 신속하게 열이 분산되므로, 회로기판(100) 전체가 일종의 방열판 역할을 수행하게 되어 결과적으로 방열 면적이 증가되는 효과를 구현할 수 있다.

일실시예에서, 코어부(10)의 표면에는 제1 회로패턴(P1) 및 제2 회로패턴(P2) 등이 구비될 수 있고, 코어부(10)를 관통하는 스루비아(TV)에 의하여 제1 회로패턴(P1)과 제2 회로패턴(P2)이 전기적으로 연결될 수 있다. 또한, 제1 회로패턴(P1)은 제4 비아(V4)에 의하여 제3 금속패턴(133)과 연결될 수 있고, 제2 회로패턴(P2)은 제5 비아(V5)에 의하여 제4 금속패턴(142)과 연결될 수 있다. 그리고, 제3 금속패턴(133)은 솔더(S)에 의하여 제1 전자부품(500)과 연결될 수 있으며, 제4 금속패턴(142)은 솔더(S)에 의하여 부가기판(800)의 접속패드(810)와 연결될 수 있다. 이에 따라, 제1 전자부품(500)과 부가기판(800) 사이에 전기적 신호를 송수신할 수 있는 경로가 더 확보될 수 있다.

한편, 제1 코어층(11)의 일면에는 제2 코어층(12)이 구비되고, 제1 코어층(11)의 타면에는 제3 코어층(13)이 구비될 수 있다. 일실시예에서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나는 PPG 등의 절연물질로 이루어질 수 있다. 다른 실시예에서, 제2 코어층(12) 및 제3 코어층(13)은 구리나 인바(Invar) 등의 금속으로 이루어질 수도 있다. 또 다른 실시예에서, 제1 코어층(11)이 인바(Invar)로 이루어지고 제2 코어층(12) 및 제3 코어층(13)이 구리로 이루어질 수도 있다. 여기서, 제2 코어층(12) 및 제3 코어층(13)중 적어도 하나가 도전성 물질로 이루어진 경우에는, 코어부(10) 표면에 제1 회로패턴(P1)이나 제2 회로패턴(P2) 등이 구비됨에 따라 의도하지 않은 경로로 신호가 전송되는 문제가 발생될 수 있으므로, 코어부(10)의 표면에 절연성을 확보하기 위한 수단이 구비될 수 있다.

일실시예에서, 코어부(10)의 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입된다. 그리고, 제2 전자부품(200)은 제6 비아(V6)에 의하여 제7 금속패턴(134)과 연결되고, 제7 비아(V7)에 의하여 제6 금속패턴(144)과 연결될 수 있다. 한편, 제2 전자부품(200)은 인덕터, 캐패시터 등의 수동소자일 수 있으며, 필요에 따라 IC 등의 능동소자가 제2 전자부품(200)으로써 탑재될 수도 있다. 특히, 제2 전자부품(200)이 캐패시터인 경우, 제7 금속패턴(134)과 연결되는 제1 전자부품(500)의 단자는 전원단자일 수 있다. 즉, 제2 전자부품(200)이 디커플링 캐패시터로써 탑재되어 제1 전자부품(500)의 전원 노이즈를 감소시키는 역할을 수행할 수 있다는 것이다.

이 경우, 제2 전자부품(200)과 제1 전자부품(500) 사이의 경로가 짧아질 수록 노이즈 감소효과가 향상되는데, 이를 위하여 본 발명의 일실시예에 따른 회로기판(100)에서는 제2 전자부품(200)의 적어도 일부가 제1 전자부품(500)의 수직 하방 영역에 배치한다.

도시되지는 않았지만, 코어부(10)를 관통하는 캐비티 대신 코어부(10)의 일부가 함몰된 리세스부가 구비될 수 있으며, 이 리세스부에 제1 열전달용 구조체(110)나 제2 전자부품(200)을 삽입할 수 있다.

한편, 도 1을 참조하면, 제1 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 두껍게 구현될 수 있다. 더 나아가, 제1 열전달용 구조체(110)의 상면은 제1 회로패턴(P1)의 상면에 비하여 회로기판(100)의 상면에 가깝게 위치될 수 있다. 이에 따라, 제1 열전달용 구조체(110)의 열용량이 증가되어 열을 머금는 기능이 향상될 수 있다. 또한, 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.

일실시예에서, 제1 열전달용 구조체(110)의 저면은 제2 회로패턴(P2)의 하면과 동일한 수평면 상에 위치될 수 있다. 이 경우에도, 제1 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 크도록 함으로써 제1 열전달용 구조체의 열용량을보다 증가시키고, 핫스팟과의 거리를 단축시킬 수 있다.

도시되지는 않았지만, 다른 실시예에서, 제1 열전달용 구조체(110)의 상면이 제1 회로패턴(P1)의 상면과 동일한 수평면에 위치될 수 있다. 이 경우에도, 제1 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 크도록 함으로써 제1 열전달용 구조체의 열용량을보다 증가시킬 수 있다.이상에서는 이론적이거나 이상적인 기하학적 관계에 대하여 설명하였지만, 이러한 구조를 실제 설계에 반영하여 제품으로 구현할 경우, 제조공정에서 반영되는 각종 편차가 발생된다. 예컨대, 코어부의 양면이 완전한 평면을 이루지 않거나, 코어부에 회로패턴을 형성하는 과정에서 회로패턴간의 두께편차가 발생될 수도 있다는 것이다. 따라서, 본 발명의 권리범위를 해석함에 있어서, 현실적인 공정편차 등이 고려되어야 할 것이다. 또한, 전자제품의 슬림화 및 배선패턴의 고밀도화 추세 등에 의하여 회로기판을 제조하는 과정에서 어느 정도의 휨 현상(Warpage)이 발생될 수 있다. 이러한 휨 현상이 심화되면 배선의 단락이나 크랙 등의 문제를 유발하므로 휨 현상을 최소화하고자 하는 노력이 계속되고 있다. 그러나, 현실적으로 휨 현상을 완전히 배제하기는 어려우며, 소정의 허용범위 내에서는 휨 현상이 발생되더라도 양품으로 취급할 수 있다. 따라서, 본 발명의 일실시예에 따른 회로기판 역시, 실제 구현될 경우 소정의 범위 내에서의 휨 현상은 허용될 것이며, 전술한 제1 열전달용 구조체(110)의 두께나 위치에 대한 설명을 이해함에 있어서, 휨 현상의 허용범위도 고려되어야 할 것이다.

또한, 도 2를 참조하면, 제1 상부 절연층(121) 상에 제2 상부 절연층(122)이 형성될 수도 있지만, 이 경우에도, 회로기판(100)의 외면과 제1 열전달용 구조체(110) 사이에 구비되는 제1 비아(V1) 또는 제2 비아(V2)의 높이는 회로기판(100)의 외면과 내층패턴(P1', P2') 사이를 연결하는 비아의 높이보다 작도록 함으로써 제1 열전달용 구조체(110)의 열용량을 증가시키는 동시에 열 분산 속도를 향상시킬 수 있음이 이해될 수 있을 것이다. 도시되지는 않았지만, 제1 열전달용 구조체의 상부면이 제1 상부 절연층으로 덮혀질 수 있다. 그리고, 제1 열전달용 구조체에 일면이 접촉되는 비아의 타면이 제1 상부 절연층에 구비되는 회로패턴에 접촉될 수 있다. 그리고, 제2 상부 절연층을 관통하는 다른 비아 및 제2 상부 절연층 표면에 구비되는 다른 회로패턴 및 솔더볼을 거쳐 제1 전자부품과 연결될 수도 있다. 즉, 제1 열전달용 구조체(110) 상에 형성되는 빌드업 층의 수는 필요에 따라 변경될 수 있다는 것이며, 다만, 적어도 열용양 측면에서는 제1 열전달용 구조체의 두께가 클수록 유리하다는 점이 이해될 수 있을 것이다.

도 6을 참조하면, 코어부(10)의 표면에 절연막(14)이 구비될 수 있다. 일실시예에서, 제1 코어층(11) 내지 제3 코어층(13)이 열전도성을 가질 뿐만 아니라 전기 전도성을 가질 수도 있다. 따라서, 코어부(10) 표면에 제1 회로패턴(P1) 등을 구비할 경우 코어부(10)에 의하여 원하지 않는 경로로 통전되는 현상을 방지할 필요가 있다. 여기서 절연막(14)은 페럴린(Parylene) 등을 코어부(10) 표면에 기상증착하여 형성될 수 있다. 즉, 도 6에 예시된 스루비아(TV)를 형성하기 위한 스루비아홀을 코어부(10)에 가공한 상태에서, 코어부(10) 표면에 절연물질을 제공함으로써 스루비아(TV)홀 내부에도 절연막(14)을 형성할 수 있다. 이에 따라 스루비아(TV)나 제1 회로패턴(P1), 제2 회로패턴(P2) 등과 코어부(10) 사이의 절연성을 확보할 수 있게 되는 것이다.

한편, 일실시예에서, 제2 코어층(12)과 제3 코어층(13)을 관통하여 제1 코어층(11)의 일부를 노출시키는 코어비아홀이 형성될 수 있다. 이 코어비아홀에 도전성 물질이 구비되어 이루어지는 제8비아는 제1 코어층(11)과 직접 접촉될 수 있다. 여기서, 코어비아홀이 구비된 상태에서 코어부(10) 표면에 절연막(14)을 형성할 경우, 노출된 제1 코어층(11) 표면에도 절연막(14)이 형성되므로 제1 코어층(11)과 제8 비아(V8)는 절연막(14)을 사이에 두고 접촉될 수 있다. 이렇게 제1 코어층(11)과 직접(또는 절연막(14)이 있을 경우 간접)적으로 접촉되는 제8 비아(V8)로 열이 이동될 경우 제1 코어층(11)을 따라 회로기판(100)에 수평인 방향으로 열이 신속하게 분산될 수 있게 된다.

일실시예에서 제2 열전달용 구조체가 그라파이트 또는 그래핀으로 이루어질 수 있는데, 이 경우 그라파이트 또는 그래핀 등은 층간 결합력이 상대적으로 낮은 편이다. 따라서, 회로기판(100)을 제조하는 과정에서 제2 열전달용 구조체가 파손되거나, 회로기판(100)이 완성된 후에도 층간 결합력이 약화되어 신뢰성 문제를 유발할 수 있다.

도 6에 예시된 바와 같이, 제1 코어층(11)에 관통공(11c)이 구비되고, 제2 코어층(12) 및 제3 코어층(13)이 관통공(11c)를 통해 일체로 연결되어 제1 코어층(11)을 견고하게 지지하도록 할 수 있다. 이에 따라, 제1 코어층(11)이 그라파이트 등으로 이루어지더라도 층간 결합력이 강화될 수 있다.

한편, 도 7을 참조하면, 제1 코어층(11) 외면에 프라이머층(111)이 구비된 예가 도시되어 있다. 즉, 그라파이트 시트의 외면에 프라이머층(111)을 구비함으로써 층간 결합력을 향상시킬 수 있다는 것이다. 이때, 프라이머층(111)은 그라파이트의 끼리의 층간 결합력을 향상시킬 뿐만 아니라, 제1 코어층(11)과 제2 코어층(12) 사이 및 제1 코어층(11)과 제3 코어층(13) 사이의 층간 결합력을 향상시키는 기능도 수행할 수 있다.

다른 실시예에서, 도 8을 참조하면, 그라파이트의 표면에 프라이머층(111)이 구비되어 이루어지는 단위체들(11-1, 11-2, 11-3, 11-4)을 수직방향으로 적층하여 제1 코어층(11)을 구현할 수 있다. 이 경우 제1 코어층(11)의 수평방열 기능 감소를 최소화하면서도 제1 코어층(11)의 수직방향의 박리 문제를 완화시킬 수 있다.

또 다른 실시예에서, 도 9를 참조하면, 그라파이트의 표면에 프라이머층(111)이 구비되어 이루어지는 단위체들(11-1', 11-2', 11-3', 11-4')을 수평방향으로 결합하여 제1 코어층(11)을 구현할 수 있다. 여기서, 그라파이트의 XY 평면은 수직방향에 평행하도록 배치될 수 있다. 이 경우, 수평방향의 방열기능은 다소 감소되지만, 제1 코어층(11)을 이용한 수직방열 성능이 향상될 수 있다.

한편, 본 발명의 일실시예에 따른 회로기판(100)에 포함되는 제1 열전달용 구조체(110)는 절연부(120)와의 밀착력 향상을 위한 밀착력 향상부를 구비한다.

제1 열전달용 구조체(110)의 표면이 절연부(120)와 직접 접촉될 경우 리플로우(Reflow) 공정이나 솔더팟(Solder pot) 공정 등을 진행하는 과정에서 제1 열전달용 구조체(110)와 절연부(120) 사이가 벌어지는 현상이 발생될 수 있으며, 이러한 현상을 디라미네이션(Delamination) 현상이라고 칭하기도 한다. 이때, 절연부(120)와의 밀착력을 향상시키기 위한 수단으로써, 제1 열전달용 구조체(110)의 표면에 구비된 프라이머층(111)을 포함할 수 있다. 일실시예에서, 프라이머층(111)은 이소프로필알코올(Iso Propyl alcohol) 및 아크릴(Acryl) 계 실란(Silan)을 포함하는 프라이머로 이루어질 수 있다.

또한, 프라이머층(111)은 MPS(3-(trimethoxysilyl)propylmethacrylate)로 이루어질 수 있으며, 프라이머층(111)에는 실란계 첨가제가 추가될 수 있다.

도 10a는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 10b는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다. 그리고, 도 11a는 열전달용 구조체에 직접 절연부(120)를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 11b는 열전달용 구조체에 직접 절연부(120)를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다.

도 10a 내지 도 11b를 참조하면, 프라이머층(111)이 없을 경우 리플로우 공정을 수행하거나 솔더팟 공정을 수행하게 되면 열전달용 구조체와 절연부(120) 사이에 들뜬 공간(D)이 형성되지만, 열전달용 구조체의 표면에 프라이머가 구비됨에 따라 열전달용 구조체와 절연부(120) 사이의 밀착력이 향상될 수 있음이 이해될 수 있을 것이다. 여기서, 열전달용 구조체는 전술한 제1 열전달용 구조체(110) 또는 제2 열전달용 구조체 중 적어도 하나를 의미할 수 있다.

한편, 제1 열전달용 구조체(110)의 표면에 흑화처리 및 조면화처리 등의 표면처리를 수행함에 따라 제1 열전달용 구조체(110)와 절연부(120) 사이의 밀착력이 향상될 수도 있다.

다만, 제1 열전달용 구조체(110)의 표면에 전술한 바와 같은 표면처리를 하게 되면, 제조공정에서 일부 문제가 발생될 수 있다. 예컨대, 표면처리로 인하여 제1 열전달용 구조체(110)의 색상이 달라질 수 있는데, 이 경우, 제1 열전달용 구조체(110) 등을 절연부(120) 상의 소정의 위치에 실장하는 자동화 장비가 제1 열전달용 구조체(110)를 인식하는 과정에서 잦은 오류가 유발될 수 있다.

이에 따라, 본 발명의 일실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)와 절연부(120) 사이의 디라미네이션 현상이 감소될 수 있다.

한편, 도 1 등을 다시 참조하면, 제1 열전달용 구조체(110)의 표면에 프라이머층(111)이 구비된 경우, 전술한 제1 비아(V1)나 제2 비아(V2)는 프라이머층(111) 역시 관통하여 제1 열전달용 구조체(110)와 직접 접촉될 수 있다. 이에 따라, 프라이머층(111)으로 인한 열전달 성능 감소를 최소화할 수 있다. 여기서, 프라이머층(111)에 대한 이해를 돕기 위하여 도면에서는 프라이머층(111)의 두께를 과장되게 표현한 경우가 있다. 그러나, 프라이머층(111)은 얇은 막 형태로 구현될 수 있는 바, 실제로 구현된 회로기판에서는 도시된 것보다 현저히 얇은 두께를 가질 수 있다. 따라서, 본 발명을 이해함에 있어서, 도면의 과장된 표현 역시 고려되어야 할 것이다. 특히, 도 1에는 프라이머층(111)의 하면이 제2 회로패턴(P2)과 동일한 평면에 위치하는 것으로 표현되어 있으며, 이에 따라, 프라이머층(111)을 제외한 제1 열전달용 구조체(110)의 저면이 제2 회로패턴(P2)보다 약간 높은 곳에 위치하는 것으로 표현되어 있다. 그러나, 프라이머층(111)의 두께는 제2 회로패턴(P2)의 두께나 제1 열전달용 구조체(110)의 두께에 비하여 매우 작으므로 제1 열전달용 구조체(110)와 제2 회로패턴(P2)의 위치관계를 이해함에 있어서는 프라이머층(111)의 두께가 무시될 수 있다.

도 12는 본 발명의 일실시예에 따른 제1 열전달용 구조체(110)의 제조과정을 설명하기 위한 도면이다.

도 12를 참조하면, 구리 등의 금속재질로 이루어진 금속판(110-1)을 제공한 후, 금속판(110-1) 상에 레지스트층(R)을 형성한다. 다음으로, 제1 열전달용 구조체(110)의 형상에 대응되도록 레지스트층(R)을 패터닝하여 개구부(H1-1, H1-2)를 형성한 뒤, 에칭공정을 수행함으로써 애칭홀(E1, E2)을 형성한다. 이때, 하나의 금속판(110-1)으로 복수 개의 제1 열전달용 구조체(110)를 형성하고자 할 경우, 후속공정 진행의 편의를 도모하기 위하여 커넥팅부(CN)가 남아있는 상태 까지만 에칭공정을 수행한다. 다음으로, 레지스트층(R)를 제거한 뒤 에칭된 금속판(110-1)을 별도의 플레이트(P)에 배치하고 커텍팅부(CN)를 제거한다. 이에 따라, 제1 열전달용 구조체(110)를 제조할 수 있다. 이때, 도 12에 도시된 바와 같이, 상기 제1 열전달용 구조체(110)의 측면에는 에칭에 따른 흔적이 잔류될 수 있다. 즉, 제1 열전달용 구조체(110)의 측면이 제1 열전달용 구조체(110)의 내측으로 인입된 오목한 형상을 이룰 수 있다는 것이다.

도 13은 본 발명의 다른 실시예에 따른 제1 열전달용 구조체(110)의 제조과정을 설명하기 위한 도면이다.

도 13을 참조하면, 씨드층(SE) 상에 레지스트층(R)을 형성한 뒤 제1 열전달용 구조체(110)의 형상에 대응되는 부분이 오픈되도록 레지스트층(R)을 패터닝한다. 다음으로, 1회 이상의 도금을 수행하여 제1 열전달용 구조체(110)를 형성한 뒤, 레지스트층(R)과 잔여 씨드층을 제거하여 제1 열전달용 구조체(110)를 제조할 수 있다. 이때, 제1 열전달용 구조체(110)의 두께를 증가시키기 위해서는 수 내지 수백 회의 도금을 다단으로 진행할 수도 있으며, 이렇게 다단 도금을 수행한 경우 그 단면에서 층상구조가 확인될 수 있다. 여기서, I는 씨드층(SE)을 지지하기 위한 요소로써 금속 또는 비금속 재질로 이루어지는 일종의 플레이트일 수 있다.

도 12를 참조하여 설명한 실시예에 따르면, 제1 열전달용 구조체(110)의 두께의 균일성이 높아지는 반면, 제1 열전달용 구조체(110)의 측면부의 형상이 상대적으로 불규칙해진다. 또한, 그 결과 제1 열전달용 구조체(110)의 가로, 세로 폭의 편차가 상대적으로 커진다. 따라서, 제1 열전달용 구조체(110)의 두께 제어가 중요한 경우, 본 실시예에 따른 방법으로 제1 열전달용 구조체(110)를 제조할 수 있다.

반대로, 도 13을 참조하여 설명한 실시예에 따르면, 제1 열전달용 구조체(110)의 폭의 균일성은 향상될 수 있지만, 도금공정의 편차로 인해 두께 편차가 상대적으로 증가될 수 있다. 따라서, 제1 열전달용 구조체(110)의 폭 제어가 중요한 경우, 본 실시예에 따른 방법으로 제1 열전달용 구조체(110)를 제조할 수 있다.

도 14는 본 발명의 일실시예에 따른 코어부(10)를 처리하는 과정을 설명하기 위한 도면이다.

도 14를 참조하면, 제1 코어층(11), 제2 코어층(12) 및 제3 코어층(13)을 포함하는 코어에 비아홀(VH1)을 형성하고, 비아홀(VH1) 내면을 포함하여 코어 표면에 절연막(14)을 형성한 후 제1 회로패턴(P1), 스루비아(TV), 제2 회로패턴(P2)을 형성할 수 있다. 이에 따라, 제1 회로패턴(P1) 등과 코어부(10) 사이의 절연성이 확보될 수 있다.

100 : 회로기판
110 : 제1 열전달용 구조체
111 : 프라이머층
120 : 절연부
121 : 제1 상부 절연층
121': 제1 하부 절연층
122 : 제2 상부 절연층
122': 제2 하부 절연층
131 : 제1 금속패턴
133 : 제3 금속패턴
134 : 제7 금속패턴
141 : 제2 금속패턴
142 : 제4 금속패턴
143 : 제5 금속패턴
144 : 제6 금속패턴
S : 솔더
200 : 제2 전자부품
V1 : 제1 비아
V2 : 제2 비아
V4 : 제4 비아
V5 : 제5 비아
V6 : 제6 비아
V7 : 제7 비아
V8 : 제8 비아
10 : 코어부
11 : 제1 코어층
12 : 제2 코어층
13 : 제3 코어층
14 : 절연막
P1 : 제1 회로패턴
P2 : 제2 회로패턴
TV : 스루비아
500 : 제1 전자부품
800 : 부가기판
810 : 접속패드
L1 : 제3 열전달용 구조체
L2 : 방열부
C1 : 제1 캐비티
C2 : 제2 캐비티

Claims (34)

1. 절연층들, 상기 절연층들에 형성되는 금속층들 및 상기 절연층들 중 적어도 한 절연층을 관통하여 상기 금속층들 중 적어도 두 금속층들을 연결하는 비아들을 포함하며,
   제1 영역 및 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하는 제1 전자부품이 연결될 수 있는 패드들이 최외곽 표면의 금속층에 형성된 회로기판에 있어서,
   열전도성 물질로 이루어지며, 적어도 일부가 절연부에 삽입되는 제1 열전달용 구조체;
   상기 제1 열전달용 구조체에 일면이 접촉되는 제1 비아;
   상기 제1 비아의 타면이 접촉되는 제1 금속패턴; 및
   상기 제1 금속패턴에 연결되는 제1 결합부재;를 포함하는 회로기판.
2. 청구항 1에 있어서,
   상기 제1 결합부재는 상기 제1 전자부품에 연결가능하게 이루어지는 회로기판.
3. 청구항 2에 있어서,
   상기 제1 열전달용 구조체의 적어도 일부는 상기 제1 전자부품의 수직 하방에 위치되는 회로기판.
4. 청구항 3에 있어서,
   상기 절연부 내에 구비되고, 상기 제1 전자부품의 수직 하방에 적어도 일부가 위치되는 제2 전자부품을 더 포함하는 회로기판.
5. 청구항 2에 있어서,
   상기 제2 영역부터 상기 제1 결합부재까지의 거리가 상기 제1 영역부터 상기 제1 결합부재까지의 거리보다 작은 회로기판.
6. 청구항 1에 있어서,
   상기 패드들에는 열이 통과되는 제1 패드 및 전기신호가 통과되는 제2 패드가 포함되고, 상기 제1 결합부재는 상기 제1 패드에 연결가능하게 이루어지는 회로기판.
7. 청구항 6에 있어서,
   상기 제2 패드와 연결되는 도체는 상기 제1 열전달용 구조체에 연결되지 않는 회로기판.
8. 청구항 1에 있어서,
   상기 제1 열전달용 구조체의 표면에는,
   상기 제1 열전달용 구조체와 상기 절연부 사이의 밀착력을 높이는 밀착력 향상부가 구비되는 회로기판.
9. 청구항 1에 있어서,
   상기 제1 열전달용 구조체는,
   다단 도금에 의한 층상 구조를 가지거나,
   상기 제1 열전달용 구조체의 상면과 하면을 제외한 측면 중 적어도 한 면이 오목한 형상으로 이루어지는 회로기판.
10. 청구항 1에 있어서,
    상기 제1 금속패턴과 상기 제1 결합부재 사이에 적어도 한 개의 비아 및 적어도 한 개의 금속패턴이 더 구비되는 회로기판.
11. 청구항 1에 있어서,
    상기 제1 열전달용 구조체는 상면과 하면을 포함하는 육면체로 이루어지고, 상기 제1 열전달용 구조체의 표면 중 동일한 면에 비아가 복수 개 접촉되는 회로기판.
12. 청구항 1에 있어서,
    상기 제1 열전달용 구조체는 상면과 하면을 포함하는 육면체로 이루어져 상기 제1 비아의 일면이 상기 제1 열전달용 구조체의 상면에 접촉되고,
    상기 제1 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아;
    상기 제2 비아의 타면에 접촉되는 제2 금속패턴; 및
    상기 제2 금속패턴에 연결되는 제2 결합부재;를 더 포함하는 회로기판.
13. 청구항 12에 있어서,
    상기 제2 결합부재는 부가기판에 연결가능하게 이루어지는 회로기판.
14. 청구항 13에 있어서,
    상기 제2 영역부터 상기 제1 결합부재까지의 거리가 상기 제1 영역부터 상기 제1 결합부재까지의 거리보다 작은 회로기판.
15. 청구항 13에 있어서,
    상기 부가기판은, 상기 부가기판을 관통하여 상부면 및 하부면이 노출되며 열전도성 물질로 이루어지는 방열부를 포함하며, 상기 제2 결합부재는 상기 방열부에 접촉되되, 상기 제2 결합부재는 열전도성 물질로 이루어지는 원기둥 또는 다각기둥 형상인 회로기판.
16. 제1 전자부품이 실장될 수 있는 회로기판에 있어서,
    제1 캐비티가 구비된 코어부;
    상기 제1 캐비티에 적어도 일부가 삽입되며 열전도성 물질로 이루어지는 제1 열전달용 구조체; 및
    상기 제1 열전달용 구조체 및 상기 코어부를 덮는 절연층;을 포함하되,
    상기 코어부는,
    열전도성 물질로 이루어진 제2 열전달용 구조체를 포함하는 제1 코어층;
    상기 제1 코어층 일면에 구비되는 제2 코어층; 및
    상기 제3 코어층의 타면에 구비되는 제3 코어층;
    을 포함하는 회로기판.
17. 청구항 16에 있어서,
    상기 제2 열전달용 구조체는,
    그라파이트 또는 그래핀의 표면에 프라이머층이 구비된 제1 단위체를 포함하는 회로기판.
18. 청구항 17에 있어서,
    상기 제2 열전달용 구조체는,
    상기 제1 단위체의 상면에 결합되되 그라파이트 또는 그래핀의 표면에 프라이머층이 구비된 제2 단위체를 더 포함하는 회로기판.
19. 청구항 17에 있어서,
    상기 제2 열전달용 구조체는,
    상기 제1 단위체의 상하면을 제외한 측면에 결합되되 그라파이트 또는 그래핀의 표면에 프라이머층이 구비된 제2 단위체를 더 포함하는 회로기판.
20. 청구항 16에 있어서, 상기 제2 열전달용 구조체는 그라파이트 또는 그래핀으로 이루어지는 회로기판.
21. 청구항 16에 있어서, 상기 제1 코어층에는 관통공이 구비되고,
    상기 관통공 내부, 상기 제2 코어층 및 상기 제3 코어층이 동일한 재질로 이루어지는 회로기판.
22. 청구항 21에 있어서, 상기 코어부는,
    상기 코어부를 관통하는 스루비아홀을 포함하며,
    상기 스루비아홀을 포함하는 상기 코어부의 표면에는 절연막이 구비되는 회로기판.
23. 청구항 22에 있어서, 상기 코어부는,
    상기 제2 코어층 및 상기 제3 코어층을 각각 관통하여 상기 제1 코어층을 노출시키는 코어비아홀을 포함하는 회로기판.
24. 청구항 16에 있어서, 상기 코어부와 상기 제1 열전달용 구조체 사이의 영역에 열전도성 절연재료가 구비되는 회로기판.
25. 청구항 16에 있어서, 상기 제1 열전달용 구조체의 적어도 일부가 상기 제2 열전달용 구조체에 접촉되는 회로기판.
26. 청구항 16에 있어서, 상기 코어부의 상면에 구비되는 제1 회로패턴; 및
    상기 코어부의 하면에 구비되는 제2 회로패턴;을 더 포함하되,
    상기 제1 열전달용 구조체의 두께는, 상기 제2 회로패턴의 하면 부터 상기 제1 회로패턴의 상면 까지의 두께보다 두꺼운 회로기판.
27. 청구항 16에 있어서, 상기 코어부에 제2 캐비티가 더 구비되며,
    상기 제2 캐비티에 적어도 일부가 삽입되는 제2 전자부품을 더 포함하되, 상기 제1 열전달용 구조체 및 상기 제2 전자부품 각각의 적어도 일부는 상기 제1 전자부품의 수직 하방 영역에 위치되는 회로기판.
28. 열전도성 물질로 이루어지는 제1 열전달용 구조체의 적어도 일부가 절연부에 삽입되며, 상기 제1 열전달용 구조체와 상기 절연부 사이의 밀착력을 높이는 밀착력 향상부가 상기 제1 열전달용 구조체의 표면에 구비되는 회로기판.
29. 청구항 28에 있어서, 상기 밀착력 향상부는 실란을 포함하는 회로기판.
30. 청구항 29에 있어서, 상기 실란은 아크릴계인 회로기판.
31. 청구항 28에 있어서, 상기 절연부는, 열전도성 물질로 이루어진 제2 열전달용 구조체를 포함하는 코어부 및 상기 코어부의 적어도 일면에 구비되는 절연층을 포함하는 회로기판.
32. 부가기판; 및
    제1 전자부품을 실장하며 상기 부가기판에 실장되는 회로기판;을 포함하고,
    상기 회로기판은, 절연부 및 열전도성 물질로 이루어져 상기 절연부에 적어도 일부가 삽입되는 제1 열전달용 구조체를 포함하는 회로기판 조립체.
33. 청구항 32에 있어서, 상기 제1 전자부품은, 제1 영역 및 상기 제1 전자부품의 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하고,
    상기 제1 열전달용 구조체는 상기 제2 영역과 연결되어 상기 제2 영역의 열을 상기 부가기판으로 전달하는 회로기판 조립체.
34. 청구항 33에 있어서, 상기 회로기판은,
    상기 제1 열전달용 구조체의 상면에 일면이 접촉되는 제1 비아;
    상기 제1 비아의 타면이 접촉되는 제1 금속패턴;
    일면이 상기 제1 금속패턴에 연결되고, 상기 제2 영역에 비하여 상기 제1 영역에 가까운 위치에 타면이 접촉되는 제1 결합부재;
    상기 제1 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아;
    상기 제2 비아의 타면에 접촉되는 제2 금속패턴; 및
    일면이 상기 제2 금속패턴에 연결되고, 타면은 상기 부가기판에 접촉되는 제2 결합부재;를 더 포함하는 회로기판 조립체.

Images