JP6682741B2 - 回路基板及び回路基板組立体 - Google Patents

回路基板及び回路基板組立体 Download PDF

Info

Publication number
JP6682741B2
JP6682741B2 JP2016524507A JP2016524507A JP6682741B2 JP 6682741 B2 JP6682741 B2 JP 6682741B2 JP 2016524507 A JP2016524507 A JP 2016524507A JP 2016524507 A JP2016524507 A JP 2016524507A JP 6682741 B2 JP6682741 B2 JP 6682741B2
Authority
JP
Japan
Prior art keywords
heat transfer
circuit board
transfer structure
core
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016524507A
Other languages
English (en)
Other versions
JP2017520902A (ja
Inventor
ミン、タエ−ホン
カン、ミュン−サム
リー、ジュン−ハン
コ、ヨウン−グヮン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140193384A external-priority patent/KR20150131933A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017520902A publication Critical patent/JP2017520902A/ja
Application granted granted Critical
Publication of JP6682741B2 publication Critical patent/JP6682741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1003Non-printed inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明の一実施例は、回路基板及び回路基板組立体に関する。
電子機器の軽量化、小型化、高速化、多機能化、高性能化の傾向に対応するために、プリント回路基板(Printed Circuit Board;PCB)などの回路基板に複数の配線層を形成する、いわゆる多層基板技術が開発されており、さらに能動素子や受動素子などの電子部品を多層基板に搭載する技術も開発されている。
一方、多層基板に接続するアプリケーションプロセッサ(Application processor;AP)などが多機能化及び高性能化になるにつれて、発熱量が著しく増加している実情である。
韓国登録特許第10−0976201号公報 特開2000−349435号公報 特開平11−284300号公報
本発明の一側面は、回路基板の放熱性能向上、軽薄短小化、信頼性向上、ノイズ低減、製造効率向上のうち少なくとも一つを可能とする技術を提供することができる。
本発明が果たそうとする技術的課題は、以上で言及した技術的課題に制限されず、言及されていない他の技術的課題は、下記の記載から本発明が属する技術分野で通常の知識を有する者に明確に理解できるであろう。
本発明の例示的な実施例に係る回路基板は、第1熱伝逹用構造体を含み、第1熱伝逹用構造体は熱伝導性の高い材質で形成される。
一実施例において、第1熱伝逹用構造体は、銅などの金属材質で形成することができ、他の実施例では、第1熱伝逹用構造体は、黒鉛、グラファイト、グラフェンなどの熱伝導性の高い非金属材質で形成することができる。
一方、第1熱伝逹用構造体の表面には、密着力向上部が備えられ、絶縁部との密着性を向上させることができる。
本発明の一実施例によれば、回路基板の軽薄短小化とともに放熱性能が向上する。
また、回路基板の信頼性を確保しながらも放熱性能を向上できるので、電子製品の高性能化による発熱問題に効果的に対応することができる。
また、一実施例において電源ノイズなどの問題を低減しながらもホットスポットなど局地的な発熱による問題を解決することができる。
本発明の一実施例に係る回路基板を概略的に示す断面図である。 本発明の他の実施例に係る回路基板を概略的に示す断面図である。 本発明の一実施例に係る回路基板の平面形状を概略的に示す図である。 本発明の一実施例に係る回路基板を概略的に示す水平断面図である。 本発明の他の実施例に係る回路基板を概略的に示す水平断面図である。 本発明の一実施例に係る回路基板の主要部を概略的に示す部分抜粋断面図である。 本発明の一実施例に係る第2熱伝逹用構造体を説明するための図である。 本発明の他の実施例に係る第2熱伝逹用構造体を説明するための図である。 本発明のまた他の実施例に係る第2熱伝逹用構造体を説明するための図である。 熱伝逹用構造体の表面にプライマー層が備えられた状態でリフローテストを行った結果を概略的に示す図である。 熱伝逹用構造体の表面にプライマー層が備えられた状態で半田槽(Solder Pot)テストを行った結果を概略的に示す図である。 熱伝逹用構造体に直接絶縁部を接触させた状態でリフローテストを行った結果を概略的に示す図である。 熱伝逹用構造体に直接絶縁部を接触させた状態で半田槽テストを行った結果を概略的に示す図である。 本発明の一実施例に係る熱伝逹用構造体の製造過程を説明するための図である。 本発明の他の実施例に係る熱伝逹用構造体の製造過程を説明するための図である。 本発明の一実施例に係るコア部を処理する過程を説明するための図である。
以下では、添付した図面に基づいて本発明の構成及び作用効果をより詳細に説明する。
図1は、本発明の一実施例に係る回路基板100を概略的に示す断面図であり、図2は、本発明の他の実施例に係る回路基板100を概略的に示す断面図であり、図3は、本発明の一実施例に係る回路基板100の平面形状を概略的に示す図であり、図4は、本発明の一実施例に係る回路基板100を概略的に示す水平断面図であり、図5は、本発明の他の実施例に係る回路基板100を概略的に示す水平断面図であり、図6は、本発明の一実施例に係る回路基板100の主要部を概略的に示す部分抜粋断面図であり、図7は、本発明の一実施例に係る第2熱伝逹用構造体を説明するための図であり、図8は、本発明の他の実施例に係る第2熱伝逹用構造体を説明するための図であり、図9は、本発明のまた他の実施例に係る第2熱伝逹用構造体を説明するための図である。
本発明の一実施例に係る回路基板100は、第1熱伝逹用構造体110を含み、第1熱伝逹用構造体110は、少なくとも一部が絶縁部120に挿入される。ここで、第1熱伝逹用構造体110は、熱伝導性の高い材料で形成される。そして、第1熱伝逹用構造体110は、かたまり状に形成される。
一実施例において、第1熱伝逹用構造体110は、上面と下面とを含む円柱または多角柱形状に形成されることができる。また、第1熱伝逹用構造体110は、銅(Cu)などの金属材質で形成されることができる。他の実施例では、第1熱伝逹用構造体110は、黒鉛、グラファイト、グラフェンなど熱伝導性の高い非金属材質で形成されることができる。
一実施例において、絶縁部120は、一つの絶縁層で形成されてもよく、複数の絶縁層で形成されてもよい。ここで、図1には、絶縁部120が3つの絶縁層10、121、121'で構成され、中心部に位置する絶縁層がコア部10となる場合が例示されているが、これに限定されることはない。
一実施例において、第1熱伝逹用構造体110は、絶縁部120の中間に位置する。図示されているように、コア部10が備えられている場合は、コア部10を貫通するキャビティC1が形成され、キャビティC1内に第1熱伝逹用構造体110が挿入されることができる。
一実施例において、絶縁部120に形成されたビアは、第1熱伝逹用構造体110に接触することができる。以下では、第1熱伝逹用構造体110の上部に位置するビアを第1ビアV1、下部に位置するビアを第2ビアV2と称する。ここで、絶縁部120には少なくとも一つの金属パターンが備えられることができ、以下では、第1ビアV1に接触する金属パターンを第1金属パターン131、第2ビアV2に接触する金属パターンを第2金属パターン141と称する。また、絶縁部120には、第4ビアV4及び第5ビアV5が備えられることができ、第4ビアV4の一端と接触する金属パターンを第3金属パターン133、第5ビアV5の他端と接触する金属パターンを第4金属パターン142と称する。
一実施例において、第1熱伝逹用構造体110は、熱を保持する機能を果たすことができ、このような機能は、第1熱伝逹用構造体110の体積が大きいほど増加する。このため、図1に示すように、第1熱伝逹用構造体110は、柱形状に形成されることができる。このように、柱形状に形成されることにより、下面の面積が同じであれば、第1熱伝逹用構造体110の体積を最大化することができる。そして、第1熱伝逹用構造体110の下面及び上面形状が多角形、特に四角形になると、第1熱伝逹用構造体110の下面及び上面の形状が原型や楕円形である場合に比べて第1電子部品500の小型化の傾向や回路基板100の小型化、パターンピッチの微細化などに応えることができる。
また、図示されているように、第1熱伝逹用構造体110は、第1ビアV1から第7ビアV7のような一般のビアに比べて、体積が非常に大きい。このため、第1熱伝逹用構造体110の表面、特に上面や下面にはビアが複数接触することができる。すなわち、第1熱伝逹用構造体110の上面及び下面の面積自体が通常のビアより大きいだけでなく、全体体積も2倍以上大きい。これにより、熱源から熱を迅速に吸収し、第1熱伝逹用構造体110に接続されている他の経路に分散させることができる。また、第1熱伝逹用構造体110の厚さを増加させると、第1熱伝逹用構造体110とホットスポットとの間の距離が減少し、ホットスポットの熱が第1熱伝逹用構造体110に移動する時間をさらに短縮することができる。
一実施例において、回路基板100の一方には、第1電子部品500を実装することができる。また、回路基板100は、メインボードなどの付加基板800の一方に実装されることができる。ここで、第1電子部品500は、アプリケーションプロセッサ(Application Processor;AP)などの部品であることができ、動作時に熱が発生することになる。
一方、第1電子部品500が動作するにより熱が発生するが、第1電子部品500で発生した熱を感知すると、他の領域に比べて相対的に発熱がひどくて温度が高く測定される領域が存在する。 このような領域をホットスポット(Hot spot)と称することもある。このようなホットスポットは、回路基板100のうち所定の領域に形成されるが、特に第1電子部品500の一箇所または複数個所を中心にホットスポットが形成されることができる。また、このようなホットスポットは、第1電子部品500の電源端子付近や、スイチング素子が相対的に密集している領域に形成されることもできる。
他の一方で、第1電子部品500は、相対的に高性能スペックを有する領域と、相対的に低性能スペックを有する領域とをそれぞれ含むことができる。例えば、クロックスピード(Clock Speed)が1.8GHzであるコアが接続されたプロセッサと、クロックスピードが1.2GHzであるコアが接続されたプロセッサとが、第1電子部品500においての領域を異にして備えられることができる。
図3を参照すると、一実施例において、第1電子部品500は、第1単位領域510及び第2単位領域520を含むことができる。このとき、第1単位領域510は、第2単位領域520に比べてより速いスピードで演算過程を行い、これにより、第1単位領域510は、第2単位領域520よりもさらに多い電力を消耗することになり、第1単位領域510では、第2単位領域520よりもさらに多い熱が発生することができる。
本発明の一実施例に係る回路基板100には、ホットスポットに隣接した領域に第1熱伝逹用構造体110が位置する。これにより、ホットスポットで発生した熱を迅速に伝達受け、回路基板100の他の領域や、回路基板100が結合されるメインボード(例えば、図1の付加基板800)などの他のデバイスに熱を迅速に分散させることができる。
一実施例において、第1熱伝逹用構造体110の少なくとも一部は、第1電子部品500の垂直下方領域に位置する。
一方、本発明の一実施例に係る回路基板100には、第2電子部品200をさらに備えることができる。第2電子部品200としては、キャパシタ、インダクタ、抵抗などがある。
第1電子部品500がアプリケーションプロセッサである場合、電源ノイズを低減するために、キャパシタなどを第1電子部品500に接続させることができる。このとき、キャパシタと第1電子部品500との間の経路が短いほど電源ノイズの低減効果が増大する。
したがって、第2電子部品200の少なくとも一部は、第1電子部品500の垂直下方領域に位置することができ、これにより、電源ノイズの低減効果を高めることができる。
一実施例において、第1電子部品500の垂直下方領域に第1熱伝逹用構造体110の大部分が位置することができる。また、第1熱伝逹用構造体110の上面の面積は、第1電子部品500の上面の面積より小さくてもよい。さらに、第1熱伝逹用構造体110の上面の面積は、第1電子部品500のホットスポットの領域の幅に対応するように決めることができる。
これにより、ホットスポットの熱が第1熱伝逹用構造体110に迅速に移動できる。また、回路基板100の軽量化及びワーピジ(Warpage)低減に有利である。それだけでなく、第1熱伝逹用構造体110を回路基板100に配置する工程の効率性を向上させることができる。
一方、第1電子部品500の垂直下方領域に第2電子部品200の大部分が位置することができる。ここで、第2電子部品200は、第1電子部品500の垂直下方領域のうち、上述した第1熱伝逹用構造体110が位置しない領域に位置することができる。また、第1熱伝逹用構造体110は、第2電子部品200に比べてホットスポットに近い領域に位置することができる。
図1ないし図4を参照すると、コア部10に備えられたキャビティC1、C2の内部に第1熱伝逹用構造体110と第2電子部品200とを挿入できることは理解できることである。すなわち、コア部10に第1キャビティC1及び第2キャビティC2が備えられており、第1キャビティC1には第1熱伝逹用構造体110が挿入され、第2キャビティC2には第2電子部品200が挿入されることができる。また、第1電子部品500の垂直下方領域に、第1熱伝逹用構造体ら110と第2電子部品ら200とが隣接して配置されることができ、特に第1熱伝逹用構造体ら110は、図3に示すホットスポット付近に集中的に配置できることを理解することができる。一方、図5は、絶縁部120にコア部10がない場合の平面形状を概略的に示すものである。
これにより、第2電子部品200による電源ノイズの低減効果を最大化しながらもホットスポットの熱を迅速に移動させることができる。
一実施例において、第1電子部品500は、ソルダSなどにより回路基板100に結合することができる。このとき、第1電子部品500は、ソルダSにより、上述した第1金属パターン131、第3金属パターン133、第7金属パターン134などに結合することができる。
また、回路基板100の第2金属パターン141、第4金属パターン142、第5金属パターン143、第6金属パターン144などは、ソルダSを媒介にしてメインボードなどの付加基板800に接続することができる。一実施例において、第2金属パターン141と付加基板800との間には、一般のソルダSではなく、第1熱伝逹用構造体110と類似の材質及び形状で形成された第3熱伝逹用構造体L1が備えられることができる。すなわち、第1熱伝逹用構造体110の熱を付加基板800に迅速に伝達するために、一般のソルダSよりも熱伝導性の大きい物質でかたまり状に形成された第3熱伝逹用構造体L1を用いて、第2金属パターン141と付加基板800とを接続することができる。また、第3熱伝逹用構造体L1の熱を迅速に受けて分散または発散するように、付加基板800に放熱部L2を備えることができる。この放熱部L2は、付加基板800の上面方向に露出し、必要によって、下面方向にも露出して熱発散効率を向上させることができる。
一方、基板の最外郭に備えられ、他の電子部品、例えば、上述した第1電子部品500または付加基板800などに接続される金属パターンをパッド(Pad)と称することがある。ここで、最外郭金属層には、パッド以外にも各種回路パターンなどが備えられることができ、ソルダレジスト層(図示せず)を備えてこれらの回路パターンや絶縁部120などを保護することができる。ここで、外部デバイスとの接続を必要とするパッドは、少なくとも一部がソルダレジスト層の外部に露出することができる。このようにソルダレジスト層の外部に露出されたパッドと外部デバイスの端子との間には、ソルダSやワイヤ(図示せず)などの結合部材が備えられ、物理的結合が行われる。
ここで、図1に例示されたように、第1から第7金属パターンが絶縁部120の外面に露出するように備えられる場合、第1から第7金属パターンは、上述したパッドとして理解することができる。
また、ソルダレジスト層の外部に露出された金属パターンの表面には、ニッケル−金メッキ層など様々な表面処理層が備えられてもよい。
また、図示されていないが、第1金属パターン131の外面を覆う絶縁層及びこの絶縁層の外面に形成されたパッドがさらに備えられ、この絶縁層を貫通するビアにより第1金属パターン131とパッドとが接続することもできる。すなわち、必要によって、絶縁層及び金属層を含むビルドアップ層がさらに備えられることができる。この場合、上述した第1金属パターン131はパッドではなく、回路基板の最外郭金属層に形成されたパッドとビアなどを介して接続されることができる。
これにより、ホットスポットで発生した熱が、第1金属パターン131−第1ビアV1−第1熱伝逹用構造体110−第2ビアV2−第2金属パターン141の経路を経て付加基板800に迅速に伝達され得る。
他の一方で、第1電子部品500の端子のうち、第1金属パターン131に接続する端子が信号送受信用端子である場合は、第1ビアV1、第1熱伝逹用構造体110、第2ビアV2、第2金属パターン141を含む経路は、信号伝送機能を果たすことができる。このとき、第2金属パターン141に接続する付加基板800の接続パッドまたは端子も信号伝送機能を果たすことができる。
これに対して、第1電子部品500の端子のうち、第1金属パターン131に接続する端子が信号送受信用端子ではない場合は、第1ビアV1、第1熱伝逹用構造体110、第2ビアV2、第2金属パターン141を含む経路は、図示されていない別の接地端子(Ground terminal)に電気的に接続することができる。このとき、第2金属パターン141に接続する付加基板800の接続パッドまたは端子も、図示されていない別の接地端子に電気的に接続することができる。ここで、接地端子は回路基板100や付加基板800のうちの少なくとも一つに備えられることができる。
また、第1電子部品500の端子のうち第1金属パターン131に接続する端子が電源端子である場合は、第1ビアV1、第1熱伝逹用構造体110、第2ビアV2、第2金属パターン141を含む経路は、図示されていない別の電源提供回路に電気的に接続することができる。このとき、第2金属パターン141に接続する付加基板800の接続パッドまたは端子も、図示されていない別の電源提供回路に電気的に接続することができる。ここで、電源提供回路は、回路基板100や付加基板800のうちの少なくとも一つに備えられることができる。
また、第1電子部品500の端子のうち第1金属パターン131に接続する端子は、ダミー端子であることができる。このとき、ダミー端子は、第1電子部品500の熱を第1電子部品500の外部に伝達する通路としての機能のみを行うものであってもよい。
上述したように、第1電子部品500の端子は、信号入出力用、電源入出力用、及び熱放出用端子に分けられる。このとき、特定の端子がそれぞれ一つの機能のみを行うものである必要はない。すなわち、信号や電源を入出力しながらも熱放出に活用されることもできる。但し、第1電子部品500のホットスポット領域に備えられた端子が熱放出機能を行うと、ホットスポットの熱がより迅速に排出されることができる。このように熱放出機能をする端子に、上述した第1結合部材が接触し、該第1結合部材に第1金属パターン141が接触するようにすることで、ホットスポットと第1熱伝逹用構造体110との間の熱の移動をより円滑にすることができる。
一実施例において、第1熱伝逹用構造体110に電気的に接続する第1電子部品500の少なくとも一端子が熱放出機能のみをするダミー端子であることができる。このとき、第1電子部品500の端子のうち信号伝送のみのための他の端子が第1熱伝逹用構造体110に接続する場合、信号損失を生じさせることがある。このため、第1電子部品500の端子のうち信号伝送のみのための端子は、第1熱伝逹用構造体110に電気的に接続しないようにすることができる。すなわち、第1電子部品500の端子のうち信号伝送のみのための端子に接続するパッドと接続するビアや回路パターンなどは、第1熱伝逹用構造体110に電気的に接続しないようにすることができる。
図1ないし図9を参照すると、本発明の一実施例に係る回路基板100は、コア部10を含むことができる。コア部10は、回路基板100の剛性を補強してワーピジによる問題を緩和する役割をすることができる。また、熱伝導性の大きい物質をコア部10に含ませることにより、上述したホットスポットなどの局地的に発生した熱を回路基板100の他の部分に迅速に分散させて、過熱による問題を緩和することもできる。
一方、コア部10の上面には、第1上部絶縁層121が備えられ、コア部10の下面には、第1下部絶縁層121'が備えられることができる。また、必要によって、第2上部絶縁層122及び第2下部絶縁層122'がさらに備えられることもできる。
一実施例において、コア部10には、第2熱伝逹用構造体が含まれることができる。例えば、コア部10は、グラファイトまたはグラフェンなどで形成された第1コア層11を含むことができる。ここで、グラファイトなどは、XY平面方向への熱伝導度が非常に高く、これにより、熱を効果的で迅速に拡散させることができる。
一実施例において、第2熱伝逹用構造体は、第1熱伝逹用構造体110の側面に直接接触することができる。例えば、コア部10に備えられた第1キャビティC1から第2熱伝逹用構造体の側面が露出され、第1熱伝逹用構造体110が第1キャビティC1に接触することができる。他の実施例では、第2熱伝逹用構造体と第1熱伝逹用構造体110との間の領域に熱伝導性の高い物質が備えられることもできる。このとき、熱伝導性の高い物質として、サーマルインターフェイスマテリアル(Thermal Interface Material;TIM)を適用することができる。このTIMには、高分子−金属複合材料、セラミック複合材料及び炭素系複合材料などが含まれ得る。例えば、エポキシと炭素繊維充填剤とが混合された物質(熱伝導度は、約660W/mk)、窒化シリコン(Silicon Nitride;Si3N4、熱伝導度は、約200〜320W/mk)、エポキシと窒化ホウ素(Boron Nitride;BN、熱伝導度は、約19W/mk)がサーマルインターフェイスマテリアルとして使用できる。これにより、第1熱伝逹用構造体110に流入された熱が、垂直方向に移動されるだけでなく、第2熱伝逹用構造体を介して水平方向にも迅速に分散されることができる。
このように、第1熱伝逹用構造体110と第2熱伝逹用構造体とが直接接触するか、あるいはTIMを媒介にして接続することにより、第1電子部品500などの熱が第1熱伝逹用構造体110に迅速に移動された後に、下方のみに伝達される場合に比べて、熱がより迅速に分散されることができる。また、回路基板100の観点からは、ホットスポットなどの特定領域のみに過度に温度が上昇する場合に比べて、回路基板100の全体に均等に熱が分散されることにより、回路基板100に搭載された各種部品や要素のそれぞれの温度偏差が緩和されるので、信頼性が向上することができる。また、回路基板100の全体に迅速に熱が分散されるので、回路基板100の全体が一種の放熱板の役割をすることになり、結果的に放熱面積が増加する効果を奏することができる。
一実施例において、コア部10の表面には、第1回路パターンP1及び第2回路パターンP2などが備えられることができ、コア部10を貫通するスルービアTVにより、第1回路パターンP1と第2回路パターンP2とが電気的に接続することができる。また、第1回路パターンP1は、第4ビアV4により第3金属パターン133に接続することができ、第2回路パターンP2は、第5ビアV5により第4金属パターン142に接続することができる。そして、第3金属パターン133は、ソルダSにより第1電子部品500に接続することができ、第4金属パターン142は、ソルダSにより付加基板800の接続パッド810に接続することができる。これにより、第1電子部品500と付加基板800との間に電気的信号を送受信する経路をさらに確保することができる。
一方、第1コア層11の一面には、第2コア層12が備えられ、第1コア層11の他面には、第3コア層13が備えられることができる。一実施例において、第2コア層12及び第3コア層13のうちの少なくとも一つは、PPGなどの絶縁物質で形成されることができる。他の実施例では、第2コア層12及び第3コア層13は、銅やインバー(Invar)などの金属で形成されることができる。また他の実施例では、第1コア層11がインバーで形成され、第2コア層12及び第3コア層13が銅で形成されることができる。ここで、第2コア層12及び第3コア層13のうちの少なくとも一つが導電性物質で形成された場合は、コア部10の表面に第1回路パターンP1や第2回路パターンP2などが備えられることにより、意図しない経路に信号が伝送される問題が発生することもあるので、コア部10の表面に絶縁性を確保するための手段を備えることができる。
一実施例において、コア部10の第2キャビティC2には、第2電子部品200が挿入される。そして、第2電子部品200は、第6ビアV6により第7金属パターン134に接続し、第7ビアV7により第6金属パターン144に接続することができる。一方、第2電子部品200は、インダクター、キャパシタなどの受動素子であってもよく、必要によって、ICなどの能動素子が第2電子部品200として搭載されることも可能である。特に、第2電子部品200がキャパシタである場合、第7金属パターン134に接続する第1電子部品500の端子は、電源端子であることができる。すなわち、第2電子部品200がデカップリングキャパシタとして搭載され、第1電子部品500の電源ノイズを低減する役割をすることができる。
この場合、第2電子部品200と第1電子部品500との間の経路が短くなるほどノイズ低減効果が向上し、これのために、本発明の一実施例に係る回路基板100においては、第2電子部品200の少なくとも一部が第1電子部品500の垂直下方領域に配置される。
図示されていないが、コア部10を貫通するキャビティの代わりにコア部10の一部が凹んだリセス部が備えられてもよく、このリセス部に熱伝逹用構造体110や第2電子部品200を挿入することができる。
一方、図1を参照すると、第1熱伝逹用構造体110の厚さは、第2回路パターンP2の下面から第1回路パターンP1の上面までの厚さよりも厚く形成することができる。さらに、第1熱伝逹用構造体110の上面は、第1回路パターンP1の上面よりも回路基板100の上面に近く位置することができる。 これにより、第1熱伝逹用構造体110の熱容量が増加し、熱を保持する機能を向上させることができる。また、第1熱伝逹用構造体110とホットスポットとの間の距離が減少し、ホットスポットの熱が第1熱伝逹用構造体110に移動する時間をより短縮することができる。
一実施例において、第1熱伝逹用構造体110の底面は、第2回路パターンP2の下面と同一水平面上に位置することができる。この場合も、第1熱伝逹用構造体110の厚さを、第2回路パターンP2の下面から第1回路パターンP1の上面までの厚さよりも大きくすることにより、第1熱伝逹用構造体の熱容量をより増加させ、ホットスポットとの距離を短縮することができる。
図示されていないが、他の実施例では、第1熱伝逹用構造体110の上面が、第1回路パターンP1の上面と同一水平面に位置することができる。この場合も、第1熱伝逹用構造体110の厚さを、第2回路パターンP2の下面から第1回路パターンP1の上面までの厚さよりも大きくすることにより、第1熱伝逹用構造体の熱容量をさらに増加させることができる。
以上では、理論的や理想的な幾何学的関係について説明したが、このような構造を実際の設計に反映して製品として製造する場合、製造工程に反映される各種偏差が発生する。例えば、コア部の両面が完全な平面ではないことや、コア部に回路パターンを形成する過程で回路パターン間の厚さの偏差が発生することもある。したがって、本発明の範囲を解釈するにあたり、現実的な工程偏差などを考慮する必要がある。また、電子製品のスリム化及び配線パターンの高密度化の傾向にあわせて回路基板を製造する過程では、ある程度の歪み(Warpage)が発生し得る。このような歪みが深化すると、配線の短絡やクラックなどの問題を誘発するので、歪みを最小化しようとする努力が行われつつある。しかし、現実的に歪みを完全に排除することは難しく、所定の許容範囲内では歪みが発生しても良品として扱うことができる。
したがって、本発明の一実施例に係る回路基板も、実際に製造される場合には、所定の範囲内での歪みが許容され、上述の第1熱伝逹用構造体110の厚さや位置に関する説明を理解するにあたり、歪みの許容範囲も考慮すべきである。
また、図2を参照すると、第1上部絶縁層121上に第2上部絶縁層122を形成することもでき、この場合にも、回路基板100の外面と第1熱伝逹用構造体110との間に備えられる第1ビアV1または第2ビアV2の高さを、回路基板100の外面と内層パターンP1'、P2'との間を接続させるビアの高さよりも小さくすることにより、第1熱伝逹用構造体110の熱容量を増加させるとともに、熱分散の速度を向上させることができることを理解することができる。
図示されていないが、第1熱伝逹用構造体の上部面が第1上部絶縁層により覆われることができる。そして、第1熱伝逹用構造体と一面が接触するビアの他面は、第1上部絶縁層に備えられる回路パターンと接触することができる。そして、第2上部絶縁層を貫通する他のビア及び第2上部絶縁層の表面に備えられる他の回路パターン及びソルダボールを経て第1電子部品に接続することもできる。すなわち、第1熱伝逹用構造体110上に形成されるビルドアップ層数は、必要によって、変更可能であり、但し、少なくとも熱容量の側面からは、第1熱伝逹用構造体の厚さが大きいほど有利であることは理解できる。
図6を参照すると、コア部10の表面に絶縁膜14を備えることができる。一実施例において、第1コア層11から第3コア層13が熱伝導性を有するだけでなく、電気伝導性を有することもできる。したがって、コア部10の表面に第1回路パターンP1などを備える場合、コア部10により、所望しない経路に通電されることを防止する必要がある。ここで、絶縁膜14は、パリレン(Parylene)などをコア部10の表面に気相蒸着して形成することができる。すなわち、図6に示されているスルービアTVを形成するためのスルービアホールをコア部10に加工した状態で、コア部10の表面に絶縁物質を提供することにより、スルービアTVホールの内部にも絶縁膜14を形成することができる。これにより、スルービアTVや第1回路パターンP1、第2回路パターンP2などとコア部10との間の絶縁性を確保することができる。
一方、一実施例において、第2コア層12と第3コア層13とを貫通し、第1コア層11の一部を露出させるコアビアホールを形成することができる。このコアビアホールに導電性物質が備えられて形成される第8ビアは、第1コア層11と直接接触することができる。ここで、コアビアホールが備えられた状態でコア部10の表面に絶縁膜14を形成する場合、露出された第1コア層11の表面にも絶縁膜14が形成されるので、第1コア層11と第8ビアV8とは、絶縁膜14を隔てて接触することができる。このように、第1コア層11と直接(または絶縁膜14がある場合は、間接)的に接触する第8ビアV8に熱が移動される場合、第1コア層11に沿って回路基板100に水平の方向へ熱が迅速に分散されることができる。
一実施例において、第2熱伝逹用構造体は、グラファイトまたはグラフェンで形成することができ、この場合、グラファイトまたはグラフェンなどは、層間結合力が相対的に低い方である。このため、回路基板100を製造する過程から第2熱伝逹用構造体が破損したり、回路基板100が完成された後でも層間結合力が弱化したりして信頼性の問題を誘発することがある。
図6に示すように、第1コア層11に貫通孔11cが備えられ、第2コア層12及び第3コア層13が貫通孔11cを介して一体に接続されて、第1コア層11を堅固に支持することができる。これにより、第1コア層11がグラファイトなどで形成されても層間結合力を強化することができる。
一方、図7を参照すると、第1コア層11'の外面にプライマー層111が備えられている。すなわち、グラファイトシートの外面にプライマー層111を備えることにより、層間結合力を向上させることができる。このとき、プライマー層111は、グラファイト同士間の層間結合力を向上させるだけでなく、第1コア層11'と第2コア層12との間、及び第1コア層11'と第3コア層13との間の層間結合力を向上させる機能も果たすことができる。
他の実施例では、図8を参照すると、グラファイトの表面にプライマー層111が備えられて形成される単位体ら11−1、11−2、11−3、11−4を垂直方向に積層して第1コア層11''を形成することができる。この場合、第1コア層11''の水平放熱機能が減少することを最小化しながらも第1コア層11の垂直方向の剥離問題を緩和させることができる。
また他の実施例では、図9を参照すると、グラファイトの表面にプライマー層111が備えられて形成される単位体ら11−1'、11−2'、11−3'、11−4'を水平方向に結合して第1コア層11'''を形成することができる。ここで、グラファイトのXY平面は、垂直方向と水平になるように配置することができる。この場合、水平方向への放熱機能は多少減少するものの、第1コア層11'''を用いた垂直放熱性能は向上されることができる。
一方、本発明の一実施例に係る回路基板100に含まれる第1熱伝逹用構造体110は、絶縁部120との密着力の向上のための密着力向上部を備える。
第1熱伝逹用構造体110の表面が絶縁部120と直接接触する場合、リフロー(Reflow)工程や半田槽(Solder pot)工程などを行う過程で第1熱伝逹用構造体110と絶縁部120との間に透き間ができることが発生することがあり、このようなことをデラミネーション(Delamination)と称することもある。このとき、絶縁部120との密着力を向上させるための手段として、第1熱伝逹用構造体110の表面に備えられたプライマー層111を含むことができる。一実施例において、プライマー層111は、イソプロピルアルコール(Iso Propyl alcohol)及びアクリル(Acryl)系シラン(Silan)を含むプライマーで形成することができる。
また、プライマー層111は、MPS(3−(trimethoxysilyl)propylmethacrylate)で形成することができ、プライマー層111にはシラン系添加剤を加えることができる。
図10aは、熱伝逹用構造体の表面にプライマー層111が備えられた状態でリフローテストを行った結果を概略的に示し、図10bは、熱伝逹用構造体の表面にプライマー層111が備えられた状態で半田槽テストを行った結果を概略的に示す。そして、図11aは、熱伝逹用構造体に直接絶縁部120を接触させた状態でリフローテストを行った結果を概略的に示し、図11bは、熱伝逹用構造体に直接絶縁部120を接触させた状態で半田槽テストを行った結果を概略的に示す。
図10aから図11bを参照すると、プライマー層111がない場合、リフロー工程を行ったり、半田槽工程を行ったりすると、熱伝逹用構造体と絶縁部120との間に透き間Dができるが、熱伝逹用構造体の表面にプライマーを備えることにより、熱伝逹用構造体と絶縁部120との間の密着力を向上させることができることを理解することができる。ここで、熱伝逹用構造体は、上述した第1熱伝逹用構造体110または第2熱伝逹用構造体のうちの少なくとも一つを意味する。
一方、第1熱伝逹用構造体110の表面に黒化処理及び粗面化処理などの表面処理を行うことにより、第1熱伝逹用構造体110と絶縁部120との間の密着力を向上させることもできる。
しかし、第1熱伝逹用構造体110の表面に、上述したような表面処理を行うと、製造工程から一部問題が発生する。例えば、表面処理により第1熱伝逹用構造体110の色相が変わることがあり、この場合、第1熱伝逹用構造体110などを絶縁部120上の所定の位置に実装する自動化装備が第1熱伝逹用構造体110を認識する過程でエラーを起こすことがある。
これに対して、本発明の一実施例に係る回路基板100は、第1熱伝逹用構造体110と絶縁部120との間のデラミネーション現象を低減することができる。
一方、図1などを再び参照すると、第1熱伝逹用構造体110の表面にプライマー層111が備えられた場合、上述の第1ビアV1や第2ビアV2は、プライマー層111も貫通して第1熱伝逹用構造体110と直接接触することができる。これにより、プライマー層111による熱伝逹機能の減少を最小化することができる。ここで、プライマー層111に関する理解を容易にするために、図面にはプライマー層111の厚さを誇張して表現した場合がある。しかし、プライマー層111は、薄膜状に形成可能であり、実際の製造回路基板においては、図示されたものよりも著しく薄い厚さを有することができる。
したがって、本発明を理解するにあたり、図面の誇張された表現も考慮しなければならない。特に、図1には、プライマー層111の下面が第2回路パターンP2と同一平面に位置することに示されており、このため、プライマー層111を除いた第1熱伝逹用構造体110の底面が第2回路パターンP2よりも多少高い所に位置することに示されている。しかし、プライマー層111の厚さは、第2回路パターンP2の厚さや第1熱伝逹用構造体110の厚さに比べて非常に小さいので、第1熱伝逹用構造体110と第2回路パターンP2との位置関係を理解するに当たってはプライマー層111の厚さを無視することができる。
図12は、本発明の一実施例に係る第1熱伝逹用構造体110の製造過程を説明するための図である。
図12を参照すると、銅などの金属材質で形成された金属板110−1を提供し、その後、金属板110−1上にレジスト層Rを形成する。
次に、第1熱伝逹用構造体110の形状に対応するように、レジスト層Rをパターニングして開口部H1−1、H1−2を形成した後、エッチング工程を行うことによりエッチングホールE1、E2を形成する。このとき、一つの金属板110−1を用いて複数の第1熱伝逹用構造体110を形成しようとする場合、後続工程を容易にするために、コネクティング部CNが残るようにエッチング工程を行う。その後、レジスト層Rを除去した後、エッチングされた金属板110−1を別のプレートPに配置し、コネクティング部CNを除去する。これにより、第1熱伝逹用構造体110を製造することができる。ここで、図12に示すように、上記第1熱伝逹用構造体110の側面にはエッチングによる跡が残る場合もある。すなわち、第1熱伝逹用構造体110の側面が第1熱伝逹用構造体110の内側に凹んだ凹状の形状になることができる。
図13は、本発明の他の実施例に係る第1熱伝逹用構造体110の製造過程を説明するための図である。
図13を参照すると、シード層SE上にレジスト層Rを形成した後に、第1熱伝逹用構造体110の形状に対応する部分がオープンするように、レジスト層Rをパターニングする。その後、1回以上のメッキを施して第1熱伝逹用構造体110を形成し、その後、レジスト層Rと残余シード層を除去して第1熱伝逹用構造体110を製造することができる。このとき、第1熱伝逹用構造体110の厚さを増加させるためには、数から数百回のメッキを多段で行うこともでき、このように多段メッキを行った場合、その断面から層状構造を確認することができる。ここで、Iはシード層SEを支持するための要素であって、金属または非金属材質で形成される一種のプレートであることができる。
図12を参照して説明した実施例によると、第1熱伝逹用構造体110における厚さの均一性は高くなるものの、第1熱伝逹用構造体110の側面部の形状が相対的に不規則になる。また、その結果、第1熱伝逹用構造体110の横、縦の幅の偏差が相対的に大きくなる。したがって、第1熱伝逹用構造体110において厚さの制御が重要である場合は、本実施例に係る方法により第1熱伝逹用構造体110を製造することができる。
これに対して、図13を参照して説明した実施例によると、第1熱伝逹用構造体110の幅の均一性は向上できるものの、メッキ工程の偏差により厚さ偏差が相対的に増加することになる。
したがって、第1熱伝逹用構造体110における幅の制御が重要である場合は、本実施例に係る方法により第1熱伝逹用構造体110を製造することができる。
図14は、本発明の一実施例に係るコア部10を処理する過程を説明するための図である。
図14を参照すると、第1コア層11、第2コア層12及び第3コア層13を含むコアにビアホールVH1を形成し、ビアホールVH1の内面を含んでコア表面に絶縁膜14を形成し、その後、第1回路パターンP1、スルービアTV、第2回路パターンP2を形成することができる。これにより、第1回路パターンP1などとコア部10との間の絶縁性を確保することができる。
100 回路基板
110 第1熱伝逹用構造体
111 プライマー層
120 絶縁部
121 第1上部絶縁層
121' 第1下部絶縁層
122 第2上部絶縁層
122' 第2下部絶縁層
131 第1金属パターン
133 第3金属パターン
134 第7金属パターン
141 第2金属パターン
142 第4金属パターン
143 第5金属パターン
144 第6金属パターン
S ソルダ
200 第2電子部品
V1 第1ビア
V2 第2ビア
V4 第4ビア
V5 第5ビア
V6 第6ビア
V7 第7ビア
V8 第8ビア
10 コア部
11 第1コア層
12 第2コア層
13 第3コア層
14 絶縁膜
P1 第1回路パターン
P2 第2回路パターン
TV スルービア
500 第1電子部品
800 付加基板
810 接続パッド
L1 第3熱伝逹用構造体
L2 放熱部
C1 第1キャビティ
C2 第2キャビティ

Claims (30)

  1. 絶縁層、前記絶縁層に形成される金属層及び前記絶縁層のうちの少なくとも一絶縁層を貫通して前記金属層のうちの少なくとも二つの金属層を接続させるビアを含み、
    第1領域、及び動作時に前記第1領域よりも温度が高くなる第2領域を含む第1電子部品に接続可能なパッドが最外郭表面の金属層に形成された回路基板において、
    熱伝導性物質で形成され、少なくとも一部が絶縁部に挿入され、少なくとも一部は、前記第1電子部品の垂直下方に位置する第1熱伝逹用構造体と、
    前記第1熱伝逹用構造体に一面が接触する第1ビアと、
    前記第1ビアの他面と接触する第1金属パターンと、
    前記第1電子部品に接続可能に形成され、前記第1金属パターンに接続する第1結合部材と、
    前記絶縁部内に備えられ、前記第1電子部品の垂直下方に少なくとも一部が位置する第2電子部品と、
    前記第1熱伝逹用構造体の少なくとも一部が挿入された第1キャビティが備えられたコア部と、
    を含み、
    前記コア部は、
    熱伝導性物質で形成された第2熱伝逹用構造体を含む第1コア層と、
    前記第1コア層の一面に備えられる第2コア層と、
    前記第1コア層の他面に備えられる第3コア層と、
    を含み、
    前記第1コア層はグラファイトまたはグラフェンで形成され、前記第2コア層および前記第3コア層は金属で形成される、回路基板。
  2. 前記第2領域から前記第1結合部材までの距離が、前記第1領域から前記第1結合部材までの距離よりも小さい請求項1に記載の回路基板。
  3. 前記パッドには熱が通過する第1パッド及び電気信号が通過する第2パッドが含まれ、前記第1結合部材は、前記第1パッドに接続可能に形成される請求項1に記載の回路基板。
  4. 前記第2パッドに接続する導体は、前記第1熱伝逹用構造体に接続しない請求項3に記載の回路基板。
  5. 前記第1熱伝逹用構造体の表面には、
    前記第1熱伝逹用構造体と前記絶縁部との間の密着力を高める密着力向上部が備えられる請求項1から4のいずれか一項に記載の回路基板。
  6. 前記第1熱伝逹用構造体は、
    多段メッキによる層状構造を有するか、
    前記第1熱伝逹用構造体の上面と下面とを除いた側面のうちの少なくとも一面が凹状に形成される請求項1から5のいずれか一項に記載の回路基板。
  7. 前記第1金属パターンと前記第1結合部材との間に少なくとも一つのビア及び少なくとも一つの金属パターンがさらに備えられる請求項1から6のいずれか一項に記載の回路基板。
  8. 前記第1熱伝逹用構造体は、上面と下面とを含む六面体に形成され、前記第1熱伝逹用構造体の表面中、同一面にビアが複数接触する請求項1から7のいずれか一項に記載の回路基板。
  9. 前記第1熱伝逹用構造体は、上面と下面とを含む六面体に形成され、前記第1ビアの一面が前記第1熱伝逹用構造体の上面に接触し、
    前記第1熱伝逹用構造体の下面に一面が接触する第2ビアと、
    前記第2ビアの他面に接触する第2金属パターンと、
    前記第2金属パターンに接続する第2結合部材と、をさらに含む請求項1から8のいずれか一項に記載の回路基板。
  10. 前記第2結合部材は、付加基板に接続可能に形成される請求項9に記載の回路基板。
  11. 前記第2領域から前記第1結合部材までの距離が、前記第1領域から前記第1結合部材までの距離よりも小さい請求項10に記載の回路基板。
  12. 前記付加基板は、前記付加基板を貫通して上部面及び下部面が露出され、熱伝導性物質で形成される放熱部を含み、前記第2結合部材は、前記放熱部に接触し、前記第2結合部材は熱伝導性物質で形成される円柱または多角柱形状である請求項10に記載の回路基板。
  13. 前記絶縁層は、前記第1熱伝逹用構造体及び前記コア部を覆う、請求項1から請求項12までのいずれか一項に記載の回路基板。
  14. 前記第2熱伝逹用構造体は、
    グラファイトまたはグラフェンの表面にプライマー層が備えられた第1単位体を含む請求項1から13のいずれか一項に記載の回路基板。
  15. 前記第2熱伝逹用構造体は、
    前記第1単位体の上面に結合され、グラファイトまたはグラフェンの表面にプライマー層が備えられた第2単位体をさらに含む請求項14に記載の回路基板。
  16. 前記第2熱伝逹用構造体は、
    前記第1単位体の上下面を除いた側面に結合され、グラファイトまたはグラフェンの表面にプライマー層が備えられた第2単位体をさらに含む請求項14に記載の回路基板。
  17. 前記第1コア層には、貫通孔が備えられ、
    前記貫通孔の内部、前記第2コア層及び前記第3コア層が同一材質で形成される請求項1から16のいずれか一項に記載の回路基板。
  18. 前記コア部は、
    前記コア部を貫通するスルービアホールを含み、
    前記スルービアホールを含む前記コア部の表面には絶縁膜が備えられる請求項17に記載の回路基板。
  19. 前記コア部は、
    前記第2コア層及び前記第3コア層をそれぞれ貫通して前記第1コア層を露出させるコアビアホールを含む請求項18に記載の回路基板。
  20. 前記コア部と前記第1熱伝逹用構造体との間の領域に熱伝導性絶縁材料が備えられる請求項1から19のいずれか一項に記載の回路基板。
  21. 前記第1熱伝逹用構造体の少なくとも一部が前記第2熱伝逹用構造体に接触する請求項1から20のいずれか一項に記載の回路基板。
  22. 前記コア部の上面に備えられる第1回路パターンと、
    前記コア部の下面に備えられる第2回路パターンと、をさらに含み、
    前記第1熱伝逹用構造体の厚さは、前記第2回路パターンの下面から前記第1回路パターンの上面までの厚さよりも厚い請求項1から21のいずれか一項に記載の回路基板。
  23. 前記コア部に第2キャビティがさらに備えられ、
    前記第2キャビティに少なくとも一部が挿入される第2電子部品をさらに含み、
    前記第1熱伝逹用構造体及び前記第2電子部品のそれぞれの少なくとも一部は、前記第1電子部品の垂直下方領域に位置する請求項1から22のいずれか一項に記載の回路基板。
  24. 前記第1熱伝逹用構造体の少なくとも一部が前記絶縁部に挿入され、
    前記第1熱伝逹用構造体と前記絶縁部との間の密着力を高める密着力向上部が前記第1熱伝逹用構造体の表面に備えられる、請求項1に記載の回路基板。
  25. 前記密着力向上部は、シランを含む請求項24に記載の回路基板。
  26. 前記シランは、アクリル系である請求項25に記載の回路基板。
  27. 前記絶縁部は、熱伝導性物質で形成された第2熱伝逹用構造体を含むコア部及び前記コア部の少なくとも一面に備えられる絶縁層を含む請求項24から26のいずれか一項に記載の回路基板。
  28. 請求項1に記載の回路基板と、
    前記回路基板を実装する付加基板と、
    を含む回路基板組立体。
  29. 前記第1電子部品は、第1領域と、前記第1電子部品の動作時に前記第1領域よりも温度が高くなる第2領域と、を含み、
    前記第1熱伝逹用構造体は、前記第2領域に接続して、前記第2領域の熱を前記付加基板に伝達する請求項28に記載の回路基板組立体。
  30. 前記回路基板は、
    前記第1熱伝逹用構造体の上面に一面が接触する第1ビアと、
    前記第1ビアの他面と接触する第1金属パターンと、
    一面が前記第1金属パターンに接続され、前記第2領域に比べて前記第1領域に近い位置に他面が接触する第1結合部材と、
    前記第1熱伝逹用構造体の下面に一面が接触する第2ビアと、
    前記第2ビアの他面と接触する第2金属パターンと、
    一面が前記第2金属パターンに接続され、他面は、前記付加基板に接触する第2結合部材と、をさらに含む請求項29に記載の回路基板組立体。
JP2016524507A 2014-06-23 2015-06-22 回路基板及び回路基板組立体 Active JP6682741B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20140076796 2014-06-23
KR10-2014-0076796 2014-06-23
KR20140096779 2014-07-29
KR10-2014-0096779 2014-07-29
KR1020140193384A KR20150131933A (ko) 2014-05-16 2014-12-30 회로기판 및 회로기판 조립체
KR10-2014-0193384 2014-12-30
PCT/KR2015/006302 WO2015199394A1 (ko) 2014-06-23 2015-06-22 회로기판 및 회로기판 조립체

Publications (2)

Publication Number Publication Date
JP2017520902A JP2017520902A (ja) 2017-07-27
JP6682741B2 true JP6682741B2 (ja) 2020-04-15

Family

ID=54938417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016524507A Active JP6682741B2 (ja) 2014-06-23 2015-06-22 回路基板及び回路基板組立体

Country Status (4)

Country Link
US (1) US10212803B2 (ja)
JP (1) JP6682741B2 (ja)
CN (1) CN106031315B (ja)
WO (1) WO2015199394A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US10736222B2 (en) 2016-06-29 2020-08-04 AT&S Austria Technologies & Systemtechnik Aktiengesellschaft Cooling component carrier material by carbon structure within dielectric shell
WO2018029801A1 (ja) * 2016-08-10 2018-02-15 三菱電機株式会社 半導体装置
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
CN207022275U (zh) * 2017-04-01 2018-02-16 奥特斯(中国)有限公司 部件承载件
EP3525558A1 (de) * 2018-02-12 2019-08-14 IQ evolution GmbH Leiterplatte
KR102149794B1 (ko) * 2018-11-26 2020-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102662847B1 (ko) * 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판
CN111180426B (zh) * 2019-12-31 2023-09-22 江苏长电科技股份有限公司 一种带石墨烯层散热的封装结构及其制造方法
DE102021109974A1 (de) * 2020-04-27 2021-10-28 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
JP2023075677A (ja) * 2021-11-19 2023-05-31 オムロン株式会社 実装基板、及び実装基板を搭載した電気機器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
CN101232778B (zh) * 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
JP2002151847A (ja) * 2000-08-29 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
WO2004026009A1 (en) * 2002-09-16 2004-03-25 World Properties, Inc. Liquid crystalline polymer composites, method of manufacture thereof, and articles formed therefrom
CN1874889B (zh) * 2003-11-04 2012-09-19 先进能源科技公司 夹层热处理装置
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
US8436250B2 (en) * 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP2008198747A (ja) * 2007-02-09 2008-08-28 U-Ai Electronics Corp プリント基板及びプリント基板の製造方法
KR100810242B1 (ko) * 2007-02-13 2008-03-06 삼성전자주식회사 반도체 다이 패키지와 그를 이용한 내장형 인쇄회로 기판
KR100976201B1 (ko) * 2007-10-30 2010-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN104284533B (zh) * 2008-09-28 2019-03-19 华为技术有限公司 多层电路板及其制作方法和通信设备
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
JP2011096830A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 半導体装置
JP4669567B1 (ja) * 2010-02-24 2011-04-13 エンパイア テクノロジー ディベロップメント エルエルシー 配線基板及びその製造方法
DE202010017532U1 (de) * 2010-03-16 2012-01-19 Eppsteinfoils Gmbh & Co.Kg Foliensystem für LED-Anwendungen
JP5471931B2 (ja) * 2010-07-23 2014-04-16 住友ベークライト株式会社 プリント配線板、金属張積層板、樹脂シート及びプリント配線板の製造方法
JP2012119607A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 高放熱基板
JP5943369B2 (ja) * 2011-02-09 2016-07-05 国立研究開発法人産業技術総合研究所 熱伝導積層膜部材及びその製造方法、これを用いた放熱部品及び放熱デバイス
JP2012216686A (ja) * 2011-03-31 2012-11-08 Nippon Zeon Co Ltd 電子部品内蔵型多層基板
KR20130014122A (ko) * 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
KR101331681B1 (ko) * 2011-09-14 2013-11-20 삼성전기주식회사 전력 모듈 패키지
JP5730176B2 (ja) * 2011-11-11 2015-06-03 三菱重工業株式会社 インバータ一体型電動圧縮機
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
DE102012215788B4 (de) * 2012-09-06 2014-05-22 Osram Gmbh Mehrlagige LED-Leiterplatte
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板

Also Published As

Publication number Publication date
US20160309575A1 (en) 2016-10-20
WO2015199394A1 (ko) 2015-12-30
CN106031315B (zh) 2019-06-28
JP2017520902A (ja) 2017-07-27
US10212803B2 (en) 2019-02-19
CN106031315A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6682741B2 (ja) 回路基板及び回路基板組立体
KR102374256B1 (ko) 회로기판 및 회로기판 제조방법
JP6648878B2 (ja) 回路基板
KR102268386B1 (ko) 회로기판
JP6957801B2 (ja) 回路基板
JP6773366B2 (ja) 回路基板及び回路基板の製造方法
CN105472865B (zh) 包括传热结构的电路板
US10497847B2 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
JP2009158744A (ja) 電子装置及びその製造方法及び配線基板及びその製造方法
JPWO2014178153A1 (ja) 複合基板
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
US8598463B2 (en) Circuit board and manufacturing method thereof
US8829361B2 (en) Wiring board and mounting structure using the same
US9699885B2 (en) Circuit board including heat dissipation structure
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200304

R150 Certificate of patent or registration of utility model

Ref document number: 6682741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250