JP4669567B1 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP4669567B1
JP4669567B1 JP2010038398A JP2010038398A JP4669567B1 JP 4669567 B1 JP4669567 B1 JP 4669567B1 JP 2010038398 A JP2010038398 A JP 2010038398A JP 2010038398 A JP2010038398 A JP 2010038398A JP 4669567 B1 JP4669567 B1 JP 4669567B1
Authority
JP
Japan
Prior art keywords
metal core
core substrate
heat
wiring
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010038398A
Other languages
English (en)
Other versions
JP2011176082A (ja
Inventor
岩本  隆
Original Assignee
エンパイア テクノロジー ディベロップメント エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エンパイア テクノロジー ディベロップメント エルエルシー filed Critical エンパイア テクノロジー ディベロップメント エルエルシー
Priority to JP2010038398A priority Critical patent/JP4669567B1/ja
Priority to US12/960,259 priority patent/US8669477B2/en
Application granted granted Critical
Publication of JP4669567B1 publication Critical patent/JP4669567B1/ja
Publication of JP2011176082A publication Critical patent/JP2011176082A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】小型化を維持しつつ、放熱性を向上させることができる配線基板及びその製造方法を提供する。
【解決手段】本実施形態の配線基板1は、金属コア基板11と、金属コア基板11の少なくとも一部を被覆するように形成され、相変化材料又は電気熱量効果を有する材料を含むバッファ層12,13と、金属コア基板11及びバッファ層12,13を含む基体10の表面又は内部に搭載された電子素子40と、電子素子40とバッファ層12,13との間に形成されたサーマルビア23とを備える。
【選択図】図1

Description

本開示は、配線基板及びその製造方法に関する。
携帯電話、パーソナルコンピュータ等の各種の電子機器の性能が高くなる一方で、これらの電子機器の微細化がますます進展している。このような技術の進展に伴い、電子素子からの発熱量がますます大きくなることから、小型で高性能な機器を実現するための新しい冷却技術が望まれている。
電子機器の小型化を阻害することなく、放熱性を向上させるため、ヒートシンクの代わりに、熱伝導性の高い金属を含む金属コア基板を用いた技術が提案されている(例えば、特許文献1参照)。金属コア基板は、通常、配線基板の外縁において露出しており、この金属コア基板の熱はこの露出部から外部へと放散される。
特開2004−311849号公報
しかしながら、特に発熱量の多い小型の電子機器に適用するには、金属コア基板の放熱能力(熱拡散能力)が未だ十分ではない。このため、配線基板の外縁に露出した金属コア基板に比較的大型のヒートシンク、ヒートパイプ等を接続せざるを得ず、電子機器の小型化が阻害されてしまうという問題がある。
そこで、小型化を維持しつつ、放熱性を向上させることができる配線基板及びその製造方法を提供することが望まれる。
本開示による配線基板は、金属コアと、金属コアの少なくとも一部を被覆するように形成され、相変化材料又は電気熱量効果を有する材料を含むバッファ層と、金属コア及びバッファ層を含む基体の表面又は内部に搭載された電子素子とを有する。
上記構成では、電子素子からの発熱は、金属コアに伝達され、当該金属コアにより拡散される。このとき、金属コア自体では拡散しきれない熱は、相変化材料又は電気熱量効果を有する材料を含むバッファ層により一時的に熱が蓄熱される。相変化材料とは、熱の吸収に伴い物質の状態が変化する材料を含み、熱の吸収に伴って、固相から液相に変化する材料の他、塑性変形又は流動化する材料を含む。PC材料は、融点を軸に熱の吸放出を繰り返し、蓄熱効果を発揮することができる。電気熱量効果を有する材料は、電圧の印加によって温度が変化する材料を含む。電気熱量効果を有する材料は、例えば、電圧の印加により吸熱し、電圧の印加を停止することにより発熱する。従って、電気熱量効果を有する材料も、電圧の印加の有無に応じて熱の吸放出を繰り返し、蓄熱効果を発揮することができる。電子素子からの発熱量が金属コア基板では吸収ないし拡散しきれない熱量の場合であっても、一時的にバッファ層により吸収することができることから、金属コアの放熱性(熱の拡散能力)を向上させることができる。
例えば、バッファ層は、金属コアに接するように形成されている。これにより、金属コアとバッファ層との間の熱抵抗が少なくなることから、金属コアからバッファ層へ効率よく熱が伝達される。
金属コアは、配線基板の放熱を担う金属層であれば特に限定はないが、例えば、金属コア基板である。これにより、配線基板と同等の面積をもつ金属コアを形成することができ、金属コアの熱拡散能力を高めることができる。
例えば、電子素子とバッファ層との間に形成されたサーマルビアをさらに有する。これにより、電子素子からの熱が効率良くバッファ層を介して金属コアへと伝達される。
また、本開示による配線基板は、金属コア基板と、金属コア基板の少なくとも一部を被覆するように形成され、相変化材料又は電気熱量効果を有する材料を含むバッファ層と、金属コア基板及びバッファ層を含む基体の表面又は内部に搭載された電子素子と、電子素子とバッファ層との間に形成されたサーマルビアとを有する。
さらに、本開示による配線基板の製造方法は、金属コアの少なくとも一部を被覆するように、相変化材料又は電気熱量効果を有する材料を含むバッファ層を形成すること、金属コア及びバッファ層を含む基体の表面又は内部に電子素子を搭載することを有する。
本実施形態の配線基板を示す断面図である。 本実施形態の配線基板の製造工程を示す断面図である。 本実施形態の配線基板の製造工程を示す断面図である。 本実施形態の配線基板の製造工程を示す断面図である。 本実施形態の配線基板の製造工程を示す断面図である。 本実施形態の配線基板の製造工程を示す断面図である。
以下、本開示の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右などの位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本開示を説明するための例示であり、本開示をその実施の形態のみに限定する趣旨ではない。さらに、本開示は、その要旨を逸脱しない限り、さまざまな変形が可能である。
(第1実施形態)
図1は、第1実施形態に係る配線基板1を示す断面図である。配線基板1は、基体10と、基体10の表面に搭載された電子素子40とを備える。
基体10は、金属コア基板11と、金属コア基板11の表面及び裏面を被覆するように形成されたバッファ層12,13とを有する。金属コア基板11及びバッファ層12,13を貫通するビア16が形成されている。ビア16と金属コア基板11との間、及びバッファ層12,13の表面には絶縁層15が形成されている。金属コア基板11の一方面側における絶縁層15上には、配線17が形成されている。また、金属コア基板11の他方面側における絶縁層15上には、配線18が形成されている。配線17上には、絶縁層21が形成されており、絶縁層21にはビア22,22a,22b及びサーマルビア23が形成されている。絶縁層21上には、配線24が形成されており、配線24の一部は、ビア22,22a,22b及びサーマルビア23に接続されている。配線18上には、絶縁層31が形成されており、絶縁層31にはビア32,32aが形成されている。絶縁層31上には、配線34が形成されており、配線34の一部は、ビア32,32aに接続されている。以下、各層について詳細に説明する。
金属コア基板11は、電子素子40から発せられた熱を拡散することを目的とした基板であり、熱伝導性の高い金属材料を含む。金属コア基板11は、配線基板1の外縁において露出しており、金属コア基板11の熱は当該露出部から外部へと放散される。金属コア基板11は、例えば、Cu、Al、Cu−Fe−P合金、Fe−Ni合金などからなる。また、金属コア基板11は、電極電位や接地電位としても利用される。金属コア基板11の厚さは、特に限定はないが、例えば数百μmである。
バッファ層12,13は、金属コア基板11の表面及び裏面を被覆するように形成されているが、金属コア基板11の少なくとも一部を被覆していればよい。バッファ層12,13は、金属コア基板11に直接接するように形成されているが、金属コア基板11上に絶縁層を介して形成されていてもよい。バッファ層12,13は、相変化材料(フェイズチェンジマテリアル:Phase Change Material、以下、単にPC材料と称する。)又は電気熱量効果(Electrocaloric Effect)を有する材料(以下、単にEC材料と称する。)を含む。
PC材料とは、熱の吸収に伴い物質の状態が変化する材料であり、熱の吸収に伴って、固相から液相に変化する材料の他、塑性変形又は流動化する材料を含む。PC材料は、その状態の変化とともに、優れた蓄熱性を発揮する。すなわち、PC材料は加熱されると液状に変化して周囲の熱を奪い、冷却されると固体状に変化して、熱を放出する。この原理により、PC材料は、融点を軸に熱の吸放出を繰り返し、蓄熱効果を発揮することができる。PC材料として、例えば、信越シリコーン社製のPCS−LT−30を用いることができる。表1に、PCS−LT−30の特性を示す。その他にも、PC材料として、例えば、NaCH3COO・3H2O(融点58℃、融解熱量264kJ/kg)、ステアリン酸(融点71℃、融解熱量203kJ/kg)、セチルアルコール(融点51℃、融解熱量224kJ/kg)が挙げられる。
Figure 0004669567
EC材料は、電圧の印加によって温度が変化する材料である。本実施形態では、特に、電圧の印加によって温度が低下する材料を使用する。EC材料は、電圧の印加により吸熱し、電圧の印加を停止することにより発熱する。EC材料の例として、PZT(チタン酸ジルコン酸鉛)、BST(Ba0.8Sr0.2TiO3)等の無機材料系、ポリフッ化ビニリデン等の有機材料系が挙げられる。
絶縁層15は、ビア16と金属コア基板11とを絶縁する目的で形成されており、例えば樹脂絶縁材又は無機絶縁材からなる。ただし、一部の絶縁層15を除去して、一部のビア16が金属コア基板11に電気的に接続されてもよい。樹脂絶縁材として、例えばガラスエポキシ樹脂、ポリイミド、ポリテトラフルオロエチレンなどのフッ素樹脂、ポリウレタン、ポリ塩化ビニリデン、ポリ塩化ビニール、ポリエチレン、アミラン又はポリプロピレン等を用いることができる。また、無機絶縁材として、窒化珪素、二酸化ケイ素等を用いることができる。
ビア16は、金属コア基板11及びバッファ層12,13を貫通するように形成されている。ビア16は、金属又は合金であればよく、例えば銅が使用される。ただし、銅以外にも、アルミニウム、白金、金、銀、パラジウム、スズ、ニッケル、クロム等を用いてもよい。
配線17,18は、金属コア基板11の両面側における絶縁層15上にパターン形成されている。配線17,18は、金属又は合金であればよく、例えば銅が使用される。ただし、銅以外にも、アルミニウム、白金、金、銀、パラジウム、スズ、ニッケル、クロム等を用いてもよい。
絶縁層21は、例えば樹脂絶縁材又は無機絶縁材からなる。樹脂絶縁材として、例えばガラスエポキシ樹脂、ポリイミド、ポリテトラフルオロエチレンなどのフッ素樹脂、ポリウレタン、ポリ塩化ビニリデン、ポリ塩化ビニール、ポリエチレン、アミラン又はポリプロピレン等を用いることができる。また、無機絶縁材として、窒化珪素、二酸化ケイ素等を用いることができる。
ビア22は、配線24を配線17に接続するためのビアと、配線24をビア16に接続するためのビアを含む。また、本実施形態では、配線24とバッファ層12とを接続するためのビア22a、及び配線24と金属コア基板11とを接続するためのビア22bが形成されている。ビア22bにより、金属コア基板11を接地電位等の所定の電位に固定することができる。また、ビア22aにより、例えばバッファ層12がEC材料からなる場合に、バッファ層12に電圧を印加することができ、バッファ層12の蓄熱動作(吸熱及び発熱動作)が制御可能となる。ただし、バッファ層12がPC材料からなる場合には、ビア22aを形成しなくてもよい。ビア22,22a,22bは、ビア16と同様の材料からなる。
サーマルビア23は、電子素子40からの発熱を効率良く金属コア基板11に伝達させるために設けられている。サーマルビア23は、例えば、ビア22,22a,22bと同様の材料からなる。本実施形態では、サーマルビア23の一端が、バッファ層12に到達しており、これにより、電子素子40から発せられた熱は、バッファ層12を介して金属コア基板11に効率良く伝達される。なお、サーマルビア23の一端が、バッファ層12を貫通して金属コア基板11に到達していてもよい。この場合には、電子素子40から発せられた熱は、直接金属コア基板11に伝達される。
配線18上に形成された絶縁層31、ビア32,32a、及び配線34は、それぞれ、絶縁層21、ビア22,22a,22b、及び配線24と同様の材料により形成される。ビア32は、配線34を配線18に接続するためのビアと、配線34をビア16に接続するためのビアを含む。ビア32aは、配線34とバッファ層13とを接続するためのものである。ビア32aにより、特にバッファ層13がEC材料からなる場合に、バッファ層13に電圧を印加することができ、バッファ層13の蓄熱動作が制御可能となる。ただし、バッファ層13がPC材料からなる場合には、ビア32aを形成しなくてもよい。
上記の金属コア基板11及びバッファ層12,13を含み、表面に配線24,34が形成された基体10の表面に、電子素子40が搭載されている。本実施形態では、電子素子40は、バンプ41を介して配線24に機械的に固定され、且つ電気的に接続されている。なお、電子素子40と基体10との間に、異方性導電樹脂を介在させてもよい。図1に示す例は、フェースダウン実装(電子素子40の回路面を基板側に向けて搭載すること)であるが、フェースアップ実装(電子素子40の回路面の裏面を基板側に向けて搭載すること)を採用してもよい。この場合には、電子素子40の回路面の裏面と、基体10とを接着剤を介して固定する。そして、電子素子40の端子と配線24とが、ボンディングワイヤを介して電気的に接続される。本実施形態では、基体10の表面に電子素子40が搭載される例を示しているが、基体10の内部に電子素子40を搭載してもよい。この場合には、基体10に電子素子40を搭載するための孔が形成され、この孔の中に電子素子40が埋め込まれる。
電子素子40として、例えばキャパシタ、抵抗素子等の受動素子、ICチップ等の能動素子が挙げられる。あるいは、このような電子素子として、CCDセンサ、CMOSセンサ等の撮像素子、液晶表示素子等の表示素子が用いられる。
次に、上記の配線基板の製造方法について、図2〜図6を参照して説明する。まず、例えば、銅からなる金属コア基板11を用意し、当該金属コア基板11の表裏面にバッファ層12,13を形成する。例えば、バッファ層12,13として用いるEC材料又はPC材料が、PCS−LT−30のようなシート状材料である場合には、これらの材料からなるシートを金属コア基板11の表裏面に貼り付けて積層すればよい。またバッファ層12,13として用いるEC材料又はPC材料が粉末状である場合には、これらの粉体を半硬化状態(Bステージ)のエポキシ樹脂などで被覆してマイクロカプセル化し、当該マイクロカプセルをアルコールなどの適当な溶媒中に分散させ、金属コア基板11上にマイクロカプセルを含む溶液を塗布及び乾燥することにより、バッファ層12,13を形成することもできる。
次に、図3に示すように、金属コア基板11及びバッファ層12,13を貫通するビアホール14を形成する。ビアホール14の形成方法として、例えば、ドリルを用いた加工方法、レーザを用いた加工方法、リソグラフィ技術及びエッチング技術を用いた加工方法を用いることができる。
次に、図4に示すように、ビアホール14の内壁を含めて全面に絶縁層15を形成する。例えば、バッファ層12,13の両側に2つの樹脂フィルムを配置して熱圧着すると、ビアホール14を充填するように、全面に絶縁層15が形成される。この後、ビアホール14を充填した絶縁層15の中央部を除去することにより、内壁が絶縁層15により形成されたビアホール14aが形成される。ビアホール14aの形成方法は、ビアホール14の形成方法と同じである。あるいは、全面に液状の樹脂を塗布した後に、ビアホール14を充填した絶縁層15の中央部を除去してもよい。あるいは、CVD(Chemical Vapor Deposition)法等によりビアホール14の内壁を含めて全面に均一な絶縁層15を形成してもよい。
次に、図5に示すように、ビアホール14aに導体を充填してビア16を形成し、必要に応じて、絶縁層15上に配線17,18をパターン形成する。導体の埋め込み方法としては、無電解めっき、導体ペーストを用いることができる。例えば、無電解めっきにより、ビアホール14aの内壁を含めて全面に銅等の金属膜を形成し、当該金属膜をフォトリソグラフィ技術を用いてパターニングすることにより、ビア16及び配線17,18が形成される。なお、配線17,18のパターン形成方法は、上記のサブトラクト法(金属層の不要な部分を除去して必要な部分を残し配線を形成する方法)に限定されず、例えばアディティブ法を用いてもよい。アディティブ法を用いた場合、例えば、バッファ層12,13上にレジストを塗布し、レジストを露光、現像してレジストパターンを形成し、無電解めっきにより全面に金属膜を形成し、レジストパターン及び当該レジストパターン上に堆積した金属層を除去すればよい。
次に図6に示すように、配線17の上層に絶縁層21、ビア22,22a,22b、サーマルビア23及び配線24を形成し、配線18の上層に絶縁層31、ビア32,32a、配線34を形成する。例えば、感光性樹脂からなる絶縁層21を形成し、感光性樹脂を露光及び現像して絶縁層21にビアホールを形成し、必要に応じてビアホール内に露出した絶縁層15、バッファ層12をエッチングする。そして、ビアホールに導体を充填してビア22,22a,22b及びサーマルビア23を形成し、絶縁層21上に配線34をパターン形成する。ビアホールへの導体の充填方法は、ビアホール14aへの導体の充填方法と同様である。配線18の上層の形成方法は、配線17の上層の形成方法と同様である。
または、絶縁層21として非感光性樹脂を用い、絶縁層21上にフォトリソグラフィ技術によりレジストパターンを形成し、レジストパターンから露出した絶縁層21をエッチングすることにより、絶縁層21にビアホールを形成してもよい。または、絶縁層21としてガラスクロスに絶縁樹脂を含浸させたプリプレグを用いてもよい。上記の配線17の上層の形成方法は、配線18の上層の形成方法にも同様に適用可能である。
以上のようにして基体10が製造された後に、基体10の表面に、ICチップ等の電子素子40が搭載される。例えば、電子素子40をはんだ等からなるバンプを介して、基体10上に搭載する(図1参照)。または、電子素子40の回路面と基体10との間に異方性導電膜を介在させた状態で、両者を熱圧着することにより、基体10上にフェースダウンで電子素子40を搭載してもよい。あるいは、基体10上にフェースアップで電子素子40を搭載してもよい。この場合には、例えば、接着剤により電子素子40の回路面の裏面を基体10上に固着し、電子素子40の回路面と基体10の配線24とをボンディングワイヤにより電気的に接続すればよい。
上記の本実施形態の配線基板では、電子素子40からの発熱は、サーマルビア23、絶縁層21、バッファ層12を通じて、金属コア基板11に伝達され、金属コア基板11を通じて外部に放散される。ここで、金属コア基板11により拡散しきれない熱は、金属コア基板11の周囲のバッファ層12,13に一時的に吸収される。
バッファ層12,13としてPC材料を用いた場合、金属コア基板11の温度がPC材料の融点を超えると、PC材料は固体状から液状(流動体)へと相変化するとともに、金属コア基板11からの熱を吸収する。PC材料は、その融解熱量分だけ蓄熱することができる。このような原理で金属コア基板11の温度が過度に上昇することが抑制される。そして、金属コア基板11の温度が低下していくと、PC材料は液状(流動体)から固体状へと相変化するとともに、金属コア基板11へ熱を放出する。金属コア基板11に吸収された熱は、外部へと放出される。PC材料を用いた場合には、上記のような蓄熱原理により、PC材料は金属コア基板11のバッファ層として機能する。
バッファ層12,13として、電圧の印加により温度が低下するEC材料を用いた場合、当該EC材料は、PC材料と同様の作用をもつ。すなわち、バッファ層12,13に電圧を印加することにより、PC材料は、金属コア基板11からの熱を吸収することが可能となる。従って、金属コア基板11の温度が過度に上昇することが抑制される。そして、バッファ層12,13への電圧の印加を停止すると、バッファ層12,13は、金属コア基板11へ熱を放出する。金属コア基板11に吸収された熱は、外部へと放出される。EC材料を用いた場合には、上記のような蓄熱原理により、EC材料は金属コア基板11のバッファ層として機能する。
以上のようにして、本実施形態では、電子素子40からの発熱量が金属コア基板では吸収しきれない熱量の場合であっても、一時的にバッファ層12,13により吸収することができることから、金属コア基板11の放熱性(熱の拡散能力)を向上させることができる。このため、金属コア基板11に大型のヒートシンクやヒートパイプを取り付ける必要がなくなることから、小型の電子機器に適用可能な配線基板を提供できる。
なお、上述したとおり、本開示は、上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、本開示の金属コアは、金属コア基板に限定されず、金属ビアであってもよい。
本開示の配線基板は、ほとんど全ての電子機器に利用することができる。例えば、携帯電話、ICカード、液晶ディスプレイ、プラズマディスプレイ、カーナビゲーション、ゲーム機、デジタルカメラ、DVDプレイヤー、CDプレイヤー、電子手帳、電子辞書、パーソナルコンピュータ、携帯情報端末、ビデオカメラ、プリンター等の電子機器に適用することができる。
1…配線基板、10…基体、11…金属コア基板、12,13…バッファ層、14…ビアホール、15…絶縁層、16…ビア、17,18…配線、21…絶縁層、22,22a,22b…ビア、23…サーマルビア、24…配線、31…絶縁層、32,32a…ビア、34…配線、40…電子素子、41…バンプ。

Claims (6)

  1. 金属コア基板と、
    前記金属コア基板の少なくとも一部を被覆するように形成され、電気熱量効果を有する材料を含み、電圧が印加されるものであり、電圧が印加されることにより前記金属コア基板の温度上昇を緩和するバッファ層と、
    前記金属コア基板及び前記バッファ層を含む基体の表面又は内部に搭載された電子素子と、
    前記電子素子と前記バッファ層との間に形成されたサーマルビアと、
    を有する配線基板。
  2. 金属コアと、
    前記金属コアの少なくとも一部を被覆するように形成され、電気熱量効果を有する材料を含み、電圧が印加されるものであり、電圧が印加されることにより前記金属コアの温度上昇を緩和するバッファ層と、
    前記金属コア及び前記バッファ層を含む基体の表面又は内部に搭載された電子素子と、
    を有する配線基板。
  3. 前記バッファ層は、前記金属コアに接するように形成されている、
    請求項2記載の配線基板。
  4. 前記金属コアは、金属コア基板である、
    請求項2記載の配線基板。
  5. 前記電子素子と前記バッファ層との間に形成されたサーマルビアをさらに有する、
    請求項2記載の配線基板。
  6. 金属コアの少なくとも一部を被覆するように、電気熱量効果を有する材料を含み、電圧が印加されるものであり、電圧が印加されることにより前記金属コアの温度上昇を緩和するバッファ層を形成すること、
    前記金属コア及び前記バッファ層を含む基体の表面又は内部に電子素子を搭載すること、
    を有する配線基板の製造方法。
JP2010038398A 2010-02-24 2010-02-24 配線基板及びその製造方法 Expired - Fee Related JP4669567B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010038398A JP4669567B1 (ja) 2010-02-24 2010-02-24 配線基板及びその製造方法
US12/960,259 US8669477B2 (en) 2010-02-24 2010-12-03 Wiring substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010038398A JP4669567B1 (ja) 2010-02-24 2010-02-24 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP4669567B1 true JP4669567B1 (ja) 2011-04-13
JP2011176082A JP2011176082A (ja) 2011-09-08

Family

ID=44021720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038398A Expired - Fee Related JP4669567B1 (ja) 2010-02-24 2010-02-24 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8669477B2 (ja)
JP (1) JP4669567B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182178A (ja) * 2013-03-18 2014-09-29 Fuji Heavy Ind Ltd ステレオカメラユニット

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947961B (zh) 2010-06-18 2016-06-01 英派尔科技开发有限公司 电热效应材料和热二极管
US8769967B2 (en) * 2010-09-03 2014-07-08 Empire Technology Development Llc Electrocaloric heat transfer
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
WO2012144995A1 (en) 2011-04-20 2012-10-26 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer device
US9310109B2 (en) 2011-09-21 2016-04-12 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
WO2013043167A1 (en) 2011-09-21 2013-03-28 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
CN103827601B (zh) 2011-09-21 2016-08-17 英派尔科技开发有限公司 异质电热效应热传递
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
KR101322318B1 (ko) 2012-04-12 2013-11-04 국방과학연구소 열 제어 모듈
WO2014014448A1 (en) 2012-07-17 2014-01-23 Empire Technology Development Llc Multistage thermal flow device and thermal energy transfer
WO2014041621A1 (ja) * 2012-09-12 2014-03-20 株式会社日立製作所 電気熱量効果を利用したヒートポンプ装置及び温度制御装置
US9318192B2 (en) 2012-09-18 2016-04-19 Empire Technology Development Llc Phase change memory thermal management with electrocaloric effect materials
US10056539B2 (en) 2014-04-30 2018-08-21 Oregon State University Electrocaloric device
WO2015199394A1 (ko) * 2014-06-23 2015-12-30 삼성전기 주식회사 회로기판 및 회로기판 조립체
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9661738B1 (en) * 2014-09-03 2017-05-23 Flextronics Ap, Llc Embedded coins for HDI or SEQ laminations
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US9660032B2 (en) 2015-06-22 2017-05-23 International Business Machines Corporation Method and apparatus providing improved thermal conductivity of strain relaxed buffer
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
KR102494336B1 (ko) * 2015-10-07 2023-02-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20170048869A (ko) * 2015-10-27 2017-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US11582885B2 (en) * 2020-01-15 2023-02-14 Avary Holding (Shenzhen) Co., Limited. Circuit board and method for manufacturing circuit board
US11558957B2 (en) * 2020-06-12 2023-01-17 Raytheon Company Shape memory thermal capacitor and methods for same
CN112672490B (zh) * 2020-12-01 2022-09-30 吉安满坤科技股份有限公司 用于5g终端网卡的多层电路板制备方法及其5g网卡

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197142A (en) * 1979-03-07 1980-04-08 Canadian Patents & Development Ltd. Photochemical device for conversion of visible light to electricity
JP2001135914A (ja) 1999-11-05 2001-05-18 Toray Ind Inc フレキシブルプリント基板用両面銅張り積層板の製造方法
JP3817453B2 (ja) * 2001-09-25 2006-09-06 新光電気工業株式会社 半導体装置
JP2004311849A (ja) 2003-04-09 2004-11-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3979531B2 (ja) * 2003-04-15 2007-09-19 日本ブロアー株式会社 電子冷却装置
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
JP2005266296A (ja) * 2004-03-18 2005-09-29 Sekuto Kagaku:Kk 光学用複合板及びそれを用いたカラー液晶プロジェクタ並びにその放熱方法
JP4791146B2 (ja) * 2005-11-01 2011-10-12 ポリマテック株式会社 熱伝導性部材およびその製造方法
JP2008078487A (ja) 2006-09-22 2008-04-03 Samsung Electro Mech Co Ltd Vop用銅張積層板の製造方法
JP4934490B2 (ja) * 2007-05-07 2012-05-16 株式会社リコー 画像形成装置
JP2009266573A (ja) * 2008-04-24 2009-11-12 Harison Toshiba Lighting Corp 車両用灯具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182178A (ja) * 2013-03-18 2014-09-29 Fuji Heavy Ind Ltd ステレオカメラユニット

Also Published As

Publication number Publication date
US20110203839A1 (en) 2011-08-25
JP2011176082A (ja) 2011-09-08
US8669477B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
JP4669567B1 (ja) 配線基板及びその製造方法
US20220344247A1 (en) Ultra-thin, hyper-density semiconductor packages
EP3117456B1 (en) Microelectronic package having a passive microelectronic device disposed within a package body and its manufacturing method
US8462511B2 (en) Stacked semiconductor package
JP4277036B2 (ja) 半導体内蔵基板及びその製造方法
US11282812B2 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
WO2017052848A1 (en) Thermal management solutions for microelectronic devices using jumping drops vapor chambers
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US20140264339A1 (en) Heat slug having thermoelectric elements and semiconductor package including the same
JP2013077691A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US20190343017A1 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
WO2019245684A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20190393192A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
US20230137684A1 (en) Boiling enhancement for two-phase immersion cooling of integrated circuit devices
US20220384306A1 (en) Thermal interface structure for integrated circuit device assemblies
US20220201889A1 (en) Immersion cooling for integrated circuit devices
JP2006013367A (ja) 回路装置およびその製造方法
JP5267540B2 (ja) 半導体装置
US10790257B2 (en) Active package substrate having anisotropic conductive layer
US20230317549A1 (en) Porous mesh structures for the thermal management of integrated circuit devices
TWM457374U (zh) 內埋式印刷電路板結構
JP2014067819A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP5121875B2 (ja) 回路装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4669567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees