JP2008078487A - Vop用銅張積層板の製造方法 - Google Patents

Vop用銅張積層板の製造方法 Download PDF

Info

Publication number
JP2008078487A
JP2008078487A JP2006257591A JP2006257591A JP2008078487A JP 2008078487 A JP2008078487 A JP 2008078487A JP 2006257591 A JP2006257591 A JP 2006257591A JP 2006257591 A JP2006257591 A JP 2006257591A JP 2008078487 A JP2008078487 A JP 2008078487A
Authority
JP
Japan
Prior art keywords
copper foil
layer
foil layer
copper
vop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006257591A
Other languages
English (en)
Inventor
Jong Jin Lee
ゾンジン イ
Young Hwan Shin
ヨンファン シン
Jae Min Choi
ゼミン チョイ
Chang Yul Oh
チャンヨル オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to JP2006257591A priority Critical patent/JP2008078487A/ja
Publication of JP2008078487A publication Critical patent/JP2008078487A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】微細回路パターンの具現が可能な薄膜の銅箔層上で未貫通型ビアホールを形成することができるVOP用銅張積層板の製造方法を提供する。
【解決手段】一面に保護層110、130が形成された第1及び第2銅箔層100、120を提供し、接着層150を中心として上下部にそれぞれ前記第1銅箔層、絶縁層140及び第2銅箔層を積層し、前記第2銅箔層の一面に形成された保護層130を除去し、前記第2銅箔層の一部分を除去し、前記第2銅箔層が除去された領域でレーザー加工によって前記絶縁層のみを除去してビアホール170を形成し、前記第1銅箔層の一面に形成された保護層110及び前記接着層150を除去して二枚の銅張積層板180を形成する。前記第1銅箔層及び前記第2銅箔層の一面に形成された保護層は絶縁層140と接しないように積層する。
【選択図】図3

Description

本発明はVOP用銅張積層板の製造方法に係り、より詳しくは超薄型銅箔層上に未貫通型ビアホールが形成されたVOP用銅張積層板の製造方法に関するものである。
電子産業の急速なデジタル化、ネットワーク化により、プリント基板技術も急速に発展している。セット業者が高周波帯と高速信号処理速度の規格を要求するにしたがい、これに対応する超薄膜及び微細回路線幅の設計ができるようにする新しい先端加工技術が必要になったからである。4〜5年ほど前にもプリント基板の回路線幅と層間厚さは200μm内外であった。しかし、最近では回路線幅と層間厚さが100μm以下に減少されナノ時代を繰り広げている。特に、パッケージ用基板と携帯端末機用基板の高集積化、超薄膜化のために、マイクロビア(micro−via)、ビルドアップ(build−up)など多様な新技術が高付加価値の技術として注目され始めた。
両面プリント基板の場合、従来には貫通孔(Through Hole)を加工した後、貫通孔を無電解銅鍍金及び電解銅鍍金を施すPTH(Plated through hole)工法が主に利用された。しかし、最近、パッケージの大きさが次第に縮小するにつれて、制限されたプリント基板面積内に実装されるチップの数が急激に増加している。すなわち、ボールグリッドアレイ(BGA;Ball Grid Array)型の両面プリント基板の場合、制限されたプリント基板の面積に多数のソルダボール(Solder ball)が要求されており、これを具現するために、ソルダボールの大きさ及びソルダボール間の距離がますます減少している趨勢にある。すなわち、ソルダボールピッチ(pitch)がますます微少になる趨勢である。このようなファインボールピッチ(Fine ball pitch)実現のために、最近PTH工法の代わりにビアオンパッド(VOP;Via on pad)工法の適用が増加している。PTH工法によって形成された貫通型ビアホールは層間接続の役目のみをするのに対し、VOP工法によって形成された未貫通型ビアホールは層間接続だけでなく、ソルダボールを実装することができるソルダボールパッドを提供して、ソルダボールピッチを急激に減少させることができる利点を持っている。
以下、図1A〜図1Fに基づいて、従来のVOP用銅張積層板の製造方法を説明する。
まず、図1Aに示すように、絶縁層1の両面に銅箔層2、2’を配置し、図1Bに示すように、一括積層して銅張積層板4を形成する。この際、銅箔層2、2’の一面には、運搬または積層工程の時、銅箔層2、2’の表面を保護するための保護層3、3’が形成されている。
また、銅箔層2、2’は、以後のレーザー工程時に発生する熱を考慮し、10μm以上の厚さを有するようにする。
その後、図1Cに示すように、銅箔層2、2’の一面に形成された保護層3、3’を除去する。
ついで、図1Dに示すように、上部に形成された銅箔層2の一部をエッチング工程などで除去して、絶縁層1が露出するようにする。
その後、図1Eに示すように、露出した絶縁層1をレーザー加工で除去することで、下部に形成された銅箔層2’のみ残った未貫通型ビアホール5を形成する。
最後に、図1Fに示すように、ビアホール5の内部に伝導性を付与する鍍金層6を形成することで、VOP用銅張積層板を完成する。
このように、前述したような従来のVOP用銅張積層板の製造方法は、ビアホール5の形成のためのレーザー加工時に発生する熱によって銅箔層2’が損傷することを防止するために、銅箔層2、2’の厚さを所定の厚さ以上に維持しなければならないという問題点があった。
図2は、銅箔層2、2’が5μm以下の厚さを有する場合、従来のVOP用銅張積層板の製造方法で形成したVOP用銅張積層板を示す断面図で、これに基づいて前述の問題点を説明する。
図2に示すように、微細回路パターンを形成するために、銅箔層2、2’を5μm以下の厚さに形成し、レーザー加工を行う場合、レーザービームで発生した熱が円滑に放出できないから、絶縁層1を除去することはもちろんのこと、下部に形成された銅箔層2’にピンホール(Pin hole)Aのような問題を発生させることになる。
したがって、このような不良を防止するためには、銅箔層2、2’が所定の厚さ以上を維持しなければならないから、前述したような従来のVOP用銅張積層板の製造方法においては、微細回路パターン実現のためのVOP用銅張積層板を製造することができない問題点があった。
本発明は、前述したような問題を解決するためになされたもので、微細回路パターンの実現が可能な薄膜の銅箔層上で未貫通型ビアホールを形成することができるVOP用銅張積層板の製造方法を提供することにその目的がある。
前記技術的課題を達成するために、本発明は、(A)一面に保護層が形成された第1及び第2銅箔層を提供する段階;(B)接着層を中心として上下部にそれぞれ第1銅箔層、絶縁層及び第2銅箔層を積層する段階;(C)前記第2銅箔層の一面に形成された保護層を除去し、前記第2銅箔層の一部分を除去する段階;(D)前記第2銅箔層が除去された領域でレーザー加工によって前記絶縁層のみを除去してビアホールを形成する段階;及び(E)前記第1銅箔層の一面に形成された保護層及び前記接着層を除去して二枚の銅張積層板を形成する段階;を含み、前記(B)段階において、前記第1銅箔層及び前記第2銅箔層の一面に形成された保護層は絶縁層と接しないように積層することを特徴とするVOP用銅張積層板の製造方法を提供する。
本発明によるVOP用銅張積層板の製造方法において、前記保護層は金属層であることが望ましい。
本発明によるVOP用銅張積層板の製造方法において、前記第1銅箔層及び前記第2銅箔層は5μm以下の厚さを有することが望ましい。
本発明によるVOP用銅張積層板の製造方法において、前記接着層は熱伝導度の高い物質から形成されることが望ましい。
本発明によるVOP用銅張積層板の製造方法において、前記(C)段階において、前記第2銅箔層の一部分はエッチング工程で除去することが望ましい。
本発明によるVOP用銅張積層板の製造方法において、前記(E)段階の後に、(F)前記銅張積層板上に鍍金層を形成する段階をさらに含むことが望ましい。
本発明によるVOP用銅張積層板の製造方法において、前記(E)段階の後に、(G)前記ビアホールの内部を導電性ペーストで積層する段階をさらに含むことが望ましい。
本発明のVOP用銅張積層板の製造方法によれば、レーザー加工時に発生する熱を放出するための放熱層を別に形成しないで、銅箔層と一緒に形成される保護層を放熱層として利用することにより、追加工程及び追加費用なしに未貫通型ビアホールの形成されたVOP用銅張積層板を製造することができる。
また、本発明のVOP用銅張積層板の製造方法によれば、超薄型銅箔層上で未貫通型ビアホールを形成する時、ピンホールのような不良が発生されないので、微細回路パターンを実現するためのVOP用銅張積層板を製造することができる。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。ここで、図3は本発明によるVOP用銅張積層板の製造方法を示すフローチャート、図4A〜図4Iは本発明によるVOP用銅張積層板の製造方法を示す工程図である。
まず、図3を参照して本発明によるVOP用銅張積層板の製造方法を説明すれば次のようである。
一面に保護層が形成された第1銅箔層及び第2銅箔層を提供する(S100)。
第1銅箔層及び第2銅箔層を運搬するか保管する間に第1銅箔層及び第2銅箔層の表面が損傷する危険があるので、第1銅箔層及び第2銅箔層の一面には保護層が形成されたまま提供することが一般的である。
ここで、保護層は、銅、ニッケル、アルミニウムなどの金属で形成された金属層であることが望ましい。
以後、接着層を中心として、上下部に、第1銅箔層、絶縁層及び第2銅箔層を積層する(S200)。
この際、第1銅箔層及び第2銅箔層の一面に形成された保護層は絶縁層と接しないように整列して積層する。
接着層は半硬化状態のプリプレグ(prepreg)を使用することができるが、特に、熱伝導度の高い接着物質で形成することが望ましい。
ついで、第2銅箔層の一面に形成された保護層を除去し、第2銅箔層の一部分を除去する(S300)。
以後、第2銅箔層が除去された領域でレーザー加工で絶縁層のみを除去してビアホールを形成する(S400)。
この場合、保護層の除去された第2銅箔層の一部分をエッチング工程などで除去し、第2銅箔層の除去された領域でレーザー加工で絶縁層を除去すれば、未貫通型のビアホールを形成することができる。
ここで、レーザー加工時に発生する熱は第1銅箔層の一面に形成された保護層によって容易に放出できるので、第1銅箔層が5μm以下の薄膜であっても全然損傷を被らせないで絶縁層だけを除去して、未貫通型のビアホールを容易に形成することができる。
ついで、第1銅箔層の一面に形成された保護層及び接着層を除去して二枚の銅張積層板を形成する(S500)。
接着層及び第1銅箔層の一面に形成された保護層を除去することにより、未貫通型のビアホールが形成された二つの銅張積層板を提供することができる。
最後に、銅張積層板上に鍍金層を形成して、VOP用銅張積層板を完成する(S600)。
ビアホールの内部に伝導性を付与するために、銅張積層板上に鍍金層を形成することができる。この際、実施例によって、ビアホールの内部に導電性ペーストを充填して伝導性を付与することもできる。
次に、図4A〜図4Iに基づいて、本発明によるVOP用銅張積層板の製造方法を詳細に説明する。
まず、図4A及び図4Bに示すように、一面に第1保護層110が形成された第1銅箔層100と一面に第2保護層130が形成された第2銅箔層120とを提供する。
第1銅箔層100及び第2銅箔層120を移送または保管する間に、第1銅箔層100及び第2銅箔層120の表面が損傷する危険があるので、これを保護するために、第1保護層110及び第2保護層130がそれぞれ形成される。また、本発明の一実施例による第1保護層110及び第2保護層130は、さらに、以後のレーザー加工の時、熱放出を容易にする効果を有することができる。
ここで、第1保護層110及び第2保護層130は、18μm〜35μmの厚さを有する銅、ニッケル、アルミニウムなどのような金属層で形成することが望ましい。また、以後の工程で第1銅箔層100及び第2銅箔層120からの離型(剥離)を容易にするために、離型物質(図示せず)を介在して、第1銅箔層100及び第2銅箔層120の一面に第1保護層110及び第2保護層130を形成することができる。
この際、第1銅箔層100及び第2銅箔層120は、回路パターンの微細化のために、5μm以下の薄膜を使うことが望ましい。
その後、図4Cに示すように、接着層150を中心として、上下部に2組の第1銅箔層100、絶縁層140及び第2銅箔層120を順にそれぞれ配置し、図4Dに示すように、一括積層して積層体160を形成する。
この際、第1銅箔層100及び第2銅箔層120の一面に形成された第1保護層110及び第2保護層130は、絶縁層140と接しないように整列した後、積層しなければならない。即ち、各組の第1、第2保護層は、絶縁層140に対して第1、第2銅箔層よりも遠い位置関係となるように配置される。
接着層150は半硬化状態のプリプレグを使うことができ、特に熱伝導度の高い接着物質で形成することが望ましい。
ここで、接着層150の一面にだけ第1銅箔層100、絶縁層140及び第2銅箔層120を積層する場合、積層体が撓むか折れる不良が生じ易いから、これを防止するために、接着層150の上下面に同時に積層して上下対称構造の積層体160を形成する。即ち、第1銅箔層−絶縁層1−第2銅箔層からなる積層単位体が接着層150の上下面に各々積層される。
ついで、図4Eに示すように、各第2銅箔層120の一面に形成されて積層体160の上下の最外層に位置する各第2保護層130を除去する。各第2保護層130と各第2銅箔層120との間には離型物質がそれぞれ塗布されているので、物理的な方法によっても容易に剥離、除去することができる。
その後、図4Fに示すように、各第2銅箔層120の一部分を除去する。すなわち、ビアホールが形成される領域に対応する各第2銅箔層120の一部分をエッチング工程などで選択除去して上下に配置された各絶縁層140の各一部表面を露出させる。エッチング工程は、一例として、感光性物質を利用してエッチングレジストパターンを形成した後、塩化鉄、2塩化銅、アルカリエッチング液及び硫酸系エッチング液などを利用して銅箔を除去し、エッチングレジストパターンを剥離する工程である。
ついで、図4Gに示すように、第2銅箔層120が除去された領域に、残存する第2銅箔層120をマスクとして、レーザー加工で未貫通型ビアホール170を形成する。第2銅箔層120が除去されて絶縁層140が露出した領域に、炭酸ガス(CO)、レーザーなどを利用して、絶縁層140のみが除去された未貫通型ビアホール170を形成する。
炭酸ガスレーザーは、炭酸ガス分子の振動準位間で所定の赤外線が発振され、効率が高いので、容易に高出力を得ることができる。この際、炭酸ガスレーザー加工時に発生する熱は第1銅箔層100の一面に形成された第1保護層110によって容易に放出されるので、5μm以下の厚さを有する薄膜の第1銅箔層100上でも未貫通型ビアホール170を形成することができる。
すなわち、従来の製造方法においては、レーザー加工時に発生する熱を絶縁層140のみ貫通し第1銅箔層100は貫通し得ないように調節しても、第1銅箔層100の厚さが5μm以下の薄膜の場合には、第1銅箔層100が熱に容易に影響されて、ピンホールのような損傷を受けることになる。しかし、本発明の一実施例によれば、薄膜の第1銅箔層100の一面には厚さ18μm〜35μmの第1保護層110が形成されているので、レーザー加工時に発生する熱を容易に放出して、第1銅箔層100に損傷を与えないで未貫通型ビアホール170を形成することができる。
その後、図4Hに示すように、第1銅箔層100の一面に形成された第1保護層110及び接着層150を除去して、二枚の銅張積層板180を形成する。この場合、第1保護層110と第1銅箔層100との間には離型物質が塗布されているので、第1保護層110及び接着層150を第1銅箔層100から容易に剥離して除去することができる。
最後に、図4Hの二枚の銅張積層板180の一方を示す図4Iに示されているように、銅張積層板180上に鍍金層190を形成することによって、VOP用銅張積層板を完成する。
ビアホール170は、以後に第1銅箔層100及び第2銅箔層120上に形成される回路パターンを電気的に連結するためのもので、鍍金層190を形成することによって伝導性を付与することができる。
この際、ビアホール170は絶縁層140を貫通して形成されているので、無電解銅鍍金及び電解銅鍍金を行って鍍金層190を、第1、第2銅箔層100、120表面及び絶縁層140のビアホールへの露出壁面に亘って形成することができる。
また、実施例に応じて、ビアホール170内部に導電性ペースト(図示せず)を積層して伝導性を付与することができる。例えばビアホール170に面する絶縁層140側壁にメッキシード層を設けておくことができる。
本発明の一実施例によるVOP用銅張積層板の製造方法においては、薄膜の銅箔層上で、未貫通型ビアホール170を形成する際の熱の放出を促進するための放熱層は、格別に別個の補強材或いは処理工程を使用して形成されてはおらず、第1銅箔層100及び第2銅箔層120と共に形成される保護層110、130が放熱層として利用される。そのために、更なる追加的な処理工程及び費用増加なしに、未貫通型ビアホール170の形成されたVOP用銅張積層板を製造することができるという効果をもたらすことができる。
以上説明したように、本発明を一実施例に基づいて説明したが、本発明の範囲は前記実施例に限定されるものではなく、本発明の範囲内で多様に変形可能である。本発明の範囲は特許請求範囲の解釈によってだけ限定される。なお、前記未貫通型ビアホールという用語は、絶縁層に設けられたビアホールの両端開口のうち一方が一方の銅箔層で塞がれた形状を示し、有底孔型或いは有底穴型ビアホールなどの表現をとることもできる。
本発明は、微細回路パターンの実現が可能な薄膜の銅箔層上で未貫通型ビアホールを形成することができるVOP用銅張積層板の製造方法に適用可能である。
従来のVOP用銅張積層板の製造方法を示す工程図である。 従来のVOP用銅張積層板の製造方法を示す工程図である。 従来のVOP用銅張積層板の製造方法を示す工程図である。 従来のVOP用銅張積層板の製造方法を示す工程図である。 従来のVOP用銅張積層板の製造方法を示す工程図である。 従来のVOP用銅張積層板の製造方法を示す工程図である。 銅箔層が5μm以下の厚さを有する時、従来のVOP用銅張積層板の製造方法によって形成したVOP用銅張積層板の断面図である。 本発明によるVOP用銅張積層板の製造方法を示すフローチャートである。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。 本発明によるVOP用銅張積層板の製造方法を示す工程図である。
符号の説明
100 第1銅箔層
110 第1保護層
120 第2銅箔層
130 第2保護層
140 絶縁層
150 接着層
160 積層体
170 ビアホール
180 銅張積層板
190 鍍金層

Claims (7)

  1. (A)一面に保護層が形成された第1及び第2銅箔層を提供する段階と、
    (B)接着層を中心として上下部にそれぞれ第1銅箔層、絶縁層及び第2銅箔層を積層する段階と、
    (C)前記第2銅箔層の一面に形成された保護層を除去し、前記第2銅箔層の一部分を除去する段階と、
    (D)前記第2銅箔層が除去された領域でレーザー加工によって前記絶縁層のみを除去してビアホールを形成する段階と、
    (E)前記第1銅箔層の一面に形成された保護層及び前記接着層を除去して二枚の銅張積層板を形成する段階とを含み、
    前記(B)段階において、前記第1銅箔層及び前記第2銅箔層の一面に形成された保護層は絶縁層と接しないように積層することを特徴とするVOP用銅張積層板の製造方法。
  2. 前記保護層は金属層であることを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
  3. 前記第1銅箔層及び前記第2銅箔層は5μm以下の厚さを有することを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
  4. 前記接着層は熱伝導度の高い物質から形成されることを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
  5. 前記(C)段階において、前記第2銅箔層の一部分はエッチング工程で除去することを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
  6. 前記(E)段階の後に、
    (F)前記銅張積層板上に鍍金層を形成する段階をさらに含むことを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
  7. 前記(E)段階の後に、
    (G)前記ビアホールの内部を導電性ペーストで積層する段階をさらに含むことを特徴とする請求項1に記載のVOP用銅張積層板の製造方法。
JP2006257591A 2006-09-22 2006-09-22 Vop用銅張積層板の製造方法 Pending JP2008078487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257591A JP2008078487A (ja) 2006-09-22 2006-09-22 Vop用銅張積層板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257591A JP2008078487A (ja) 2006-09-22 2006-09-22 Vop用銅張積層板の製造方法

Publications (1)

Publication Number Publication Date
JP2008078487A true JP2008078487A (ja) 2008-04-03

Family

ID=39350224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257591A Pending JP2008078487A (ja) 2006-09-22 2006-09-22 Vop用銅張積層板の製造方法

Country Status (1)

Country Link
JP (1) JP2008078487A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102922231A (zh) * 2012-10-25 2013-02-13 昆明贵金属研究所 一种钌及钌合金靶材的加工方法
US8669477B2 (en) 2010-02-24 2014-03-11 Empire Technology Development Llc Wiring substrate and method for manufacturing the same
WO2014038488A1 (ja) * 2012-09-05 2014-03-13 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154788A (ja) * 1997-11-20 1999-06-08 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2000068640A (ja) * 1998-08-26 2000-03-03 Harima Chem Inc 層間接続方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002252436A (ja) * 2001-02-23 2002-09-06 Asahi Kasei Corp 両面積層板およびその製造方法
JP2002324963A (ja) * 2001-04-26 2002-11-08 Cmk Corp プリント配線板の非貫通孔加工方法
JP2003124632A (ja) * 2001-10-16 2003-04-25 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法
JP2003243824A (ja) * 2002-02-13 2003-08-29 Casio Micronics Co Ltd 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154788A (ja) * 1997-11-20 1999-06-08 Nec Toyama Ltd 多層プリント配線板の製造方法
JP2000068640A (ja) * 1998-08-26 2000-03-03 Harima Chem Inc 層間接続方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002252436A (ja) * 2001-02-23 2002-09-06 Asahi Kasei Corp 両面積層板およびその製造方法
JP2002324963A (ja) * 2001-04-26 2002-11-08 Cmk Corp プリント配線板の非貫通孔加工方法
JP2003124632A (ja) * 2001-10-16 2003-04-25 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法
JP2003243824A (ja) * 2002-02-13 2003-08-29 Casio Micronics Co Ltd 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
JP2004031710A (ja) * 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669477B2 (en) 2010-02-24 2014-03-11 Empire Technology Development Llc Wiring substrate and method for manufacturing the same
WO2014038488A1 (ja) * 2012-09-05 2014-03-13 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
TWI573508B (zh) * 2012-09-05 2017-03-01 Mitsui Mining & Smelting Co Printed circuit board manufacturing method and printed circuit board
CN102922231A (zh) * 2012-10-25 2013-02-13 昆明贵金属研究所 一种钌及钌合金靶材的加工方法

Similar Documents

Publication Publication Date Title
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
KR20120067968A (ko) 다층배선기판 및 그의 제조방법
TWI617225B (zh) 印刷電路板及其製造方法
TWI383715B (zh) 高密度基板之結構與製法
JP2007096314A (ja) ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法
JP2008060609A (ja) 多層基板およびその製造方法
JP2009260370A (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
JP2006148038A (ja) 高密度プリント基板の製造方法
JP5177968B2 (ja) 貫通孔形成方法および配線回路基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
US7807215B2 (en) Method of manufacturing copper-clad laminate for VOP application
JP2015109392A (ja) 配線基板の製造方法
JP2013106034A (ja) プリント回路基板の製造方法
JP2008078487A (ja) Vop用銅張積層板の製造方法
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP2009239105A (ja) 多層回路基板の製造方法
JP2019067864A (ja) プリント配線板の製造方法
KR100722606B1 (ko) Vop용 동박적층판의 제조방법
JP6076431B2 (ja) 半導体パッケージ基板の製造方法
JP2010232585A (ja) 多層配線基板およびその製造方法
JP2003008208A (ja) 高密度多層ビルドアップ配線板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908