KR101480557B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 베이스의 일면에 도전성 로드와, 상기 도전성 로드에 연결되는 제1회로패턴을 형성시키는 제1패터닝 단계와, 상기 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계와, 상기 절연체의 일면에 상기 도전성 로드와 연결되는 제2회로패턴을 형성시키는 제2패터닝 단계, 및 상기 절연체에서 상기 베이스를 제거하는 베이스 제거 단계를 포함하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 양면 또는 다층 구조를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.

인쇄회로기판(Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖는 인쇄회로기판이 제조되고 있으며, 이들의 일 예로서 램(Ram), 메인보드, 랜 카드 등을 들 수 있다.

정보통신의 급속한 발전으로 휴대 단말기, 노트북 컴퓨터 등의 전자기기에는 소형화, 경량화, 고속화가 요구되고 있으며, 이러한 요구를 실현하기 위해서는 이들에 실장되는 전자부품의 소형화 및 고집적화가 필요한 실정이다.

이를 위하여 인쇄회로기판은 양면에 회로패턴을 갖는 양면 구조 또는 복수의 레이어에 의해 형성되는 다층(multi-layer) 구조를 갖도록 제조되고 있다.

도 1a 내지 1d는 다층 인쇄회로기판의 일반적인 제조방법을 나타내는 도면들이다.

도 1a는 동박 적층판(10)을 마련하는 단계를 나타내고 있다. 동박 적층판(10)은 절연부재(11)의 양면에 동박(12)가 적층된 구조를 가진다. 여기서 절연부재(11)는 에폭시 수지, 페놀 수지 등의 재질로 형성될 수 있다.

도 1b는 동박 적층판(10)에 비아홀(13)을 형성하는 단계를 나타낸다. 비아홀(13)은 동박 적층판(10)을 관통하도록 형성되며, 기계 또는 레이저 드릴링을 통하여 형성될 수 있다.

비아홀(13)의 내벽에 도금층(13a)을 형성시키고, 동박(12)을 에칭하여 회로패턴(14)을 형성한다.

도 1c는 절연부재(11)의 양면에 복수의 절연층(16a,16b)을 적층시키는 단계를 나타낸다. 비아홀(13)의 내부를 도전성 충전제(15)로 채우고, 절연부재(11)의 상면에 한 쌍의 절연층(16a.16b)를 적층한다. 여기서 절연층(16a.16b)의 외면에는 동박(17a,17b)이 코팅되어 있다. 동박(17a,17b)의 일 영역을 에칭하여 절연층(16a,16b)의 일 영역을 노출시킨다.

도 1d와 같이, 절연층(16a,16b)의 노출된 영역에 드릴링을 수행하여 비아홀(19a,19b)를 형성시킨다. 여기서, 비아홀(19a,19b)의 내면에 도금층(20a,20b)를 형성시켜 절연부재(11)의 회로패턴(14)와 절연층(16a.16b)의 동박(17a,17b)을 연결시킨다.

다음으로, 동박(17a,17b)를 에칭하여 원하는 형태의 회로패턴(18a,18b)을 형성시킨다. 절연층(16a,16b)의 외면에 솔더 레지스트가 추가적으로 도포될 수 있다.

상기와 같이 구성되는 다층 인쇄회로기판은 절연부재(11)의 비아홀(13)과, 절연층(16a,16b)의 비아홀(19a,19b)의 위치 결정에 있어 제한을 받게 된다. 즉, 절연부재(11)의 비아홀(13) 상부 또는 하부에 절연층(16a,16b)의 비아홀(19a,19b)을 수직으로 형성시킬 수 없는 구조로 되어 있기 때문에, 절연부재(11)의 비아홀(13)과 절연층(16a,16b)의 비아홀(19a,19b)은 일정 간격 이격되어 위치한다.

이러한 구조는 다층 인쇄회로기판의 고밀도화에 역행하며, 인쇄회로기판이 갖는 회로구성의 자유도를 저하시킨다.

또한, 인쇄회로기판의 소형화, 경박화 추세에 따라, 보다 얇은 두께의 인쇄회로기판을 제조할 수 있는 기술이 개발되고 있다. 그러나, 인쇄회로기판의 두께가 얇아짐에 따라, 비아홀(13,19a,19b)들의 깊이 또한 감소하고 있으며, 비아홀(13,19a,19b)의 내벽에 도금층(13a,20a,20b)을 형성시키는 것이 기술적으로 어려워지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 비아홀에 도금층을 형성할 수 없는 얇은 두께의 인쇄회로기판에 있어서도 기판의 양면에 형성된 회로패턴들을 연결할 수 있는 새로운 구조를 제공하기 위한 것이다.

또한, 본 발명은 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시키는 인쇄회로기판의 구조 및 그 제조방법을 제공하기 위한 것이다.

상기한 과제를 실현하기 위해 본 발명은 베이스의 일면에 도전성 로드와, 상기 도전성 로드에 연결되는 제1회로패턴을 형성시키는 제1패터닝 단계와, 상기 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계와, 상기 절연체의 일면에 상기 도전성 로드와 연결되는 제2회로패턴을 형성시키는 제2패터닝 단계, 및 상기 절연체에서 상기 베이스를 제거하는 베이스 제거 단계를 포함하는 인쇄회로기판의 제조방법을 개시한다.

상기 제2회로패턴은 상기 절연체에 매립되도록 형성될 수 있다.

상기 제2패터닝 단계는 도전성 재질의 연결부재에 의해 상기 도전성 로드와 제2회로패턴을 연결하는 회로연결 단계를 더 포함할 수 있다.

상기 회로연결 단계는 상기 도전성 로드와 제2회로패턴 사이의 영역에 개구부를 형성시키는 단계와, 상기 개구부에 상기 연결부재를 형성시키는 단계를 포함할 수 있다.

본 발명에 의한 인쇄회로기판의 제조방법은 상기 절연부재의 일면에 상기 제1패터닝 단계, 상기 절연제 형성 단계, 및 상기 제2패터닝 단계를 적어도 하나 이상 수행하여 다층 인쇄회로기판을 형성하는 단계를 더 포함할 수 있다.

한편, 본 발명은 양면에 제1 및 제2회로패턴이 형성되는 절연체와, 상기 제1회로패턴에 연결되며 상기 절연체를 관통하도록 배치되는 도전성 로드, 및 상기 도전성 로드와 상기 제2회로패턴의 사이에 형성된 개구부에 배치되며 상기 도전성 로드와 상기 제2회로패턴을 연결하는 연결부재를 포함하는 인쇄회로기판을 개시한다.

상기 절연체는 복수의 층을 이루도록 구성되며, 상기 각 층에 배치된 도전성 로드는 층간에 배치된 회로패턴들을 도통시키도록 구성될 수 있다.

본 발명은 도전성 로드에 의해 기판 양면의 회로패턴을 연결시키는 구조를 가지는 바, 비아홀에 도금층을 형성할 수 없는 얇은 두께의 인쇄회로기판에 있어서도 상기 회로패턴들을 연결할 수 있는 구조를 제공한다.

또한, 본 발명은 회로패턴 상에 별도의 패드를 형성시키지 않고, 회로패턴 상에 직접 전자소자를 실장시킬 수 있는 구조를 제공한다.

또한, 본 발명은 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시키는 인쇄회로기판의 구조 및 그 제조방법을 제공함으로써, 보다 넒은 전자소자 및 회로 태턴 영역을 제공함과 아울러 회로패턴 구성의 자유도를 증가시킨다.

이하, 본 발명에 관련된 인쇄회로기판의 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하에서 설명되는 도면에 나타내어진 구성요소들은 보다 명확한 설명을 위하여 과장되어 도시된 것이다.

도 2a 내지 2f는 본 발명의 일실시예와 관련된 인쇄회로기판의 제조과정을 순차적으로 나타낸 단면도들이다.

도 2a는 베이스(110)의 일면에 도전성 로드(121,122)와, 제1회로패턴(131,132)을 형성시키는 제1패터닝 단계를 나타낸다.

베이스(110)는 본 단계의 이후의 단계에서 제거 가능한 재질로 구성될 수 있다. 예를 들면, 베이스(110)의 일예로서 물, 수용액, 또는 특정 성분의 용액에 용해되거나, 물리적으로 박리 가능한 재질이 사용될 수 있다.

그리고, 베이스(110)는 빛에 의하여 제거될 수 있는 물질이 사용될 수 있으며, 그 일예로서, 자외선, X-선 등의 특정 파장을 가진 빛에 의해 접착력을 상실하거나 기체로 분해되는 재질이 사용될 수 있다.

도전성 로드(121,122)와 제1회로패턴(131,132)는 도전성 재질로 형성되며, 예를 들어 구리 또는 구리 합금 등의 재질로 형성될 수 있다. 도전성 로드(121,122)는 베이스(110)의 일면에 수직한 방향을 길이 방향으로 가질 수 있다. 도전성 로드(121,122)와 제1회로패턴(131,132)은 리소그라피(lithography), 프린팅, 도금 등의 공정을 통해 형성될 수 있다.

여기서, 제1회로패턴(131,132)은 도전성 로드(121,122)에 전기적으로 연결되도록 형성된다. 제1회로패턴(131,132)은 도전성 로드(121,122)가 형성된 상태에서 도전성 로드(121,122)와 연결되도록 패터닝되거나, 도전성 로드(121,122)의 형성과 동시에 패터닝될 수 있다.

도 2b는 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계를 나타낸다.

절연체(140)는 인쇄회로기판의 층간 절연을 위해 절연 재질로 형성되며, 그 일예로서, 유리 섬유가 포함된 에폭시 수지, 페놀 수지 등을 들 수 있다. 절연체(140)는 층간 절연의 가능 뿐만 아니라, 인쇄회로기판의 외관을 형성하며, 인쇄회로기판에 내구력을 제공하는 기초부재로서의 기능을 한다.

도 2a의 상태에서 액체 상태의 절연체(140)를 베이스(110)의 상면에 배치시킨 후, 절연체(140)를 냉각시켜 경화시킨다. 그리고, 절연체(140)의 상면에 제2회로패턴(151,152)을 형성시키는 제2패터닝 단계를 수행한다.

제2회로패턴(151,152)은 제1회로패턴(131,132)과 마찬가지도 도전성 재질, 예를 들어 구리 또는 구리 합금의 재질로 형성될 수 있으며, 리소그라피(lithography), 프린팅, 도금 등의 공정을 통해 형성될 수 있다.

제2회로패턴(151,152)은 패터닝시 절연체(140) 상에 매립되도록 형성될 수 있다. 제2회로패턴(151,152)은 절연체(140)가 완전히 경화되지 않은 상태에서 프레스(press)되어 절연체(140)의 내부로 매립된다. 제1회로패턴(131,132) 및 제2회로패턴(151,152)이 절연체(140)에 매립되어 형성됨으로써 인쇄회로기판의 두께를 보다 슬림하게 구현할 수 있다.

도 2c 및 2d는 도전성 로드와 제2회로패턴을 연결하는 회로연결 단계를 나타낸다.

도 2c와 같이, 도전성 로드(121,122)와 제2회로패턴(151,152)의 사이 영역에 개구부(121a,122a) 형성시킬 수 있다. 개구부(121a,122a)는 도전성 로드(121,122) 일부 영역과 절연체(140)의 일부 영역이 제거되어 형성될 수 있다.

개구부(121a,122a)는 도전성 로드(121,122)와 제2회로패턴(151,152)을 연결하기 위한 영역을 한정하기 위한 것으로서, 제2회로패턴(151,152)의 위치, 형태, 제2회로패턴(151,152)과 도전성 로드(121,122)와의 배치 관계 등에 따라 다양한 형태를 가질 수 있다.

개구부(121a,122a)는 제거하고자 하는 영역이 패터닝된 포토 마스크(photo mask)를 이용하여 형성될 수 있다. 포토 마스크가 배치된 절연체(140)에 빛을 조사한 후, 에칭액을 이용하여 패터닝된 영역을 에칭하면 해당 영역에 개구부(121a,122a)가 형성된다.

도 2d와 같이, 개구부(121a,122a)에 도전성 재질의 연결부재(161,162)를 형성시킨다. 연결부재(161,162)는 구리 또는 구리 합금 등의 도전성 재질로 형성되며, 도금 또는 프린팅(printing)에 의해 개구부(121a,122a) 상에 형성될 수 있다.

연결부재(161,162)는 개구부(121a,122a)의 내부에 개구부(121a,122a)의 형태에 대응되도록 형성된다. 즉, 개구부(121a,122a)는 연결부재(161,162)의 형태를 한정하게 된다.

도전성 로드(121,122)와 제2회로패턴은 연결부재(161,162)에 의해 서로 전기적으로 연결되며, 이러한 구조에 의하여 절연체(140)의 양면에 배치된 제1회로패턴(131,132)과 제2회로패턴(151,152)은 서로 전기적으로 연결된다.

도 2e는 절연체에서 베이스를 제거하는 베이스 제거 단계를 나타낸다.

베이스(110)는 절연체에서 물리적으로 박리되어 제거되거나, 화학 물질에 반응하여 제거될 수 있다. 이에 따라 제1회로패턴(131,132) 및 도전성 로드(121,122)가 외부로 노출되게 된다.

도 2f와 같이, 절연체(140)의 외면에는 솔더 레지스트층(171,172)이 추가로 적층될 수 있다. 솔더 레지스트층(171,172)은 제1회로패턴(131,132)과 제2회로패턴(151,152)이 산화되는 것을 방지하거나, 전자소자의 실장시 제1회로패턴(131,132)과 제2회로패턴(151,152)이 이로부터 영향을 받는 것을 방지한다. 또한, 제1회로패턴(131,132)과 제2회로패턴(151,152)의 일면에는 전자소자들이 복수로 장착될 수 있다.

상기와 같은 공정에 의해 제조된 인쇄회로기판은 도 2f와 같이, 양면에 제1 회로패턴(131,132) 및 제2회로패턴(151,152)이 형성되는 절연체(140)와, 제1회로패턴(131,132)에 연결되며 절연체(140)를 관통하도록 배치되는 도전성 로드(151,152), 및 도전성 로드(151,152)와 제2회로패턴(151,152)의 사이에 형성된 개구부(121a,122a)에 배치되며 도전성 로드(151,152)와 제2회로패턴(151,152)을 연결하는 연결부재(161,162)를 포함한다.

본 발명은 연결부재(161,162)에 의해 도전성 로드(121,122)와 제2회로패턴(151,152)이 연결되는 구조를 가지므로, 제2회로패턴(151,152)의 일면에 별도의 패드를 형성시키지 않고, 제2회로패턴(151,152)의 일면에 직접 실장시킬 수 있다.

도 3a 및 3b는 본 발명의 다른 실시예와 관련된 인쇄회로기판의 제조과정을 나타낸 단면도들이다.

본 실시예는 앞선 실시예의 도 2e의 상태에서 제1패터닝 단계, 절연제 형성 단계, 및 제2패터닝 단계 중 적어도 하나가 추가로 수행되어 다층 인쇄회로기판을 제조하는 것을 나타내고 있다. 이하의 설명에서는 앞선 실시예의 절연체(140)와 도전성 로드(121,122), 및 연결부재(161,162)를 각각 제1절연체(140)와 제1도전성 로드(121,122), 및 제1연결부재(161,162)라 지칭하기로 한다.

다층 인쇄회로기판의 제조공정에 대하여 상세히 설명하면, 도 2e의 상태에서 제1절연체(140)의 상면에 제2도전성 로드(123,124)를 형성시킨다. 여기서 제2도전성 로드(123,124)는 제1도전성 로드(121,122)와 동일한 위치에 형성될 수 있다. 이는 다층 인쇄회로기판의 층간 배선 연결을 직렬로 연결시킴으로써, 회로패턴의 배치 영역을 증가시킴과 아울러 회로구성의 자유도를 증가시키기 위함이다.

제2도전성 로드(123,124)를 형성한 후, 앞선 실시예와 동일한 방법으로 제2절연체(140)를 형성시킨다. 그리고, 제2절연체(141)의 상면에 제3회로패턴(153,154)을 형성시킨 후, 제2도전성 로드(123,124)와 제3회로패턴(153,154)을 연결하는 제2연결부재(163,164)를 형성시키면 도 3e의 상태가 된다. 이러한 공정은 앞선 실시예와 동일한 방식으로 이루어지는 바, 이에 대한 설명은 앞선 설명에 갈음하기로 한다.

도 3b와 같이, 제1절연체(140)의 하면에는 다른 하나의 절연체, 즉 제3절연체(142)가 추가로 형성될 수 있다.

도 3a의 상태에서, 제1절연체(140)의 하면에 제3도전성 로드(125,126)를 형 성시킨 후, 제3절연체(142)를 추가로 형성시킨다. 여기서, 제1 내지 제3도전성 로드(121 내지 126)는 직렬로 배치되어 인쇄회로기판의 층간 배선을 직렬로 연결시킨다.

그리고, 제3절연체(142)의 하면에는 제4회로패턴(155,156)과, 제4회로패턴(155,156)과 제3도전성 로드(125,126)를 연결하기 위한 제3연결부재(165,166)가 추가로 형성될 수 있다. 제1 내지 제3연결부재(161 내지 166)에 의해 각 층의 회로패턴들이 전기적으로 연결될 수 있다.

인쇄회로기판의 양면에는 앞선 실시예와 마찬가지로 솔더 레지스트층이 형성될 수 있으며, 회로패턴에는 전자소자들이 실장될 수 있다.

이상의 설명에서는 3층을 갖는 다층 인쇄회로기판에 대하여 설명하였으나, 앞선 실시예의 공정들을 추가적으로 실시함에 따라 그 이상의 층을 갖는 다층 인쇄회로기판의 제조가 가능하다.

상기와 같이 설명된 인쇄회로기판의 제조과정은 설계 사양에 따라 상기 각 공정의 단계가 선택적으로 혼용되어 수행될 수도 있다. 따라서, 상기 공정들이 혼용되어 수행되는 과정을 통해 제조될 수 있는 인쇄회로기판의 구성들 또한 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있다.

도 1a 내지 1d는 다층 인쇄회로기판의 일반적인 제조방법을 나타내는 도면들.

도 2a 내지 2f는 본 발명의 일실시예와 관련된 인쇄회로기판의 제조과정을 순차적으로 나타낸 단면도들.

도 3a 및 3b는 본 발명의 다른 실시예와 관련된 인쇄회로기판의 제조과정을 나타낸 단면도들.

Claims (10)

1. 베이스의 일면에 도전성 로드와, 상기 도전성 로드에 연결되는 제1회로패턴을 형성시키는 제1패터닝 단계;

   상기 베이스의 일면에 절연체를 형성시키는 절연체 형성 단계;

   상기 절연체의 일면에 매립되는 제2회로패턴을 형성시키는 제2패터닝 단계;

   상기 도전성 로드와 상기 제2회로패턴을 연결하는 도전성 재질의 연결부재를 형성시키는 회로 연결 단계; 및

   상기 절연체에서 상기 베이스를 제거하는 베이스 제거 단계를 포함하며,

   상기 연결부재는,

   상기 절연체 내에 매립되는 제 1 부분과,

   상기 도전성 로드 내에 매립되는 제 2 부분을 포함하는 인쇄회로기판의 제조방법
2. 제1항에 있어서,

   상기 제1 및 제2회로패턴은 리소그라피(lithography)에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제1항에 있어서,

   상기 제1회로패턴의 하면은,

   상기 도전성 로드의 하면과 동일 평면상에 배치되는 인쇄회로기판의 제조방법.
4. 제1항에 있어서,

   상기 제2회로패턴의 상면은,

   상기 도전성 로드의 상면과 동일 평면상에 배치되는 인쇄회로기판의 제조방법.
5. 제1항에 있어서, 상기 회로연결 단계는,

   상기 도전성 로드와 제2회로패턴 사이의 영역에 개구부를 형성시키는 단계; 및

   상기 개구부에 상기 연결부재를 형성시키는 단계를 포함하며,

   상기 개구부는,

   상기 절연체에 형성되는 제 1 개구부와,

   상기 도전성 로드에 형성되는 제 2 개구부를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제5항에 있어서,

   상기 연결부재는 도금 또는 프린팅에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 제1항에 있어서,

   상기 절연체의 일면에 상기 제1패터닝 단계, 상기 절연체 형성 단계, 및 상기 제2패터닝 단계를 적어도 하나 이상 수행하여 다층 인쇄회로기판을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
8. 절연체;

   상기 절연체의 하부에 매립된 제 1 회로 패턴;

   상기 절연체의 상부에 매립된 제 2 회로 패턴;;

   일단이 상기 제1회로패턴에 연결되며, 상기 절연체를 관통하도록 배치되는 도전성 로드; 및

   상기 도전성 로드와 상기 제2회로패턴의 사이 영역에 형성된 개구부에 배치되며, 상기 도전성 로드와 상기 제2회로패턴을 연결하는 연결부재를 포함하며,

   상기 연결부재는,

   상기 절연체 내에 매립되는 제 1 부분과,

   상기 도전성 로드 내에 매립되는 제 2 부분을 포함하는 인쇄회로기판.
9. 제8항에 있어서,

   상기 절연체는 복수의 층을 이루도록 구성되며, 상기 각 층에 배치된 도전성 로드는 층간에 배치된 회로패턴들을 도통시키도록 구성되는 것을 특징으로 하는 인쇄회로기판.
10. 제 8항에 있어서,

    상기 도전성 로드의 하면은,

    상기 제 1 회로 패턴의 하면과 동일 평면상에 배치되고,

    상기 도전성 로드의 상면은,

    상기 제 2 회로 패턴의 상면과 동일 평면상에 배치되는 인쇄회로기판.

Images