JP4314263B2 - 微小ホールランドを有するビアホールおよびその形成方法 - Google Patents

微小ホールランドを有するビアホールおよびその形成方法 Download PDF

Info

Publication number
JP4314263B2
JP4314263B2 JP2006306612A JP2006306612A JP4314263B2 JP 4314263 B2 JP4314263 B2 JP 4314263B2 JP 2006306612 A JP2006306612 A JP 2006306612A JP 2006306612 A JP2006306612 A JP 2006306612A JP 4314263 B2 JP4314263 B2 JP 4314263B2
Authority
JP
Japan
Prior art keywords
hole
via hole
forming
layer
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006306612A
Other languages
English (en)
Other versions
JP2007165863A (ja
Inventor
キム・ゾンホ
チョイ・ゾンミン
シン・ヨンファン
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2007165863A publication Critical patent/JP2007165863A/ja
Application granted granted Critical
Publication of JP4314263B2 publication Critical patent/JP4314263B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、ビアホールおよびその形成方法に係り、特に微小なホールランドを持たせて回路パターンの密集度を高められるようにする、微小ホールランドを有するビアホールおよびその形成方法に関する。
最近の電子機器は、益々小型化、軽量化および高機能化している。また、無線通信端末機やデジタルカムコーダ、携帯型コンピュータなどの軽薄短小型機器を中心としてビルドアップＰＣＢ(Build-up Printed Circuit Board)の応用分野が速く拡大しつつ、多層プリント回路基板の使用が急速に増えている。
多層プリント回路基板は、平面的配線から立体的な配線が可能であり、特に産業用電子分野では、ＩＣ(integrated circuit)、ＬＳＩ(large scale integration)などの機能素子の集積度向上と共に、電子機器の小型化、軽量化、高機能化、構造的な電気的機能統合、組立時間の短縮およびコストダウンなどに有利な製品である。
このような応用領域に用いられるビルドアップＰＣＢは、必ず各層間の連結のためにビアホール(via hole)を形成するが、最近、小型化および薄型化の傾向によってレーザドリルが新しいホール加工技術として急浮上している。
すなわち、ビアホールとは、多層プリント回路基板の層間電気的連結通路に当たるものであって、既存では機械的ドリル(Mechanical Drill)で加工したが、回路の微細化によってホールの口径が小さくなりながら、機械的ドリル加工による加工費の増加と微細ホール加工の限界により、レーザを用いた加工方式が使用されている。
一般に新しいより小さいビアを「マイクロビア(micro via)」と呼び、これはブラインド(blind)現象を代表する。ブラインドビアは、ＰＣＢを介して完全に通過することができず、ある予め設定された層深さで停止するビアのことをいう。
もしビア占有の断面地域が減少する場合、ビアを利用する能力はさらに大きくなる。
ところが、ビアサイズの減少は、マイクロビアの機械的ドリルがほぼ商業的に終わったことを意味し、幾つかの代替プロセスである所謂レーザ除去およびプラズマ除去方法が一般化することを意味する。
物質除去は、レーザ光パルスまたはプラズマ処理の電気化学的な反応であり、カット作用または処理ではない。しかし、類似な方式の除去は、中心線を取り巻く物質を除去する。
このような除去は、いずれの方法を採用しても、基本的に円孔を開けることにより機械的ドリリングと優劣を争う。このように穿設された円孔は、中心線周囲の物質除去によって「ドリリング」と度々記述される。よって、マイクロビアドリング(Micro via drilling)という用語を使用する。
従来の技術に係るレーザドリル加工を用いたプリント回路基板ビアホールの形成工程を図１Ａ〜図１Ｄに概略的に示した。
図１Ａ〜図１Ｄに示すように、従来のレーザドリル加工を用いたプリント回路基板のビアホール形成方法は、レーザドリル加工工程−デスミア工程及び銅メッキ工程−回路形成工程からなっている。
すなわち、プリント回路基板のビアホールを形成するためには、図１Ａに示したような銅張積層板１０１に、図１Ｂに示すように、まず、２つの層を貫通するビアホール１０２を開ける。
図１Ｃに示すように、デスミア工程を行い、ホールの内壁を導体、例えば銅でメッキして銅メッキ層１０３を形成して導電性を与える。その後、回路パターンを形成してプリント回路基板を完成する。
この際、電気的連結のために加工されたビアホール１０２は、電気的連結のためにホールランド１０４が形成されなければならない。このようなビアホール１０２のホールランド１０４は、回路パターンの密集度を向上させるのに妨害となる。すなわち、図２Ａの従来の技術に係るビアホールの平面図を参照すると、ホールランド１０４ａ〜１０４ｃによって回路線１０５ａ〜１０５ｃの相互近接に限界がある。回路線１０５ａ〜１０５ｃの近接をさらに近くするために、ビアホールをジグザグ状に配置したが、依然として、ホールランド１０４ａ〜１０４ｃは回路線１０５ａ〜１０５ｃの接近を妨害する。
図２Ｂは従来の技術に係るビアホールを示す斜視図である。図２Ｂを参照すると、ビアホールは、ホール内壁１０７と、ホール内壁１０７の上部に位置した上部ホールランド１０４ｕと、ホール内壁１０７の下部に位置した下部ホールランド１０４ｄと、ワイヤをボンディングするためのワイヤボンディングパッド１０６と、ワイヤボンディングパッド１０６とホールランド１０４ｕとを連結するための回路線１０５と、半田ボールを取り付けるための半田ボールパッド１０８とを備えている。図２Ｂに示すように、ホールランド１０４ｕ、１０４ｄは、依然として、多くの面積を占めている。
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、
ホールランドを微小に製作して回路パターンの密集度を高められるようにする、微小ホールランドを有するビアホールおよびその形成方法を提供することにある。
上記目的を達成するために、本発明のある観点によれば、プリント回路基板のビアホールにおいて、絶縁層に形成されたホールの内壁に形成されてなり、０．５〜１．５μｍの厚さを有する第１導電層と、前記第１導電層の内壁に形成されてなり、１０μｍ以上の厚さを有する第２導電層と、前記絶縁層のホールの内壁に形成された前記第１導電層に接続されており、前記絶縁層の表面に形成されている回路線とを含み、前記絶縁層のホールの内壁に形成された第１導電層の上下面と前記第２導電層の上下面とがホールランドを形成し、前記ホールランドは前記第１導電層と同じ大きさを持っていることを特徴とする、微小ホールランドを有するビアホールが提供される。
また、好ましくは、前記第１導電層が前記絶縁層の表面に拡張して形成されていることを特徴とする。
また、好ましくは、前記第１導電層は無電解銅メッキ層であることを特徴とする。
また、好ましくは、前記第２導電層は電解メッキ層であることを特徴とする。
また、本発明の他の観点によれば、銅張積層板にビアホールを形成し、エッチングレジストを塗布した後、銅箔に回路パターンを形成する第１段階と、シード層を形成し、フォトレジストを塗布した後、ビアホールの内壁を露出させる第２段階と、前記ビアホールの内壁に前記シード層をメッキ引入線にしてメッキ層を形成し、前記フォトレジストとシード層を除去する第３段階とを含み、前記シード層と前記メッキ層の上下面がホールランドを形成し、前記ホールランドは前記シード層と同じ大きさを持っていることを特徴とする、微細ホールランドを有するビアホールの形成方法が提供される。
上述したような本発明によれば、プリント回路基板の小型化に伴ってビアホールの密集度が高くなることにより、ホールランドによる有効面積の減少を根本的に解決することができるようにするという効果がある。
すなわち、本発明によれば、単位面積当たり回路線の数を増加させて回路パターンの密集度を高められるようにするという効果がある。
また、本発明によれば、微細パターン化が適用される全製品群に拡大して製品の小型化を可能にするという効果がある。
以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。
図３Ａは本発明の一実施例に係る微小ホールランドを有するビアホールを示す斜視図、図３Ｂは本発明の一実施例に係る微小ホールランドを有する複数のビアホールを示す平面図である。
図３Ａを参照すると、本発明の一実施例に係る微小ホールランドを有するビアホールは、内壁導電層２０７、上部ホールランド２０４ｕ（２０４ｕは２０４ｕｉと２０４ｕｏからなる）、下部ホールランド２０４ｄ（２０４ｄは２０４ｄｉと２０４ｄｏからなる）、ワイヤボンディングパッド２０６、半田ボールパッド２０８、およびワイヤボンディングパッド２０６と上部ホールランド２０４ｕとを連結するための回路線２０５を備えている。
ここで、ホールランド２０４ｕは、内壁導電層２０７と同じ大きさを持っており、内部ホールランド２０４ｕｉと、内部ホールランド２０４ｕｉが拡張した外部ホールランド２０４ｕｏとを備えている。ここで、外部ホールランド２０４ｕｏは０〜１５μｍであることが好ましく、内部ホールランド２０４ｕｉは１０μｍであることが好ましい。内部ホールランド２０４ｕｉと外部ホールランド２０４ｕｏは、相異なる工程で生成されるため、同一の物質である銅で形成されるとしても、相異なる結晶構造を持っている。すなわち、内部ホールランド２０４ｕｉは電解銅メッキ層で形成されており、外部ホールランド２０４ｕｏは無電解銅メッキ層と電解銅メッキ層で形成されている。
一方、上述したように微小ホールランド２０４ｕｉ、２０４ｕｏを有するビアホールを複数配置した図面が図３Ｂである。図３Ｂを参照すると、外部ホールランド２０４ｕｏａ〜２０４ｕｏｃが微小であるため、回路線２０５ａ〜２０５ｃを互いに近接させることができて回路パターンの密集度を高めることができる。
図４Ａ〜図４Ｒは本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。
まず、図４Ａに示すように、絶縁層４１１の両面に銅箔４１２ａ、４１２ｂが形成されている銅張積層板４１０を準備する。
絶縁層４１１の基礎材料としては樹脂が使用される。樹脂は、電気的特性には優れるが、機械的強度が不十分であり、温度による寸法変化が金属より大きいという欠点がある。このような欠点を補完するために、紙、ガラス繊維およびガラス不織布などが補強基材として用いられる。補強基材を使用することにより、樹脂の縦横方向の強度が増加し、温度による寸法変化も減少する。
ここでは、絶縁層４１１の両面に銅箔４１２ａ、４１２ｂが形成されている銅張積層板４１０を使用したが、片面が銅箔で覆われている銅張積層板も使用可能である。
次に、図４Ｂに示すように、準備された銅張積層板４１０にドリルを用いてビアホール４２０を形成する。
現在、プリント回路基板のビアホールを形成するために使用可能な方法として、エキシマータイプ、Ｎｄ；ＹＡＧタイプおよびＣＯ２タイプのレーザドリル加工法などがある。
前記エキシマータイプのレーザドリル加工法は、プリント回路基板のドリル用として殆ど使用されず、３５５ｎｍの波長を使用するＹＡＧレーザドリル加工法は、銅箔を直接貫通することができるが、絶縁層に使用されるプレプレグなどのガラスエポキシ成分が含まれた物質で９０％程度の反射が発生して加工が難しい。
一方、９．４μｍ波長程度を使用する前記ＣＯ２タイプのレーザドリル加工法は、８０％程度の吸収率を示して加工が可能である。
その後、図４Ｃに示すように、ビアホール４２０の形成された銅張積層板４１０に、回路形成のためにエッチングレジスト４３０ａ、４３０ｂを形成する。このようなエッチングレジスト４３０ａ、４３０ｂを形成する方法は、フォトリソグラフィ法とスクリーン印刷法に分けられる。フォトリソグラフィ法は、ドライフィルムとしてエッチングレジストを使用するＤ／Ｆ法と、液状の感光材を使用する液状感光材法に区分される。
次に、図４Ｄに示すように、画像形成工程を行ってエッチングレジスト４３０ａ、４３０ｂのパターンを銅箔４１２ａ、４１２ｂに形成し、エッチング液を噴霧して、エッチングレジスト４３０ａ、４３０ｂによって保護される領域（すなわち、回路パターンとなる部分）を除いた残りの領域の銅箔４１２ａ、４１２ｂを除去する。この際の銅張積層板４１０の平面図が図４Ｅに示されており、その背面図が図４Ｆに示されている。図４Ｅを参照すると、回路線４３５ａがビアホール４２０の内部側に懸架されていることが分かる。図４Ｆを参照すると、銅張積層板４１０の下部にある回路線４３５ｂがビアホール４２０の内部側に懸架されていることが分かる。
その後、図４Ｇに示すように、銅メッキを施してシード層４４０を形成する。この際の銅張積層板４１０の平面図が図４Ｈに示されており、その背面図が図４Ｉに示されている。この際、銅メッキは、無電解銅メッキ（またはスパッタ）から電解銅メッキの順に行う。ここで、シード層４４０の厚さは、好ましくは０．５〜１．５μｍである。
無電解銅メッキ（またはスパッタ）は、樹脂、セラミック、ガラスといった不導体の表面に導電性を与えるためのメッキ法である。無電解銅メッキは、メッキ液に基板を浸漬する方法でメッキを施す。よって、無電解銅メッキにより、ホールの内壁だけでなく、基板の全ての部分がメッキされる。無電解銅メッキを施すことにより、基板の上面の銅箔と下面の銅箔とが導体で連結される。これを１次銅メッキという。１次銅メッキは、電解銅メッキのための下塗り用メッキであって、メッキ膜の厚さも薄い。無電解銅メッキ皮膜は、物性に劣るのでそのまま使用することができず、さらに電解銅メッキを施して補完しなければならない。
無電解銅メッキを施してホールの内壁に導電性を与えたので、電気分解を用いた電解銅メッキが可能である。電解銅メッキは、厚いメッキ皮膜を形成し易く、膜の物性も無電解銅メッキに比べて優れる。
その後、図４Ｊに示すように、シード層４４０が形成された銅張積層板４１０のビアホール４２０がホールの内壁のみを露出させるために、フォトレジスト４５０ａ、４５０ｂを形成する。このようなフォトレジスト４５０ａ、４５０ｂを形成する方法は、フォトリソグラフィ法とスクリーン印刷法に分けられる。フォトリソグラフィ法は、ドライフィルムとしてエッチングレジストを使用するＤ／Ｆ法と、液状の感光材を使用する液状感光材法に区分される。
画像形成工程を行ってフォトレジスト４５０ａ、４５０ｂにビアホール４２０に対応する部分を除去してビアホール４２０のホール内壁を露出させる。この際の銅張積層板４１０の平面図が図４Ｋに示されており、その背面図が図４Ｌに示されている。図４Ｋを参照すると、ビアホール４２０の内壁のみが露出していることが分かる。図４Ｌを参照すると、銅張積層板４１０のビアホール４２０の内壁のみが露出していることが分かる。
次に、図４Ｍに示すように、シード層４４０をメッキ引き込み線としてビアホール４２０の内壁に銅メッキ層４６０を形成し、好ましくは１０μｍ以上の厚さを持つことが良い。
銅メッキ層４６０の厚さが１０μｍ以上になると、上下導通が所望の程度に信頼性よく行われる。
この際のビアホール４２０の内壁に銅メッキ層４６０が形成された状態の平面図が図４Ｎに示されており、その背面図が図４Ｏに示されている。
図４Ｎおよび図４Ｏを参照すると、ビアホール４２０の内壁には相対的に薄いシード層４４０が形成されており、シード層４４０の外部にはシード層４４０と比較して相対的に厚い銅メッキ層４６０が形成されている。
次に、図４Ｐに示すように、フォトレジスト４５０ａ、４５０ｂを剥離し、フラッシュエッチングによってシード層４４０を除去して回路を形成する。
後続のフォト半田レジスト形成工程およびそれ以後の工程は、一般工程に従う。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
従来の技術に係るレーザドリル加工を用いたプリント回路基板ビアホールの形成工程を示す断面図である。 従来の技術に係るレーザドリル加工を用いたプリント回路基板ビアホールの形成工程を示す断面図である。 従来の技術に係るレーザドリル加工を用いたプリント回路基板ビアホールの形成工程を示す断面図である。 従来の技術に係るレーザドリル加工を用いたプリント回路基板ビアホールの形成工程を示す断面図である。 従来の技術に係る複数のビアホールを示す平面図である。 従来の技術に係るビアホールを示す斜視図である。 本発明の一実施例に係る微小ホールランドを有するビアホールを示す斜視図である。 本発明の一実施例に係る微小ホールランドを有する複数のビアホールを示す平面図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。 本発明の一実施例に係る微小ホールランドを有するビアホールの形成方法を示す工程図である。
符号の説明
２０４ｕｉ、２０４ｕｏ、２０４ｄｉ、２０４ｄｏ ホールランド
２０５ 回路線
２０６ ワイヤボンディングパッド
２０７ 内壁導電層
２０８ 半田ボールパッド
４１０ 銅張積層板
４１１ 絶縁層
４１２ａ、４１２ｂ 銅箔
４１０ ビアホール
４３０ａ、４３０ｂ エッチングレジスト
４４０ シード層
４５０ａ、４５０ｂ フォトレジスト
４６０ 銅メッキ層

Claims (7)

  1. プリント回路基板のビアホールにおいて、
    絶縁層に形成されたホールの内壁に形成されてなり、０．５〜１．５μｍの厚さを有する第１導電層と、
    前記第１導電層の内壁に形成されてなり、１０μｍ以上の厚さを有する第２導電層と、
    前記絶縁層のホールの内壁に形成された前記第１導電層に接続されており、前記絶縁層の表面に形成されている回路線とを含み、
    前記絶縁層のホールの内壁に形成された第１導電層の上下面と前記第２導電層の上下面とがホールランドを形成し、前記ホールランドは前記第１導電層と同じ大きさを持っていることを特徴とする、微小ホールランドを有するビアホール。
  2. 前記第１導電層は無電解銅メッキ層であることを特徴とする、請求項１に記載の微小ホールランドを有するビアホール。
  3. 前記第２導電層は電解メッキ層であることを特徴とする、請求項１に記載の微小ホールランドを有するビアホール。
  4. 銅張積層板にビアホールを形成し、エッチングレジストを塗布した後、銅箔に回路パターンを形成する第１段階と、
    シード層を０．５〜１．５μｍの厚さに形成し、フォトレジストを塗布した後、ビアホールの内壁を露出させる第２段階と、
    前記ビアホールの内壁に前記シード層をメッキ引入線にしてメッキ層を１０μｍ以上の厚さに形成し、前記フォトレジストとシード層を除去する第３段階とを含み、
    前記シード層の上下面と前記メッキ層の上下面とがホールランドを形成し、前記ホールランドは前記シード層と同じ大きさを持っていることを特徴とする、微小ホールランドを有するビアホールの形成方法。
  5. 前記第１段階は、
    前記銅張積層板にドリル工程によってビアホールを形成する第１−１段階と、
    回路形成のために前記銅張積層板に前記エッチングレジストを塗布する第１−２段階と、
    露光現像によって前記銅張積層板の銅箔に回路パターンを形成する第１−３段階とを含んでなることを特徴とする、請求項４に記載の微細ホールランドを有するビアホールの形成方法。
  6. 前記第２段階は、
    無電解メッキと電解メッキによってシード層を形成する第２−１段階と、
    前記シード層の上に前記フォトレジストを塗布する第２−２段階と、
    前記フォトレジストに露光現像工程を施してビアホールの内壁を露出させる第２−３段階とを含んでなることを特徴とする、請求項４に記載の微細ホールランドを有するビアホールの形成方法。
  7. 前記第３段階は、
    前記ビアホールの内壁に前記シード層をメッキ引き込み線として銅メッキ層を形成する第３−１段階と、
    前記フォトレジストを除去する第３−２段階と、
    フラッシュエッチングによって前記シード層を除去する第３−３段階とを含んでなることを特徴とする、請求項４に記載の微細ホールランドを有するビアホールの形成方法。
JP2006306612A 2005-12-12 2006-11-13 微小ホールランドを有するビアホールおよびその形成方法 Expired - Fee Related JP4314263B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121752A KR100722625B1 (ko) 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법

Publications (2)

Publication Number Publication Date
JP2007165863A JP2007165863A (ja) 2007-06-28
JP4314263B2 true JP4314263B2 (ja) 2009-08-12

Family

ID=38138472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006306612A Expired - Fee Related JP4314263B2 (ja) 2005-12-12 2006-11-13 微小ホールランドを有するビアホールおよびその形成方法

Country Status (4)

Country Link
US (2) US7629692B2 (ja)
JP (1) JP4314263B2 (ja)
KR (1) KR100722625B1 (ja)
TW (1) TWI331490B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
TWI471984B (zh) * 2008-05-23 2015-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
KR102309827B1 (ko) 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286389A (ja) 1991-03-15 1992-10-12 Citizen Watch Co Ltd 回路基板の製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5495665A (en) 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JPH08186373A (ja) * 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
JP2000151067A (ja) 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
JP2002539774A (ja) * 1999-03-15 2002-11-26 メルク エンド カムパニー インコーポレーテッド マウスセロトニン５−ＨＴ２ｃレセプターのアイソフォーム
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
US20020117753A1 (en) 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US7485812B2 (en) 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
JP4113024B2 (ja) 2003-03-31 2008-07-02 三菱製紙株式会社 基板の製造方法
JP2005286296A (ja) 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
KR100632579B1 (ko) * 2004-04-07 2006-10-09 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법

Also Published As

Publication number Publication date
US20070132087A1 (en) 2007-06-14
JP2007165863A (ja) 2007-06-28
US7629692B2 (en) 2009-12-08
TW200723971A (en) 2007-06-16
US20080209722A1 (en) 2008-09-04
KR100722625B1 (ko) 2007-05-28
TWI331490B (en) 2010-10-01

Similar Documents

Publication Publication Date Title
US8586875B2 (en) Wiring board and method for manufacturing the same
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR20120036318A (ko) 비대칭 빌드업 층들을 가지는 기판의 제조 방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
TW201414379A (zh) 電路板及其製作方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP2004146836A (ja) 回路基板及びその製造方法
US20060054588A1 (en) Method of Manufacturing Double-Sided Printed Circuit Board
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
JP2000077568A (ja) プリント配線基板の構造及びその製造方法
JP2009117448A (ja) プリント配線板の製造方法
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
KR100313611B1 (ko) 인쇄회로기판 제조방법
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
TWI571192B (zh) Method of Making Circuit Board Micro - Conduit Hole and Circuit Board Structure with Micro - Conduit
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2005150263A (ja) 両面配線回路基板
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2007095910A (ja) 配線基板の製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
KR100313612B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP2003273510A (ja) プリント基板の製造方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080418

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4314263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees