KR100722625B1 - 미소 홀랜드를 갖는 비아홀 및 그 형성 방법 - Google Patents

미소 홀랜드를 갖는 비아홀 및 그 형성 방법 Download PDF

Info

Publication number
KR100722625B1
KR100722625B1 KR1020050121752A KR20050121752A KR100722625B1 KR 100722625 B1 KR100722625 B1 KR 100722625B1 KR 1020050121752 A KR1020050121752 A KR 1020050121752A KR 20050121752 A KR20050121752 A KR 20050121752A KR 100722625 B1 KR100722625 B1 KR 100722625B1
Authority
KR
South Korea
Prior art keywords
via hole
hole
forming
seed layer
layer
Prior art date
Application number
KR1020050121752A
Other languages
English (en)
Inventor
김종호
최종민
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050121752A priority Critical patent/KR100722625B1/ko
Priority to TW095125038A priority patent/TWI331490B/zh
Priority to US11/484,708 priority patent/US7629692B2/en
Priority to JP2006306612A priority patent/JP4314263B2/ja
Application granted granted Critical
Publication of KR100722625B1 publication Critical patent/KR100722625B1/ko
Priority to US12/068,457 priority patent/US20080209722A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 비아홀 및 그 형성 방법에 관한 것으로서, 특히 미소한 홀랜드를 갖도록 하여 회로패턴의 밀집도를 높일수 있도록 하는 미소 홀랜드를 갖는 비아홀 및 그 형성 방법에 관한 것이다.
또한, 본 발명에 따르면, 동박적층판에 비아홀을 형성하고 에칭 레지스트를 도포한 후에 동박에 회로패턴을 형성하는 제 1 단계; 시드층을 형성하고, 포토 레지스트를 도포한 후에 비아홀의 내벽을 노출시키는 제2 단계; 및 상기 비아홀의 내벽에 도금층을 형성하고 상기 포토 레지스트와 시드층을 제거하는 제 3 단계를 포함하여 이루어진 미세 홀랜드를 갖는 비아홀의 형성 방법 및 그 방법에 의해 형성된 미소 홀랜드를 갖는 비아홀이 제공된다.
홀랜드, 비아홀, 미세패턴, 소형화

Description

미소 홀랜드를 갖는 비아홀 및 그 형성 방법{Via hole having fine hole land and method thereof}
도 1a 내지 도 1d는 종래 기술에 따른 레이저드릴 가공을 이용한 인쇄회로기판 비아홀의 형성공정을 나타내는 도면이다.
도 2a는 종래 기술에 따른 복수의 비아홀의 평면도이고, 도 2b는 종래 기술에 따른 비아홀의 사시도.
도 3a는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 비아홀의 사시도이고, 도 3b는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 복수 비아홀의 평면도.
도 4a 내지 도 4p는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 비아홀의 형성 방법의 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
204ui, 204uo, 204di, 204do : 홀랜드 205 : 회로선
206 : 와이어 본딩 패드 207 : 내벽 전도층
208 : 솔더볼 패드 410 : 동박 적층판
411 : 절연층 412a, 412b : 동박
420 : 비아홀 430a, 430b : 에칭 레지스트
440 : 시드층 450a, 450b : 포토 레지스트
460 : 동도금층
본 발명은 비아홀 및 그 형성 방법에 관한 것으로서, 특히 미소한 홀랜드를 갖도록 하여 회로패턴의 밀집도를 높일수 있도록 하는 미소 홀랜드를 갖는 비아홀 및 그 형성 방법에 관한 것이다.
최근의 전자기기는 갈수록 소형화, 경량화, 고기능화되고 있다. 또, 무선 통신 단말기, 디지털 캠코더, 휴대형 컴퓨터 등 경박단소형 기기를 중심으로 빌드-업 PCB(Build-up Printed Circuit Board)의 응용분야가 빠르게 확대됨에 따라 다층인쇄회로기판의 사용이 급속히 늘어 가고 있다.
다층 인쇄회로기판은 평면적 배선부터 입체적인 배선이 가능하며, 특히 산업용 전자 분야에서는 IC(integrated circuit), LSI(large scale integration) 등 기능소자의 집적도 향상과 함께 전자 기기의 소형화, 경량화, 고기능화, 구조적인 전기적 기능통합, 조립시간 단축 및 원가절감 등에 유리한 제품이다.
이러한 응용영역에 사용되는 빌드-업 PCB는 반드시 각 층간의 연결을 위하여 비아홀(via hole)을 형성하게 되는데 최근 소형화 및 박형화의 경향으로 레이저 드릴이 새로운 홀 가공 기술로 급부상하고 있다.
즉, 비아홀이란, 다층 인쇄회로기판의 층간 전기적 연결 통로에 해당되는 것으로 기존에는 기계 드릴(Mechanical Drill)로 가공하였으나, 회로의 미세화로 인하여 홀의 구경이 작아지면서 기계 드릴 가공에 따른 가공비의 증가와 미세홀 가공의 한계로 인해 레이저를 이용한 가공방식이 사용되었다.
일반적으로 새로운 더 작은 비아를 '마이크로 비아(micro via)'라고 부르며 이는 블라인드(blind) 현상을 대표한다. 블라인드 비아(blind via)는 PCB를 통하여 완전히 통과할 수 없고 어떤 미리 설정된 층 깊이에서 정지하는 비아를 말한다.
만약 비아가 점유하는 단면 지역이 감소되는 경우 비아를 이용하는 능력은 유사하게 더 커진다.
그러나, 비아 크기의 감소는 마이크로 비아의 기계적인 드릴링이 거의 상업적으로 끝났다는 것을 의미하며, 몇 가지의 대체 프로세스인 소위 레이저 제거 및 플라즈마 제거 방법이 일반화되는 것을 의미한다.
물질 제거는 레이저 광 펄스 또는 플라즈마 처리의 전기화학적 반응이다. 그것은 컷팅 작용 또는 처리가 아니다. 그러나, 유사한 방식의 제거는 중심선을 둘러싸는 물질을 제거한다.
이러한 제거는 어떤 방법이 사용될지라도 기본적으로 원형 구멍을 만드는 것에 의해 기계적인 드릴링과 우열을 다툰다. 이렇게 제거된 라운드형 구멍은 중심선 주위의 물질 제거로 인하여 '드릴링'으로 종종 기술되며, 따라서 용어는 마이크로 비아 드릴링(Micro via drilling)이라 한다.
종래 기술에 따른 레이저드릴 가공을 이용한 인쇄회로기판 비아홀의 형성공정을 도 1a 내지 도 1d에 개략적으로 나타내었다.
도 1a 내지 도 1d에 도시된 바와 같이, 종래의 레이저드릴 가공을 이용한 인쇄회로기판의 비아홀 형성방법은 레이저 드릴 가공 공정-디스미어 공정 및 동도금 공정-회로형성 공정으로 이루어져 있다.
즉, 인쇄회로기판의 비아홀을 형성하기 위해서는 도 1a에 도시된 바와 같은 동박적층판(101)에 도 1b에 도시된 바와 같이 먼저 2개의 층을 관통하는 비아홀(102)을 뚫는다.
그리고, 도 1c에 도시된 바와 같이 디스미어 공정을 수행하고 홀의 내벽을 구리와 같은 도체로 도금하여 동도금층(103)을 형성하여 도전성을 부여한다. 이후 회로 패턴을 형성하여 인쇄회로기판을 완성한다.
이때,전기적 연결을 위하여 가공된 비아홀(102)는 전기적 연결을 위해 홀랜드(104)가 형성되어야 한다. 이러한 비아홀(102)의 홀랜드(104)는 회로패턴의 밀집도를 높이는데 방해가 된다. 즉, 도 2a의 종래 기술에 따른 비아홀의 평면도를 참조하면, 홀랜드(104a~104c)로 인하여 회로선(105a~105c)이 서로 접근하는데 한계가 있다. 회로선(105a~105c)의 접근을 더 가깝게 하기 위해서 비아홀을 지그재그로 배치하였지만 여전히 홀랜드(104a~104c)는 회로선(105a~105c)의 접근을 방해한다.
도 2b는 종래 기술에 따른 비아홀의 사시도로서, 도면을 참조하면 비아홀은 홀내벽(107)과, 홀내벽(107)의 상부에 위치한 상부 홀랜드(104upper)와 하부에 위치한 하부 홀랜드(104down)와, 와이어를 본딩하기 위한 와이어 본딩 패드(106), 와이어 본딩 패드(106)과 홀랜드(104upper)를 연결하기 위한 회로선(105), 솔더볼을 부착하기 위한 솔더볼 패드(108)을 구비하고 있다. 도시된 바와 같이 홀랜드(104upper, 104down)은 여전히 많은 면적을 차지하고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 홀랜드를 미소하게 제작하여 회로패턴의 밀집도를 높일 수 있도록 하는 미소 홀랜드를 갖는 비아홀 및 그 형성 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은, 인쇄회로기판의 비아홀에 있어서, 절연층에 접속하는 내벽에 형성되어 있는 제1 전도층; 상기 제1 전도층의 외부에 형성되어 있는 제2 전도층; 및 상기 제2 전도층에 접속되어 있으며 상기 절연층의 표면에 형성되어 있는 회로선을 포함하며, 상기 제1 전도층과 상기 제2 전도층의 상하면이 각각 홀랜드를 형성하는 것을 특징으로 한다.
또한, 본 발명은 바람직하게 상기 제 1 전도층이 상기 절연층의 표면으로 확장되어 형성되어 있는 것을 특징으로 한다.
또한, 본 발명은 바람직하게 상기 제1 전도층은 무전해 도금층인 것을 특징 으로 한다.
또한, 본 발명은 바람직하게 상기 제2 전도층은 전해 도금층인 것을 특징으로 한다.
또한, 본 발명은, 동박적층판에 비아홀을 형성하고 에칭 레지스트를 도포한 후에 동박에 회로패턴을 형성하는 제 1 단계; 시드층을 형성하고, 포토 레지스트를 도포한 후에 비아홀의 내벽을 노출시키는 제2 단계; 및 상기 비아홀의 내벽에 도금층을 형성하고 상기 포토 레지스트와 시드층을 제거하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 3a 이하의 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
도 3a는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 비아홀의 사시도이고, 도 3b는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 복수 비아홀의 평면도이다.
도 3a를 참조하면 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 비아홀은 내벽 전도층(207)과, 상부 홀랜드(204ui와 204uo로 이후어진 204u), 하부 홀랜드(204di와 204do로 이루어진 204d), 와이어 본딩 패드(206), 솔더볼 패드(208), 와이어 본딩 패드(206)과 상부 홀랜드(204u)를 연결하기 위한 회로선(205)를 구비하고 있다.
여기에서, 홀랜드(204u)는 내벽 전도층(207)과 같은 크기를 갖고 있으며 내부 홀랜드(204ui)와 내부 홀랜드(204ui)가 확장된 외부 홀랜드(204uo)을 구비하고 있다. 여기에서 외부 홀랜드(204uo)은 0~15um가 바람직하다. 그리고, 내부 홀랜드(204ui)는 10um가 바람직하다. 내부 홀랜드(204ui)와 외부 홀랜드(204uo)은 서로 다른 공정에서 생성되기 때문에 동일한 물질인 동으로 형성된다 해도 서로 다른 결정 구조를 가지고 있다. 즉, 내부 홀랜드(204ui)는 전해 동도금층으로 형성되어 있으며, 외부 홀랜드(204uo)은 무전해 동도금층과 전해 동도금층으로 형성되어 있다.
한편, 위에서 설명한 바와 같이 미소 홀랜드(204ui, 204uo)을 갖는 비아홀을 복수개 배치한 도면이 도 3b이며 도 3b를 참조하면 외부 홀랜드(204uoa~204uoc)가 미소하기 때문에 회로선(205a~205c)을 서로 근접시킬 수 있어 회로패턴의 밀집도를 높일 수 있다.
일반적으로, 도 2a의 종래 기술에 따른 홀랜드는 홀크기보다 최소 100um 이상 커야만 했다. 이는 기계적인 정합능력이 절대적으로 부족하기 때문이며, 또한 에칭(Etching) 이란 공정이 있어 홀랜드가 더 협소해 지는 이유 때문에 홀랜드의 크기가 더 커지면 커졌지 작아지기가 어려웠다. 그러나, 본 발명에서는 에칭 공정이 사전에 진행되었고, 이후에 홀을 형성함에 있어 도금으로 진행됨에 따라 에칭에서 감소되는 양은 근본적으로 없고, 특히 정합능력이 비록 떨어지더라도 홀 크기만큼만 열려 있어도 (도금)약품이 통과될 수 있으면, 충분히 도금이되면서 층이 형성되어 홀내에 도금층이 만들어진다.
즉, 종래의 기술로 분명 홀랜드를 줄이는 것이 가능하지만, 근본적으로 홀크기 대비 100um 이하로 줄이는 것은 실질적으로 불가능하다. 이는 공법상의 차이로 설명이 가능하며, 종래 방식은 원래의 (두께 + 시드층 + 도금) 이후 에칭방식으로 진행됨에 따라 액유동에 따라 정합이 완벽히 진행된다 하여도, 에칭후 공정에서 홀내의 도금층이 완전히 제거되어 상/하면의 전기적 연결이 근본적으로 불가하게되기 때문이다.
도 4a 내지 도 4p는 본 발명의 일실시예에 따른 미소 홀랜드를 갖는 비아홀의 형성 방법의 공정도이다.
삭제
먼저, 도 4a에 도시된 바와 같이 절연층(411)의 양면에 동박(412a, 412b)이 형성되어 있는 동박적층판(410)을 준비한다.
절연층(411)의 기초재료로는 수지(Resin)이 사용된다. 수지는 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수변화가 금속보다 크다는 결점이 있다. 이러한 결점을 보완하기 위해 종이, 유리섬유 및 유리부칙포 등이 보강기재로서 사용된다. 보강기재를 사용함으로써 수지의 종횡방향의 강도가 증가하고, 온도에 의한 치수변화도 감소한다.
여기에서는, 절연층(411)의 양면에 동박(412a, 412b)이 형성되어 있는 동박적층판(410)이 사용되었지만 한면이 동박으로 덮여 있는 동박적층판도 사용가능하 다.
다음으로, 도 4b에 도시된 바와 같이 준비된 동박적층판(410)에 드릴을 사용하여 비아홀(420)을 형성한다.
현재 인쇄회로기판의 비아홀을 형성하기 위하여 사용가능한 방법으로서 엑시머, Nd;YAG 및 CO2 타입의 레이저드릴 가공법 등이 있다.
상기 엑시머 타입의 레이저드릴 가공법은 인쇄회로기판의 드릴용으로는 거의 사용되지 않으며, 355㎚의 파장을 사용하는 YAG 레이저드릴 가공법은 동박을 직접 관통할 수 있지만, 절연층에 사용되는 프리프레그 등의 유리 에폭시 성분이 포함된 물질에서 90% 정도의 반사가 발생되어 가공이 어렵다.
한편, 9.4um 파장 정도를 사용하는 상기 CO2 타입의 레이저드릴 가공법은 80% 정도의 흡수율을 나타내어 가공이 가능하다.
이후에, 도 4c에 도시된 바와 같이, 비아홀(420)이 형성된 동박적층판(410)에 회로형성을 위하여 에칭 레지스트(430a, 430b)를 형성한다. 이러한 에칭 레지스트(430a, 430b)를 형성하는 방법은 사진법과 스크린 인쇄법으로 나눌수 있다. 그리고, 사진법은 드라이필름을 에칭 레지스트를 사용하는 D/F법과 액체 상태의 감광재를 사용하는 액상감광재법으로 구분된다.
다음에, 도 4d에 도시된 바와 같이, 화상형성공정을 수행하여 에칭 레지스트(430a, 430b)의 패턴을 동박(412a, 412b)에 형성하고, 에칭액을 분무하여 에칭 레지스트(430a, 430b)에 의해 보호되는 영역(즉, 회로패턴이 되는 부분)을 제외한 나 머지 영역의 동박(412a, 412b)를 제거하며, 이때의 동박적층판(410)의 평면도가 도 4e에 도시되어 있으며, 배면도가 도 4f에 도시되어 있다. 도 4e를 보면 회로선(435a)가 비아홀(420)의 내부쪽으로 걸쳐 있음을 알 수 있으며, 도 4f를 보면 동박 적층판(410)의 하부에 있는 회로선(435b)가 비아홀(420)의 내부쪽에 걸쳐 있음을 알 수 있다.
이후에, 그리고, 도 4g에 도시된 바와 같이 동도금을 수행하여 시드층(seed layer)(440)을 형성하며, 이때 동박적층판(410)의 평면도가 도 4h이고 배면도가 도 4i이다. 이때 동도금 순서는 무전해 동도금(또는 sputter)에서 전해 동도금 순으로 진행한다. 여기에서 시드층(440)은 바람직하게 0.5~1.5um이다.
무전해 동도금(또는 sputter)은 수지, 세라믹, 유리 등과 같은 부도체의 표면에 도전성을 부여하기 위한 도금방법이다. 무전해 동도금은 도금액에 기판을 담그는 방법으로 도금을 행하므로 홀의 내벽은 물론 기판의 모든 부분이 도금된다. 무전해 동도금을 행함으로써 기판의 윗면의 동박과 아랫면의 동박이 도체로 연결된다. 이를 1차 동도금이라고 한다. 1차 동도금은 전해 동도금을 위한 초벌 성격의 도금으로서 도금막의 두께도 얇다. 무전해 동도금피막은 물성이 떨어지므로 그대로 사용할 수 없으며 전해 동도금을 덧입혀 보완해 주어야 한다.
무전해 동도금을 행하여 홀의 내벽에 도전성을 부여하였으므로 이제 전기 분해를 이용한 전해 동도금이 가능하다. 전해 동도금은 두꺼운 도금피막을 형성하기 쉽고, 막의 물성도 무전해 동도금에 비해 우수하다.
이후에, 도 4j에 도시된 바와 같이, 시드층(440)이 형성된 동박적층판(410) 의 비아홀(420)이 홀 내벽만을 노출시키기 위하여 포토 레지스트(450a, 450b)를 형성한다. 이러한 포토 레지스트(450a, 450b)를 형성하는 방법은 사진법과 스크린 인쇄법으로 나눌수 있다. 그리고, 사진법은 드라이필름을 에칭 레지스트를 사용하는 D/F법과 액체 상태의 감광재를 사용하는 액상감광재법으로 구분된다.
그리고, 화상형성공정을 수행하여 포토 레지스트(450a, 450b)에 비아홀(420)에 대응되는 부분을 제거하여 비아홀(420)의 홀 내벽을 노출시키며, 이때의 동박적층판(410)의 평면도가 도 4k에 도시되어 있으며, 배면도가 도 4l에 도시되어 있다. 도 4k를 보면 비아홀(420)의 내벽만이 노출되어 있음을 알 수 있으며, 도 4l를 보면 동박 적층판(410)의 비아홀(420)의 내벽만이 노출되어 있음을 알 수 있다.
다음에, 도 4m에 도시된 바와 같이 시드층(440)을 도금인입선으로 하여 비아홀(420)의 내벽에 동도금층(460)을 형성하며 바람직하게 10um이상의 두께를 갖는 것이 좋다.
동도금층(460)의 두께가 10um이상이 되면 상하 도통이 원하는 정도로 신뢰성있게 진행된다.
이때의 비아홀(420)의 내벽에 동도금층(460)이 형성된 상태의 평면도가 도 4n에 도시되어 있으며, 배면도가 도 4o에 도시되어 있다.
도 4n 및 도 4o를 참조하면, 비아홀(420)의 내벽에는 상대적으로 얇은 시드층(440)이 형성되어 있고 시드층(440)의 외부에는 시드층(440)에 비하여 상대적으로 두꺼운 동도금층(460)이 형성되어 있다.
다음에, 도 4p에 도시되어 있는 바와 같이 포토 레지스트(450a, 450b)을 박 리하고, 플래쉬 에칭을 통하여 시드층(440)을 제거하여 회로를 형성한다.
이후의 포토솔더레지스트 형성 공정이나 그 이후의 공정은 일반 공정을 따른다.
상기와 같은 본 발명에 따르면, 인쇄회로기판의 소형화가 진행되면서 비아홀의 밀집도가 높아짐에 따라 홀랜드에 의한 유효면적 감소를 근본적으로 해결할 수 있도록 하는 효과가 있다.
즉, 본 발명에 따르면, 단위면적당 회로선의 수를 증가시켜 회로패턴의 밀집도를 높일 수 있도록 하는 효과가 있다.
또한, 본 발명에 따르면, 미세 패턴화가 적용되는 전 제품군으로 확대되어 제품의 소형화가 가능하도록 하는 효과가 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (11)

  1. 인쇄회로기판의 비아홀에 있어서,
    절연층에 형성된 홀에 접촉하여 상기 홀의 내벽에 형성되어 있으며, 상기 절연층에 형성된 상기 홀의 외부로 연장되어 돌출되게 형성되어 있는 시드층;
    상기 시드층에 접촉하여 상기 시드층의 내벽에 형성되어 있는 도금층; 및
    상기 절연층에 형성된 상기 홀의 외부로 연장되어 돌출되게 형성되어 있는 상기 시드층 부위에 접촉되어 접속되어 있으며, 상기 절연층의 표면에 형성되어 있는 회로선을 포함하며,
    상기 절연층에 형성된 상기 홀의 돌출되게 형성되어 있는 상기 시드층 부위와 상기 시드층 부위의 내벽에 형성되어 있는 상기 도금층 부위가 홀랜드를 형성하며, 상기 홀랜드는 상기 회로선을 통하여 와이어 본딩 패드 또는 솔더볼 패드에 접속되어 있는 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀.
  2. 제 1 항에 있어서,
    상기 시드층이 상기 절연층의 표면으로 확장되어 형성되어 있는 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀.
  3. 제 1 항에 있어서,
    상기 시드층은 무전해 도금층인 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀.
  4. 제 1 항에 있어서,
    상기 도금층은 전해 도금층인 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀.
  5. 동박적층판에 비아홀을 형성하고 에칭 레지스트를 도포한 후에 동박에 회로패턴을 형성하는 제 1 단계;
    시드층을 형성하고, 포토 레지스트를 도포한 후에 비아홀의 내벽을 노출시키는 제2 단계;
    상기 비아홀의 내벽에 도금층을 형성하고 상기 포토 레지스트와 시드층을 제거하는 제 3 단계를 포함하여 이루어진 미소 홀랜드를 갖는 비아홀의 형성 방법.
  6. 제 5 항에 있어서,
    상기 제 1 단계는,
    상기 동박적층판에 드릴 공정을 통해 비아홀을 형성하는 제 1-1 단계;
    회로형성을 위하여 상기 동박적층판에 상기 에칭 레지스트를 도포하는 제 1-2 단계;
    노광 현상을 통하여 상기 동박적층판의 동박에 회로패턴을 형성하는 제 1-3 단계를 포함하여 이루어진 미소 홀랜드를 갖는 비아홀의 형성 방법.
  7. 제 5 항에 있어서,
    상기 제 2 단계는,
    무전해 도금과 전해 도금을 통하여 시드층을 형성하는 제 2-1 단계;
    상기 시드층의 위에 상기 포토 레지스트를 도포하는 제 2-2 단계; 및
    상기 포토 레지스트에 노광 현상 공정을 통하여 비아홀의 내벽을 노출시키는 제 2-3 단계를 포함하여 이루어진 미소 홀랜드를 갖는 비아홀의 형성 방법.
  8. 제 7 항에 있어서,
    상기 시드층의 두께가 1.5um인 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀의 형성 방법.
  9. 제 5 항에 있어서,
    상기 제 3 단계는,
    상기 비아홀의 내벽에 상기 시드층을 도금 인입선으로 하여 도금층을 형성하는 제 3-1 단계;
    상기 포토 레지스트를 제거하는 제 3-2 단계; 및
    플래쉬 에칭을 통하여 상기 시드층을 제거하는 제 3-3 단계를 포함하여 이루어진 미소 홀랜드를 갖는 비아홀의 형성 방법.
  10. 제 9 항에 있어서,
    상기 도금층의 두께가 15um이상인 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀의 형성 방법.
  11. 제 5 항에 있어서,
    상기 제 2 단계 이후에,
    상기 비아홀의 주변을 더 노출시키는 제 4 단계를 더 포함하며,
    상기 제 3 단계의 비아홀의 내벽의 도금층의 형성시에 비아홀 주면의 노출 부위에서 도금층이 형성되는 것을 특징으로 하는 미소 홀랜드를 갖는 비아홀의 형성 방법.
KR1020050121752A 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법 KR100722625B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050121752A KR100722625B1 (ko) 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
TW095125038A TWI331490B (en) 2005-12-12 2006-07-10 Via hole having fine hole land and method for forming the same
US11/484,708 US7629692B2 (en) 2005-12-12 2006-07-12 Via hole having fine hole land and method for forming the same
JP2006306612A JP4314263B2 (ja) 2005-12-12 2006-11-13 微小ホールランドを有するビアホールおよびその形成方法
US12/068,457 US20080209722A1 (en) 2005-12-12 2008-02-06 Method for forming via hole having fine hole land

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121752A KR100722625B1 (ko) 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100722625B1 true KR100722625B1 (ko) 2007-05-28

Family

ID=38138472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121752A KR100722625B1 (ko) 2005-12-12 2005-12-12 미소 홀랜드를 갖는 비아홀 및 그 형성 방법

Country Status (4)

Country Link
US (2) US7629692B2 (ko)
JP (1) JP4314263B2 (ko)
KR (1) KR100722625B1 (ko)
TW (1) TWI331490B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
KR102309827B1 (ko) 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
TWI471984B (zh) * 2008-05-23 2015-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186373A (ja) * 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
JP2004303856A (ja) 2003-03-31 2004-10-28 Mitsubishi Paper Mills Ltd 基板の製造方法
KR20050098579A (ko) * 2004-04-07 2005-10-12 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
JP2005286296A (ja) 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286389A (ja) 1991-03-15 1992-10-12 Citizen Watch Co Ltd 回路基板の製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5495665A (en) 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP2000151067A (ja) 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
CA2364571A1 (en) * 1999-03-15 2000-09-21 Merck & Co., Inc. Isoforms of mouse serotonin 5-ht2c receptor
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
US20020117753A1 (en) 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
KR100632577B1 (ko) * 2004-05-03 2006-10-09 삼성전기주식회사 인쇄회로기판의 전해 금도금 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186373A (ja) * 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
JP2004303856A (ja) 2003-03-31 2004-10-28 Mitsubishi Paper Mills Ltd 基板の製造方法
JP2005286296A (ja) 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
KR20050098579A (ko) * 2004-04-07 2005-10-12 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106982522A (zh) * 2017-03-14 2017-07-25 开平依利安达电子第三有限公司 多网络通孔电路板及其制造方法
KR102309827B1 (ko) 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Also Published As

Publication number Publication date
JP2007165863A (ja) 2007-06-28
US20070132087A1 (en) 2007-06-14
US20080209722A1 (en) 2008-09-04
TWI331490B (en) 2010-10-01
TW200723971A (en) 2007-06-16
US7629692B2 (en) 2009-12-08
JP4314263B2 (ja) 2009-08-12

Similar Documents

Publication Publication Date Title
TWI478640B (zh) 電路板及其製作方法
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR20090104142A (ko) 다층 프린트 배선판
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
KR100722625B1 (ko) 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
KR101162523B1 (ko) 다층 프린트 배선판
JP2000077568A (ja) プリント配線基板の構造及びその製造方法
TWI450656B (zh) 電路板及其製作方法
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
TWI636720B (zh) 電路板結構及其製造方法
JP2005150551A (ja) 配線基板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
JP4045120B2 (ja) 多層プリント配線板とその製造方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2005333050A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
TWI299971B (en) Process for manufacturing a wiring substrate
JP2009088337A (ja) プリント配線板およびその製造方法
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
JP2024002647A (ja) 配線基板及び配線基板の製造方法
JP3817291B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13