KR100754061B1 - 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스의 공정 능력을 향상시켜 와이어 본딩 패드 폭 및 와이어 본딩 패스 스페이스를 확보하여 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.

와이어 본딩 패드 폭, 와이어 본딩 패드 스페이스, 에칭액

Description

인쇄회로기판의 제조방법{Method of Fabricating Printed Circuit Board}

도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.

삭제

삭제

도 3a 내지 도 3g는 본 발명의 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.

삭제

삭제

<도면의 주요 부분에 대한 부호의 설명>

11, 111 : 절연층 12, 112 : 동박

12a, 12b, 112a, 112b : 동도금층 14, 114 : 드라이 필름

16, 116 : 비아홀

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 특히 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스의 공정 능력을 향상시켜 와이어 본딩 패드 폭 및 와이어 본딩 패스 스페이스를 확보하여 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.

전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 제품에 장착되는 패키지(Package)의 박형화가 필요하게 되었고 이에 패키지의 중요한 구성부품의 하나인 기판에 대해 박형화 및 고밀도화가 요구되고 있는 추세이다.

도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.

먼저, 도 1a에 도시된 바와 같이 절연층(11)의 양면에 동박(12)이 부착된 동박적층판(Copper Clad Laminate; CCL)(10)을 준비한다.

이후, 드릴링으로 가공하여 도 1b에 도시된 바와 같이 동박적층판(10)에 비아홀(16)을 형성한다.

비아홀(16)을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀(16) 내부 및 동박(12) 위에 도 1c에 도시된 바와 같이 동도금층(12a)을 형성한다.

동도금층(12a)을 형성한 후에는 동도금층(12a) 위에 드라이 필름(14)을 도포한 후 노광, 현상을 통해 도 1d에 도시된 바와 같이 회로를 형성한다.

이후, 염화동 에칭액으로 동도금층(12a)을 에칭하여 도 1e에 도시된 바와 같이 회로패턴(12b)을 형성한다.

회로패턴(12b)을 형성한 후에는 박리액을 이용하여 도 1f에 도시된 바와 같이 회로패턴(12b) 위에 도포 된 드라이 필름(14)을 제거한다.

이후, 회로패턴(12b) 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 영역에 솔더 레지스트층을 형성한다.

솔더 레지스트층을 형성한 후에는 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 금도금층을 형성한다.

그러나, 이와 같은 종래의 인쇄회로기판의 제조방법은 단위 시간당 에칭량이 높은 염화동 에칭액으로 동도금층(12a)을 에칭하기 때문에 회로패턴(12b) 형성 시 와이어 본딩 패드 폭(wire bonding pad width) 및 와이어 본딩 패드 스페이스(wire bonding pad space)에 대한 공정 능력이 저하되는 문제가 있다. 여기서, 와이어 본딩 패드 폭은 회로패턴(12b)의 상부 폭을 의미하고, 와이어 본딩 패드 스페이스는 회로패턴(12b)의 하부 간격을 의미한다.

또한, 종래 기술에 따른 인쇄회로기판의 제조방법은 에칭력이 높은 염화동 에칭액으로 동도금층(12a)을 에칭하므로 와이어 본딩 패드로 사용되는 회로패턴(12b)의 상부가 과에칭 되어 와이어 본딩 패드 폭의 확보가 어려울 뿐만 아니라 와이어 본딩 패드 스페이스 및 파인 피치의 구현이 어려운 문제가 있다.

따라서, 본 발명은 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스의 공정 능력을 향상시켜 와이어 본딩 패드 폭 및 와이어 본딩 패스 스페이스를 확보하여 파인 피치를 구현할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 동박이 적층 된 동박적층판에 비아홀을 형성하는 단계; (b) 상기 비아홀이 형성된 동박적층판에 동도금층을 형성한 후상기 동도금층 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로를 형성하는 단계; (c) 제 1 에칭액으로 상기 동도금층의 일부를 에칭하는 단계; 및 (d) 상기 제 1 에칭액보다 에칭력이 높은 제 2 에칭액으로 상기 동도금층 중 나머지 부분을 에칭하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명 한다.

도 3a 내지 도 3g는 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.

먼저, 도 3a에 도시된 바와 같이 절연층(111)의 양면에 동박(112)이 적층 된 동박적층판을 준비한다.

여기서, 동박적층판의 절연층(111)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.

또한, 동박(112)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.

이러한, 동박적층판은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 등 여러 가지가 있으나 일반적으로 유리/에폭시 동박적층판이 사용된다.

이후, CNC 드릴(Computer Numerical Control Drill)을 이용하여 도 3b에 도시된 바와 같이 절연층(111)을 관통하는 비아홀(116)을 형성한다.

비아홀(116)을 형성한 후에는 비아홀(116) 형성 시 드릴링 가공으로 인해 발생 되는 동박의 버(burr)를 제거하기 위한 디버링(Deburring) 공정을 수행하여 비아홀(116) 형성 시 발생하는 각종 오염과 이물질을 제거한다.

비아홀(116)을 형성한 후에는 절연층(111)의 상부 및 하부 즉, 절연층(111)의 층간 전기적 연결을 위해 무전해 동도금 및 전해 동도금 공정을 통해 도 3c에 도시된 바와 같이 비아홀(116)이 형성된 기판에 동도금층(112a)을 형성한다.

이때, 비아홀(116) 내부에 형성된 동도금층(112a)은 비아홀(116) 내부를 충진하도록 형성될 수도 있다.

동도금층(112a)을 형성한 후에는 동도금층(112a) 위에 드라이 필름을 도포한다. 이후, 드라이 필름 위에 아트워크 필름, 즉, 마스크를 밀착시킨 후 자외선(UV)을 조사한다. 이에 따라, 자외선에 노출된 드라이 필름이 경화된다.

드라이 필름을 자외선에 노광시킨 후에는 분무장치를 이용하여 기판을 현상액으로 현상시킨다. 이때, 현상액으로는 탄산 나트륨(Na₂CO₃)이 사용된다. 이로 인해, 경화된 드라이 필름을 제외한 나머지 부분의 드라이 필름이 제거되어 도 3d에 도시된 바와 같이 회로가 형성될 부분의 드라이 필름(114)만이 동도금층(112a) 위에 남게 된다.

이후, 도 3e에 도시된 바와 같이 에칭력이 낮은 제 1 에칭액(황산/과수 타입의 에칭액)으로 동도금층(112a)의 일부분을 1차 에칭한다. 이때, 동도금층(112a)은 제 1 에칭액에 의해 표면 두께 대비 10% 내지 40%, 바람직하게는 1/3가 에칭된다.

이때, 제 1 에칭액으로 동도금층(112a) 전체 두께를 에칭할 경우 많은 공정시간이 소요되고, 너무 적은 두께 즉, 동도금층(112a)의 10% 이하의 두께만을 에칭할 경우에는 나머지 동도금층(112a)을 에칭하기 위한 제 2 에칭액(염화동 에칭액)에 의해 본딩 패드 폭(bonding pad width) 및 본딩 패드 스페이스(bonding pad space)를 충분히 확보하기 어렵기 때문에 1차 에칭 시 동도금층(112a)의 1/3만을 에칭한다.

1차 에칭 후에는 제 1 에칭액보다 에칭력이 높은 제 2 에칭액(염화동 에칭액)으로 도 3f에 도시된 바와 같이 동도금층(112a)의 나머지 부분을 2차 에칭한다.

이후, 박리액을 이용하여 드라이 필름(114)을 회로패턴(112b)으로부터 박리시킴으로써 도 3g과 같은 회로패턴이 형성된다.이때, 박리액으로는 NaOH 또는 KOH가 사용된다.

회로패턴(112b)을 형성한 후에는 회로패턴 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용될 부분을 제외한 나머지 부분에 솔더 레지스트층을 형성한다.

이후, 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 와이어 본딩 패드 및 솔더 볼 패드로 사용될 부분에 금도금층을 형성한다.

이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 에칭력이 낮은 황산/과수 타입의 에칭액으로 동도금층(112a)의 일부(1/3)를 에칭하여 동도금층(112a)의 표면두께를 낮춘 후 에칭력이 높은 염화동 에칭액으로 나머지 동도금층(112a)을 에칭하기 때문에 종래의 인쇄회로기판 제조방법에서 발생 되었던 와이어 본딩 패드의 상부가 과 에칭되는 것을 방지할 수 있게 되어 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스를 충분히 확보할 수 있게 되어 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스에 대한 공정 능력을 향상시킬 수 있게 된다.

이에 따라, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스를 확보할 수 있게 되어 파인 피치를 구 현할 수 있을 뿐만 아니라 미세회로패턴을 형성할 수 있게 된다.

상술한 바와 같이, 본 발명은 에칭력이 낮은 황산/과수 타입의 에칭액으로 동도금층의 일부를 에칭하여 동도금층의 표면두께를 낮춘 후 에칭력이 높은 염화동 에칭액으로 나머지 동도금층을 에칭하기 때문에 종래의 인쇄회로기판 제조방법에서 발생 되었던 와이어 본딩 패드의 상부가 과 에칭되는 것을 방지할 수 있게 되어 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스를 충분히 확보할 수 있게 되어 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스에 대한 공정 능력을 향상시킬 수 있다.

이에 따라, 본 발명은 와이어 본딩 패드 폭 및 와이어 본딩 패드 스페이스를 확보할 수 있게 되어 파인 피치를 구현할 수 있을 뿐만 아니라 미세회로패턴을 형성할 수 있다.

Claims (4)

1. (a) 절연층의 양면에 동박이 적층 된 동박적층판에 비아홀을 형성하는 단계;

   (b) 상기 비아홀이 형성된 동박적층판에 동도금층을 형성한 후상기 동도금층 위에 드라이 필름을 도포하여 노광 및 현상 공정을 통해 회로를 형성하는 단계;

   (c) 제 1 에칭액으로 상기 동도금층의 일부를 에칭하는 단계; 및

   (d) 상기 제 1 에칭액보다 에칭력이 높은 제 2 에칭액으로 상기 동도금층 중 나머지 부분을 에칭하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
2. 제 1 항에 있어서,

   상기 제 1 에칭액은 황산/과수 에칭액이고, 상기 제 2 에칭액은 염화동 에칭액인 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제 1 항에 있어서,

   상기 동도금층의 일부는 상기 동도금층의 표면 두께 대비 10% 내지 40%인 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 제 3 항에 있어서,

   상기 동도금층의 일부는 상기 동도금층의 표면 두께 대비 1/3인 것을 특징으로 하는 인쇄회로기판의 제조방법.

Images