KR100789522B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100789522B1
KR100789522B1 KR1020060095755A KR20060095755A KR100789522B1 KR 100789522 B1 KR100789522 B1 KR 100789522B1 KR 1020060095755 A KR1020060095755 A KR 1020060095755A KR 20060095755 A KR20060095755 A KR 20060095755A KR 100789522 B1 KR100789522 B1 KR 100789522B1
Authority
KR
South Korea
Prior art keywords
polymer resin
layer
resin layer
printed circuit
circuit pattern
Prior art date
Application number
KR1020060095755A
Other languages
English (en)
Inventor
연제식
맹덕영
박기원
박형욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060095755A priority Critical patent/KR100789522B1/ko
Application granted granted Critical
Publication of KR100789522B1 publication Critical patent/KR100789522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 공정시간을 줄일 수 있는 다층 인쇄회로기판의 제조방법에 관한 것이다.
본 발명은 다층 인쇄회로기판의 제조 공정 시간을 줄이기 위해 (a) 절연층의 양면에 형성된 내층 회로패턴 위에 에폭시를 바탕으로 하는 고분자 수지층을 적층하는 단계; (b) 상기 고분자 수지층에 광개시제를 분산시키는 단계; (c) 상기 내층 회로패턴과 상기 고분자 수지층에 형성될 회로패턴을 전기적으로 연결하기 위한 홀을 형성하는 단계; (d) 상기 홀이 형성된 기판에 자외선을 조사하여 상기 고분자 수지층의 표면을 경화시키는 단계; 및 (e) 무전해 동도금 및 전해 동도금 공정으로 표면이 경화된 상기 고분자 수지층 위에 금속층을 형성한 후 화상형성공정으로 외층 회로패턴을 형성하는 단계를 포함한다.
광개시제, 방향족 케톤, 자외선

Description

다층 인쇄회로기판의 제조방법{Fabricating Method of Multi Layer Printed Circuit Board}
도 1은 종래 기술에 따른 다층 인쇄회로기판의 제조 공정 순서도를 나타내는 도면.
도 2a 내지 도 2f는 종래 기술에 따른 다층 인쇄회로기판의 제조 공정을 나타내는 공정 단면도.
도 3은 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정 순서도를 나타내는 도면.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정을 나타내는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 코어 12, 112 : 내층 회로패턴
14, 110 : 절연층 16a, 116a : 관통홀
16b, 116b : 비아홀 18, 118 : 외층 회로패턴
114 : 고분자 수지층 120 : UV 경화층
122 : 광개시제
본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로, 특히 공정 시간을 줄일 수 있는 다층 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 소정의 전자부품을 전기적으로 연결시키거나 또는 기계적으로 고정시켜 주는 역할을 수행하는 회로기판으로서, 페놀 수지 또는 에폭시 수지 등의 절연층과 절연층에 부착되어 소정의 배선패턴이 형성되는 동박층으로 구성되어 있다.
이러한, 인쇄회로기판은 층수에 따라 절연층의 한쪽 면에만 배선이 형성된 단면 인쇄회로기판, 절연층의 양면에 배선이 형성된 양면 인쇄회로기판 및 다층으로 배선이 형성된 다층 인쇄회로기판으로 크게 분류된다.
이 중, 다층 인쇄회로기판은 직조 된 유리섬유에 BT나 FR-4, 또는 다른 수지를 함침 시켜 코어를 제조한 후 코어의 양면에 동박을 적층하여 내층 회로를 형성하고, 이후 서브트랙티브(Subtractive) 공정이나 세미 어디티브(Semi-additive) 공정 등을 이용하여 기판을 제조한다.
도 1은 종래의 다층 인쇄회로기판의 제조공정 순서도를 나타내는 도면이고, 도 2a 내지 도 2d는 종래의 다층 인쇄회로기판의 제조공정을 나타내는 단면도이다.
도 1 및 도 2a 내지 도 2d를 참조하여 종래의 다층 인쇄회로기판의 제조공정을 설명하면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이 코어(10)의 양면에 화상형성공정으로 내층 회로패턴(12)을 형성한다.(S10)
이때, 코어(10)는 CCL(Copper Clad Laminate)이 사용되고, CCL의 절연자재로는 직조 된 유리섬유에 수지가 함침 된 FR-4나 에폭시 계열 절연자재가 주로 사용된다.
내층 회로패턴(12)을 형성한 후에는 도 2b에 도시된 바와 같이 내층 회로패턴(12)이 형성된 기판에 CZ 에칭으로 코어(10) 및 내층 회로패턴(12)의 표면에 조도를 형성한다.(S20)
코어(10) 및 내층 회로패턴(12)의 표면에 조도를 형성한 후에는 도 2c에 도시된 바와 같이 코어(10) 및 내층 회로패턴(12)의 표면에 조도가 형성된 기판에 진공 라미네이터를 이용하여 잉크 형태의 열경화성 레진을 도포하거나 건식 필름 형태의 레진을 부착하여 외부 절연층(14)을 적층하여 빌드업층을 형성한다.(S30)
이후, 디스미어 공정 시 내화학성 및 내약품성을 가지도록 도 2d에 도시된바와 같이 빌드업층이 적층 된 기판에 열을 가하여 외부 절연층(14)을 예비 경화를 시킨다.(S40)
빌드업층을 예비 경화시킨 후에는 CNC 드릴 또는 레이저 드릴을 이용하여 도 2e에 도시된 바와 같이 내층과 외층 간의 층간 접속을 위한 관통홀(16a) 및 비아홀(16b)을 형성한다.(S50)
이후, 디스미어 공정을 통해 관통홀(16a) 및 비아홀(16b) 내벽의 잔사를 제거하여 조면을 형성한다.(S60)
이후, CZ 에칭액으로 표면 조도를 형성하고, 무전해 동도금 공정 및 전해 동도금 공정으로 조도가 형성된 외부 절연층(14) 위에 금속층을 형성한 후 화상형성공정을 통해 외층 회로패턴을 형성한다.(S70)
그러나, 이와 같은 종래의 다층 인쇄회로기판 제조방법은 외부 절연층(14)을 예비 경화시킨 후 드릴 공정으로 관통홀(16a) 및/또는 비아홀(16b)을 형성하기 때문에 드릴 공정 시간이 증가하는 문제가 있다.
따라서, 본 발명은 공정 시간을 줄일 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 형성된 내층 회로패턴 위에 에폭시를 바탕으로 하는 고분자 수지층을 적층하는 단계; (b) 상기 고분자 수지층에 광개시제를 분산시키는 단계; (c) 상기 내층 회로패턴과 상기 고분자 수지층에 형성될 회로패턴을 전기적으로 연결하기 위한 홀을 형성하는 단계; (d) 상기 홀이 형성된 기판에 자외선을 조사하여 상기 고분자 수지층의 표면을 경화시키는 단계; 및 (e) 무전해 동도 금 및 전해 동도금 공정으로 표면이 경화된 상기 고분자 수지층 위에 금속층을 형성한 후 화상형성공정으로 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 3은 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정 순서도를 나타내는 도면이고, 도 4a 내지 도 4f는 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정을 나타내는 공정 단면도이다.
도 3 및 도 4a 내지 도 4f를 참조하여, 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조 공정을 설명하면 다음과 같다.
먼저, 도 4a에 도시된 바와 같이 절연층(110)의 양면에 동박(112)이 적층 된 동박적층판인 원판(100)을 준비하여 화상형성공정을 통해 절연층(110)의 양면에 내층 회로패턴을 형성한다.(S100)
여기서, 동박적층판의 절연층(110)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.
또한, 동박(112)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.
이러한, 동박적층판은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 등 여러 가지가 있으나 일반적으로 유리/에폭시 동박적층판이 사용된다.
내층 회로패턴(112)을 형성한 후에는 도 4b에 도시된 바와 같이 내층 회로패턴(112)이 형성된 원판(100)에 마이크로 에칭으로 절연층(110) 및 내층 회로패턴(112)의 표면에 조도를 형성한다.(S200)
이후, 도 4c에 도시된 바와 같이 진공 라미네이터를 이용하여 에폭시를 바탕으로 하는 고분자 수지층(114)을 적층한다.(S300)
고분자 수지층(114)을 적층 한 후에는 고분자 수지층(114)에 방향족 케톤의 광개시제(122)를 분산시킨다.
이에 따라, UV 경화 시 경화되는 고분자 수지층(114)은 디스미어 공정 시 사용되는 약품에 화학적으로 견딜 수 있게 되고, 디스미어에 의한 조면 형성이 가능하도록 반경화 상태가 되게 된다.
고분자 수지층(114)을 적층 한 후에는 도 4d에 도시된 바와 같이 내층 회로패턴(112)과 고분자 수지층(114)에 형성될 외층 회로패턴 간의 전기적 연결을 위해 레이저 드릴을 이용하여 관통홀(116a) 및 비아홀(116b)을 형성한다.(S400)
관통홀(116a) 및 비아홀(116b)을 형성한 후에는 도 4e에 도시된 바와 같이 비아홀()이 형성된 고분자 수지층(114)에 자외선 즉, UV를 조사하여 고분자 수지층(114)의 표면을 경화시킨다.(S500)
이때, 고분자 수지층(114)의 표면은 자외선 조사 시 광개시제(122)의 연속반 응에 의해 경화된다.
이에 따라, 도 4f에 도시된 바와 같이 자외선이 조사된 고분자 수지층(114)의 표면에는 UV 경화층(120)이 형성되게 된다. 이러한, UV 경화층(120)은 이후에 진행되는 디스미어 공정에 대한 내약품성 및 내화학성을 지니게 된다.
UV 경화층(120)을 형성한 후에는 디스미어 공정을 통해 관통홀(116a) 및/또는 비아홀(116b) 내벽의 잔사를 제거하여 조면을 형성한다.(S600)
이후, 마이크로 에칭액으로 UV 경화층(120)에 표면 조도를 형성하고, 도 4g에 도시된 바와 같이 무전해 동도금 공정 및 전해 동도금 공정으로 표면이 경화된 고분자 수지층(114) 즉, UV 경화층(120) 위에 금속층을 형성한 후 화상형성공정을 통해 외층 회로패턴(118)을 형성한다.
외층 회로패턴(118)을 형성한 후에는 외층 회로패턴(118) 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용될 부분을 제외한 나머지 부분에 솔더 레지스트층을 형성한다.
이후, 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 와이어 본딩 패드 및 솔더 볼 패드로 사용될 부분에 금도금층을 형성한다.
이와 같이 본 발명의 실시 예에 따른 다층 인쇄회로기판의 제조방법은 내층 회로패턴(112)이 형성된 원판(100) 위에 에폭시를 바탕으로 하는 고분자 수지층(114)을 적층한 후 적층된 고분자 수지층(114)에 광개시제(122)를 분산시키고, 고분자 수지층(114)에 관통홀(116a) 및/또는 비아홀(116b)을 형성한 후 자외선으로 노광하여 고분자 수지층(114)을 경화시킴으로써 다층 인쇄회로기판 제조의 연속 라인 구성을 가능하게 할 뿐만 아니라 열경화 공정을 자외선 공정으로 변환하여 인쇄회로기판의 제조 공정 시간을 줄일 수 있게 된다.
상술한 바와 같이, 본 발명은 내층 회로패턴이 형성된 원판 위에 에폭시를 바탕으로 하는 고분자 수지층을 적층한 후 적층된 고분자 수지층에 광개시제를 분산시키고, 고분자 수지층에 관통홀 및/또는 비아홀을 형성한 후 자외선으로 노광하여 고분자 수지층을 경화시킴으로써 다층 인쇄회로기판 제조의 연속 라인 구성을 가능하게 할 뿐만 아니라 열경화 공정을 자외선 공정으로 변환하여 인쇄회로기판의 제조 공정 시간을 줄일 수 있다.

Claims (4)

  1. (a) 절연층의 양면에 형성된 내층 회로패턴 위에 에폭시를 바탕으로 하는 고분자 수지층을 적층하는 단계;
    (b) 상기 고분자 수지층에 광개시제를 분산시키는 단계;
    (c) 상기 내층 회로패턴과 상기 고분자 수지층에 형성될 회로패턴을 전기적으로 연결하기 위한 홀을 형성하는 단계;
    (d) 상기 홀이 형성된 기판에 자외선을 조사하여 상기 고분자 수지층의 표면을 경화시키는 단계; 및
    (e) 무전해 동도금 및 전해 동도금 공정으로 표면이 경화된 상기 고분자 수지층 위에 금속층을 형성한 후 화상형성공정으로 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 광개시제는 방향족 케톤인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 (a) 단계는 마이크로 에칭으로 상기 절연층 및 내층 회로패턴 표면에 조도를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방 법.
  4. 제 1 항에 있어서,
    상기 (c) 단계 이후 디스미어 공정을 통해 상기 홀 내벽의 잔사를 제거하여 조면을 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020060095755A 2006-09-29 2006-09-29 다층 인쇄회로기판의 제조방법 KR100789522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095755A KR100789522B1 (ko) 2006-09-29 2006-09-29 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095755A KR100789522B1 (ko) 2006-09-29 2006-09-29 다층 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100789522B1 true KR100789522B1 (ko) 2007-12-28

Family

ID=39148199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095755A KR100789522B1 (ko) 2006-09-29 2006-09-29 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100789522B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104363717A (zh) * 2014-11-14 2015-02-18 镇江华印电路板有限公司 一种软硬结合印制电路板的制造方法
CN104411114A (zh) * 2014-11-14 2015-03-11 镇江华印电路板有限公司 多层软硬结合板的生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016515A (ko) 2001-08-21 2003-03-03 주식회사 코스모텍 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP2003062934A (ja) 2002-03-29 2003-03-05 Dainippon Printing Co Ltd 厚膜パターン形成方法
JP2003243836A (ja) 2002-02-14 2003-08-29 Hitachi Chem Co Ltd 多層配線板の製造方法及び絶縁樹脂組成物

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016515A (ko) 2001-08-21 2003-03-03 주식회사 코스모텍 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP2003243836A (ja) 2002-02-14 2003-08-29 Hitachi Chem Co Ltd 多層配線板の製造方法及び絶縁樹脂組成物
JP2003062934A (ja) 2002-03-29 2003-03-05 Dainippon Printing Co Ltd 厚膜パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104363717A (zh) * 2014-11-14 2015-02-18 镇江华印电路板有限公司 一种软硬结合印制电路板的制造方法
CN104411114A (zh) * 2014-11-14 2015-03-11 镇江华印电路板有限公司 多层软硬结合板的生产工艺

Similar Documents

Publication Publication Date Title
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
US20120008296A1 (en) Wiring board and method for manufacturing the same
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
JP2009260204A (ja) プリント基板およびその製造方法
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
JP6643956B2 (ja) 印刷配線板およびその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100789522B1 (ko) 다층 인쇄회로기판의 제조방법
WO2017164300A1 (ja) 印刷配線板およびその製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee