JP4192657B2 - チップ部品内蔵ビルドアップ多層配線板の製造方法 - Google Patents
チップ部品内蔵ビルドアップ多層配線板の製造方法 Download PDFInfo
- Publication number
- JP4192657B2 JP4192657B2 JP2003103709A JP2003103709A JP4192657B2 JP 4192657 B2 JP4192657 B2 JP 4192657B2 JP 2003103709 A JP2003103709 A JP 2003103709A JP 2003103709 A JP2003103709 A JP 2003103709A JP 4192657 B2 JP4192657 B2 JP 4192657B2
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- inner layer
- land
- copper foil
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ用多層配線回路基板に関し、特にチップ部品内蔵のビルドアップ多層配線板の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体実装技術の発展により半導体装置を実装するプリント配線板においては、高密度、高精度の配線層を有する多層プリント配線板が要求されている。高密度を実現する一つの方法として、抵抗、コンデンサー等のチップ部品を内蔵した配線基板が開発されており、従来技術におけるチップ部品内蔵配線基板の製造方法の一例を以下に示す。
その一つは、集積回路を実装するプリント基板の所定位置に貫通孔を形成し、その貫通孔にコンデンサーを挿入し、前記コンデンサの電極とプリント基板のパターンとを半田付けしてコンデンサ内蔵型プリント基板を得るというものである（例えば、特許文献１参照）。
【０００３】
次に、チップ部品内蔵配線基板の製造方法の一例を図１５（ａ）〜（ｃ）に示す。キャリアフィルム等からなる転写基材１１１上に配線層１２１、ランド１２２を形成し、ランド１２２上にチップ部品１３１が実装された転写部材５１０と、転写基材１１１上に配線層１２３、ランド１２４が形成された転写部材５２０と、Ｂステージ状樹脂シート１１２の貫通孔に導電性ペーストを充填して半硬化状態のスルーホール１４１及びランド１２５が形成されたコア部材５３０とを用いて、コア部材５３０の両面に転写部材５１０と転写部材５２０とを積層し、加熱、加圧成型して、チップ部品１３１、配線層１２１、１２３及びランド１２４をＢステージ状樹脂シート１１２中に埋め込むと同時に、Ｂステージ状樹脂シート１１２及び半硬化状態のスルーホール１４１を加熱硬化して、絶縁基材１１２ａ及びスルーホール１４１ａを形成して、転写基材１１１を剥離することにより、チップ部品内蔵の配線基板５００を得るというものである（例えば、特許文献２参照）
【０００４】
【特許文献１】
特開平５−２１８６１５号公報
【特許文献２】
特開平２００２−７６６３７号公報
【０００５】
【発明が解決しようとする課題】
上記、チップ部品内蔵配線基板の製造方法においては、チップ部品、配線層及びランドを形成した転写部材を、絶縁基材を構成するＢステージ状樹脂シートに加圧、加熱して埋め込む際、配線層上に形成されたチップ部品が加熱、加圧成型時にチップ部品の破損、位置ずれ及び実装接続部が破損するというの問題が発生する。
これは、上記加熱、加圧成型時にチップ部品が配線層またはランドの上部にくるため、加圧圧力がチップ部品実装箇所に集中し、チップ部品の破損、位置ずれ及び実装接続部の破損を招くと考えられる。
【０００６】
本発明は上記問題点に鑑み考案されたもので、チップ部品を配線回路基板に内蔵するにあたって、実装面積を小さく、部品内蔵層厚を薄くできる構成で、配線層との電気的接続が確実にできるチップ部品内蔵の多層配線回路板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ａにおいて、接続ランド１１と内層ランド１３とが配線層１２で電気的に接続された最外層の実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ａ上の接続ランド１１、配線層１２及びその他配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート４１上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート４０の所定位置に開口部４５を形成する工程。
（ｅ）内層基板１０ａの前記チップ部品２０を実装した面に、前記チップ部品２０に前記開口部４５を合わせて前記熱硬化性接着樹脂シート４０を重ね、前記熱硬化性接着樹脂シート４０上に銅箔５１を重ね、前記内層基板１０ａの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ａを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ａの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、所定位置にブラインドビアホール５３を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【０００８】
また、請求項２においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ｄにおいて、内層ランド１３ａが他の配線層と電気的に接続されない最外層の実装ランド部１５ａの内層ランド１３ａとチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ｄ上の接続ランド１１及び他の配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート４１上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート４０の所定位置に開口部４５を形成する工程。
（ｅ）内層基板１０ｄの前記チップ部品２０を実装した面に、前記チップ部品２０に前記開口部４５を合わせて前記熱硬化性接着樹脂シート４０を重ね、前記熱硬化性接着樹脂シート４０上に銅箔５１を重ね、前記内層基板１０ｄの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ｂを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｂの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、前記チップ部品２０の電極２１上の前記熱硬化性接着樹脂シート４０にビアホール５４を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１１】
また、請求項３においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ａにおいて、接続ランド１１と内層ランド１３とが配線層１２で電気的に接続された最外層の実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ａ上の接続ランド１１、配線層１２及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ４０ｃ及び所定位置をくり貫いた内層回路板１０ｇを作製する工程。
（ｅ）内層基板１０ａの前記チップ部品２０を実装した面に、前記チップ部品２０の位置がくり貫かれたプリプレグ４０ｃを重ね、前記プリプレグ４０ｃの上に、前記チップ部品２０の位置がくり貫かれた内層回路板１０ｇを重ね、前記内層回路板１０ｇの上にプリプレグ４０ｂ及び銅箔５１を重ね、前記内層基板１０ａの他方の面にプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し、加熱、加圧して、チップ部品内蔵コア多層銅張積層板５０ｃを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｃの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、所定位置にブラインドビアホール５４を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１２】
さらにまた、請求項４においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ｄにおいて、内層ランド１３ａが他の配線層と電気的に接続されない最外層の実装ランド部１５ａの内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ｄ上の接続ランド１１及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ４０ｃ及び所定位置をくり貫いた内層回路板１０ｇを作製する工程。
（ｅ）内層基板１０ｄの前記チップ部品２０を実装した面に、前記チップ部品２０の位置がくり貫かれたプリプレグ４０ｃを重ね、前記プリプレグ４０ｃの上に、前記チップ部品２０の位置がくり貫かれた内層回路板１０ｇを重ね、前記内層回路板１０ｇの上にプリプレグ４０ｂ及び銅箔５１を重ね、前記内層基板１０ｄの他方の面にプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ｄを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｄの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、前記チップ部品２０の電極２１上にビアホール５５を形成し、それ以外の位置にブラインドビアホール５６とフィルドビア５７を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図１（ａ）〜図３（ｋ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、
まず、複数の配線層を有する内層基板の最上層の一方の面に接続ランド１１、配線層１２及び内層ランド１３を、他方の面に配線層１４を形成して、内層基板１０ａを作製する（図１（ａ）及び（ａ’）参照）。
次に、内層基板１０ａの実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを導電接着剤３１もしくははんだ等にて固定して、チップ部品２０を実装した内層基板１０ｂを作製する（図１（ｂ）及び（ｂ’）参照）。
チップ部品２０としては、コンデンサ、抵抗、インダクタ素子等のいずれかで構成されている。
【００１４】
次に、チップ部品２０及びチップ部品２０と実装ランド部１５の接続部をディスペンサー等にて耐薬品性を有する樹脂を塗布し、加熱硬化して被覆層３２を形成した内層基板１０ｃを作製し、内層基板１０ｃ上の接続ランド１１、配線層１２及びその他の配線層表面を粗化処理液を用いて粗化処理を行う（図２（ｃ）参照）。
被覆層３２は、後記する接続ランド及び配線層表面を粗化処理する際の導電接着剤及びチップ部品電極が処理液に汚染されて、基板の絶縁性及び耐熱性が劣化するのを防止している。耐薬品性を有する樹脂としては、ＵＶ−熱硬化性エポキシ樹脂が好ましい。
【００１５】
上記粗化処理を行うことにより、配線層、ランド表面に複雑且つ微細な凹凸を形成し、後記する絶縁樹脂層形成時の樹脂の接着性を向上させるようにしたもので、チップ部品の破損及びチップ部品と内層ランドとの接着部の破損を防止できる。さらに、粗化処理は強アルカリの化学処理で行い、黒化還元処理、硫酸過水系の黒化代替処理（銅粗化処理）、ＣＺ処理等が使用可能である。
【００１６】
次に、支持体樹脂シート４１にプリプレグを複数枚積層し、加熱、加圧成型して熱硬化性樹脂シート４０を作製し、熱硬化性樹脂シート４０の所定位置に、ドリル加工、パンチング、レーザー加工等により開口部４５を形成し、開口部４５を有する熱硬化性樹脂シート４０ａを作製する（図２（ｄ）参照）。
ここで、開口部４５は、チップ部品の大きさに合わせた穴加工を施してあるため、後記するチップ部品内蔵コア多層積層板を形成する際、加熱、加圧成型時の加圧圧力がチップ部品２０に集中しないようになっており、チップ部品の位置ずれ、チップ部品破壊、チップ部品と内層ランド接続部のクラック発生を防止できる。
また、支持体樹脂シート４１としては、ガラス繊維の織布、ガラス繊維の不織布、耐熱性有機繊維の織布、耐熱性有機繊維の不織布（アラミド繊維等）にエポキシ樹脂等の樹脂を含浸させた樹脂シートもしくは耐熱性有機フィルム（アラミドフィルム、ポリイミドフィルム等）である。
プリプレグは、通常の配線回路板の積層材として用いられているプリプレグが使用できる。
【００１７】
次に、熱硬化性樹脂シート４０ａの開口部４５と内層基板１０ｃのチップ部品２０との位置合わせを行い、内層基板１０ｃの一方の面に熱硬化性樹脂シート４０ａ及び銅箔５１を、内層基板１０ｃの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し（図２（ｅ）参照）、加熱、加圧して、内層基板１０ｃの両面に絶縁層４６、４７を介して銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ａを作製する（図２（ｆ）参照）。
ここで、加熱、加圧条件は使用される樹脂の種類等により異なるが、加熱温度１６０〜２００℃、加圧１０〜５０ｋｇ／ｃｍ2、加熱時間３０分が一般的である。
【００１８】
次に、チップ部品内蔵コア多層銅張積層板５０ａの所定位置にブラインドビアホール５３及び配線層５１ａ、５２ａを形成する（図２（ｇ）参照）。
【００１９】
次に、チップ部品内蔵コア多層銅張積層板５０ａの両面に樹脂溶液を塗布するか、プリプレグを積層して絶縁樹脂層６１、６２を形成し、絶縁樹脂層６１、６２の所定位置をレーザ加工等により穴開け加工してビア用孔６３を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層（特に、図示せず）を形成する（図３（ｈ）参照）。
【００２０】
次に、めっき下地層上に、レジストを塗布するか、感光性ドライフィルムを貼着するかの方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン６４、６５を形成する（図３（ｃ）参照）。
【００２１】
次に、めっきレジストパターン６４、６５を形成した後硫酸銅めっき浴中に浸漬し、めっき下地層をカソードにして電解銅めっきを行い、導体層７１、７２及びビア用孔６３にフィルドビア７３を形成し、めっきレジストパターン６４、６５を剥離処理し、めっきレジストパターン６４、６５下部にあっためっき下地層をフラッシュエッチングで除去し、配線層７１ａ、７２ａを形成する（図３（ｊ）参照）。
ここでは、配線層７１ａ、７２ａの形成はセミアディティブ法を用いたが、これに限定されるものではない。
【００２２】
次に、上記と同様の方法で、絶縁樹脂層６６、６７、フィルドビア７６及び配線層７４ａ、７５ａを形成し、チップ部品内蔵ビルドアップ多層配線板１００を得ることができる（図３（ｋ）参照）。
さらに必要であれば、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返すことにより、所望のチップ部品内蔵ビルドアップ多層配線板を得ることができる。
【００２３】
図４（ａ）〜図６（ｈ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、内層基板として、実装ランド部１５ａの内層ランド１３ａが接続ランド１１と電気的接続されていない内層基板１０ｄを作製する（図４（ａ）及び（ａ’）参照）。
次に、内層基板１０ｄの実装ランド部１５の内層ランド１３ａとチップ部品２０の電極２１とを導電接着剤３１もしくははんだ等にて固定して、チップ部品２０を実装した内層基板１０ｅを作製する（図４（ｂ）及び（ｂ’）参照）。
【００２４】
次に、チップ部品２０及びチップ部品２０と実装ランド部１５の接続部をディスペンサー等にて耐薬品性を有する樹脂を塗布し、加熱硬化して被覆層３２を形成した内層基板１０ｆを作製し、内層基板１０ｆ上の接続ランド１１及びその他の配線層表面を粗化処理液を用いて粗化処理を行う（図５（ｃ）参照）。
【００２５】
次に、支持体樹脂シート４１にプリプレグを複数枚積層し、加熱、加圧成型して熱硬化性樹脂シート４０を作製し、熱硬化性樹脂シート４０の所定位置に、ドリル加工、パンチング、レーザー加工等により開口部４５を形成し、開口部４５を有する熱硬化性樹脂シート４０ａを作製する（図５（ｄ）参照）。
【００２６】
次に、熱硬化性樹脂シート４０ａの開口部４５と内層基板１０ｆのチップ部品２０との位置合わせを行い、内層基板１０ｆの一方の面に熱硬化性樹脂シート４０ａ及び銅箔５１を、内層基板１０ｆの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し（図５（ｅ）参照）、加熱、加圧して、内層基板１０ｆの両面に絶縁層４６、４７を介して銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｂを作製する（図５（ｆ）参照）。
ここで、加熱、加圧条件は使用される樹脂の種類等により異なるが、加熱温度１６０〜２００℃、加圧１０〜５０ｋｇ／ｃｍ2、加熱時間３０分が一般的である。
【００２７】
次に、チップ部品内蔵コア多層銅張積層板５０ｂのチップ部品２０の電極２１上に絶縁樹脂層４６を介してビアホール５４を形成し、銅箔５１、５２をパターニング処理して配線層５１ａ、５２ａを形成する（図６（ｇ）参照）。
さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６６、６７、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板２００を得ることができる（図６（ｈ）参照）。
チップ部品内蔵ビルドアップ多層配線板２００を用いて半導体装置を構成した場合、チップ部品２０としてコンデンサを用いた場合半導体素子とコンデンサの配線長を短くすることができ、高周波における電気信号のノイズを低減できる。
【００３４】
図１１（ａ）〜図１２（ｆ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、
内層基板として、チップ部品２０が実装された内層基板１０ｃ（図２（ｃ）及び図１１（ａ）参照）を用いて、内層基板１０ｃの一方の面に所定の位置がくり貫かれたプリプレグ４０ｃ、所定の位置がくり貫かれた内層回路板１０ｇ、プリプレグ４０ｂ、銅箔５１を、内層基板１０ｃの他方の面にプリプレグ４０ｂ、銅箔５１をそれぞれ積層して（図１１（ｂ）参照）、加熱、加圧して、内層基板１０ｃの両面に絶縁層４６ａ、４７、４８を介して内層回路板１０ｇ、銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｃを作製する（図１１（ｃ）参照）。
【００３５】
次に、チップ部品内蔵コア多層銅張積層板５０ｃの所定位置にブラインドビアホール５４及び銅箔５１、５２をパターニング処理して配線層５１ａ、５２ａを形成する（図１２（ｄ）参照）。さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６４、６５、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板３００を得ることができる（図１２（ｅ）参照）。
【００３６】
上記請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、チップ部品内蔵コア多層銅張積層板を作製する際熱硬化性接着樹脂の他に、所定の位置がくり貫かれた内層回路板１０ｇを積層して多層銅張積層板を作製するため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
【００３７】
図１３（ａ）〜図１４（ｆ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、内層基板として、実装ランド部１５ａの内層ランド１３ａが接続ランド１１と電気的接続されていない内層基板１０ｄを用いて、チップ部品が実装された内層基板１０ｆ（図５（ｃ）及び図１３（ａ）参照）を作製し、内層基板１０ｆの一方の面に所定の位置がくり貫かれたプリプレグ４０ｃ、所定の位置がくり貫かれた内層回路板１０ｇ、プリプレグ４０ｂ、銅箔５１を、内層基板１０ｃの他方の面に、プリプレグ４０ｂ、銅箔５１をそれぞれ順次積層して（図１３（ｂ）参照）、加熱、加圧して、内層基板１０ｆの両面に絶縁層４６ａ、４７、４８を介して内層回路板１０ｇ、銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｄを作製する（図１３（ｃ）参照）。
【００３８】
さらに、チップ部品内蔵コア多層銅張積層板５０ｄのチップ部品２０の電極２１上にビアホール５５、ブラインドビアホール５６、フィルドビア５７及び配線層５１ａ、５２ａを形成する（図１４（ｄ）参照）。
さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６６、６７、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板４００を得ることができる（図１４（ｅ）参照）。
【００３９】
上記請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、チップ部品内蔵コア多層銅張積層板を作製する際熱硬化性接着樹脂の他に、所定の位置がくり貫かれた内層回路板１０ｇを積層して多層銅張積層板を作製するため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
【００４０】
【発明の効果】
上記したように、本発明のチップ部品内蔵ビルドアップ多層配線板の製造方法では、内層基板のランド上に予めチップ部品を高精度で実装固定することにより、チップ部品との導通を形成するスルーホールまたはビアホールの加工位置合わせが内層パターン基準でできるため、チップ部品実装が容易であり、且つチップ部品と導通スルーホールまたは導通ビアホールの接続不良を低減できる。
また、内層基板と熱硬化性接着樹脂の密着力を高めるためのランド及び配線層表面の粗化処理を行い、且つ開口部を有する熱硬化性接着樹脂シートを用いて積層しているため、加熱加圧成型時のチップ部品の位置ずれ、チップ部品破壊、チップ部品と内層ランド接続部のクラック発生を防止できる。
また、チップ部品の電極上で絶縁層を介してビア接続しているため、チップ部品としてチップコンデンサを用いた場合チップコンデンサの配線長を短くすることができ、高周波における電気信号のノイズを低減できる。
また、所定の位置がくり貫かれた内層回路板を積層して多層銅張積層板を作製しているため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
さらにまた、チップ部品が表層に露出しないことにより、表層のチップ部品実装点数の低減が可能となり、基板面積の縮小が可能となる。。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。（ａ’）及び（ｂ’）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す平面図である。
【図２】（ｃ）〜（ｇ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図３】（ｈ）〜（ｋ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図４】（ａ）及び（ｂ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。（ａ’）及び（ｂ’）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す平面図である。
【図５】（ｃ）〜（ｆ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図６】（ｇ）〜（ｈ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１１】 （ａ）〜（ｃ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１２】 （ｄ）〜（ｅ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１３】 （ａ）〜（ｃ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１４】 （ｄ）〜（ｅ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１５】（ａ）〜（ｃ）は、従来のチップ部品内蔵ビルドアップ多層配線板の製造方法の一例を模式的に示す断面図である。
【符号の説明】
１０ａ、１０ｄ……内層基板
１０ｂ、１０ｃ、１０ｅ、１０ｆ……チップ部品実装内層基板
１０ｇ……所定の位置がくり貫かれた内層基板
１１……接続ランド
１２、１４……配線層
１３……内層ランド
１５……実装ランド部
２０……チップ部品
２１……電極
３１……導電接着剤
３２……被覆層
４０……熱硬化性樹脂シート
４０ａ……開口部を有する熱硬化性樹脂シート
４０ｂ……プリプレグ
４０ｃ……所定の位置がくり貫かれたプリプレグ
４５……開口部
４６、４６ａ、４７、４８……絶縁層
５０ａ、５０ｂ、５０ｃ、５０ｄ……チップ部品内蔵コア多層銅張積層板
５１、５２……銅箔
５１ａ、５２ａ、７１ａ、７２ａ、７４ａ、７５ａ……配線層
５３、５５……ブラインドビアホール
５４……ビアホール
５７、７３、７６……フィルドビア
６１、６２、６６、６７……絶縁樹脂層
６３……ビア用孔
６４、６５……レジストパターン
１００、２００、３００、４００……チップ部品内蔵ビルドアップ多層配線板
１１１……転写基材
１１２……Ｂステージ状樹脂シート
１１２ａ……絶縁基材
１２１、１２２、１２３、１２４……配線層
１２２、１２４、１２５……ランド
１３１……チップ部品
１４１……半硬化状態のスルーホール
１４１ａ……スルーホール
５００……チップ部品内蔵配線基板
５１０、５２０……転写部材
５３０……コア部材
【発明の属する技術分野】
本発明は、半導体パッケージ用多層配線回路基板に関し、特にチップ部品内蔵のビルドアップ多層配線板の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体実装技術の発展により半導体装置を実装するプリント配線板においては、高密度、高精度の配線層を有する多層プリント配線板が要求されている。高密度を実現する一つの方法として、抵抗、コンデンサー等のチップ部品を内蔵した配線基板が開発されており、従来技術におけるチップ部品内蔵配線基板の製造方法の一例を以下に示す。
その一つは、集積回路を実装するプリント基板の所定位置に貫通孔を形成し、その貫通孔にコンデンサーを挿入し、前記コンデンサの電極とプリント基板のパターンとを半田付けしてコンデンサ内蔵型プリント基板を得るというものである（例えば、特許文献１参照）。
【０００３】
次に、チップ部品内蔵配線基板の製造方法の一例を図１５（ａ）〜（ｃ）に示す。キャリアフィルム等からなる転写基材１１１上に配線層１２１、ランド１２２を形成し、ランド１２２上にチップ部品１３１が実装された転写部材５１０と、転写基材１１１上に配線層１２３、ランド１２４が形成された転写部材５２０と、Ｂステージ状樹脂シート１１２の貫通孔に導電性ペーストを充填して半硬化状態のスルーホール１４１及びランド１２５が形成されたコア部材５３０とを用いて、コア部材５３０の両面に転写部材５１０と転写部材５２０とを積層し、加熱、加圧成型して、チップ部品１３１、配線層１２１、１２３及びランド１２４をＢステージ状樹脂シート１１２中に埋め込むと同時に、Ｂステージ状樹脂シート１１２及び半硬化状態のスルーホール１４１を加熱硬化して、絶縁基材１１２ａ及びスルーホール１４１ａを形成して、転写基材１１１を剥離することにより、チップ部品内蔵の配線基板５００を得るというものである（例えば、特許文献２参照）
【０００４】
【特許文献１】
特開平５−２１８６１５号公報
【特許文献２】
特開平２００２−７６６３７号公報
【０００５】
【発明が解決しようとする課題】
上記、チップ部品内蔵配線基板の製造方法においては、チップ部品、配線層及びランドを形成した転写部材を、絶縁基材を構成するＢステージ状樹脂シートに加圧、加熱して埋め込む際、配線層上に形成されたチップ部品が加熱、加圧成型時にチップ部品の破損、位置ずれ及び実装接続部が破損するというの問題が発生する。
これは、上記加熱、加圧成型時にチップ部品が配線層またはランドの上部にくるため、加圧圧力がチップ部品実装箇所に集中し、チップ部品の破損、位置ずれ及び実装接続部の破損を招くと考えられる。
【０００６】
本発明は上記問題点に鑑み考案されたもので、チップ部品を配線回路基板に内蔵するにあたって、実装面積を小さく、部品内蔵層厚を薄くできる構成で、配線層との電気的接続が確実にできるチップ部品内蔵の多層配線回路板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項１においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ａにおいて、接続ランド１１と内層ランド１３とが配線層１２で電気的に接続された最外層の実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ａ上の接続ランド１１、配線層１２及びその他配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート４１上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート４０の所定位置に開口部４５を形成する工程。
（ｅ）内層基板１０ａの前記チップ部品２０を実装した面に、前記チップ部品２０に前記開口部４５を合わせて前記熱硬化性接着樹脂シート４０を重ね、前記熱硬化性接着樹脂シート４０上に銅箔５１を重ね、前記内層基板１０ａの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ａを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ａの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、所定位置にブラインドビアホール５３を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【０００８】
また、請求項２においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ｄにおいて、内層ランド１３ａが他の配線層と電気的に接続されない最外層の実装ランド部１５ａの内層ランド１３ａとチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ｄ上の接続ランド１１及び他の配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート４１上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート４０の所定位置に開口部４５を形成する工程。
（ｅ）内層基板１０ｄの前記チップ部品２０を実装した面に、前記チップ部品２０に前記開口部４５を合わせて前記熱硬化性接着樹脂シート４０を重ね、前記熱硬化性接着樹脂シート４０上に銅箔５１を重ね、前記内層基板１０ｄの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ｂを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｂの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、前記チップ部品２０の電極２１上の前記熱硬化性接着樹脂シート４０にビアホール５４を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１１】
また、請求項３においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ａにおいて、接続ランド１１と内層ランド１３とが配線層１２で電気的に接続された最外層の実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ａ上の接続ランド１１、配線層１２及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ４０ｃ及び所定位置をくり貫いた内層回路板１０ｇを作製する工程。
（ｅ）内層基板１０ａの前記チップ部品２０を実装した面に、前記チップ部品２０の位置がくり貫かれたプリプレグ４０ｃを重ね、前記プリプレグ４０ｃの上に、前記チップ部品２０の位置がくり貫かれた内層回路板１０ｇを重ね、前記内層回路板１０ｇの上にプリプレグ４０ｂ及び銅箔５１を重ね、前記内層基板１０ａの他方の面にプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し、加熱、加圧して、チップ部品内蔵コア多層銅張積層板５０ｃを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｃの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、所定位置にブラインドビアホール５４を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１２】
さらにまた、請求項４においては、以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法としたものである。
（ａ）任意の配線層を有する内層基板１０ｄにおいて、内層ランド１３ａが他の配線層と電気的に接続されない最外層の実装ランド部１５ａの内層ランド１３とチップ部品２０の電極２１とを固定し、チップ部品２０を実装する工程。
（ｂ）チップ部品２０及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品２０を実装した内層基板１０ｄ上の接続ランド１１及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ４０ｃ及び所定位置をくり貫いた内層回路板１０ｇを作製する工程。
（ｅ）内層基板１０ｄの前記チップ部品２０を実装した面に、前記チップ部品２０の位置がくり貫かれたプリプレグ４０ｃを重ね、前記プリプレグ４０ｃの上に、前記チップ部品２０の位置がくり貫かれた内層回路板１０ｇを重ね、前記内層回路板１０ｇの上にプリプレグ４０ｂ及び銅箔５１を重ね、前記内層基板１０ｄの他方の面にプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板５０ｄを作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板５０ｄの前記銅箔５１及び前記銅箔５２をパターニング処理して配線層５１ａ、５２ａを形成し、前記チップ部品２０の電極２１上にビアホール５５を形成し、それ以外の位置にブラインドビアホール５６とフィルドビア５７を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
【００１３】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図１（ａ）〜図３（ｋ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、
まず、複数の配線層を有する内層基板の最上層の一方の面に接続ランド１１、配線層１２及び内層ランド１３を、他方の面に配線層１４を形成して、内層基板１０ａを作製する（図１（ａ）及び（ａ’）参照）。
次に、内層基板１０ａの実装ランド部１５の内層ランド１３とチップ部品２０の電極２１とを導電接着剤３１もしくははんだ等にて固定して、チップ部品２０を実装した内層基板１０ｂを作製する（図１（ｂ）及び（ｂ’）参照）。
チップ部品２０としては、コンデンサ、抵抗、インダクタ素子等のいずれかで構成されている。
【００１４】
次に、チップ部品２０及びチップ部品２０と実装ランド部１５の接続部をディスペンサー等にて耐薬品性を有する樹脂を塗布し、加熱硬化して被覆層３２を形成した内層基板１０ｃを作製し、内層基板１０ｃ上の接続ランド１１、配線層１２及びその他の配線層表面を粗化処理液を用いて粗化処理を行う（図２（ｃ）参照）。
被覆層３２は、後記する接続ランド及び配線層表面を粗化処理する際の導電接着剤及びチップ部品電極が処理液に汚染されて、基板の絶縁性及び耐熱性が劣化するのを防止している。耐薬品性を有する樹脂としては、ＵＶ−熱硬化性エポキシ樹脂が好ましい。
【００１５】
上記粗化処理を行うことにより、配線層、ランド表面に複雑且つ微細な凹凸を形成し、後記する絶縁樹脂層形成時の樹脂の接着性を向上させるようにしたもので、チップ部品の破損及びチップ部品と内層ランドとの接着部の破損を防止できる。さらに、粗化処理は強アルカリの化学処理で行い、黒化還元処理、硫酸過水系の黒化代替処理（銅粗化処理）、ＣＺ処理等が使用可能である。
【００１６】
次に、支持体樹脂シート４１にプリプレグを複数枚積層し、加熱、加圧成型して熱硬化性樹脂シート４０を作製し、熱硬化性樹脂シート４０の所定位置に、ドリル加工、パンチング、レーザー加工等により開口部４５を形成し、開口部４５を有する熱硬化性樹脂シート４０ａを作製する（図２（ｄ）参照）。
ここで、開口部４５は、チップ部品の大きさに合わせた穴加工を施してあるため、後記するチップ部品内蔵コア多層積層板を形成する際、加熱、加圧成型時の加圧圧力がチップ部品２０に集中しないようになっており、チップ部品の位置ずれ、チップ部品破壊、チップ部品と内層ランド接続部のクラック発生を防止できる。
また、支持体樹脂シート４１としては、ガラス繊維の織布、ガラス繊維の不織布、耐熱性有機繊維の織布、耐熱性有機繊維の不織布（アラミド繊維等）にエポキシ樹脂等の樹脂を含浸させた樹脂シートもしくは耐熱性有機フィルム（アラミドフィルム、ポリイミドフィルム等）である。
プリプレグは、通常の配線回路板の積層材として用いられているプリプレグが使用できる。
【００１７】
次に、熱硬化性樹脂シート４０ａの開口部４５と内層基板１０ｃのチップ部品２０との位置合わせを行い、内層基板１０ｃの一方の面に熱硬化性樹脂シート４０ａ及び銅箔５１を、内層基板１０ｃの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し（図２（ｅ）参照）、加熱、加圧して、内層基板１０ｃの両面に絶縁層４６、４７を介して銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ａを作製する（図２（ｆ）参照）。
ここで、加熱、加圧条件は使用される樹脂の種類等により異なるが、加熱温度１６０〜２００℃、加圧１０〜５０ｋｇ／ｃｍ2、加熱時間３０分が一般的である。
【００１８】
次に、チップ部品内蔵コア多層銅張積層板５０ａの所定位置にブラインドビアホール５３及び配線層５１ａ、５２ａを形成する（図２（ｇ）参照）。
【００１９】
次に、チップ部品内蔵コア多層銅張積層板５０ａの両面に樹脂溶液を塗布するか、プリプレグを積層して絶縁樹脂層６１、６２を形成し、絶縁樹脂層６１、６２の所定位置をレーザ加工等により穴開け加工してビア用孔６３を形成し、デスミア、めっき触媒付与及び無電解銅めっきを行って、めっき下地層（特に、図示せず）を形成する（図３（ｈ）参照）。
【００２０】
次に、めっき下地層上に、レジストを塗布するか、感光性ドライフィルムを貼着するかの方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってめっきレジストパターン６４、６５を形成する（図３（ｃ）参照）。
【００２１】
次に、めっきレジストパターン６４、６５を形成した後硫酸銅めっき浴中に浸漬し、めっき下地層をカソードにして電解銅めっきを行い、導体層７１、７２及びビア用孔６３にフィルドビア７３を形成し、めっきレジストパターン６４、６５を剥離処理し、めっきレジストパターン６４、６５下部にあっためっき下地層をフラッシュエッチングで除去し、配線層７１ａ、７２ａを形成する（図３（ｊ）参照）。
ここでは、配線層７１ａ、７２ａの形成はセミアディティブ法を用いたが、これに限定されるものではない。
【００２２】
次に、上記と同様の方法で、絶縁樹脂層６６、６７、フィルドビア７６及び配線層７４ａ、７５ａを形成し、チップ部品内蔵ビルドアップ多層配線板１００を得ることができる（図３（ｋ）参照）。
さらに必要であれば、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返すことにより、所望のチップ部品内蔵ビルドアップ多層配線板を得ることができる。
【００２３】
図４（ａ）〜図６（ｈ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、内層基板として、実装ランド部１５ａの内層ランド１３ａが接続ランド１１と電気的接続されていない内層基板１０ｄを作製する（図４（ａ）及び（ａ’）参照）。
次に、内層基板１０ｄの実装ランド部１５の内層ランド１３ａとチップ部品２０の電極２１とを導電接着剤３１もしくははんだ等にて固定して、チップ部品２０を実装した内層基板１０ｅを作製する（図４（ｂ）及び（ｂ’）参照）。
【００２４】
次に、チップ部品２０及びチップ部品２０と実装ランド部１５の接続部をディスペンサー等にて耐薬品性を有する樹脂を塗布し、加熱硬化して被覆層３２を形成した内層基板１０ｆを作製し、内層基板１０ｆ上の接続ランド１１及びその他の配線層表面を粗化処理液を用いて粗化処理を行う（図５（ｃ）参照）。
【００２５】
次に、支持体樹脂シート４１にプリプレグを複数枚積層し、加熱、加圧成型して熱硬化性樹脂シート４０を作製し、熱硬化性樹脂シート４０の所定位置に、ドリル加工、パンチング、レーザー加工等により開口部４５を形成し、開口部４５を有する熱硬化性樹脂シート４０ａを作製する（図５（ｄ）参照）。
【００２６】
次に、熱硬化性樹脂シート４０ａの開口部４５と内層基板１０ｆのチップ部品２０との位置合わせを行い、内層基板１０ｆの一方の面に熱硬化性樹脂シート４０ａ及び銅箔５１を、内層基板１０ｆの他方の面に所定厚のプリプレグ４０ｂ及び銅箔５２をそれぞれ積層し（図５（ｅ）参照）、加熱、加圧して、内層基板１０ｆの両面に絶縁層４６、４７を介して銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｂを作製する（図５（ｆ）参照）。
ここで、加熱、加圧条件は使用される樹脂の種類等により異なるが、加熱温度１６０〜２００℃、加圧１０〜５０ｋｇ／ｃｍ2、加熱時間３０分が一般的である。
【００２７】
次に、チップ部品内蔵コア多層銅張積層板５０ｂのチップ部品２０の電極２１上に絶縁樹脂層４６を介してビアホール５４を形成し、銅箔５１、５２をパターニング処理して配線層５１ａ、５２ａを形成する（図６（ｇ）参照）。
さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６６、６７、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板２００を得ることができる（図６（ｈ）参照）。
チップ部品内蔵ビルドアップ多層配線板２００を用いて半導体装置を構成した場合、チップ部品２０としてコンデンサを用いた場合半導体素子とコンデンサの配線長を短くすることができ、高周波における電気信号のノイズを低減できる。
【００３４】
図１１（ａ）〜図１２（ｆ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、
内層基板として、チップ部品２０が実装された内層基板１０ｃ（図２（ｃ）及び図１１（ａ）参照）を用いて、内層基板１０ｃの一方の面に所定の位置がくり貫かれたプリプレグ４０ｃ、所定の位置がくり貫かれた内層回路板１０ｇ、プリプレグ４０ｂ、銅箔５１を、内層基板１０ｃの他方の面にプリプレグ４０ｂ、銅箔５１をそれぞれ積層して（図１１（ｂ）参照）、加熱、加圧して、内層基板１０ｃの両面に絶縁層４６ａ、４７、４８を介して内層回路板１０ｇ、銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｃを作製する（図１１（ｃ）参照）。
【００３５】
次に、チップ部品内蔵コア多層銅張積層板５０ｃの所定位置にブラインドビアホール５４及び銅箔５１、５２をパターニング処理して配線層５１ａ、５２ａを形成する（図１２（ｄ）参照）。さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６４、６５、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板３００を得ることができる（図１２（ｅ）参照）。
【００３６】
上記請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、チップ部品内蔵コア多層銅張積層板を作製する際熱硬化性接着樹脂の他に、所定の位置がくり貫かれた内層回路板１０ｇを積層して多層銅張積層板を作製するため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
【００３７】
図１３（ａ）〜図１４（ｆ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、内層基板として、実装ランド部１５ａの内層ランド１３ａが接続ランド１１と電気的接続されていない内層基板１０ｄを用いて、チップ部品が実装された内層基板１０ｆ（図５（ｃ）及び図１３（ａ）参照）を作製し、内層基板１０ｆの一方の面に所定の位置がくり貫かれたプリプレグ４０ｃ、所定の位置がくり貫かれた内層回路板１０ｇ、プリプレグ４０ｂ、銅箔５１を、内層基板１０ｃの他方の面に、プリプレグ４０ｂ、銅箔５１をそれぞれ順次積層して（図１３（ｂ）参照）、加熱、加圧して、内層基板１０ｆの両面に絶縁層４６ａ、４７、４８を介して内層回路板１０ｇ、銅箔５１、５２が積層されたチップ部品内蔵コア多層銅張積層板５０ｄを作製する（図１３（ｃ）参照）。
【００３８】
さらに、チップ部品内蔵コア多層銅張積層板５０ｄのチップ部品２０の電極２１上にビアホール５５、ブラインドビアホール５６、フィルドビア５７及び配線層５１ａ、５２ａを形成する（図１４（ｄ）参照）。
さらに、上記と同様のビルアップ法にて、絶縁樹脂層６１、６２、フィルドビア７３、配線層７１ａ、７２ａ、絶縁樹脂層６６、６７、フィルドビア７６、配線層７４ａ、７５ａを順次形成して、チップ部品内蔵ビルドアップ多層配線板４００を得ることができる（図１４（ｅ）参照）。
【００３９】
上記請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法は、チップ部品内蔵コア多層銅張積層板を作製する際熱硬化性接着樹脂の他に、所定の位置がくり貫かれた内層回路板１０ｇを積層して多層銅張積層板を作製するため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
【００４０】
【発明の効果】
上記したように、本発明のチップ部品内蔵ビルドアップ多層配線板の製造方法では、内層基板のランド上に予めチップ部品を高精度で実装固定することにより、チップ部品との導通を形成するスルーホールまたはビアホールの加工位置合わせが内層パターン基準でできるため、チップ部品実装が容易であり、且つチップ部品と導通スルーホールまたは導通ビアホールの接続不良を低減できる。
また、内層基板と熱硬化性接着樹脂の密着力を高めるためのランド及び配線層表面の粗化処理を行い、且つ開口部を有する熱硬化性接着樹脂シートを用いて積層しているため、加熱加圧成型時のチップ部品の位置ずれ、チップ部品破壊、チップ部品と内層ランド接続部のクラック発生を防止できる。
また、チップ部品の電極上で絶縁層を介してビア接続しているため、チップ部品としてチップコンデンサを用いた場合チップコンデンサの配線長を短くすることができ、高周波における電気信号のノイズを低減できる。
また、所定の位置がくり貫かれた内層回路板を積層して多層銅張積層板を作製しているため、信頼性のある高密度チップ部品内蔵ビルドアップ多層配線板を容易に得ることができる。
さらにまた、チップ部品が表層に露出しないことにより、表層のチップ部品実装点数の低減が可能となり、基板面積の縮小が可能となる。。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。（ａ’）及び（ｂ’）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す平面図である。
【図２】（ｃ）〜（ｇ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図３】（ｈ）〜（ｋ）は、本発明の請求項１に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図４】（ａ）及び（ｂ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。（ａ’）及び（ｂ’）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す平面図である。
【図５】（ｃ）〜（ｆ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図６】（ｇ）〜（ｈ）は、本発明の請求項２に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１１】 （ａ）〜（ｃ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１２】 （ｄ）〜（ｅ）は、本発明の請求項３に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１３】 （ａ）〜（ｃ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１４】 （ｄ）〜（ｅ）は、本発明の請求項４に係るチップ部品内蔵ビルドアップ多層配線板の製造方法における工程の一部を模式的に示す断面図である。
【図１５】（ａ）〜（ｃ）は、従来のチップ部品内蔵ビルドアップ多層配線板の製造方法の一例を模式的に示す断面図である。
【符号の説明】
１０ａ、１０ｄ……内層基板
１０ｂ、１０ｃ、１０ｅ、１０ｆ……チップ部品実装内層基板
１０ｇ……所定の位置がくり貫かれた内層基板
１１……接続ランド
１２、１４……配線層
１３……内層ランド
１５……実装ランド部
２０……チップ部品
２１……電極
３１……導電接着剤
３２……被覆層
４０……熱硬化性樹脂シート
４０ａ……開口部を有する熱硬化性樹脂シート
４０ｂ……プリプレグ
４０ｃ……所定の位置がくり貫かれたプリプレグ
４５……開口部
４６、４６ａ、４７、４８……絶縁層
５０ａ、５０ｂ、５０ｃ、５０ｄ……チップ部品内蔵コア多層銅張積層板
５１、５２……銅箔
５１ａ、５２ａ、７１ａ、７２ａ、７４ａ、７５ａ……配線層
５３、５５……ブラインドビアホール
５４……ビアホール
５７、７３、７６……フィルドビア
６１、６２、６６、６７……絶縁樹脂層
６３……ビア用孔
６４、６５……レジストパターン
１００、２００、３００、４００……チップ部品内蔵ビルドアップ多層配線板
１１１……転写基材
１１２……Ｂステージ状樹脂シート
１１２ａ……絶縁基材
１２１、１２２、１２３、１２４……配線層
１２２、１２４、１２５……ランド
１３１……チップ部品
１４１……半硬化状態のスルーホール
１４１ａ……スルーホール
５００……チップ部品内蔵配線基板
５１０、５２０……転写部材
５３０……コア部材
Claims (4)
- 以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法。
（ａ）任意の配線層を有する内層基板（１０ａ）において、接続ランド（１１）と内層ランド（１３）とが配線層（１２）で電気的に接続された最外層の実装ランド部（１５）の内層ランド（１３）とチップ部品（２０）の電極（２１）とを固定し、チップ部品（２０）を実装する工程。
（ｂ）チップ部品（２０）及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品（２０）を実装した内層基板（１０ａ）上の接続ランド（１１）、配線層（１２）及びその他配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート（４１）上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート（４０）の所定位置に開口部（４５）を形成する工程。
（ｅ）内層基板（１０ａ）の前記チップ部品（２０）を実装した面に、前記チップ部品（２０）に前記開口部（４５）を合わせて前記熱硬化性接着樹脂シート（４０）を重ね、前記熱硬化性接着樹脂シート（４０）上に銅箔（５１）を重ね、前記内層基板（１０ａ）の他方の面に所定厚のプリプレグ（４０ｂ）及び銅箔（５２）を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板（５０ａ）を作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板（５０ａ）の前記銅箔（５１）及び前記銅箔（５２）をパターニング処理して配線層（５１ａ、５２ａ）を形成し、所定位置にブラインドビアホール（５３）を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。 - 以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法。
（ａ）任意の配線層を有する内層基板（１０ｄ）において、内層ランド（１３ａ）が他の配線層と電気的に接続されない最外層の実装ランド部（１５ａ）の内層ランド（１３ａ）とチップ部品（２０）の電極（２１）とを固定し、チップ部品（２０）を実装する工程。（ｂ）チップ部品（２０）及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品（２０）を実装した内層基板（１０ｄ）上の接続ランド（１１）及び他の配線層表面を粗化処理する工程。
（ｄ）支持体樹脂シート（４１）上に所定厚のプリプレグを積層した熱硬化性接着樹脂シート（４０）の所定位置に開口部（４５）を形成する工程。
（ｅ）内層基板（１０ｄ）の前記チップ部品（２０）を実装した面に、前記チップ部品（２０）に前記開口部（４５）を合わせて前記熱硬化性接着樹脂シート（４０）を重ね、前記熱硬化性接着樹脂シート（４０）上に銅箔（５１）を重ね、前記内層基板（１０ｄ）の他方の面に所定厚のプリプレグ（４０ｂ）及び銅箔（５２）を重ねて積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板（５０ｂ）を作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板（５０ｂ）の前記銅箔（５１）及び前記銅箔（５２）をパターニング処理して配線層（５１ａ、５２ａ）を形成し、前記チップ部品（２０）の電極（２１）上の前記熱硬化性接着樹脂シート（４０）にビアホール（５４）を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。 - 以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法。
（ａ）任意の配線層を有する内層基板（１０ａ）において、接続ランド（１１）と内層ランド（１３）とが配線層（１２）で電気的に接続された最外層の実装ランド部（１５）の内層ランド（１３）とチップ部品（２０）の電極（２１）とを固定し、チップ部品（２０）を実装する工程。
（ｂ）チップ部品（２０）及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品（２０）を実装した内層基板（１０ａ）上の接続ランド（１１）、配線層（１２）及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ（４０ｃ）及び所定位置をくり貫いた内層回路板（１０ｇ）を作製する工程。
（ｅ）内層基板（１０ａ）の前記チップ部品（２０）を実装した面に、前記チップ部品（２０）の位置がくり貫かれたプリプレグ（４０ｃ）を重ね、前記プリプレグ（４０ｃ）の上に、前記チップ部品（２０）の位置がくり貫かれた内層回路板（１０ｇ）を重ね、前記内層回路板（１０ｇ）の上にプリプレグ（４０ｂ）及び銅箔（５１）を重ね、前記内層基板（１０ａ）の他方の面にプリプレグ（４０ｂ）及び銅箔（５２）をそれぞれ積層し、加熱、加圧して、チップ部品内蔵コア多層銅張積層板（５０ｃ）を作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板（５０ｃ）の前記銅箔（５１）及び前記銅箔（５２）をパターニング処理して配線層（５１ａ、５２ａ）を形成し、所定位置にブラインドビアホール（５４）を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。 - 以下の工程を少なくとも備えることを特徴とするチップ部品内蔵ビルドアップ多層配線板の製造方法。
（ａ）任意の配線層を有する内層基板（１０ｄ）において、内層ランド（１３ａ）が他の配線層と電気的に接続されない最外層の実装ランド部（１５ａ）の内層ランド（１３ａ）とチップ部品（２０）の電極（２１）とを固定し、チップ部品（２０）を実装する工程。（ｂ）チップ部品（２０）及びチップ部品と実装ランド部との接続部を耐薬品性を有する樹脂にて被覆する工程。
（ｃ）チップ部品（２０）を実装した内層基板（１０ｄ）上の接続ランド（１１）及び他の配線層表面を粗化処理する工程。
（ｄ）所定位置をくり貫いたプリプレグ（４０ｃ）及び所定位置をくり貫いた内層回路板（１０ｇ）を作製する工程。
（ｅ）内層基板（１０ｄ）の前記チップ部品（２０）を実装した面に、前記チップ部品（２０）の位置がくり貫かれたプリプレグ（４０ｃ）を重ね、前記プリプレグ（４０ｃ）の上に、前記チップ部品（２０）の位置がくり貫かれた内層回路板（１０ｇ）を重ね、前記内層回路板（１０ｇ）の上にプリプレグ（４０ｂ）及び銅箔（５１）を重ね、前記内層基板（１０ｄ）の他方の面にプリプレグ（４０ｂ）及び銅箔（５２）をそれぞれ積層し、加熱、加圧してチップ部品内蔵コア多層銅張積層板（５０ｄ）を作製する工程。
（ｆ）チップ部品内蔵コア多層銅張積層板（５０ｄ）の前記銅箔（５１）及び前記銅箔（５２）をパターニング処理して配線層（５１ａ、５２ａ）を形成し、前記チップ部品（２０）の電極（２１）上にビアホール（５５）を形成し、それ以外の位置にブラインドビアホール（５６）とフィルドビア（５７）を形成する工程。
（ｇ）ビルドアップ法にて、絶縁樹脂層、ビアホール及び配線層形成を所定回数繰り返して、所望のチップ部品内蔵ビルドアップ多層配線板を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103709A JP4192657B2 (ja) | 2003-04-08 | 2003-04-08 | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103709A JP4192657B2 (ja) | 2003-04-08 | 2003-04-08 | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311736A JP2004311736A (ja) | 2004-11-04 |
| JP4192657B2 true JP4192657B2 (ja) | 2008-12-10 |
Family
ID=33466731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003103709A Expired - Fee Related JP4192657B2 (ja) | 2003-04-08 | 2003-04-08 | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192657B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156669A (ja) * | 2004-11-29 | 2006-06-15 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP4792749B2 (ja) * | 2005-01-14 | 2011-10-12 | 大日本印刷株式会社 | 電子部品内蔵プリント配線板の製造方法 |
| JP5084109B2 (ja) * | 2005-03-29 | 2012-11-28 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
| JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP5091418B2 (ja) * | 2006-03-30 | 2012-12-05 | 株式会社東芝 | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
| KR20140033245A (ko) | 2006-05-24 | 2014-03-17 | 다이니폰 인사츠 가부시키가이샤 | 부품 내장 배선판, 부품 내장 배선판의 제조 방법 |
| TWI392078B (zh) * | 2006-05-24 | 2013-04-01 | Dainippon Printing Co Ltd | Parts built wiring board, parts built wiring board manufacturing methods |
| JP2008078573A (ja) * | 2006-09-25 | 2008-04-03 | Cmk Corp | 部品内蔵型多層プリント配線板 |
| JP4996303B2 (ja) * | 2007-03-27 | 2012-08-08 | パナソニック株式会社 | 素子実装基板及びその製造方法並びに赤外線検出器 |
| JP2009054930A (ja) * | 2007-08-29 | 2009-03-12 | Cmk Corp | 部品内蔵型多層プリント配線板及びその製造方法 |
| JP4784586B2 (ja) * | 2007-10-25 | 2011-10-05 | パナソニック株式会社 | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 |
| JP5172275B2 (ja) * | 2007-10-26 | 2013-03-27 | パナソニック株式会社 | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 |
| JP4309448B2 (ja) | 2007-11-27 | 2009-08-05 | 株式会社東芝 | 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器 |
| JP4905338B2 (ja) * | 2007-12-10 | 2012-03-28 | パナソニック株式会社 | 部品内蔵プリント配線基板の製造方法 |
| JP5003528B2 (ja) * | 2008-02-25 | 2012-08-15 | パナソニック株式会社 | 電子部品モジュールの製造方法 |
| JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2009302437A (ja) * | 2008-06-17 | 2009-12-24 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
| JP2010062339A (ja) * | 2008-09-04 | 2010-03-18 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2010251688A (ja) * | 2009-03-25 | 2010-11-04 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
| KR20100133767A (ko) | 2009-06-12 | 2010-12-22 | 삼성전기주식회사 | 광도파로용 인쇄회로기판 및 그 제조방법 |
| JP5434436B2 (ja) * | 2009-09-29 | 2014-03-05 | 大日本印刷株式会社 | 部品実装基板、部品実装基板の製造方法 |
| JP5223893B2 (ja) * | 2010-07-13 | 2013-06-26 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| KR101075645B1 (ko) * | 2010-08-18 | 2011-10-21 | 삼성전기주식회사 | 임베디드 회로기판의 제조 방법 |
| JP5589735B2 (ja) * | 2010-10-06 | 2014-09-17 | 日本電気株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP5733378B2 (ja) * | 2013-12-03 | 2015-06-10 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2003
- 2003-04-08 JP JP2003103709A patent/JP4192657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311736A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4192657B2 (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
| KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
| US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
| WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
| WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
| US20090205859A1 (en) | Method of manufacturing printed wiring board with built-in electronic component | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| JP2009194382A (ja) | プリント配線板の製造方法 | |
| WO1997048260A1 (fr) | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production | |
| JP2001168481A (ja) | 銅張積層板およびプリント配線板用回路基板とその製造方法 | |
| JP4043115B2 (ja) | 多数個取り多層プリント配線板 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| KR100843368B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2004327510A (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
| JP3492467B2 (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| JPH0936551A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2000269647A (ja) | 片面回路基板、多層プリント配線板およびその製造方法 | |
| KR100722605B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| JP2655447B2 (ja) | 表面実装用多層プリント配線板及びその製造方法 | |
| JPH1041635A (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |