JP4792749B2 - 電子部品内蔵プリント配線板の製造方法 - Google Patents
電子部品内蔵プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4792749B2 JP4792749B2 JP2005008280A JP2005008280A JP4792749B2 JP 4792749 B2 JP4792749 B2 JP 4792749B2 JP 2005008280 A JP2005008280 A JP 2005008280A JP 2005008280 A JP2005008280 A JP 2005008280A JP 4792749 B2 JP4792749 B2 JP 4792749B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- metal layer
- forming
- built
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Aの具体的な実施形態は採用する層間接続方法により異なるが、抽象的には、図2のAの部分に示すように、電子部品マウント(ステップ1)、合成樹脂系シート積層(ステップ2)、第2の金属層積層・加熱加圧(ステップ3)がこの順序で含まれる点で共通する。
(A−1)の実施形態を図3及び図4(a)〜(f)を参照しながら説明する。
層間接続部はエッチングによる導電性バンプでも形成できる。その例として、A−1の他の実施形態を図5を参照しながら説明する。
(A−2)の実施形態を図6及び図7を参照しながら説明する。
(A−3)の実施形態を図8及び図9を参照しながら説明する。
上記A工程(A−1、A−2又はA−3)を経て得た電子部品内蔵両面金属層基板2(2a、2b又は2cでも可)から、エッチングにより第1の銅箔11及び第2の銅箔17を除去する。これにより、絶縁層16Aの平坦面から半導体チップの外部端子14の先端及び導電性バンプ12の先端並びに導電性バンプ12の底面を露出させることができる(図11(a),図12(a))。接続の完全を期すため、確実に露出するよう研磨することが好ましい。
図2においてCで示す回路配線層形成では、両面の金属層を除去した電子部品内蔵基板の外側に回路配線層を形成する。回路配線層形成は、公知の方法を組み合わせて行うことができる。ここでは、Cの実施形態の例として、(C−1)セミアディティブ法を用いるもの、および、(C−2)サブトラクティブ法を用いるものの2つを図面を参照して説明する。
C−1の実施形態として、無電解めっきとセミアディティブ法を用いて回路配線層を形成する場合の工程について、図10及び図11を参照して説明する。
C−2の実施形態として、無電解めっきとサブトラクティブ法を用いて回路配線層を形成する場合の工程について、図12および図13(a)〜(f)を参照して説明する。
多層化の例として、(D−1)銅箔に導電性バンプを形成してプリプレグを積層・貫通させた結合体3を電子部品内蔵2層プリント配線板1の両側に積層する方法と(D−2)電子部品内蔵2層プリント配線板1同士を絶縁層を挟んで積層する方法を図面を用いて説明する。
D−1の実施形態では図14(a)〜(c)に示すように、本発明の方法で製造した電子部品内蔵2層プリント配線板1の両側にそれぞれ絶縁層と金属層を積層して加熱加圧することで多層化する。
D−2の実施形態として、多層化するための別の方法の例を図14(a)〜(d)を参照して説明する。D−2の実施形態では、図14(a)〜(d)に示すように、導電性バンプによる層間接続部を有する絶縁層を挟んで電子部品内蔵2層プリント配線板2を複数積層して加熱加圧することにより電子部品内蔵2層プリント配線板5を製造する(図14(d))。
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内でいろいろの態様で実施し得る。
Claims (13)
- 第1の金属層の片面に複数の互いにほぼ等高の導電性バンプを形成するバンプ形成工程と、
平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を前記第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記導電性バンプを前記合成樹脂系シートに貫通させる合成樹脂系シート積層・バンプ貫通工程と、
前記合成樹脂系シートを覆うとともに前記貫通した導電性バンプの先端及び前記電子部品の各外部端子の先端に第2の金属層を当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
層間接続部となる貫通孔と前記電子部品の外形に対応した抜き部とを有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記貫通孔内に導体を充填し、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面の端部近傍に複数の外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止する金属層積層工程と、
前記第2の金属層の外側から前記絶縁層を貫通する穴を形成する層間接続穴形成工程と、
前記穴の内壁面をめっきして導体層を形成し、めっきされた後の該穴に樹脂を充填し層間接続部を備えた電子部品内蔵両面金属層基板とする工程と、
前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 第1の金属層の片面に複数の互いにほぼ等高の導電性バンプを形成するバンプ形成工程と、
平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を前記第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記導電性バンプを前記合成樹脂系シートに貫通させる合成樹脂系シート積層・バンプ貫通工程と、
前記合成樹脂系シートを覆うとともに前記貫通した導電性バンプの先端及び前記電子部品の各外部端子の先端に第2の金属層を当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
を有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
層間接続部となる貫通孔と前記電子部品の外形に対応した抜き部とを有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記貫通孔内に導体を充填し、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
を有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面の端部近傍に複数の外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止する金属層積層工程と、
前記第2の金属層の外側から前記絶縁層を貫通する穴を形成する層間接続穴形成工程と、
前記穴の内壁面をめっきして導体層を形成し、めっきされた後の該穴に樹脂を充填し層間接続部を備えた電子部品内蔵両面金属層基板とする工程と、
前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
を有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程は、無電解めっき、スパッタリング、または蒸着により第1及び第2の導体層を形成する工程と、
前記第1及び第2の導体層の各外面に所定のパターンのレジストを形成する製版工程と、
前記レジストを形成した後、電解めっきにより回路を形成する電解めっき回路形成工程と、
前記電解めっきにより回路を形成した後、前記レジストを除去するレジスト除去工程と、
ソフトエッチングにより両外層を第1及び第2の配線層とするソフトエッチング工程と
を具備することを特徴とする請求項4乃至6のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。 - 前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程は、無電解めっき、スパッタリング、または蒸着により第1及び第2の導体層を形成する工程と、
前記第1及び第2の導体層の各外面の全面に電解めっきをする全面電解めっき工程と、
前記全面電解めっきをした各外面に所定のパターンのレジストを形成する製版工程と、
前記製版工程を経た各外層面をエッチングして回路を形成する回路形成工程と、
前記エッチング工程を経た各外層面をソフトエッチングして第1及び第2の配線層とするソフトエッチング工程と
を具備することを特徴とする請求項4乃至6のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。 - 前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程がエッチング処理によって行われることを特徴とする請求項4乃至8のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
- 前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程が離型処理された金属層を機械的に剥離することによって行われることを特徴とする請求項4乃至8のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
- 第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程が研磨工程を含む工程であることを特徴とする請求項4乃至10のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
- 請求項1乃至11のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法であって、
金属層の一主面に導電性バンプを形成し、絶縁層となる未硬化の合成樹脂系シートを積層して前記導電性バンプの先端を前記合成樹脂系シートに貫挿して突出させた結合体を用意する工程と、
前記配線層形成工程を経て製造された電子部品内蔵プリント配線板の両外層面に、前記突出した導電性バンプの先端を対接させて前記結合体をそれぞれ積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて電気的に接続し一体化させる工程と、
最外層を配線パターニングする工程と
を有することを特徴とする電子部品内蔵プリント配線板の製造方法。 - 請求項1乃至12のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法であって、
前記配線層形成工程の後に、
前記電子部品内蔵プリント配線板のいずれかの外層面に導電性バンプを形成する工程と、
前記導電性バンプ形成面に絶縁層となる未硬化の合成樹脂系シートを積層して加熱加圧して前記導電性バンプの先端を前記合成樹脂系シートに貫挿して突出させる工程と、
前記突出した導電性バンプの先端に当接させて、外層が配線パターニングされている別の配線板を積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて一体化させる工程と
を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005008280A JP4792749B2 (ja) | 2005-01-14 | 2005-01-14 | 電子部品内蔵プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005008280A JP4792749B2 (ja) | 2005-01-14 | 2005-01-14 | 電子部品内蔵プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196785A JP2006196785A (ja) | 2006-07-27 |
JP4792749B2 true JP4792749B2 (ja) | 2011-10-12 |
Family
ID=36802598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005008280A Expired - Fee Related JP4792749B2 (ja) | 2005-01-14 | 2005-01-14 | 電子部品内蔵プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792749B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4906462B2 (ja) * | 2006-10-11 | 2012-03-28 | 新光電気工業株式会社 | 電子部品内蔵基板および電子部品内蔵基板の製造方法 |
JP2008166589A (ja) * | 2006-12-28 | 2008-07-17 | Murata Mfg Co Ltd | 部品内蔵多層配線基板モジュールおよびその製造方法 |
JP5087302B2 (ja) * | 2007-03-29 | 2012-12-05 | 三洋電機株式会社 | 回路装置およびその製造方法 |
KR100811034B1 (ko) * | 2007-04-30 | 2008-03-06 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
JP5076775B2 (ja) | 2007-09-25 | 2012-11-21 | 富士通株式会社 | 配線板、及び配線板を備えた装置 |
EP2213148A4 (en) | 2007-10-10 | 2011-09-07 | Tessera Inc | ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED |
JP2010123632A (ja) * | 2008-11-17 | 2010-06-03 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
KR101055509B1 (ko) | 2009-03-19 | 2011-08-08 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 |
JP5399130B2 (ja) * | 2009-05-12 | 2014-01-29 | 富士通株式会社 | 電子部品内蔵基板の製造方法 |
WO2010140335A1 (ja) | 2009-06-01 | 2010-12-09 | 株式会社村田製作所 | 基板の製造方法 |
KR101060978B1 (ko) | 2009-08-25 | 2011-08-31 | 전자부품연구원 | 능동/수동 소자 내장형 기판 제조 방법 |
JP5776174B2 (ja) * | 2010-12-15 | 2015-09-09 | 富士通株式会社 | 電子部品内蔵基板の製造方法 |
KR101231443B1 (ko) * | 2011-01-28 | 2013-02-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101233445B1 (ko) | 2011-09-01 | 2013-02-14 | 주식회사 코리아써키트 | 부품실장형 인쇄회로기판 제조방법 |
JP5981232B2 (ja) | 2012-06-06 | 2016-08-31 | 新光電気工業株式会社 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
JP5998792B2 (ja) * | 2012-09-21 | 2016-09-28 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
JPWO2014091624A1 (ja) * | 2012-12-14 | 2017-01-05 | 株式会社メイコー | 部品内蔵基板および部品内蔵基板の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027960A (ja) * | 1996-07-09 | 1998-01-27 | Mitsui Mining & Smelting Co Ltd | 多層プリント配線板の製造方法 |
JP3375555B2 (ja) * | 1997-11-25 | 2003-02-10 | 松下電器産業株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
JPH11307938A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
JP3500995B2 (ja) * | 1998-12-18 | 2004-02-23 | 株式会社デンソー | 積層型回路モジュールの製造方法 |
JP3436525B2 (ja) * | 2000-11-22 | 2003-08-11 | ティーディーケイ株式会社 | 多層基板と電子部品と多層基板の製造方法 |
JP3739699B2 (ja) * | 2001-12-20 | 2006-01-25 | 松下電器産業株式会社 | 電子部品実装済み部品の製造方法及び製造装置 |
JP3888578B2 (ja) * | 2002-01-15 | 2007-03-07 | ソニー株式会社 | 電子部品ユニット製造方法 |
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP4378511B2 (ja) * | 2002-07-25 | 2009-12-09 | 大日本印刷株式会社 | 電子部品内蔵配線基板 |
JP2004140085A (ja) * | 2002-10-16 | 2004-05-13 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
KR100467825B1 (ko) * | 2002-12-12 | 2005-01-25 | 삼성전기주식회사 | 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 |
JP4192657B2 (ja) * | 2003-04-08 | 2008-12-10 | 株式会社トッパンNecサーキットソリューションズ | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
JP2004335641A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 半導体素子内蔵基板の製造方法 |
-
2005
- 2005-01-14 JP JP2005008280A patent/JP4792749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006196785A (ja) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
US20060180344A1 (en) | Multilayer printed wiring board and process for producing the same | |
JP3906225B2 (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
JP2008034589A (ja) | 多層プリント配線板及びその製造方法 | |
US20090107715A1 (en) | Wiring board with a built-in component and method for manufacturing the same | |
JP4040389B2 (ja) | 半導体装置の製造方法 | |
JP2018026437A (ja) | 配線基板及びその製造方法 | |
JPH1013028A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
JP3654982B2 (ja) | 多層印刷配線板の製造方法 | |
JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
JP3440174B2 (ja) | 多層プリント配線基板とその製造方法 | |
JP2007295008A (ja) | 電子部品内蔵配線基板の製造方法 | |
KR100722605B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JPH08264939A (ja) | 印刷配線板の製造方法 | |
JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JP3725489B2 (ja) | 配線基板の製造方法 | |
JP3628313B2 (ja) | 印刷配線板およびその製造方法 | |
US20230063719A1 (en) | Method for manufacturing wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4792749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |