JP4792749B2 - 電子部品内蔵プリント配線板の製造方法 - Google Patents

電子部品内蔵プリント配線板の製造方法 Download PDF

Info

Publication number
JP4792749B2
JP4792749B2 JP2005008280A JP2005008280A JP4792749B2 JP 4792749 B2 JP4792749 B2 JP 4792749B2 JP 2005008280 A JP2005008280 A JP 2005008280A JP 2005008280 A JP2005008280 A JP 2005008280A JP 4792749 B2 JP4792749 B2 JP 4792749B2
Authority
JP
Japan
Prior art keywords
electronic component
metal layer
forming
built
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005008280A
Other languages
English (en)
Other versions
JP2006196785A (ja
Inventor
聡 柴崎
雄二 山口
賢司 笹岡
知久 本村
直樹 森岡
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005008280A priority Critical patent/JP4792749B2/ja
Publication of JP2006196785A publication Critical patent/JP2006196785A/ja
Application granted granted Critical
Publication of JP4792749B2 publication Critical patent/JP4792749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、電子部品をプリント配線板に内蔵する電子部品内蔵プリント配線板の製造方法に関する。
半導体チップなどの電子部品を基板中に内蔵する電子部品内蔵プリント配線板及びその製造方法はいくつか提案されている。
たとえば、転写基板上に半導体チップなどの電子部品を実装し、その電子部品を樹脂によって被覆し、後に転写基板を除去して平面化し、上下面に電気回路を形成する、電子部品内蔵基板及びその製造方法が提案されている(特許文献1)。この製造方法では、転写基板を用いるので、転写基板除去工程と平面化工程が必要になる。
半導体チップを内蔵した絶縁層の上下に、回路形成した配線層を重ねて積層する製造方法も提案されている。この製造方法では、半導体チップを内蔵するためのキャビティを設けるなど、工程が複雑な上、薄型にしにくい。
特開2001−053413号公報
上述のような製造方法では、製造工程が複雑になるという問題があった。また、電子部品内蔵プリント配線板を薄くしにくいという問題もあった。
本発明は、上記の事情を考慮してなされたもので、半導体チップなどの電子部品を内蔵する電子部品内蔵配線板およびその製造方法において、さらに簡易な製造工程でかつ薄型に製造することが可能な電子部品内蔵プリント配線板及びその製造方法を提供することを目的とする。
記課題を解決するため、電子部品内蔵プリント配線板の製造方法は、第1の金属層の片面に複数の互いにほぼ等高の導電性バンプを形成するバンプ形成工程と、平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備え前記第2の主面に外部端子を突設させた電子部品を、前記第1の主面を前記第1の金属層と対向させて該第1の金属層にマウントする電子部品マウント工程と、前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記導電性バンプを前記合成樹脂系シートに貫通させる合成樹脂系シート積層・バンプ貫通工程と、前記合成樹脂系シートを覆うとともに前記貫通した導電性バンプの先端及び前記電子部品の各外部端子の先端に第2の金属層を当接させて積層し、加熱加圧して前記合成樹脂系シートを流動化させて前記抜き部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを有することを特徴とする。
さらにより高密度の配線パターン等を形成するためには、前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程のかわりに、前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程とを有することを特徴とする。
本発明に係る電子部品内蔵プリント配線板の製造方法は、基本的には、第1の金属層、外部端子を突設させた電子部品、電子部品の外形に対応する抜き部を有する半硬化状態の合成樹脂系シート、第2の金属層をこの順に積層して、加熱かつ積層方向に加圧する。その最中又はその後に、層間接続部を設ける。こうして、層間接続部を備えた電子部品内蔵両面金属層基板とする。その後、配線層を形成し、層間接続部を備えた電子部品内蔵両面プリント配線板とする。
この電子部品内蔵両面金属層基板から配線層を形成するには、エッチング等の周知の方法によりその両面の金属層を所定の配線パターンとなるように除去して配線層を形成することができる。より繊細な配線パターンを形成するには、その両面の金属層を全面的に除去して内蔵電子部品の外部端子と層間接続部の先端を層間絶縁層から露出させ、その後に両側に無電解めっきおよび電解めっき等により配線層を形成することが好ましい。このように、加熱加圧して一体化した後の両面の金属層をエッチングするなどして配線層とせずに、除去してから改めて無電解めっきおよび電解めっき等により配線層を形成することで、より繊細な配線パターンを形成することができる。また、電子部品の外部端子と配線層との接続を確実にするためでもあり、配線層の厚さを適宜調整できるようにするためでもある。
本発明に係る電子部品内蔵プリント配線板の製造方法において、中間的に製造する電子部品内蔵両面金属層基板の第1の金属層と第2の金属層の間の層間接続方法は、種々の方法を選択することができる。上記のように、導電性バンプを形成することにより行ってもよいが、層間絶縁層(合成樹脂系シート)を貫通する穴(貫通孔)を明け、その穴に導電性ペースト等の導電体を充填することにより層間接続してもよい。層間絶縁層を貫通する穴を明け、その穴の内壁面にめっきをして、その穴を樹脂で埋めてもよい。層間絶縁層を貫通する穴を明けることにより層間接続部を形成する場合には、上記バンプ形成やバンプ貫通は不要となる。そのかわりに、層間絶縁層を貫通する穴を明け、その穴に導電体を充填したり穴の内壁をめっきして樹脂で埋めたりする工程が必要となる。
本発明に係る電子部品内蔵プリント配線板の製造方法によれば、従来の表面実装技術および既存の製造装置を用いることができるので容易に電子部品内蔵配線板を製造することが可能となる。内蔵した電子部品の上下面に絶縁層を介在させずに電気回路を形成することが可能となるので、電子部品内蔵配線板を薄型にすることができる。
この製造方法で製造した電子部品内蔵2層プリント配線板をコア基板として、別の絶縁層と配線層を積層することにより、多層化することができる。上記製造方法で製造した電子部品内蔵2層プリント配線板を複数積層して層間接続することで多層化してもよい。この場合にも、プリプレグを貫通した導電性バンプにより層間接続する方法や、穴を明けたプリプレグに導電性ペーストを充填したものを積層して層間接続する方法など、公知の層間接続方法を選択することができる。
多層プリント配線板の同一絶縁層内に電子部品を複数内蔵する場合であっても、電子部品に突設させた外部端子の先端を同一の金属層に当接できる程度に、外部端子を含めた電子部品の高さを揃えておけば同様に製造できる。
内蔵される電子部品は、平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備え前記第2の主面に外部端子を突設させた電子部品である。本発明においては、これらの外部端子の先端に金属層を当接させて加熱加圧して一体化する必要があるため、外部端子が複数ある場合には、これらの外部端子の高さは互いにほぼ同等とされる。
内蔵される電子部品としては、たとえば、半導体チップ、半導体パッケージなどを用いることができる。これらは、平面的で一主面が平坦な電子部品として代表的なものである。ほかにも、ディスクリートの半導体素子(トランジスタ、ダイオードなど)を用いることができる。
第1の金属層は、内蔵する電子部品や絶縁層となる合成樹脂系シートを配設する土台となる。また、第1の金属層は、導電性バンプを形成する土台ともなる。第2の金属層は、電子部品の外部端子の先端及び導電性バンプの先端と圧接される。本発明において、これらの金属層は、後に部分的又は全面的に除去される。これらの金属層の除去は離型処理された金属層を機械的に剥離するなどの機械的手法によっても行うことができるが、通常、化学的手法、たとえばエッチングにより行われる。この第1及び第2の金属層として選ばれる金属は、通常、除去しやすい導電性金属、たとえば銅である。
内蔵される電子部品に突設された外部端子は、たとえば、金のワイヤ等による金バンプ、金めっきバンプ、銀ペーストバンプ、または表面を金で覆った銅めっきバンプなどで構成することができる。電子部品の外部端子は、その先端が第2の金属層と圧接されるので、圧接しやすいことが必要であり、第2の金属層をエッチングにより除去したときに除去されずに先端が露出することが必要であり、端子として導電性があることが必要だからである。
導電性バンプは、たとえば銀,金,銅,はんだ粉などの導電性粉末、これらの合金粉末もしくは複合(混合)金属粉末と、たとえばポリカーボネート樹脂,ポリスルホン樹脂,ポリエステル樹脂,フェノキシ樹脂,フェノール樹脂,ポリイミド樹脂などのバインダー成分とを混合して調製された導電性ペースト、あるいは導電性金属などで構成される。導電性バンプを導電性ペーストで形成する場合、たとえば比較的厚いメタルマスクを用いたスクリーン印刷法により、アスペクト比の高いバンプを形成することができる。その導電性バンプの高さは、内蔵する電子部品の厚みやその外部端子の高さを考慮して、適宜選択される。導電性金属で導電性バンプを形成する手段としては、(a)ある程度形状もしくは寸法が一定の微小金属魂を、粘着剤層を予め設けておいた導電性金属層面に散布し、選択的に固着させる(このときマスクを配置して行ってもよい)、(b)電解銅箔面にめっきレジストを印刷・パターニングして、銅,錫,金,銀,半田などめっきして選択的に微小な金属柱(バンプ)を形成する、(c)導電性金属層面に半田レジストの塗布・パターニングして、半田浴に浸漬して選択的に微小な金属柱(バンプ)を形成する、(d)金属板の一部をレジストにて被膜し、エッチングして微小な金属バンプを形成する、などが挙げられる。ここで、導電性バンプに相当する微小金属魂ないし微小な金属柱は、異種金属を組み合わせて成る多層構造、多層シェル構造でもよい。たとえば銅を芯にし表面を金や銀の層で被覆して耐酸化性を付与したり、銅を芯にし表面を半田層被覆して半田接合性をもたせたりしてもよい。なお、本発明において、導電性バンプを導電性ペーストで形成する場合には、めっき法などの手段で行う場合に較べて、さらに工程など簡略化し得るので、低コスト化の点で有効である。
電子部品の外形に対応した抜き部を有する合成樹脂系シートは、半硬化状態の合成樹脂系シートに、あらかじめ、電子部品の外形に対応した位置にドリル加工やルータ加工、プレス加工を施すことにより用意することができる。電子部品の外形に対応した抜き部を有する合成樹脂系シートの厚さは、加熱加圧して一体化したときに内蔵する電子部品をちょうど覆う程度の厚さ、たとえば、200〜300μm程度が好ましい。
電子部品の外形に対応した抜き部を有し、層間絶縁層を構成する合成樹脂系シートとしては、硬化前状態に保持される熱硬化性樹脂シートを用いることができるが、熱硬化性樹脂にガラスクロスやマット、有機合成繊維布やマット、あるいは紙などの補強材と組み合わせて成るシート(プリプレグ等)を用いることが好ましい。硬化前状態に保持される熱硬化性樹脂シートとしては、エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリイミド樹脂,フェノール樹脂,ポリエステル樹脂,メラミン樹脂,あるいはブタジエンゴム,ブチルゴム,天然ゴム,ネオプレンゴム,シリコーンゴムなどの生ゴムのシート類が挙げられる。熱可塑性樹脂フィルム(シート)を用いることもできる。熱可塑性樹脂シートとしては、たとえばポリカーボネート樹脂,ポリスルホン樹脂,熱可塑性ポリイミド樹脂,4フッ化ポリエチレン樹脂,6フッ化ポリプロピレン樹脂,ポリエーテルエーテルケトン樹脂などのシート類が挙げられる。これら合成樹脂は、単独でもよいが絶縁性無機物や有機物系の充填物を含有してもよく、さらにガラスクロスやマット、有機合成繊維布やマット、あるいは紙などの補強材と組み合わせて成るシートであることが好ましい。
導電性バンプの先端に合成樹脂系シートを積層して導電性バンプを貫通させるために加熱・加圧するとき、当て板として、寸法や変形の少ない金属板もしくは耐熱性樹脂板、たとえばステンレス板,真鍮板、ポリイミド樹脂板(シート),ポリテトラフロロエチレン樹脂板(シート)などが使用される。
本発明によれば、従来の表面実装技術及び装置を用いた簡易な工程で、容易に電子部品内蔵プリント配線板を製造することが可能となる。
本発明によれば、内蔵した電子部品の上下面に電気回路を形成することができるので、薄型電子部品内蔵プリント配線板を容易に製造することが可能となる。
以下では、本発明の電子部品内蔵プリント配線板およびその製造方法の実施形態を図面を参照しながら説明する。同じものには原則として同じ符号を付し、説明を省略する。
まず、本発明の電子部品内蔵プリント配線板の実施形態の一例を、図1を参照しながら説明する。
図1に示すように、本発明の実施形態に係る電子部品内蔵プリント配線板1は、第1の配線層23と第2の配線層24とが絶縁層16Aを介して対向しており、その絶縁層16A内部に電子部品15が配設されている。電子部品15は、半導体チップ13の入出力端子にそれぞれ突設された外部端子14を具備している。外部端子14は、互いにほぼ等高である。電子部品15の底面(外部端子14がある側の反対側の面)は平面である。第1の配線層23と第2の配線層24とは、絶縁層16Aを貫通した導電性バンプ12により電気的に接続されている。外部端子14の先端は、第2の配線層24に電気的に接続されている。電子部品15(半導体チップ13)の底面は第1の配線層23と対向しており、両者の間には絶縁層16Aがほとんど介在していない。
本発明の実施形態の各部の材質や大きさについて説明する。半導体チップ13の大きさは、たとえば1辺が10〜15mmの略正方形で、高さは200μm程度である。電子部品15の各外部端子14は、たとえば金または金メッキによるバンプであり、高さは100μm程度である。絶縁層16Aとなる半硬化状態の合成樹脂系シートとしては、厚さ約300μmの半硬化状態のガラスエポキシ系プリプレグ16(松下電工社製)に半導体チップの外形に相当する抜き部を設けたものを用いる。層間接続部となる導電性バンプや層間接続用の穴に充填する導電体の材料としては、ポリマータイプの銀系の導電性ペースト(商品名,熱硬化性導電性ペーストMSP-812,三井化学KK)を用いる。導電性バンプの底面の直径は約0.35mm、導電性バンプの高さは、約300μmである。この導電性バンプ12の高さを約300μmとしたのは、電子部品の高さ(半導体チップの高さと外部端子の高さの合計)と同程度にするためである。第1の配線層23および第2の配線層24の厚さは、両面の金属層を配線として使用する場合は元の金属層と同程度の厚さとなり約18μmであり、金属層を一度除去してからめっき等で形成する場合は約10μmである。
図2は、本発明の電子部品内蔵プリント配線板の製造方法の実施形態における基本的な製造工程を示したフローチャートである。図2に示すように、まず、第1の金属層を用意し、大きくAで括った各ステップ(ステップ1:電子部品マウント、ステップ2:合成樹脂系シート積層、ステップ3:第2の金属層積層・加熱加圧)を経て、電子部品内蔵両面金属層基板を得る。次に、この電子部品内蔵両面金属層基板から両面金属層をほぼ全面的に除去する(B)。金属層が除去された後の面の両側に回路配線層を形成し(C)、電子部品内蔵2層プリント配線板を得る。なおこの電子部品内蔵両面金属層基板から両面金属層を全面的に除去せずに、この金属層を所定の配線パターンとなるようにエッチングで部分的に除去することにより回路配線層として使用することもできる(C)。この後、多層化する(D)ことにより、電子部品内蔵多層プリント配線板を得る。なお、電子部品内蔵2層プリント配線板のままでよい場合には、多層化工程(D)を行う必要はない。
このように、簡単な工程で、電子部品内蔵プリント配線板を得ることができる。
以下、それぞれの工程の実施形態について順に説明する。
[A:電子部品内蔵両面金属層基板製造]
Aの具体的な実施形態は採用する層間接続方法により異なるが、抽象的には、図2のAの部分に示すように、電子部品マウント(ステップ1)、合成樹脂系シート積層(ステップ2)、第2の金属層積層・加熱加圧(ステップ3)がこの順序で含まれる点で共通する。
ステップ1では、第1の金属層の一主面に直接、電子部品をフェースアップでマウントする。すなわち、電子部品の外部端子を第1の金属層に向けずに、外部端子がある側の反対側の平坦面(底面)を第1の金属層に向けて配置する。
ステップ2では、電子部品の外形に対応させた抜き部を有する半硬化状態の合成樹脂系シートを、この抜き部に電子部品を嵌合させて積層する。これにより、電子部品(半導体チップ)の側面が半硬化状態の合成樹脂系シートにより囲まれる。
ステップ3では、この合成樹脂系シートと電子部品を覆うように、第2の金属層積層を積層し、加熱加圧する。これにより、電子部品の外部端子の先端が第2の金属層に当接するとともに、一体化して、電子部品内蔵両面金属層基板となる。
Aの具体的な実施形態は、採用する層間接続方法によって、後述するように、他のステップが加わるなどして、(A−1)導電性バンプによる方法,(A−2)層間接続穴を明けて導電体を充填する方法,(A−3)層間接続穴を明けて穴の内壁にめっきをして樹脂で穴埋めする方法の各実施形態となる。
なお、以下の(A−1),(A−2),(A−3)の実施形態において、第1及び第2の金属層として用いたものは、厚さ約18μmの電解銅箔である。
[A−1の実施形態]
(A−1)の実施形態を図3及び図4(a)〜(f)を参照しながら説明する。
図3は、(A−1)の実施形態に係る製造工程の一例を示したフローチャートである。図4(a)〜(f)は、その各ステップの状態を模式的に示す断面図である。図3において、図2と共通するステップ等は太線で示し、(A−1)で追加されるステップは細線で示している。
図3に示すように、このA−1の実施形態では、導電性バンプ形成、電子部品マウント、合成樹脂系シート積層(プリプレグ積層・バンプ貫通)、第2の金属層(銅箔)積層・加熱加圧の各ステップを具備する。すなわち、A−1の工程としては、共通工程である電子部品マウント(図2におけるステップ1)の前に、導電性バンプを形成する点が異なる。また、合成樹脂系シート積層においては、プリプレグを積層するだけでなく、この導電性バンプをプリプレグに貫通させる点が図2におけるステップ2と異なる。
以下、図3及び図4(a)〜(f)を参照しながら順に説明する。
まず、図3のステップ0および図4(a),(b)に示すように、厚さ約18μmの電解銅箔11を用意し(図4(a))、その片面の所定位置に、上記の導電性ペーストにより、次の方法で導電性バンプ12を形成した(図4(b))。
すなわち、板厚300μm のステンレス板の所定箇所に個々がほぼ円錐形状になるように0.35mm径の穴を明けたメタルマスクを用意し、このメタルマスクを電解銅箔11の片面側に位置決め配置して導電性ペーストを印刷し、この印刷された導電性ペーストの乾燥後、同一マスクを用いて同一位置に再度印刷する方法で3回印刷を繰り返し、高さ約300μmの山形の導電性バンプ12を形成した。ここで、所定位置とは、本発明を実施したい電子部品内蔵プリント配線板の設計により定まるが、少なくとも電子部品15を配置できる領域は空けておく。
次に、図3のステップ1及び図4(c)に示すように、この銅箔11上の平坦部分(導電性バンプ12が印刷されていない部分)の所定位置に、半導体チップ13と外部端子14を有する電子部品15を、その各外部端子14の先端が導電性バンプ12の先端と同じ向きになるように配置し、マウンターによりマウントした(図4(c))。結果的には半導体チップ13をフリップチップ式で実装することになるが、この段階では、外部端子14が接続される第2金属層は未だ積層されていないため、銅箔11上の所定位置に半導体チップ13を配置し仮固定するだけとなる。
図3のステップ2A及び図4(d)に示すように、上記プリプレグ16を、このプリプレグ16の抜き部に電子部品15を嵌合させて積層した。こうすることで、内蔵される電子部品の側面を覆い囲むことができる。そして、導電性バンプ12をプリプレグ16に挿入・貫通させ、そのバンプ12の先端をプリプレグ16から突出させた(図4(d))。
図3のステップ3及び図4(e),(f)に示すように、プリプレグ16を貫通した導電性バンプ12の先端及び電子部品15の外部端子14の上に第2の銅箔17を積層する(図4(e))。そして、プリプレグの溶融温度以上に加熱するとともに積層方向に加圧して一体化させ、電子部品内蔵両面金属層基板2を得た(図4(f))。積層方向の加圧により、導電性バンプ12の先端が、対向して位置する第2の銅箔17に当接して塑性変形し、これらの間の電気的接続が確立される。それとともに、電子部品15の外部端子14の先端も対向して位置する第2の銅箔17に当接して、これらの間の電気的接続が確立される。すなわち、半導体チップ13はその外部端子14が銅箔17に当接してフリップチップ接続されたことになる。また、加熱によりプリプレグ16が流動性を得て半導体チップ13および外部端子14の周囲の空間が埋められ、電子部品15は封止される。プリプレグ16は硬化して絶縁層16Aとなる。
このように、簡単な工程で薄型の電子部品内蔵両面金属層基板2を製造することができる。
[A−1の他の実施形態]
層間接続部はエッチングによる導電性バンプでも形成できる。その例として、A−1の他の実施形態を図5を参照しながら説明する。
この実施形態では、導電性バンプの形成を、導電性ペーストを印刷する方法によるのではなく金属板をエッチングすることにより形成した点が異なるだけで、その他の点は上記のA−1の実施形態と同じである。すでに説明した実施形態と同じものは説明を省略する。
厚さ318μm程度の銅板36(Cu板)を用意し(図5(a))、エッチングにより、第1の金属層となる部分36Aとして厚さ18μm程度を残し、個々が直径約0.35mm程度で高さ約300μmの略円錐形の導電性バンプ37を必要な位置に必要な数形成した(図5(b))。その後は、上記のA−1の実施形態と同様にして、電子部品内蔵両面金属層基板2aを得た(図5(f))。この例では1層構造の銅板を用いてハーフエッチングにより導電性バンプ37を形成したが、18μmの銅箔と300μmの銅板とを2μm程度のニッケル合金層を介して積層体化した3層構造の材料を用いてニッケル合金層をエッチングストッパとして300μmの銅板をエッチングして導電性バンプ37を形成することも可能である。
なお、この銅板36の厚さ及び導電性バンプ37の高さは、電子部品の15を構成する半導体チップ13の厚さと外部端子14の高さを合計した高さにあわせて適宜選択できる。この例では、半導体チップ13の厚さを200μm程度、外部端子14の高さを100μm程度としたので、導電性バンプ37の高さを約300μmとしたものである。
[A−2の実施形態]
(A−2)の実施形態を図6及び図7を参照しながら説明する。
図6は、(A−2)の実施形態に係る製造工程の一例を示したフローチャートである。図7(a)〜(f)は、その各ステップの状態を模式的に示す断面図である。図6において、図2と共通するステップ等は太線で示し、(A−2)で追加されるステップは細線で示している。
図6に示すように、このA−2の実施形態では、電子部品マウント、合成樹脂系シート積層(層間接続穴を有するプリプレグ積層)、導電体充填による穴埋め、第2の銅箔積層・加熱加圧の各ステップを有する。すなわち、A−2の工程としては、図6に太線で示したように、図2のAに示したステップ1〜3に対応する工程はすべて含み、順番も同じであるが、積層する合成樹脂系シートには予め層間接続用の貫通孔(層間接続穴)を設けておくことと、その層間接続穴に導電体を充填して穴埋めする点が異なる。
具体的には、図7に示すように、まず、厚さ約18μmの電解銅箔11を用意し(図7(a))、その片面の所定位置に、半導体チップ13と外部端子14を有する電子部品15を、その各外部端子14の先端が開放面になるように、マウンターによりマウントした(図7(b))。
次に、電子部品15の外形に対応させた抜き部と層間接続用の貫通孔(層間接続穴31)を所定の位置に設けた半硬化状態のプリプレグ16を積層した(図7(c))。その層間接続穴31内に導電性ペーストを充填して層間接続穴31を埋めて層間接続部32とした(図7(d))。導電性ペーストの充填はたとえばスクリーン印刷することによりすることができる。
その上に第2の銅箔としてA−1の実施形態と同様の厚さ約18μmの電解銅箔17を積層し加熱加圧して一体化し、電子部品内蔵両面金属層基板2bを得た(図7(e))。
積層方向の加圧により、電子部品15の外部端子14の先端が、対向して位置する第2の銅箔17に当接して、これらの間の電気的接続が確立される。また、加熱によりプリプレグ16が流動性を得て半導体チップ13および外部端子14の周囲の空間が埋められ、電子部品15は封止される。プリプレグ16は硬化して絶縁層16Aとなる。
なお、プリプレグ16を貫通する層間接続穴31は、電子部品15の外形に対応させた抜き部を設ける際に同様の方法で設けることができるが、別々に設けることもできる。
また、この例では、プリプレグ16を銅箔11上に積層してから層間接続穴31内に導電性ペーストを充填したが、層間接続穴31内に導電性ペーストを充填してからプリプレグ16を銅箔11上に積層することも可能である。
また、第2の銅箔を積層して一体化した後に外側からレーザー加工等することにより層間接続穴31を設け、その後に導電性ペーストを充填して層間接続部32とすることも可能である。
[A−3の実施形態]
(A−3)の実施形態を図8及び図9を参照しながら説明する。
図8は、(A−3)の実施形態に係る製造工程の一例を示したフローチャートである。図9(a)〜(f)は、その各ステップの状態を模式的に示す断面図である。図8において、図2と共通するステップ等は太線で示し、(A−3)で追加されるステップは細線で示している。
図8に示すように、このA−3の実施形態では、まず、第1の金属箔の片面の所定位置に電子部品をマウントし、プリプレグを積層し、さらに第2の銅箔を積層して加熱加圧して一体化し、層間接続用の穴を形成し、その穴の内壁に沿ってめっきにより導体膜を形成し、その導体膜で覆われた穴に樹脂を充填して穴埋めする。すなわち、A−3の工程としては、図8に太線で示したように、図2のAに示したステップ1〜3に対応する工程はすべて含み、順番も同じであるが、図8に細線で示したように、その後に、層間接続穴形成(ステップ4)、めっき(ステップ5)、めっきに樹脂を穴埋めする(ステップ6)の各ステップを有する点が異なる。
具体的には、図9に示すように、まず、厚さ約18μmの電解銅箔11を用意し(図9(a))、その片面の所定位置に、半導体チップ13と外部端子14を有する電子部品15を、その底面が銅箔11の1主面に接するように、かつ、その各外部端子14の先端が開放面を向くように、マウンターによりマウントした(図9(b))。その後、その電子部品15の側面を囲むように切り抜いた半硬化状態のプリプレグ16を積層した(図9(c))。
その上に第2の銅箔として厚さ約18μmの電解銅箔17を積層し加熱加圧して一体化した(図9(d))。
一体化した後、第2の銅箔17の外側からレーザー加工により層間接続用の穴33を明けた(図9(e))。その層間接続穴33の内壁に沿ってめっきにより導体膜34を形成し(図9(f))、そこに樹脂を充填して穴33を埋めて層間接続部34,35と、電子部品内蔵両面金属層基板2cを得た(図9(g))。
なお、図9の例では、層間接続穴33は、プリプレグ16を貫通するものの、銅箔11までは貫通していないが、銅箔11をも貫通するように設け、周知のスルーホールにしてもよい。
[B:両面金属層除去]
上記A工程(A−1、A−2又はA−3)を経て得た電子部品内蔵両面金属層基板2(2a、2b又は2cでも可)から、エッチングにより第1の銅箔11及び第2の銅箔17を除去する。これにより、絶縁層16Aの平坦面から半導体チップの外部端子14の先端及び導電性バンプ12の先端並びに導電性バンプ12の底面を露出させることができる(図11(a),図12(a))。接続の完全を期すため、確実に露出するよう研磨することが好ましい。
上記A工程において、第1の銅箔11及び第2の銅箔17をプリプレグ16と当接・圧着させることになるが、このとき、電解銅箔の粗面をプリプレグ16と接する側に向けておくことが好ましい。そうすることで銅箔11又は17の粗面のざらざらなパターンがプリプレグ16側に転写されて残るため、光沢面側をプリプレグ16に当接させるのに比べてピール強度が向上し、銅箔を除去した後の無電解めっき等がしやすくなる。
本実施形態では、より繊細な配線パターンの形成を前提として、エッチングにより第1の銅箔11及び第2の銅箔17を除去した後に、後述の(C−1)セミアディティブ法や(C−2)サブトラクティブ法によって配線回路層形成を行う例を説明しているが、第1の銅箔11及び第2の銅箔17を所定の配線パターンとなるようにエッチングにより除去して回路配線層を形成することも可能である。
[C:回路配線層形成]
図2においてCで示す回路配線層形成では、両面の金属層を除去した電子部品内蔵基板の外側に回路配線層を形成する。回路配線層形成は、公知の方法を組み合わせて行うことができる。ここでは、Cの実施形態の例として、(C−1)セミアディティブ法を用いるもの、および、(C−2)サブトラクティブ法を用いるものの2つを図面を参照して説明する。
[C−1の実施形態]
C−1の実施形態として、無電解めっきとセミアディティブ法を用いて回路配線層を形成する場合の工程について、図10及び図11を参照して説明する。
図10は、回路配線層を形成する方法として、無電解めっきとセミアディティブ法を用いた例を示すフローチャートである。図11(a)〜(f)はその各工程を模式的に示した断面図である。
まず、B工程で両面金属層が除去された後の電子部品内蔵基板は、たとえば、図11(a)に示す状態となっている。この基板の両外面に対し、図10のステップ311及び図11(b)に示すように、無電解めっきを行い、第1の導電層18及び第2の導電層19を形成する(図11(b))。第1の導電層18は、半導体チップ13の底面および導電性バンプ12の底面側に形成される。第2の導電層19は、各外部端子14の先端及び各導電性バンプ12の先端と電気的に接続される。この場合の無電解めっきは、公知の方法で、たとえば化学銅めっきである。
次に、図10のステップ312及び図11(c)に示すように、無電解めっきで形成された導電層18及び19の外側に、日東電工社製のレジスト用ドライフィルム(製品名:NIT250)を積層し、露光、現像により製版して、レジスト20を形成した(図11(c))。
図10のステップ313及び図11(d)に示すように、導電層18及び19をシード(種)層として、たとえば硫酸銅めっき浴にて電解めっき処理することにより、レジスト20が形成されていない部分に電気回路層21,22を形成した(図11(d))。
図10のステップ314及び図11(e)に示すように、化学的手法により、レジスト20を除去した(図11(e))。
図10のステップ315及び図11(f)に示すように、ソフトエッチングをすることにより、配線層が形成されていない部分の導電層18及び19を除去して、第1の配線層23及び第2の配線層24を有する電子部品内蔵2層プリント配線板1を得た(図11(f))。
C−1の実施形態の説明では、電子部品内蔵両面金属層基板2の例として、便宜上、層間接続部をスクリーン印刷による導電性バンプにより形成した例(A−1の実施形態、図4(f))を基に説明したが、もちろん、他の方法により層間接続部を形成した例を基にしても同様である。すなわち、層間接続部を穴あけと導電性ペーストの充填により形成した例(A−2の実施形態、図7(e))や、層間接続部を穴あけとめっきと樹脂充填により形成した例(A−3の実施形態、図9(g))や、層間接続部を金属板のエッチングによる導電性バンプにより形成した例(A−1の実施形態の他の例、図5(f))でも同様に、B工程で両面金属層を除去した後、無電解めっきとサブトラクティブ法により回路配線層を形成することができる。
[C−2の実施形態]
C−2の実施形態として、無電解めっきとサブトラクティブ法を用いて回路配線層を形成する場合の工程について、図12および図13(a)〜(f)を参照して説明する。
図12は、無電解めっきとサブトラクティブ法を採った例を示すフローチャートである。図13(a)〜(f)はその各工程を模式的に示した断面図である。
B工程で両面金属層が除去された後の電子部品内蔵基板は図13(a)に示す状態となっている。この基板の両外面に対し、図12のステップ321及び図13(b)に示すように、無電解めっきを行い、第1の導電層18及び第2の導電層19を形成する(図13(b))。第1の導電層18は、半導体チップ13の底面および導電性バンプ12の底面側に形成される。第2の導電層19は、各外部端子14の先端及び各導電性バンプ12の先端と電気的に接続される。この場合の無電解めっきは、公知の方法で、たとえば化学銅めっきである。
その後、その導体層18,19の表面の全域に電解めっきを施し(図12のステップ322)、図13(c)に示すように電解めっきによる導体層21,22を形成した。次に、レジスト用ドライフィルムを積層し、露光、現像により製版して、配線を形成したい部分にレジスト20を形成した(図13(d),図12のステップ323)。次に、エッチングにより電解めっきによる導体層21,22の不要部分を取り除いた(図13(e),図12のステップ324)。そして、ソフトエッチングにより導体層18,19の不要部分を取り除いて、第1の配線層23および第2の配線層24を有する電子部品内蔵2層プリント配線板1を得た(図13(f),図12のステップ325)。
なお、C−2の実施形態の説明では、回路配線層を形成する前の電子部品内蔵両面金属層基板1の例として、便宜上、層間接続部をスクリーン印刷による導電性バンプにより形成した例(A−1の実施形態、図4(f))を基に説明したが、もちろん、他の方法により層間接続部を形成した例を基にしても同様である。すなわち、層間接続部を穴あけと導電性ペーストの充填により形成した例(A−2の実施形態、図7(e))や、層間接続部を穴あけとめっきと樹脂充填により形成した例(A−3の実施形態、図9(g))や、層間接続部を金属板のエッチングによる導電性バンプにより形成した例(A−1の実施形態の他の例、図5(f))でも同様に、B工程で両面金属層を除去した後、無電解めっきとサブトラクティブ法により回路配線層を形成することができる。
[D:多層化]
多層化の例として、(D−1)銅箔に導電性バンプを形成してプリプレグを積層・貫通させた結合体3を電子部品内蔵2層プリント配線板1の両側に積層する方法と(D−2)電子部品内蔵2層プリント配線板1同士を絶縁層を挟んで積層する方法を図面を用いて説明する。
[D−1の実施形態]
D−1の実施形態では図14(a)〜(c)に示すように、本発明の方法で製造した電子部品内蔵2層プリント配線板1の両側にそれぞれ絶縁層と金属層を積層して加熱加圧することで多層化する。
まず、A−1の実施形態と同様に厚さ18μmの銅箔25上に導電性ペーストをスクリーン印刷することにより導電性バンプ26を形成してプリプレグ27を積層し、加熱加圧して、導電性バンプ26の先端がプリプレグ27を貫通して突出した外層用結合体3を用意した(図14(b))。
次に、形成した結合体3を電子部品内蔵2層プリント配線板1の上下に、導電性バンプ26の先端が配線層23または24に対接するようにそれぞれ積層し、加熱加圧して、一体化し、電子部品内蔵4層プリント配線板4を得た(図14(c))。
なお、銅箔25に導電性バンプ26をスクリーン印刷するかわりに、上記A−1の他の実施形態として説明したのと同様に、所定の厚さの銅板からエッチングにより導電性バンプを形成してもよい。同じように多層化することができる。
[D−2の実施形態]
D−2の実施形態として、多層化するための別の方法の例を図14(a)〜(d)を参照して説明する。D−2の実施形態では、図14(a)〜(d)に示すように、導電性バンプによる層間接続部を有する絶縁層を挟んで電子部品内蔵2層プリント配線板2を複数積層して加熱加圧することにより電子部品内蔵2層プリント配線板5を製造する(図14(d))。
すなわち、電子部品内蔵2層プリント配線板1の片側の配線層23上に、第1の実施形態のステップ1と同様の方法で、層間接続部となる導電性バンプ26を形成し(図14(a))、そこに未硬化のエポキシ系プリプレグ27を積層し、図1のステップ3と同様にして導電性バンプ26の先端をプリプレグ27から突出させ(図14(b))、さらに他の電子部品内蔵2層プリント配線板2を積層し(図14(c))、加熱加圧して一体化することにより電子部品内蔵2層プリント配線板5を製造することができる(図14(d))。
このようにすることで、従来の表面実装技術や多層板製造技術および製造装置を利用することができ、比較的簡易な手段で電子部品内蔵プリント配線板を製造することができる。
[その他の実施形態]
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内でいろいろの態様で実施し得る。
たとえば、上記の実施形態では、内蔵する電子部品の外部端子は、金バンプまたは金めっきバンプによるものとして説明した(図1他)が、外部端子は金バンプまたは金めっきバンプに限られず、図15の14aに示すように銀ペーストによる導電性バンプであってもよいし、図16の14bに示すように銅めっきバンプで外側を金で覆ったものであってもよい。
上記銅箔11を除去した後の導体層18,19の形成は、上記C−1やC−2で説明したように無電解めっきにより行うことができるが、公知のスパッタリングや蒸着などの薄膜形成法により形成することも可能である(模式的な断面図としては図11(b)又は図12(b)と同じである)。
Dの多層化の例として、上記D−1やD−2の実施形態では、導電性バンプによる層間接続方法を説明したが、この場合においても他の層間接続方法を用いることは可能である。たとえば、図14(b)において、銅箔25に導電性バンプ26を設けるのではなく、予めプリプレグ27にドリルなどで層間接続用の穴を明けたものを用意し、それを銅箔25に積層して、その層間接続用の穴に導電性ペーストを充填し、硬化する前に、電子部品内蔵2層プリント配線板1の外側に積層して加熱加圧してもよい。図15(b)においても、電子部品内蔵2層プリント配線板1の片面に導電性バンプ26を設けてプリプレグ27を積層するのではなく、予めプリプレグ27にドリルなどで層間接続用の穴を明けたものを用意し、硬化する前に、電子部品内蔵2層プリント配線板1の外側に積層して、その層間接続用の穴に導電性ペーストを充填し、さらに他の電子部品内蔵2層プリント配線板1を積層して、加熱加圧してもよい。
Dの多層化の例として、上記D−2の実施形態では、本発明による電子部品内蔵2層プリント配線板1同士をプリプレグ27を介して積層する例を説明したが、本発明による電子部品内蔵2層プリント配線板1の片面又は両面に、他の方法により製造した配線板をプリプレグ27を介して積層してもかまわない。同様の層間接続法により多層化することができる。
上記の実施形態では、電子部品内蔵プリント配線板の製造方法として2層のものと4層のものを例に説明したが、上記Dと同様の方法を用いて、さらに多層化することも可能である。
上記で挙げたドライフィルムレジストや導電性ペーストなどについての製品名は、単なる例示であり、その製品に限るものではない。それぞれ同等の機能または性質を有するものであれば、他の製品であっても用いることができる。上記で挙げた厚さ等の数字についても、本発明の趣旨は、これに限定されるものではない。
本発明に係る電子部品内蔵プリント配線板は、電子部品製造産業や電子機器製造産業などの分野で生産することができる。本発明に係る電子部品内蔵プリント配線板の製造方法は、電子部品製造産業などの分野で使用することができ、また同製造方法で製造された電子部品内蔵プリント配線板は、電子機器製造産業などの分野で使用することができる。したがって、いずれも産業上の利用可能性を有する。
本発明に係る電子部品内蔵プリント配線板1を模式的に示す断面図。 本発明の電子部品内蔵プリント配線板の製造方法の実施形態の代表的な製造工程を模式的に示すフローチャート。 図2のA(電子部品内蔵両面金属層基板製造)工程の実施形態の一例として層間接続に導電性バンプを用いる場合(A−1)の製造工程を模式的に示すフローチャート。 A−1の実施形態として、図3の各ステップに対応する各状態を模式的に示した断面図(第1の銅箔に印刷法により導電性バンプを形成する場合)で、(a)は第1の銅箔を用意した状態を模式的に示す断面図、(b)は第1の銅箔に導電性バンプが印刷された状態を模式的に示す断面図、(c)は電子部品がマウントされた状態を模式的に示す断面図、(d)は電子部品の外形に対応する抜き部を有するプリプレグを積層し、導電性バンプの先端がプリプレグを貫通した状態を模式的に示す断面図、(e)は第2の銅箔を積層する様子を模式的に示す断面図、(f)は加熱加圧して一体化し、電子部品内蔵両面金属層基板1とした状態を模式的に示す断面図。 A−1の他の実施形態として、図3の各ステップに対応する各状態を模式的に示した断面図(銅板からエッチングにより導電性バンプを形成する場合)で、(a)は銅板を用意した状態を模式的に示す断面図、(b)は銅板をエッチングして導電性バンプが形成された状態を模式的に示す断面図、(c)は電子部品がマウントされた状態を模式的に示す断面図、(d)は電子部品の外形に対応する抜き部を有するプリプレグを積層し、導電性バンプの先端がプリプレグを貫通した状態を模式的に示す断面図、(e)は第2の銅箔を積層する様子を模式的に示す断面図、(f)は加熱加圧して一体化し、電子部品内蔵両面金属層基板1とした状態を模式的に示す断面図。 図2のA(電子部品内蔵両面金属層基板製造)工程の実施形態の一例として層間接続穴を形成して導電体を充填する層間接続方法を用いる場合(A−2)の製造工程を模式的に示すフローチャート。 A−2の実施形態として、図6の各ステップに対応する状態を模式的に示した断面図で、(a)は第1の銅箔を用意した状態を模式的に示す断面図、(b)は電子部品がマウントされた状態を模式的に示す断面図、(c)は層間接続穴と電子部品の外形に対応する抜き部とを所定位置に有するプリプレグを積層した状態を模式的に示す断面図、(d)は層間接続穴に導電性ペーストを充填して穴埋めした状態を模式的に示す断面図、(e)はさらに、第2の銅箔を積層し加熱加圧して一体化した状態を模式的に示す断面図。 図2のA(電子部品内蔵両面金属層基板製造)工程の実施形態の一例として層間接続穴を形成して穴の内壁をめっきする層間接続方法を用いる場合(A−3)の製造工程を模式的に示すフローチャート。 図8の各ステップを模式的に示した断面図で、(a)は第1の銅箔を用意した状態を模式的に示す断面図、(b)は電子部品がマウントされた状態を模式的に示す断面図、(c)は電子部品の外形に対応する抜き部を有するプリプレグを積層した状態を模式的に示す断面図、(d)はさらに、第2の銅箔を積層し加熱加圧して一体化した状態を模式的に示す断面図、(e)は層間接続穴を明けた状態を模式的に示す断面図、(f)は層間接続穴の内壁にめっきした状態を模式的に示す断面図、(g)は樹脂を充填して穴埋めした状態を模式的に示す断面図。 図2のC(回路配線層形成)工程の実施形態の一例としてセミアディティブ法による場合(C−1)の製造工程を模式的に示すフローチャート。 C−1の実施形態として、図10の各ステップに対応する状態を模式的に示した断面図で、(a)は電子部品内蔵両面金属層基板2からエッチングにより銅箔を除去した状態を模式的に示す断面図、(b)は無電解めっきを施して導電層を形成した状態を模式的に示す断面図、(c)は製版した状態を模式的に示す断面図、(d)は電解めっきを施して回路を形成した状態を模式的に示す断面図、(e)は化学的手法によりレジストを除去した状態を模式的に示す断面図、(f)はソフトエッチングして電子部品内蔵2層プリント配線板2を得た状態を模式的に示す断面図。 図2のC(回路配線層形成)の工程の実施形態の一例としてサブトラクティブ法による場合(C−2)の製造工程を模式的に示すフローチャート。 C−2の実施形態として、図12の各ステップに対応する状態を模式的に示した断面図で、(a)は電子部品内蔵両面金属層基板2からエッチングにより銅箔を除去した状態を模式的に示す断面図、(b)は無電解めっきを施して導電層を形成した状態を模式的に示す断面図、(c)は全面電解めっきを施してさらに導電層を形成した状態を模式的に示す断面図、(d)は製版した状態を模式的に示す断面図、(e)はエッチングすることにより回路を形成した状態を模式的に示す断面図、(f)はソフトエッチングすることにより無電解めっき層の不要部分を除去して電子部品内蔵2層プリント配線板1を得た状態を模式的に示す断面図。 図2のD(多層化)工程の実施形態の一例(D−1)を模式的に示す断面図で、(a)は電子部品内蔵2層プリント配線板1を模式的に示す断面図、(b)は銅箔に導電性バンプを形成してプリプレグを積層・貫通させた結合体3を電子部品内蔵2層プリント配線板1の両側に積層する様子を模式的に示す断面図、(c)は加熱加圧して一体化し、電子部品内蔵多層配線板4を得た状態を模式的に示す断面図。 図2のD(多層化)工程の実施形態の別の例(D−2)を模式的に示す断面図で、(a)は電子部品内蔵2層プリント配線板1の片面の外側に層間接続用の導電性バンプを形成した状態を模式的に示す断面図、(b)は絶縁層となるプリプレグを積層し、導電性バンプがプリプレグを貫通した状態を模式的に示す断面図、(c)は他の電子部品内蔵2層プリント配線板1を積層する様子を模式的に示す断面図、(d)は加熱加圧して電子部品内蔵プリント配線板4を得た状態を模式的に示す断面図。 内蔵する電子部品の外部端子を銀ペーストにより形成した例を模式的に示す断面図。 内蔵する電子部品の外部端子を銅めっきバンプにより形成した例を模式的に示す断面図。
符号の説明
1…電子部品内蔵2層プリント配線板、2,2a,2b,2c…電子部品内蔵両面金属層基板、3…銅箔に導電性バンプを形成してプリプレグを積層・貫通させた結合体、4,5…電子部品内蔵4層プリント配線板、11,17,25…銅箔(金属箔)、12,26…印刷による導電性バンプ、13…半導体チップ、14,14a,14b…外部端子、15,15a,15b…電子部品、16,27…ガラスエポキシ系プリプレグ、16A,27A…硬化した絶縁層、18,19…無電解めっきによる導体層、20…ドライフィルムレジスト、21,22…電解めっきによる導体層、23,24,28…配線層、31,33…層間接続穴、32…導電性ペースト充填による層間接続部、34…めっきによる層間接続部、36…銅板(Cu板)、37…エッチングによる導電性バンプ(層間接続部)。

Claims (13)

  1. 第1の金属層の片面に複数の互いにほぼ等高の導電性バンプを形成するバンプ形成工程と、
    平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を前記第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記導電性バンプを前記合成樹脂系シートに貫通させる合成樹脂系シート積層・バンプ貫通工程と、
    前記合成樹脂系シートを覆うとともに前記貫通した導電性バンプの先端及び前記電子部品の各外部端子の先端に第2の金属層を当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
    前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
    有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  2. 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    層間接続部となる貫通孔と前記電子部品の外形に対応した抜き部とを有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記貫通孔内に導体を充填し、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
    前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
    有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  3. 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面の端部近傍に複数の外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止する金属層積層工程と、
    前記第2の金属層の外側から前記絶縁層を貫通する穴を形成する層間接続穴形成工程と、
    前記穴の内壁面をめっきして導体層を形成し、めっきされた後の該穴に樹脂を充填し層間接続部を備えた電子部品内蔵両面金属層基板とする工程と、
    前記電子部品内蔵両面金属層基板からエッチングにより前記第1の金属層と前記第2の金属層を所定の配線パターンとなるように除去して配線層を形成する配線層形成工程とを
    有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  4. 第1の金属層の片面に複数の互いにほぼ等高の導電性バンプを形成するバンプ形成工程と、
    平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を前記第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記導電性バンプを前記合成樹脂系シートに貫通させる合成樹脂系シート積層・バンプ貫通工程と、
    前記合成樹脂系シートを覆うとともに前記貫通した導電性バンプの先端及び前記電子部品の各外部端子の先端に第2の金属層を当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
    前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
    前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
    を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  5. 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面に外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    層間接続部となる貫通孔と前記電子部品の外形に対応した抜き部とを有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、前記貫通孔内に導体を充填し、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止し、層間接続部を備えた電子部品内蔵両面金属層基板を形成する工程と、
    前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
    前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
    を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  6. 平坦な第1の主面と前記第1の主面の反対側にある第2の主面とを備える電子部品のうち、前記第2の主面の端部近傍に複数の外部端子を突設させるとともに、前記第1の主面を第1の金属層のバンプ形成面に対向させて、前記電子部品を該第1の金属層のバンプ形成面にマウントする電子部品マウント工程と、
    前記電子部品の外形に対応した抜き部を有する半硬化状態の合成樹脂系シートを、前記抜き部に前記電子部品を嵌合させて前記第1の金属層上に積層させ、さらに、第2の金属層を、前記合成樹脂系シートを覆うとともに前記電子部品の各外部端子の先端に当接させて積層し、前記第2の金属層と、前記外部端子及び前記電子部品の外形とに対応した空間部を形成させた後、加熱加圧して前記合成樹脂系シートを流動化させて前記空間部を埋めて前記電子部品を封止する金属層積層工程と、
    前記第2の金属層の外側から前記絶縁層を貫通する穴を形成する層間接続穴形成工程と、
    前記穴の内壁面をめっきして導体層を形成し、めっきされた後の該穴に樹脂を充填し層間接続部を備えた電子部品内蔵両面金属層基板とする工程と、
    前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程と、
    前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程と
    を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  7. 前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程は、無電解めっき、スパッタリング、または蒸着により第1及び第2の導体層を形成する工程と、
    前記第1及び第2の導体層の各外面に所定のパターンのレジストを形成する製版工程と、
    前記レジストを形成した後、電解めっきにより回路を形成する電解めっき回路形成工程と、
    前記電解めっきにより回路を形成した後、前記レジストを除去するレジスト除去工程と、
    ソフトエッチングにより両外層を第1及び第2の配線層とするソフトエッチング工程と
    を具備することを特徴とする請求項4乃至6のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
  8. 前記金属層を除去した後の各外面にそれぞれ配線層を形成する配線層形成工程は、無電解めっき、スパッタリング、または蒸着により第1及び第2の導体層を形成する工程と、
    前記第1及び第2の導体層の各外面の全面に電解めっきをする全面電解めっき工程と、
    前記全面電解めっきをした各外面に所定のパターンのレジストを形成する製版工程と、
    前記製版工程を経た各外層面をエッチングして回路を形成する回路形成工程と、
    前記エッチング工程を経た各外層面をソフトエッチングして第1及び第2の配線層とするソフトエッチング工程と
    を具備することを特徴とする請求項4乃至6のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
  9. 前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程がエッチング処理によって行われることを特徴とする請求項4乃至8のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
  10. 前記電子部品内蔵両面金属層基板から前記第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程が離型処理された金属層を機械的に剥離することによって行われることを特徴とする請求項4乃至8のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
  11. 第1の金属層と前記第2の金属層を除去して前記電子部品の前記外部端子の先端を露出させる金属層除去工程が研磨工程を含む工程であることを特徴とする請求項4乃至10のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法。
  12. 請求項1乃至11のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法であって、
    金属層の一主面に導電性バンプを形成し、絶縁層となる未硬化の合成樹脂系シートを積層して前記導電性バンプの先端を前記合成樹脂系シートに貫挿して突出させた結合体を用意する工程と、
    前記配線層形成工程を経て製造された電子部品内蔵プリント配線板の両外層面に、前記突出した導電性バンプの先端を対接させて前記結合体をそれぞれ積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて電気的に接続し一体化させる工程と、
    最外層を配線パターニングする工程と
    を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
  13. 請求項1乃至12のいずれか1項に記載の電子部品内蔵プリント配線板の製造方法であって、
    前記配線層形成工程の後に、
    前記電子部品内蔵プリント配線板のいずれかの外層面に導電性バンプを形成する工程と、
    前記導電性バンプ形成面に絶縁層となる未硬化の合成樹脂系シートを積層して加熱加圧して前記導電性バンプの先端を前記合成樹脂系シートに貫挿して突出させる工程と、
    前記突出した導電性バンプの先端に当接させて、外層が配線パターニングされている別の配線板を積層し、加熱加圧して前記突出した導電性バンプを塑性変形させて一体化させる工程と
    を有することを特徴とする電子部品内蔵プリント配線板の製造方法。
JP2005008280A 2005-01-14 2005-01-14 電子部品内蔵プリント配線板の製造方法 Expired - Fee Related JP4792749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008280A JP4792749B2 (ja) 2005-01-14 2005-01-14 電子部品内蔵プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008280A JP4792749B2 (ja) 2005-01-14 2005-01-14 電子部品内蔵プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006196785A JP2006196785A (ja) 2006-07-27
JP4792749B2 true JP4792749B2 (ja) 2011-10-12

Family

ID=36802598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008280A Expired - Fee Related JP4792749B2 (ja) 2005-01-14 2005-01-14 電子部品内蔵プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4792749B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008166589A (ja) * 2006-12-28 2008-07-17 Murata Mfg Co Ltd 部品内蔵多層配線基板モジュールおよびその製造方法
JP5087302B2 (ja) * 2007-03-29 2012-12-05 三洋電機株式会社 回路装置およびその製造方法
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP5076775B2 (ja) 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
JP2010123632A (ja) * 2008-11-17 2010-06-03 Shinko Electric Ind Co Ltd 電子部品内蔵配線基板の製造方法
KR101055509B1 (ko) 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5399130B2 (ja) * 2009-05-12 2014-01-29 富士通株式会社 電子部品内蔵基板の製造方法
WO2010140335A1 (ja) 2009-06-01 2010-12-09 株式会社村田製作所 基板の製造方法
KR101060978B1 (ko) 2009-08-25 2011-08-31 전자부품연구원 능동/수동 소자 내장형 기판 제조 방법
JP5776174B2 (ja) * 2010-12-15 2015-09-09 富士通株式会社 電子部品内蔵基板の製造方法
KR101231443B1 (ko) * 2011-01-28 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101233445B1 (ko) 2011-09-01 2013-02-14 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ic内蔵基板及びその製造方法
JPWO2014091624A1 (ja) * 2012-12-14 2017-01-05 株式会社メイコー 部品内蔵基板および部品内蔵基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JPH11307938A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
JP3436525B2 (ja) * 2000-11-22 2003-08-11 ティーディーケイ株式会社 多層基板と電子部品と多層基板の製造方法
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP3888578B2 (ja) * 2002-01-15 2007-03-07 ソニー株式会社 電子部品ユニット製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP4378511B2 (ja) * 2002-07-25 2009-12-09 大日本印刷株式会社 電子部品内蔵配線基板
JP2004140085A (ja) * 2002-10-16 2004-05-13 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP4192657B2 (ja) * 2003-04-08 2008-12-10 株式会社トッパンNecサーキットソリューションズ チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法

Also Published As

Publication number Publication date
JP2006196785A (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
JP4792749B2 (ja) 電子部品内蔵プリント配線板の製造方法
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP2008034589A (ja) 多層プリント配線板及びその製造方法
US20090107715A1 (en) Wiring board with a built-in component and method for manufacturing the same
JP4040389B2 (ja) 半導体装置の製造方法
JP2018026437A (ja) 配線基板及びその製造方法
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP4378511B2 (ja) 電子部品内蔵配線基板
JP3654982B2 (ja) 多層印刷配線板の製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP2007295008A (ja) 電子部品内蔵配線基板の製造方法
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JPH08264939A (ja) 印刷配線板の製造方法
JP3474896B2 (ja) 印刷配線板およびその製造方法
JP4541187B2 (ja) 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3549063B2 (ja) 印刷配線板の製造方法
JP3725489B2 (ja) 配線基板の製造方法
JP3628313B2 (ja) 印刷配線板およびその製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4792749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees