JP2007295008A - 電子部品内蔵配線基板の製造方法 - Google Patents

電子部品内蔵配線基板の製造方法 Download PDF

Info

Publication number
JP2007295008A
JP2007295008A JP2007197911A JP2007197911A JP2007295008A JP 2007295008 A JP2007295008 A JP 2007295008A JP 2007197911 A JP2007197911 A JP 2007197911A JP 2007197911 A JP2007197911 A JP 2007197911A JP 2007295008 A JP2007295008 A JP 2007295008A
Authority
JP
Japan
Prior art keywords
electronic component
board
bumps
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007197911A
Other languages
English (en)
Other versions
JP4593599B2 (ja
Inventor
Hiroyuki Hirai
浩之 平井
Kenji Sasaoka
賢司 笹岡
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2007197911A priority Critical patent/JP4593599B2/ja
Publication of JP2007295008A publication Critical patent/JP2007295008A/ja
Application granted granted Critical
Publication of JP4593599B2 publication Critical patent/JP4593599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Abstract

【課題】機械的強度や耐湿性といった半導体装置としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる半導体装置の製造方法を提供する。
【解決手段】スルーホール層１８を備えたコア基板１０ａの両側に、絶縁性基板と配線パターンとを相互に積層した。各絶縁性基板２４，２５，３２，３４，４２，４４の厚さ方向には導体バンプが貫挿されており、各配線パターン間を電気的に接続している。絶縁性基板のひとつの中には実装された半導体素子が埋設されている。
【選択図】図４

Description

本発明は電子部品内蔵配線基板の製造方法に関する。
従来より、複数のプリント配線基板を多段に積層した多層板の内部に半導体素子のような電子部品を埋め込んだ、いわゆる埋設型の電子部品内蔵配線基板置が知られている。図１５は代表的な埋設型の電子部品内蔵配線基板１００の垂直断面図である。図１５に示したように、この電子部品内蔵配線基板１００では、３層のプリント配線基板１０１，１０２，１０３が積層され、合計４層の配線パターン１０４，１０５，１０６，１０７が配設され、それぞれの配線パターン１０４〜１０７はスルーホール１０８Ａ〜１０８Ｅ等の層間接続部材により層間接続されている。そして、半導体素子１２０はプリント配線基板１０１と１０２との間に配設された配線パッド１０９上にマウントされており、半導体素子１２０はプリント配線基板１０２，１０３の一部をくり抜いたスペース１１０内に埋設されている。
ところで、このような埋設型の電子部品内蔵配線基板１００を製造するには、プリント配線基板１０２，１０３の一部を片面側からくり抜いて半導体素子１２０を埋設するためのスペース１１０を設け、半導体素子１２０をマウントした後に半導体素子１２０の周囲の隙間にエポキシ樹脂等の絶縁性封止材料１３０を充填した後に硬化させて半導体素子１２０を埋設するのが一般的である。
しかし、このようにプリント配線基板１０２，１０３の一部を機械的にくり抜くと、プリント配線基板１０２，１０３の機械的強度が低下したり、プリント配線基板１０２，１０３のくり抜き時の切断面と、充填した絶縁性封止材料１３０との境界面から水分が侵入し易くなり耐湿性が低下するという問題がある。
更にプリント配線基板１０３のくり抜き部分に絶縁性封止材料１３０を充填した部分には配線パターンが形成できないため、この部分を利用して配線パターンを形成し、集積度を上げることができないという問題がある。
本発明は上記従来の問題を解消するためになされた発明である。即ち本発明は、機械的強度や耐湿性といった電子部品内蔵配線基板としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる電子部品内蔵配線基板の製造方法を提供することを目的とする。
本発明の電子部品内蔵配線基板の製造方法は、一方の面に複数の電極パッドを含む配線パターンが、他方の面には配線パターンが形成され、各面の配線パターンが対向する面間で導体バンプにより層間接続された多層板中間体を用意する工程と、複数の電極を備えた電子部品を、各電極を前記電極パッドに接続させて前記多層板中間体に実装する工程と、両面に配線パターンが形成され、各面の配線パターンが厚さ方向に貫通する層間接続部材により層間接続されるとともに前記電子部品が挿通可能な開口部を備え、さらに一方の面の前記配線パターン上には導体バンプが突設されたコア基板を用意する工程と、両面に配線パターンが形成され、各面の配線パターンが対向する面間で導体バンプにより層間接続され、さらに一方の面の配線パターン上には導体バンプを突設させたバンプ付二層板を用意する工程と、前記多層板中間体の電子部品実装側の面に、前記電子部品が挿通可能な開口部を有する第１の絶縁基板前駆体を介して、コア基板を、前記突設された導体バンプが多層板中間体の所定の配線パターンを指向し、各開口部には前記電子部品が内挿されるように位置決めして積層し、コア基板上に、第２の絶縁基板前駆体を介して、バンプ付二層板を、前記突設された導体バンプがコア基板の所定の配線パターンを指向するよう位置決めして積層する工程と、前記積層された多層板中間体、コア基板、バンプ付二層板及び各絶縁基板前駆体を加熱加圧して、一体化するとともに、前記各絶縁基板前駆体を架橋させ、さらに加熱加圧により前記各絶縁性基板から滲みだした樹脂によりコア基板及び第１の絶縁性基板の開口部の空隙を封止することを特徴とする。
前記電子部品内蔵配線基板において、前記導体バンプの例として、導電性ペーストを印刷してなるペーストバンプを挙げることができる。
前記電子部品内蔵配線基板において、前記導体バンプの例として、金属板をエッチング加工した金属、又はメッキ金属からなる金属バンプを挙げることができる。
前記電子部品内蔵配線基板において、前記電子部品の例として、フェイスダウン型の半導体素子を挙げることができる。
前記電子部品内蔵配線基板において、前記電子部品の例として、フェイスアップ型の半導体素子を挙げることができる。
前記電子部品内蔵配線基板において、前記電子部品の例として、受動素子を挙げることができる。
前記電子部品内蔵配線基板において、前記電子部品と前記電極パッドとが、導電性ペーストからなるペーストバンプを介して電気的に接続されていてもよい。
前記電子部品内蔵配線基板において、前記電子部品と前記電極パッドとが、金属バンプを介して電気的に接続されていてもよい。
前記電子部品内蔵配線基板において、前記電子部品と前記電極パッドとが、ボンディングワイヤを介して電気的に接続されていてもよい。
前記電子部品内蔵配線基板において、前記層間接続部材の例として、１０〜３０μｍの高さ、２０〜５０μｍの底面半径、及び５〜１０μｍの頭部半径を有するペーストバンプ又は金属バンプを挙げることができる。
本発明によれば、スルーホール金属層で層間接続されたコア基板の上にプリプレグと、ペーストバンプ付銅箔を積層するので、多層板の厚さを適宜調節することができる。また本発明によれば、コア基板と絶縁基板前駆体の開口部に電子部品を収容し、更にその上に絶縁基板を重ねて完全に蓋をするので、機械的強度や耐湿性といった電子部品内蔵配線基板としての信頼性が高く、しかも多層板表面全体に配線パターンを形成して集積度を向上させることのできる電子部品内蔵配線基板の製造方法が得られる。
（第１の実施形態）
以下、本発明の第１の実施の形態に係る電子部品内蔵配線基板の製造について説明する。図１は本実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートであり、図２、図３及び図４は製造途中の本実施形態に係る電子部品内蔵配線基板の垂直断面図である。
本実施形態に係る電子部品内蔵配線基板を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる二層板を用意する。この二層板はガラス繊維のような補強材シートにエポキシ樹脂のような熱硬化性樹脂を含浸させたプリプレグの両面に銅箔を重ね、加熱下に加圧することにより製造する。
この二層型配線基板１０表面の導体板１４，１６にパターニングを施す。パターニングの方法としては、例えば感光性樹脂を塗布し、マスクパターンを重ねて露光し、現像するフォトリソグラフ法などによりマスキング（図示省略）を形成する（ステップ１）。次いでこのマスキングの上からエッチング処理を施す（ステップ２）。かくして図２（ｂ）に示すように配線パターン１４ａ，１６ａが形成された二層板１０が形成される。
次いで二層板１０上の、スルーホールを形成する位置にドリリング等の機械加工やレーザー光線照射などの光学的方法により図２（ｃ）に示したような絶縁性基板１２に貫通孔１７の形成された二層板１０ａを得る（ステップ３）。次いで無電解メッキや電解メッキを施すことにより、この二層板１０ａの表面及び貫通孔１７の内壁に金属層を析出させる（ステップ４）。かくして図２（ｄ）に示したようなスルーホール金属層１８を備えたコア基板１０ｂが形成される。
一方、前記二層板１０とは別に、バンプ付銅箔を形成する。このバンプ付銅箔を形成するには、まず図３（ｅ）に示したような銅箔２０表面に、孔が設けられたマスクスクリーン（図示省略）をセットする（ステップ１ａ）。次いでマスクスクリーンの上から、銀微粒子を樹脂中に分散させた銀ペーストのような導電性ペーストを印刷して（ステップ２ａ）ペーストバンプ２２を形成する。次いで、ペーストバンプ２２を乾燥して半硬化させる（ステップ３ａ）。かくして図３（ｆ）に示したようなバンプ付銅箔２０ａが得られる。
次に図３（ｇ）に示したように、上記のようにして形成したコア基板１０ｂの下面側にプリプレグ２４とバンプ付銅箔２０ａを重ね合わせる（ステップ５）。同様にコア基板１０ｂの上面側にもプリプレグ２５を重ね、更にその上に上記バンプ付銅箔２０ａと同様の方法で形成した、もう一枚のバンプ付銅箔２１ａを図３（ｇ）のように重ね合わせる（ステップ５）。次にこの重ね合わせた状態で加熱下に加圧する（ステップ６）。するとペーストバンプ２２，２３はプリプレグ２４，２５を貫通し、図３（ｈ）のようにコア基板１０ｂ表面の配線パターン１４ａ，１６ａに当接する。それと同時に熱でペーストバンプ２２，２３、及びプリプレグ２４，２５が完全に硬化する。かくして図３（ｈ）に示したような、銅箔２０，２１と配線パターン１４ａ，１６ａとが電気的に接続された多層板中間体３０が得られる。
次いでこの多層板中間体３０表面の銅箔２０，２１をパターニングする（ステップ７）。かくして図３（ｉ）に示したように表面に配線パターン２０ａ，２１ａ，２１ｂが形成された多層板中間体３０ａが得られる。次いで多層板中間体３０ａの表面配線パターンのうち、図４（ｊ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド２１ｂ，２１ｂ，…上に銀ペーストバンプ２６，２６，…を形成する（ステップ８）。この銀ペーストバンプ２６，２６，…の形成方法は上記導体バンプ２０，２０，…の形成方法と実質的に同じである。
すなわち、バンプ形成部分に貫通孔を設けたマスクパターンをセットし（ステップ１ａ）、この貫通孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填し、マスクパターン上面からスキージ（ステップ２ａ）し、前記マスクパターンを剥離し、乾燥し加熱して半硬化する（ステップ３ａ）ことからなる方法である。
但し、ここで形成する銀ペーストバンプ２６，２６，…の大きさは、高さが１０〜３０μｍ、底面半径が２０〜５０μｍである。これは後述する半導体素子２８の大きさに対応させるためである。
次にバンプ形成後、銀ペーストバンプ２６，２６，…を硬化させる。然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理を施すことにより、銀ペーストバンプ２６，２６，…及びその底部の電極パッド２１ｂ表面にバリアメタル層としてのＮｉ層２７ａを形成する。次いでＮｉ層２７ａの上からＡｕメッキ処理を施すことによりＡｕ層２７ｂを形成する。こうして多層板中間体３０ｂが得られる。
次にこうして得られた多層板中間体３０ｂの銀ペーストバンプ２６，２６，…形成面上に図４（ｋ）に示したように、ＡＣＦ（異方性導電接着剤層）２９を形成し、電極パッド２１ｂ，２１ｂ，…に対して電極板２８ａ，２８ａ，…が対向するように半導体素子２８を位置合わせする。次いでこの状態で半導体素子２８と多層板中間体３０ｂとを押圧すると図４（ｋ）に示したように銀ペーストバンプ２６，２６，…がＡＣＦ（異方性導電接着剤層）２９を貫通し、電極板２８ａ，２８ａ，…に押圧される。このとき銀ペーストバンプ２６，２６，…の表面にはＡｕ層２７ｂ，２７ｂ，…が形成されており、電極板２８ａ，２８ａ，…はＡｌで出来ている。そのため、銀ペーストバンプ２６，２６，…と電極板２８ａ，２８ａ，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド２１ｂ，２１ｂ，…と電極板２８ａ，２８ａ，…との間がＡｕ層２７ｂ，Ｎｉ層２７ａ，銀ペーストバンプ２６，ＡＣＦ（異方性導電接着剤層）２９を介して電気的に接合され実装される（ステップ９）。こうして図４（ｋ）に示したような半導体素子２８が実装された多層板中間体３０ｃが得られる。
次にこうして得られた多層板中間体３０ｃの上面側に穴あきプリプレグ３２とバンプ付二層板４０、下面側にプリプレグ４２とバンプ付二層板５０とを図４（ｌ）のように重ね合わせる（ステップ１０）。ここで用いる穴あきプリプレグ３２は例えばガラス繊維のような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させたものの半導体素子対応部分を打ち抜いて（ステップ１ｂ）開口部３２ａを設けたものである。バンプ付二層板４０，５０は、例えば層間接続部材が貫挿された絶縁材料層の両面に配線パターンを形成し、この配線パターンの上に導体バンプを形成したものである。
次いで、この状態で多層板中間体３０ｃ、穴あきプリプレグ３２、プリプレグ４２、バンプ付二層板４０，５０をヒートプレスにかけて加熱下に加圧する（ステップ１１）。かくして図４（ｍ）に示したように、バンプ付二層板４０の導体バンプ３９が穴あきプリプレグ３２を貫通して多層板中間体３０ｃとバンプ付二層板４０との間を電気的に接合する。
同様にバンプ付二層板５０の導体バンプ４９がプリプレグ４２を貫通して多層板中間体３０ｃとバンプ付二層板５０との間を電気的に接続する。
それと同時に穴あきプリプレグ３２内に含浸されたエポキシ樹脂がしみだして穴明きプリプレグ３２の開口部３２ａとこの中に収容される半導体素子２８との隙間から空気を追い出してこの隙間を封止する。更にこのヒートプレス時の熱によりエポキシ樹脂が硬化して図４（ｍ）に示したような、いわゆる８層配線型の半導体素子２８内蔵型の電子部品内蔵配線基板５２が得られる。
以上説明したように、本実施形態に係る電子部品内蔵配線基板５２では、コア基板３０としてスルーホール金属層１８で層間接続が形成されたコア基板を用いているので、コア基板３０の厚さを自由に調節することができる。また本実施形態に係る電子部品内蔵配線基板５２では、半導体素子２８が多層板の内部に埋め込まれており、半導体素子２８の周囲を封止する樹脂とこの樹脂の外周を包囲する多層板との間の境界面が電子部品内蔵配線基板１の表面に露出していないので、この境界面を伝わって水分が侵入することが防止され、その結果として耐湿性の高い電子部品内蔵配線基板が得られる。
また、本実施形態に係る電子部品内蔵配線基板５２では、実装された半導体素子が内部に埋め込まれており、電子部品内蔵配線基板５２の表面には二層板４０，５０の表面が露出しているだけであるので、この二層板４０，５０の表面を利用して更に別の配線パターンや半導体素子などを実装することができ、電子部品内蔵配線基板の集積度を更に向上させることができる。
（第２の実施形態）
以下、本発明の第２の実施の形態に係る電子部品内蔵配線基板の製造について説明する。図５は本実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートであり、図６、図７及び図８は製造途中の本実施形態に係る電子部品内蔵配線基板の垂直断面図である。
本実施形態に係る電子部品内蔵配線基板を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる二層板を用意する。この二層板を製造するには、最初に図６（ａ）に示したように銅箔などの導体板６０を用意する。この導体板６０の上に印刷技法を用いて導体バンプ６２，６２…を形成する。
この導体バンプ６２，６２，…の形成方法としては、例えば、バンプ形成部分に貫通孔を設けたマスクスクリーンを導体板６０の上にセットし（ステップ１）、このマスクスクリーンの貫通孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物をスキージし、前記マスクスクリーンを剥離することからなる方法が挙げられる（ステップ２）。このようにして図６（ｂ）に示したような略円錐形の導体バンプ６２，６２，…を形成した後、この導体バンプ６２，６２，…を乾燥させ、半硬化する（ステップ３）。
次に図６（ｃ）に示したように、導体バンプ６２，６２，…の上にプリプレグ（絶縁基板前駆体）６４、すなわちガラス繊維マットのような補強材料中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを重ね、更にこのプリプレグ６４の上にもう１枚の銅箔などの導体板６６を重ね合わせ（ステップ４）、この状態でヒートプレス、すなわち加熱下に加圧する（ステップ５）。このヒートプレスすることにより導体バンプ６２，６２，…はプリプレグ６４を貫通して導体板６０と導体板６６との間が電気的に接続されると同時にプリプレグ６４が硬化して図６（ｄ）に示したような二層型配線基板７０が得られる。
次いでこの二層型配線基板７０表面の導体板６０，６６にパターニングを施す（ステップ６）。パターニングの方法としては、例えば感光性樹脂を塗布し、マスクパターンを重ねて露光し、現像するフォトリソグラフ法などによりマスキング（図示省略）を形成する。次いでこのマスキングの上からエッチング処理を施す。かくして図６（ｅ）に示すように配線パターン６０ａ，６６ａ，６６ｂが形成された二層板７０ａが形成される。
次いで二層板７０ａの表面配線パターンのうち、図７（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド６６ｂ，６６ｂ，…上に銀ペーストバンプ６８，６８，…を形成する（ステップ７）。この銀ペーストバンプ６８，６８，…の形成方法は上記導体バンプ６２，６２，…の形成方法と実質的に同じである。
すなわち、バンプ形成部分に貫通孔を設けたマスクスクリーンをセットし（ステップ１）、この貫通孔内に導電性ペースト、例えば銀などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填し、マスクパターン上面からスキージ（ステップ２）し、前記マスクパターンを剥離し、乾燥し加熱して半硬化する（ステップ３）ことからなる方法である。
但し、ここで形成する銀ペーストバンプ６８，６８，…の大きさは、高さが
１０〜８０μｍ、底面半径が２０〜５０μｍである。これは後述する半導体素子７４の大きさに対応させるためである。
次にバンプ形成後、銀ペーストバンプ６８，６８，…を硬化させる。然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理を施すことにより、銀ペーストバンプ６８，６８，…及びその底部の電極パッド６６ｂ表面に図７（ｇ）に示したようなバリアメタル層としてのＮｉ層６９ａを形成する。次いでＮｉ層６９ａの上からＡｕメッキ処理を施すことによりＡｕ層６９ｂを形成する。こうして図７（ｈ）に示したような多層板中間体７０ｄが得られる。
次にこうして得られた多層板中間体７０ｄの銀ペーストバンプ６８，６８，…形成面上に図７（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）７２を形成し、電極パッド６６ｂ，６６ｂ，…に対して電極板７４ａ，７４ａ，…が対向するように半導体素子７４を位置合わせする。次いでこの状態で半導体素子７４と多層板中間体７０ｄとを押圧すると、図７（ｊ）に示したように銀ペーストバンプ６８，６８，…がＡＣＦ（異方性導電接着剤層）７２を貫通し、電極板７４ａ，７４ａ，…に押圧される。このとき銀ペーストバンプ６８，６８，…の表面にはＡｕ層６９ｂ，６９ｂ，…が形成されており、電極板７４ａ，７４ａ，…はＡｌで出来ているので、銀ペーストバンプ６８，６８，…と電極板７４ａ，７４ａ，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド６６ｂ，６６ｂ，…と電極板７４ａ，７４ａ，…との間がＡｕ層６９ｂ，Ｎｉ層６９ａ，銀ペーストバンプ６８，ＡＣＦ（異方性導電接着剤層）７２を介して電気的に接合される。かくして半導体素子７４が実装される（ステップ１０）。このようにして図７（ｊ）に示したような半導体素子７４が実装された多層板中間体７０ｅが得られる。
一方、前記多層板中間体７０ｅとは別に、バンプ付二層板を形成する。このバンプ付二層板は、本実施形態のステップ１〜５と同様の操作を行って図６（ｄ）に示したような二層板を形成する（ステップ１ａ〜５ａ）。次いでステップ６ａでパターニングを行う。しかる後に二層板の配線パターン上に導体バンプ１６２を形成して図８（ｋ）の８２に示したようなバンプ付二層板８２を形成する。
更に、前記多層板中間体７０ｅ、バンプ付二層板８２とは別にコア基板７８を形成する。本実施形態に係るコア基板７８を形成するには、上記第１の実施形態のステップ１〜４と同様の操作を行うことにより図２（ｄ）に示したようなコア基板を形成する（ステップ１ｂ〜４ｂ）。次いでこのコア基板の表面配線パターン上に上記と同様の方法により導体バンプ１６３を形成し（ステップ５ｂ）、更にコア基板の中央付近を打ち抜いて（ステップ６ｂ）、図８（ｋ）の７８に示したような打ち抜きバンプ付きコア基板７８を形成する。
次にこうして得られた多層板中間体７０ｅの上面側に、穴あきプリプレグ７６、打ち抜きバンプ付きコア基板７８、プリプレグ８０、及び導体バンプ１６２が貫挿されたバンプ付二層板８２を図８（ｋ）のように重ね合わせる（ステップ１１）。ここで用いる穴あきプリプレグ７６は例えばガラス繊維のような補強材にエポキシ樹脂のような絶縁性液状熱硬化性樹脂を含浸させたものの半導体素子対応部分を打ち抜いて開口部７６ａを設けたものである。
次いで、この状態で多層板中間体７０ｅ、穴あきプリプレグ７６、開口部７８ａを有する打ち抜きバンプ付きコア基板７８、プリプレグ８０、及びバンプ付二層板８２をヒートプレスにかけて加熱下に加圧する（ステップ１２）。かくして図８（ｌ）に示したような多層板中間体８４が形成される。次いで更にこの多層板中間体８４の上下両面に、プリプレグ８８，９２、導体バンプ１６２，１６５が貫挿されたバンプ付二層板９０，９４を重ね合わせる（ステップ１３）。しかる後にヒートプレスする（ステップ１４）と図９（ｍ）に示したような、いわゆる１０層型の電子部品内蔵配線基板８６が得られる。
以上説明したように、本実施形態に係る電子部品内蔵配線基板８６では、コア基板として穴あき型のコア基板を用いているので、厚さの大きい半導体素子７４を内蔵させることができる。
（第３の実施形態）
本実施形態に係る電子部品内蔵配線基板では、積層した複数の絶縁性基板の一枚の中に、半導体素子が埋設されている。図１０は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板１５０では、７層に積層した絶縁性基板１２１〜１２７の中のひとつである絶縁性基板１２３の中に半導体素子２８１が埋設されている。各絶縁性基板１２１〜１２７の表面には配線パターン１４１がそれぞれ配設されている。各絶縁性基板１２１〜１２７の厚さ方向にはペーストバンプ１４１がそれぞれ貫挿されており、絶縁性基板表面の配線パターン１４１どうしを電気的に接続している。
本実施形態に係る電子部品内蔵配線基板１５０を製造するには、例えば、コア基板１２１の両面に配線パターン１４１を形成したものにプリプレグとバンプ付銅箔を重ねて加熱下に加圧して多層に積層し、表面の銅箔をエッチングして配線パターン１４１を形成する方法が挙げられる。半導体素子２８１を埋設するには、絶縁性基板１２２表面の配線パターン１４１に半導体素子２８１を実装した上に、穴あきプリプレグとバンプ付銅箔を重ねて、加熱下に加圧する方法が考えられる。本実施形態によれば、スルーホールメッキ層を形成することなく半導体素子２８１内蔵型の電子部品内蔵配線基板１５０を形成することができる。
（第４の実施形態）
本実施形態に係る電子部品内蔵配線基板では、多層に積層した絶縁性基板の中心のコア基板の中に、厚手の半導体素子が埋設されている。図１１は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板１５２では、７層に積層した絶縁性基板１２１〜１２７の中心に位置するコア基板１２１の中に厚手の半導体素子７４１が埋設されている。
本実施形態に係る電子部品内蔵配線基板１５２を製造するには、例えば絶縁性基板１２６の両面に配線パターン１４１を形成したものにプリプレグとバンプ付銅箔を重ねて加熱下に加圧して多層に積層し、表面の銅箔をエッチングして配線パターン１４１を形成する方法が挙げられる。半導体素子７４１を埋設するには、絶縁性基板１２６表面の配線パターン１４１に半導体素子７４１を実装した上に、穴あきプリプレグと、コア基板１２１の真中付近に開口部を設け、更にペーストバンプ２２１を印刷して硬化したものを重ね、加熱下に加圧する方法が考えられる。本実施形態によれば、厚手の半導体素子７４１を多層板の中心付近に埋設した電子部品内蔵配線基板１５２を形成することができる。
（第５の実施形態）
本実施形態に係る電子部品内蔵配線基板では、多層に積層した絶縁性基板の異なる層の中に、複数個の半導体素子が埋設されている。図１２は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板１５４では、７層に積層した絶縁性基板１２１〜１２７のうち、絶縁性基板１２１と１２５の中に厚手の半導体素子７４１が埋設されている。また絶縁性基板１２３の中には薄手の半導体素子２８１が埋設されている。一方最上部の絶縁性基板１２４の上面にも薄手の半導体素子２８３が実装されている。厚さ方向中央のコア基板１２１ではスルーホール層１８１を介して層間接続が形成されている。一方それ以外の絶縁性基板１２２〜１２７ではそれぞれ厚さ方向に貫挿されたペーストバンプ２２１により層間接続が形成されている。
本実施形態に係る電子部品内蔵配線基板１５４を製造するには、例えば絶縁性基板１２６の両面に配線パターン１４１を形成し、ペーストバンプ２２１で層間接続したものに、プリプレグとバンプ付銅箔を重ねて加熱下に加圧して多層に積層し、表面の銅箔をエッチングして配線パターン１４１を形成する方法が挙げられる。半導体素子７４１を埋設するには、絶縁性基板１２６表面の配線パターン１４１に半導体素子７４１を実装した上に、穴あきプリプレグと、スルーホール層１８１を備えたコア基板１２１の真中付近に開口部を設け、更にペーストバンプ２２１を印刷して硬化したものを重ね、加熱下に加圧する方法が考えられる。半導体素子２８１を埋設するには上記第３の実施形態と同様にして行う。半導体素子２８３を実装するには７層の絶縁性基板１２１〜１２７を積層した後、最上部の絶縁性基板１２４上面の配線パターン１４１上にペーストバンプを形成する。その上にＮｉメッキとＡｕメッキを施した後、半導体素子２８３を加熱下に加圧して実装する。
本実施形態によれば、厚手の半導体素子７４１を含む複数の半導体素子７４１，２８１を絶縁性基板の中に埋設した電子部品内蔵配線基板１５４を形成することができる。
また、コア基板１２１の層間接続はスルーホール層１８１を介して形成されているので、厚手のコア基板１２１を用いることができる。それに伴い、厚手の半導体素子７４１をコア基板１２１の中に埋設することができる。
（第６の実施形態）
本実施形態に係る電子部品内蔵配線基板では、上記第５の実施形態に係る電子部品内蔵配線基板１５４において、コア基板１２１の層間接続にペーストバンプ２２１を用いた。図１３は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板１５６では、絶縁性基板１２１〜１２７の厚さ方向中央に位置するコア基板１２１の層間接続にスルーホール層１８１の代わりに、厚さ方向にペーストバンプ２２１を貫挿した。本実施形態に係る電子部品内蔵配線基板１５６を製造するには、コア基板１２１としてスルーホール層１８１を形成する代わりにペーストバンプ２２１を貫挿する以外は上記第５の実施形態の製造手順に従う。本実施形態によれば、スルーホール層１８１を形成することなく、複数の半導体素子７４１，２８１を絶縁性基板の中に埋設した電子部品内蔵配線基板１５６を形成することができる。
（第７の実施形態）
本実施形態に係る電子部品内蔵配線基板では、上記第５の実施形態の複数個の半導体素子に加え、複数の受動素子が、多層に積層した絶縁性基板の中に埋設されている。図１４は本実施形態に係る電子部品内蔵配線基板の垂直断面図である。本実施形態に係る電子部品内蔵配線基板１５８では、上記第５の実施形態に係る電子部品内蔵配線基板１５４の半導体素子実装面と同じ絶縁性基板１２５，１２２，及び１２４上面の配線パターン１４１上にコンデンサーや抵抗体などの受動素子が実装され、絶縁性基板１２５，１２１，１２３内に埋設されている。
本実施形態に係る電子部品内蔵配線基板１５８を製造するには、上記第５の実施形態の製造工程において、半導体素子２８１，７４１，及び２８３をそれぞれ実装する際に、受動素子２３１，２３２，２３３をそれぞれ実装する。それ以外の製造工程は上記第５の実施形態の製造工程に準じる。本実施形態に係る電子部品内蔵配線基板１５８によれば、複数個の半導体素子や受動素子を多段にわたって埋設した電子部品内蔵配線基板を形成することができる。
第１の実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートである。 第１の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第１の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第１の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第２の実施形態に係る電子部品内蔵配線基板の製造方法のフローチャートである。 第２の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第２の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第２の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第２の実施形態に係る電子部品内蔵配線基板の製造途中の垂直断面図である。 第３の実施形態に係る電子部品内蔵配線基板の垂直断面図である。 第４の実施形態に係る電子部品内蔵配線基板の垂直断面図である。 第５の実施形態に係る電子部品内蔵配線基板の垂直断面図である。 第６の実施形態に係る電子部品内蔵配線基板の垂直断面図である。 第７の実施形態に係る電子部品内蔵配線基板の垂直断面図である。 従来の電子部品内蔵配線基板の垂直断面図である。
符号の説明
１８…スルーホールメッキ層、１４ａ…第１の配線パターン、１６ａ…第２の配線パターン、２１ａ…第３の配線パターン、３８…第４の配線パターン、１２…第１の基板、２５…第２の基板、３２…第３の基板、３４…第４の基板、２２…導体バンプ、２３…導体バンプ、３７…導体バンプ、４７…導体バンプ、３９…導体バンプ、４９…導体バンプ、２７ａ…Ｎｉ層（バリアメタル層）、２７ｂ…Ａｕ層、２９…ＡＣＦ、２８…半導体素子。

Claims (2)

  1. 一方の面に複数の電極パッドを含む配線パターンが、他方の面には配線パターンが形成され、各面の配線パターンが対向する面間で導体バンプにより層間接続された多層板中間体を用意する工程と、
    複数の電極を備えた電子部品を、各電極を前記電極パッドに接続させて前記多層板中間体に実装する工程と、
    両面に配線パターンが形成され、各面の配線パターンが厚さ方向に貫通する層間接続部材により層間接続されるとともに前記電子部品が挿通可能な開口部を備え、さらに一方の面の前記配線パターン上には導体バンプが突設されたコア基板を用意する工程と、
    両面に配線パターンが形成され、各面の配線パターンが対向する面間で導体バンプにより層間接続され、さらに一方の面の配線パターン上には導体バンプを突設させたバンプ付二層板を用意する工程と、
    前記多層板中間体の電子部品実装側の面に、前記電子部品が挿通可能な開口部を有する第１の絶縁基板前駆体を介して、コア基板を、前記突設された導体バンプが多層板中間体の所定の配線パターンを指向し、各開口部には前記電子部品が内挿されるように位置決めして積層し、
    コア基板上に、第２の絶縁基板前駆体を介して、バンプ付二層板を、前記突設された導体バンプがコア基板の所定の配線パターンを指向するよう位置決めして積層する工程と、
    前記積層された多層板中間体、コア基板、バンプ付二層板及び各絶縁基板前駆体を加熱加圧して、一体化するとともに、前記各絶縁基板前駆体を架橋させ、さらに加熱加圧により前記各絶縁性基板から滲みだした樹脂によりコア基板及び第１の絶縁性基板の開口部の空隙を封止することを特徴とする電子部品内蔵配線基板の製造方法。
  2. 前記導体バンプがペーストバンプであることを特徴とする請求項１記載の電子部品内蔵配線基板の製造方法。
JP2007197911A 2007-07-30 2007-07-30 電子部品内蔵配線基板の製造方法 Expired - Fee Related JP4593599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007197911A JP4593599B2 (ja) 2007-07-30 2007-07-30 電子部品内蔵配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007197911A JP4593599B2 (ja) 2007-07-30 2007-07-30 電子部品内蔵配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002216961A Division JP4378511B2 (ja) 2002-07-25 2002-07-25 電子部品内蔵配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010056185A Division JP4978709B2 (ja) 2010-03-12 2010-03-12 電子部品内蔵配線基板

Publications (2)

Publication Number Publication Date
JP2007295008A true JP2007295008A (ja) 2007-11-08
JP4593599B2 JP4593599B2 (ja) 2010-12-08

Family

ID=38765222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007197911A Expired - Fee Related JP4593599B2 (ja) 2007-07-30 2007-07-30 電子部品内蔵配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4593599B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130095A (ja) * 2007-11-22 2009-06-11 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
TWI455271B (zh) * 2011-05-24 2014-10-01 矽品精密工業股份有限公司 半導體元件結構及其製法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111574A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板およびその製造方法
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2001015926A (ja) * 1999-06-29 2001-01-19 Nec Corp プリント配線板
JP2001119147A (ja) * 1999-10-14 2001-04-27 Sony Corp 電子部品内蔵多層基板及びその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111574A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板およびその製造方法
JPH11220262A (ja) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2001015926A (ja) * 1999-06-29 2001-01-19 Nec Corp プリント配線板
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2001119147A (ja) * 1999-10-14 2001-04-27 Sony Corp 電子部品内蔵多層基板及びその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
KR101611804B1 (ko) * 2007-11-01 2016-04-11 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP2009130095A (ja) * 2007-11-22 2009-06-11 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
TWI455271B (zh) * 2011-05-24 2014-10-01 矽品精密工業股份有限公司 半導體元件結構及其製法

Also Published As

Publication number Publication date
JP4593599B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
TWI458415B (zh) 多層印刷配線板及其製造方法
JP4434315B2 (ja) 多層配線基板の製造方法
TWI396493B (zh) 多層配線板及其製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP4792749B2 (ja) 電子部品内蔵プリント配線板の製造方法
KR20030007103A (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP2010141098A (ja) 電子部品内蔵基板及びその製造方法
JP4378511B2 (ja) 電子部品内蔵配線基板
JP2013211518A (ja) 多層配線基板およびその製造方法
JP4593599B2 (ja) 電子部品内蔵配線基板の製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP5949978B2 (ja) 電子部品内蔵配線基板
JP5761405B2 (ja) 電子部品内蔵配線基板
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP2012109615A (ja) 電子部品内蔵配線基板
JP3725489B2 (ja) 配線基板の製造方法
KR20120124845A (ko) 인쇄회로기판의 제조 방법
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
US20220248530A1 (en) Wiring substrate
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees