KR20030007103A - 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 - Google Patents

다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 Download PDF

Info

Publication number
KR20030007103A
KR20030007103A KR1020020039998A KR20020039998A KR20030007103A KR 20030007103 A KR20030007103 A KR 20030007103A KR 1020020039998 A KR1020020039998 A KR 1020020039998A KR 20020039998 A KR20020039998 A KR 20020039998A KR 20030007103 A KR20030007103 A KR 20030007103A
Authority
KR
South Korea
Prior art keywords
resin film
circuit board
board assembly
multilayer circuit
copper foil
Prior art date
Application number
KR1020020039998A
Other languages
English (en)
Other versions
KR100522385B1 (ko
Inventor
히구치레이지
이토쇼지
나카오오사무
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002188660A external-priority patent/JP2003092470A/ja
Priority claimed from JP2002188639A external-priority patent/JP2003092469A/ja
Priority claimed from JP2002188664A external-priority patent/JP2003092471A/ja
Priority claimed from JP2002188640A external-priority patent/JP2003092473A/ja
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20030007103A publication Critical patent/KR20030007103A/ko
Application granted granted Critical
Publication of KR100522385B1 publication Critical patent/KR100522385B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 비아-온-비아 및 칩-온-비아에 의해 높은 패킹 밀도를 갖는 가요성 FPC를 함께 용이하게 적층할 수 있는 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품 및 그들의 제조 방법에 관한 것이다. 상기 다층 회로 기판 어셈블리는 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 그 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재를 제조함으로써 만들어지는 다수의 다층 회로 기판 어셈블리 부품을 적층함으로써 적층된다.

Description

다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품 및 그들의 제조 방법 {MULTILAYER WIRING BOARD ASSEMBLY, MULTILAYER WIRING BOARD ASSEMBLY COMPONENT AND METHOD OF MANUFACTURE THEREOF}
본 출원은 그 내용이 본 발명에 참고로 인용된 2001년 7월 10일자로 출원된 일본 특허 선출원 P2001-209595, 2002년 6월 27일자로 출원된 일본 특허 선출원 P2002-188639, 2002년 6월 27일자로 출원된 일본 특허 선출원 P2002-188660, 2002년 6월 27일자로 출원된 일본 특허 선출원 P2002-188640 및 2002년 6월 27일자로출원된 일본 특허 선출원 P2002-188664에 의거한 우선권을 근거로 하며 그 권리를 주장한다.
본 발명은 다층 구조의 다수의 인쇄 회로 기판으로 구성된 다층 회로 기판 어셈블리, 이들을 적층하기 위한 용도의 다층 회로 기판 어셈블리 부품 및 이들의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 다층 회로 기판 어셈블리, 이들을 적층하기 위한 용도의 다층 회로 기판 어셈블리 부품 및 그들의 제조 방법에 관한 것으로서, 상기 다층 회로 기판 어셈블리는 가요성이고, 플립칩 실장 기술(Flip Chip Mounting technique) 등에 의해 높은 패킹 밀도로 구현된다.
가요성 인쇄 회로 기판(본 명세서에서는 간단히 "FPC"로 기재함)은 그들의 가요성을 유지시키기 위한 목적에서 얇은 두께를 갖는 수지막으로 구성된다. 이 때문에, 이러한 FPC의 경우는 본질적으로 다수의 FPC를 다층 구조(다층 회로 기판 어셈블리)로 조립하기가 어렵다. 그러나, 높은 패킹 밀도를 갖는 FPC의 구현이 도래됨과 함께 최근에는 예를 들면, FPC 상에 실장된 플립칩에 연결된 리드선의 배열을 고려함에 있어 FPC의 다층 구조에 대한 요구가 증가해 왔다. 이러한 상황에서, 다층 회로 기판 어셈블리는 한쪽 면 또는 양면이 회로 패턴으로 형성된 다수의 FPC를 개재 유리 에폭시 프리프레그 시트 등과 함께 서로 인접한 기판 사이에 다층으로 적재하는 단계, 드릴 등의 수단에 의해 모든 층 전체를 통과하여 구멍을 형성하는 단계 및 관통공 도금 등을 이용해 층들을 층간 상호연결하는 단계에 의해 제조되어 왔다.
그러나, 관통공 도금을 이용해 다층 회로 기판 어셈블리를 제조하는 이러한종래 방법의 경우에는 구멍이 심지어 도금 후에도 관통공의 중심에 남기 때문에 다른 비아홀(via hole) 상에 새로운 비아홀을 형성할 수 없고 일반적으로 "비아-온-비아"라 불리는 비아홀 상에 칩을 실장할 수 없다. 이 때문에, 다층 회로 기판 어셈블리를 높은 패킹 밀도로 구현하는 경우에는 리드가 칩 바로 아래 위치에서 확장될 수 없고 층간 상호연결이 실질적인 면적을 지나치게 점유한다는 여러 가지 장애가 있다.
한편, 예를 들면 ALIVH(Any Layer Interstitial Via Hole: Matsushita Electric Industrial Co., Ltd.의 등록 상품명)는 비아-온-비아는 가능하지만, 인접한 각층 사이의 층간 상호연결을 위해 전도성 페이스트가 사용되는 경성 다층 회로 기판 어셈블리이다. ALIVH 기판은 비경화된 수지 기판 내에 관통공을 뚫는 단계, 전도성 페이스트로 관통공을 충전하는 단계, 비경화된 수지 기판에 동박을 연결하는 단계, 압축 접착하면서 수지를 경화시켜 다층 구조를 형성하는 단계 및 동박을 에칭하여 회로 패턴을 형성하는 단계를 포함하는 가공 순서를 반복하여 형성한다.
그러나, 비아-온-비아는 상기에 기재된 제조 방법의 경우 층간 상호연결이 전도성 페이스트에 의해 이루어지기 때문에 ALIVH 기판을 형성하는 것은 가능한 반면, 작은 두께를 갖는 폴리이미드막과 같은 수지막을 통과하여 구멍을 뚫고 전도성 페이스트로 구멍을 충전해야 하기 때문에 상기 제조 방법을 FPC에 적용하여 다층 회로 기판 어셈블리 형태의 FPC를 제조하기는 매우 어렵다. 이는 얇은 두께를 갖는 수지막 내에 구멍을 뚫는 경우, 수지막의 뒤틀림, 드릴의 흡인력 등으로 인해구멍의 위치 및 크기가 변하는 경향이 있어서 전도성 페이스트를 인쇄하고 각 층을 배치하는 동안 필수적인 정렬의 정확성이 달성되기 어렵다.
또한, 비아-온-비아는 ALIVH와 같이 층간 상호연결을 위한 전도성 페이스트를 사용하는 제조 방법의 경우, 동박 및 전도성 페이스트의 전기적 특성을 손상시키지 않으면서 동박 및 전도성 페이스트 사이를 전기적으로 연결하기가 어렵기 때문에 각각의 납품업자들은 각자 독점적인 방법을 사용한다. 즉, 일반적으로 말하면 층간 상호연결을 비아-온-비아에 의해 만드는 경우, 동박 및 전도성 페이스트는 인접한 전도성 페이스트층들 사이에 동박을 삽입함으로서 서로 연결된다. 이 경우, 전도성 페이스트는 동박과 전도성 페이스트 충전재 사이의 전기적 연결을 보존하기 위한 목적으로 동박을 관통하도록 배열된다. 예를 들면 ALIVH 기판의 경우, 전도성 페이스트는 돌출부를 형성하도록 인쇄하는 동안 비경화된 수지 기판을 사용하기 때문에, 부착을 위해 열압착하는 동안 기판의 두께가 감소되어 전도성 페이스트의 돌출부에 의해 관통된 동박의 전기적 연결이 가능해진다.
그러나, FPC의 경우에 수지막의 제조에 사용되는 폴리이미드와 같이 결합을 위해 열압착하는 동안 기판의 두께가 감소하는 물질로 만들어진 기판의 경우, 전도성 페이스트의 돌출부는 동박을 관통하는 데 있어 효과가 떨어진다. 결과적으로, 전기적 특성을 손상시키지 않으면서 동박과 전도성 페이스트 사이를 전기적으로 연결하기는 어렵다.
게다가, 관통공을 전도성 페이스트로 충전하는 경우에는 전도성 페이스트가 인쇄되는 동안 압착되기 때문에 전도성 페이스트의 표면이 약간 함몰되는 조건에서인쇄된다. 이 때문에, 심지어 전도성 페이스트로 충전된 관통공이 구비된 기판이 서로 연결되는 경우에도 전도성 페이스트 충전재 사이에 효과적인 전기적 연결을 달성할 수 없다는 문제가 있다.
또한, 접착성이 있는 수지막은 가열하는 동안 수축 또는 팽창되지만, 그러한 수축 또는 팽창은 그들의 교차면에 대칭 중심선이 존재하는 경우 상쇄될 수 있다. 그러나, 대칭 중신선이 없는 접착제층의 경우에는 적층을 위해 가열하는 동안 기판의 교차면에서 비틀림이 관찰된다. 특히, 폴리이미드막은 고도의 가요성 물질이고, 이 때문에 상당히 비틀리는 경향이 있다.
본 발명은 상기에 제기된 단점들을 해결하기 위한 것이다. 본 발명의 목적은 비아-온-비아 및 칩-온-비아에 의해 높은 패킹 밀도를 갖는 가요성 FPC를 함께 용이하게 적층할 수 있는 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품 및 그들의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 일정한 압력으로 다층 회로 기판 어셈블리 부품을 서로 결합시켜 제조할 수 있는 다층 회로 기판 어셈블리를 제공하는 것이고, 따라서 보다 양호한 전도성을 갖는 다층 회로 기판 어셈블리를 확고하게 고정할 수 있다.
본 발명의 또 다른 목적은 관통공의 직경보다 큰 직경의 구멍이 구비된 평면 테이블 상에 배치한 뒤, 관통공을 마스킹 테이프로부터 전도성 페이스트로 충전해 동박의 개구 주변을 넘어 측면으로 확장되는 테두리(brim)를 형성하여 제조되는 다층 회로 기판 어셈블리를 제공하는 것이고, 따라서 고도의 정확성을 갖는 원하는프로필 및 마스크를 이용하는 경우보다 얇은 두께를 갖는 테두리를 형성할 수 있으므로, 보다 양호한 전기적 연결성을 갖는 다층 회로 기판 어셈블리를 확고하게 적층할 수 있다. 고도의 정확성을 갖는 원하는 프로필 및 마스크를 이용하는 경우보다 얇은 두께를 갖는 테두리를 형성할 수 있고, 따라서 보다 양호한 전기적 연결성을 갖는 다층 회로 기판 어셈블리를 확고하게 적층할 수 있다.
본 발명의 또 다른 목적은 전도성 기판 충전제와 동박의 접촉 면적이 다층 회로 기판 어셈블리 부품을 서로 압착 결합시키는 경우에 증가되는 다층 회로 기판 어셈블리를 제공하는 것이고, 따라서 전기적 연결성을 개선할 수 있다.
본 발명의 또 다른 목적은 열경화성 수지로 만들어진 접착성 수지막을 이용해 제조하는 동안 각 기판에 손상의 거의 주지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있는 다층 회로 기판 어셈블리를 제공하는 것이다.
본 발명의 또 다른 목적은 열경화 특성이 부여된 열가소성 수지로 만들어진 접착성 수지막을 이용해 전도성 수지 성분(전도성 페이스트)을 손상시키지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있는 다층 회로 기판 어셈블리를 제공하는 것이다.
상기에 제시된 본 발명의 특징과 본 발명의 그 밖의 특징들 및 이들을 달성하는 방법은 첨부된 도면과 관련하여 제시된 바람직한 구현예에 대한 하기의 상세한 설명을 참조함으로써 보다 명확해지고 본 발명 자체도 보다 명확하게 이해될 것이다.
도 1은 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리를 제조하기 위한 다층 회로 기판 어셈블리 부품의의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 2는 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 2는 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 3은 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 4는 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 대표적인 연결 단자 구조의 단면도.
도 5는 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 다른 대표적인 연결 단자 구조의 단면도.
도 6은 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 또 다른 대표적인 연결 단자 구조의 단면도.
도 7은 본 발명의 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 제1 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 8은 본 발명의 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 제2 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 9는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 제2 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 10은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 11은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 12는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 13은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 14는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 15는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 16은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 17은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 18는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 19는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 20은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 21은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 22는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 23은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 24는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도.
도 25는 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
도 26은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도.
본 발명의 한 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
상기 마스크층을 제거하는 단계.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
상기 동박으로부터 관통공 내에 전도성 페이스트 충전재를 그 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 관통공 내에 한쪽 단부는 상기 수지막으로부터 돌출되고, 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
스크린 인쇄에 의해 상기 동박으로부터 관통공 내에 선단은 상기 수지막으로부터 돌출되고, 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품의 최외각층은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지의 관통공 내에 한쪽 단부는 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 최외각 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전제의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접된 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재를 포함하는 제1 다층 회로 기판 어셈블리 부품; 및
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재를 포함하는 제2 다층 회로 기판 어셈블리 부품
(여기서, 제2 다층 회로 기판 어셈블리 부품은 다층 회로 기판 어셈블리의 최외각층으로서 배치되고, 상기 제1 다층 회로 기판 어셈블리 부품은 제2 다층 회로 기판 어셈블리 이외의 다층 회로 기판 어셈블리의 내부층으로서 배치되며, 상기 다층 회로 기판 어셈블리 부품 중 하나의 전도성 페이스트 충전재는 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법에 있어서, 상기 다층 회로 기판 어셈블리는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재를 포함하는 제1 다층 회로 기판 어셈블리 부품; 및
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재를 포함하는 제2 다층 회로 기판 어셈블리 부품
(여기서, 상기 제2 다층 회로 기판 어셈블리 부품은 다층 회로 기판 어셈블리의 최외각층으로서 배치되고, 상기 제1 다층 회로 기판 어셈블리 부품은 상기 제2 다층 회로 기판 어셈블리 이외의 다층 회로 기판 어셈블리의 내부층으로서 배치되며, 상기 다층 회로 기판 어셈블리는 상기 수지막을 통과하여 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트충전재를 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막의 한쪽 면에 부착된 접착제층 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
관통공 내에 전도성 페이스트 충전재를 말단이 상기 동박과 동일한 높이로 배치되도록 내장하는 단계; 및
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 단부를 상기 수지막으로부터 돌출된 상태로 방치하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하되, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 일부가 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한높이에 배치되도록 내장하는 단계;
상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고, 상기 전도성 페이스트 충전재의 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음의 단계에 의하여 제조된다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한 높이에 배치되도록 내장하는 단계;
상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고 상기 전도성 페이스트 충전재의 일부는 상기 동박관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음의 단계에 의하여 제조된다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한 높이에 배치되도록 내장하는 단계;
상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고 상기 전도성 페이스트 충전재의 일부는 상기 동박관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계에 의하여 제조된 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
(여기서, 다층 회로 기판 어셈블리가 상기 수지막을 통과하여 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된 관통공보다 낮은 위치에 배치하는 단계;
스크린 인쇄에 의해 상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음의 단계에 의하여 제조된다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된 관통공보다 낮은 위치에 배치하는 단계;
상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트충전재의 말단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 및 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음의 단계에 의하여 제조된다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된 관통공보다 낮은 위치에 배치하는 단계;
상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
(여기서, 다층 회로 기판 어셈블리가 상기 수지막을 통과하여 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 말단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 제조하고, 상기 구리 도금 수지막의 한쪽 면 및 상기 면과 마주하는 다른쪽 면에 제1 및 제2 마스크층을 형성하는 단계;
상기 동박, 수지막 그리고 제1 및 제2 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
상기 관통공 내에 전도성 페이스트 충전재를 선단 및 말단이 상기 마스크층과 동일한 높이에 배치되도록 내장하는 단계; 및
상기 제1 및 제2 마스크층를 제거하여 상기 전도성 페이스트 충전재의 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박의 관통공로부터 돌출된 상태로 방치하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
상기 마스크층을 제거하는 단계.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리가 상기 수지막을 통과하여 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품은 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성을 갖는 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있고 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계.
본 발명의 또 다른 양태에 따르면, 다층 회로 기판 어셈블리 부품의 제조 방법은 다음의 단계를 포함한다:
한쪽 면에 동박이 부착되어 있고 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
상기 마스크층을 제거하는 단계.
본 발명의 또 다른 양태에 따르면, 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법에 있어서, 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나는 다음을 포함한다:
한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막; 및
상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
(여기서, 다층 회로 기판 어셈블리가 약 180℃에서 열압착에 의해 상기 접착성 수지막으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉됨).
발명의 상세한 설명
이하에서는 본 발명의 다양하고 바람직한 구현예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 제조에 사용하기 위한 다층 회로 기판 어셈블리 부품의 중간 구조를 제조 단계 순서로 나타낸 단면도이다. 도 2 및 도 3은 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리를 제조 단계 순서로 나타낸 단면도이다.
다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면(single sided) 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 1의 (i)에 예시된 바와 같이 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성을 갖는 가요성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 1의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(8)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(8)는 스크린 인쇄 등에 의해 동박(2) 표면으로부터 관통공(7) 내에 내장되고, 형성된 테두리(brim)는 그들 개구 주변을 넘어 동박(2)의 상부면에서 측면으로 확장되며 그 선단(leading end)은 수지막(1)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출된다.
다층 회로 기판 어셈블리는 도 1의 (i)에 예시된 바와 같이 다수의 다층 회로 기판 어셈블리 부품(도 2 및 도 3에 예시된 구현예의 경우 3개의 유닛)을 층적함으로써 적층된다. 도 2 및 도 3에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(8)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
또한, 도 1의 (i)에 예시된 바와 같이 전도성 페이스트 충전재(8)는 인쇄면과 마주하는 면에 돌출부가 형성되도록 인쇄된다. 한편, 전도성 페이스트 충전재(8)의 돌출부의 높이는 리세스의 크기에 따라 좌우되며 10 ㎛ 가량이 바람직하다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(8)는 그들 사이의 개재 동박을 통하지 않고 서로 직접 연결된다.
또한, 도 1의 (h)에 예시된 바와 같이 전도성 페이스트 충전재(8)는 개구(5)에 내장되어 개구(5) 주변을 넘어 동박(2)의 내측면과 상부면을 전기적으로 연결하는데, 이는 전도성 페이스트 충전재(8)의 인쇄면이 충전 인쇄 작업 후 동박(2) 면(종종. 테두리(8a) 면보다 다소 낮은 톱니 모양을 형성함)을 넘어 측면으로 확장되기 때문이다.
다음은 본 발명에 따르는 다층 회로 기판 어셈블리의 제조 과정(방법)을 도1 내지 도 3을 참조하여 설명한다.
(1) 다층 회로 기판 어셈블리 부품의 제조 과정(도 1):
먼저, 도 1의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 부착되어 있고 30 내지 100 ㎛ 두께의 열가소성 폴리이미드(TPI)로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서, 도 1의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다. 그런 다음, 도 1의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 1의 (d)에 예시된 바와 같이 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 1의 (e)에 예시된 바와 같이 동박(2)에서 건조막(4)을 제거한 후, 도 1의 (f)에 예시된 바와 같이 동박(2)과 마주하는 수지막(1) 표면에 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 마스크로서 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다. 대안적으로, 동일한 목적으로 수지막이 마스킹 테이프 대신 사용될 수 있다.
이어서, 도 1의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6)를 통과하여 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이어서, 도 1의 (h)에 예시된 바와 같이, 전도성 페이스트를 스크린 인쇄하여 전도성 페이스트 충전재(8)로 관통공(7)을 충전한다. 이때, 전도성 페이스트충전재(8)는 개구(5)(관통공(7))보다 약 1.1 내지 2.0배 큰 직경으로 스크린 인쇄되므로 전도성 페이스트의 일부는 그 개구(5) 주변을 넘어 동박(2)의 상부면 상에 남게 된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)(land surface)에 수직 방향으로 연결된 테두리(8a)가 형성된다. 한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(8)의 형성에 사용될 수 있다.
이어서, 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(8)를 가열하여 전도성 페이스트 충전재(8)를 부분 경화시키고, 도 1의 (i)에 예시된 바와 같이 마스킹 테이프(6)를 제거함으로써 인쇄면에 마주하는 면에 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(8)의 돌출부(8a)를 형성한다. 이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
(2) 다층 회로 기판 어셈블리의 프레스 과정(도 2 및 도 3):
도 2의 (a), (b) 및 (c)에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b, 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 역시, 관통공(7)을 전도성 페이스트 충전재(8)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 3의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 도 3의 (b)에 예시된 바와 같이 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 280℃ 가량으로 가열하고, 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(8)의 테두리(8a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1)에 내장함으로써 수행된다. 이때, 전도성 페이스트 충전재(8)의 테두리(8a) 및 최외각층으로서 동박(9)에 마주하는 동박(2)은 같은 높이로 수지막(1)과 함께 충전되고, 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(8)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다. 이런 형태를 통해, 다층 회로 기판 어셈블리 부품(20a 내지 20c)은 동박(9)과 함께 결합된다.
상기에서 설명한 바와 같이, 상기에 제시된 구현예에 따르면 다층 회로 기판 어셈블리 부품들(20a 내지 20c)의 관통공(7)은 전도성 페이스트 충전재(8)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(8)의 돌출부(8a)는 인쇄면과 마주하는 희소 표면에 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우, 전도성 페이스트 충전재(8)의 인쇄면을 돌출부(8a)와 밀접하게 접촉시킬 수 있고, 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(8) 사이의 전기적 연결이 용이해진다.
또한, 전도성 페이스트 충전재(8)가 인쇄 작업 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(8)의 테두리(8a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실한 전기적 연결을 형성하게 되고, 따라서 전도성 페이스트 충전재 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(8)에 동박(2)을 연결할 수 있다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 경우 치수 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(폴리이미드막) 자체를 사용하여 수행되어야만 했다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1)에 부착한 뒤에 수행하기 때문에 구멍을 뚫고 전도성 페이스트 충전재(8)로 충전하기가 용이해진다.
도 4는 IC 칩이 실장되고 인터포저(interposer)로서 사용되는 본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 연결 단자 구조의 단면도이다.
도 4 내지 도 6에서, 도 4의 (a)에 예시된 바와 같이 다층 회로 기판 어셈블리(30)를 이용한 무전해 금도금에 의해, 도 4의 (b)에 예시된 바와 같이 동박(9) 및 전도성 페이스트 충전재(8)의 외부 노출 구조에 도금층(11)을 형성한 뒤, 도 4의 (c)에 예시된 바와 같이 땜납 범프(12)를 추가 형성한다. 한편, 금도금 이외의 땜납도금에 활용 가능한 그 밖의 다른 유형의 도금 기술도 니켈-금도금과 같은 목적으로 사용될 수 있다.
도 5에서, 범프(13)는 도 5의 (a)에 예시된 바와 같이 다층 회로 기판 어셈블리(30)의 전도성 페이스트 충전재(8)의 외부 노출부의 상부에 전도성 페이스트를인쇄함으로써 형성된다.
도 6에서, 도 6의 (b)에 예시된 바와 같이, 이방성의 전도성 막(16)은 도 6의 (a)에 예시된 바와 같이 다층 회로 기판 어셈블리(30)의 전도성 페이스트 충전재(8)의 외부 노출부의 연결 단자에 적어도 인접하게 부착된다.
이런 방식으로 FPC를 본 발명에 따르는 고밀도 및 가요성 다층 구조의 형태로 제공할 수 있기 때문에, 전기 기구의 크기는 다층 회로 기판 어셈블리에 따라 FPC를 사용함으로써 감소시킬 수 있는 동시에, 경화 프로필을 갖는 전기 기구에는 예를 들면 고밀도 회로로 와치 스트랩(watch strap)에 인쇄 회로 기판을 구현함으로써 부가의 기능이 제공될 수 있다.
다음은 본 발명의 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 7, 도 8, 도 9 및 도 10과 관련하여 설명한다.
이 구현예의 경우, 제1 다층 회로 기판 어셈블리 부품은 스크린 인쇄 기술을 이용해 관통공의 개구 주변을 넘어 동박의 상부면에서 측면으로 확장되는 전도성 페이스트 충전재로 관통공을 충전함으로써 형성된다. 한편, 스크린 인쇄 기술은 관통공을 동박 면과 동일 높이로 전도성 페이스트 충전재로 충전하기 위해 제2 다층 회로 기판 어셈블리 부품을 형성하는 데는 사용되지 않는다. 보다 구체적으로 설명하면, 상기에 기재된 제2 다층 회로 기판 어셈블리 부품은 다층 회로 기판 어셈블리의 최외각 유닛으로 사용되고, 제1 다층 회로 기판 어셈블리 부품은 적어도 하나의 내층으로 사용된다.
다음은, 상기에 기재된 제1 다층 회로 기판 어셈블리 부품을 도 7을 참조하여 설명한다.
제1 다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 7의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 7의 (g) 참조) 내에 내장되는 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(12)는 스크린 인쇄 등에 의해 동박(2) 표면으로부터 관통공(7) 내에 그의 선단이 수지막(1)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(12b)로서 돌출되고 그들 개구 주변을 넘어 테두리(12a)와 같이 동박(2)의 상부면에서 측면으로 확장되도록 내장되며, 여기서 전도성 페이스트 충전재(12)의 인쇄면은 동박(2)의 상부면과 동일한 높이로 평평하다.
수지막(1)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성(rigid) 물질로 만들어질 수 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1)의 형성용 물질로 사용될 수 있다.
다층 회로 기판 어셈블리는 도 7의 (j)에 예시된 바와 같이 다수의 제1 다층회로 기판 어셈블리 부품을 내부층으로서 층적함으로써 적층된다(도 9 및 도 10에 예시된 구현예의 경우 각각의 층을 상부 외각층으로부터 제1, 제2 및 제3 층으로 칭하는 경우, 제2 및 제3 층은 제1 다층 회로 기판 어셈블리 부품의 형태로 제조됨). 도 9 및 도 10에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12, 14)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(12)는 그들 사이의 개재 동박을 통하지 않고 서로 직접 연결된다.
다음은 상기에 기재된 제1 다층 회로 기판 어셈블리 부품의 제조 과정을 도 7을 참조하여 설명한다.
먼저, 도 7의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 부착되어 있는 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서, 도 7의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다. 그런 다음, 도 7의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 7의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 7의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한 후, 도 7의 (f)에 예시된 바와 같이 수지막(1) 표면에 마스크로서 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 7의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 수지막(1) 및 마스킹 테이프(6)를 노출시켜 이들을 따라 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 보다 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수 있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 보다 큰 구멍은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극,얼룩 및 결함을 일으키지 않는다.
이어서 도 7의 (h) 및 (i)에 예시된 바와 같이, 전도성 페이스트(12)를 동박(2) 및 마스크(33) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다. 이때, 실리콘화 또는 플루오로화된 통기성(breathable) 별지(separate paper)(31)는 수지막(1) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치된다.
이 경우, 관통공(7)이 전도성 페이스트(12)로 충전되는 경우 별지(31)에는 공기를 배출시키기 위한 목적으로 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(12)로부터 별지(31)를 용이하게 제거하고 전도성 페이스트 충전재(12)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
이때, 전도성 페이스트 충전재(12)는 개구(5)(관통공(7))보다 약 10% 내지 50% 큰 직경으로 스크린 인쇄되므로 전도성 페이스트의 일부는 개구(5) 주변을 넘어 동박(2)의 상부면 상에 남게 된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)에 수직 방향으로 연결된 테두리(12a)가 형성된다. 그러나, 이 경우에는 전도성 페이스트 충전재(12)의 인쇄면이 평평해진다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(12)의 형성에 사용될 수 있다.
이어서 별지(31)를 제거한 후, 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(12)를 가열하여 전도성 페이스트 충전재(12)를 부분 경화시키고, 도 7의 (j)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 인쇄면에 마주하는 면에서 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(12)의 돌출부(12a)가 형성한다. 이런 과정을 통해, 제1 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
다음은 상기에 기재된 제2 다층 회로 기판 어셈블리 부품을 도 8을 참조하여 설명한다.
제2 다층 회로 기판 어셈블리 부품(20')은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 8의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20')은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 8의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(14)는 인쇄 등에 의해 동박(2a) 표면으로부터 관통공(7) 내에 그의 선단이 수지막(1)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(14b)로서 돌출되도록 내장되며, 여기서 전도성 페이스트 충전재(14)의 인쇄면(14c)은 동박(2a)의 상부면(2c)과 동일한 높이로 평평하다. 즉, 도 8의 (j)에 예시된 바와 같이, 전도성 페이스트 충전재(14)의 인쇄면(14c) 및 동박(2a)의 상부면(2c)이 연결되어 동일한 높이의 연속적인 평평한 면을 형성한다.
수지막(1)은 가요성 물질로 만들어지고, 예를 들면 상기에 기재된 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수도 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1)의 형성용 물질로 사용될 수 있다.
다층 회로 기판 어셈블리는 도 8의 (j)에 예시된 바와 같이 제2 다층 회로 기판 어셈블리 부품을 외각층으로서 층적함으로써 적층된다(각각의 층을 도 10 및 도 11에 예시된 구현예의 경우 상부 외각층으로부터 제1, 제2 및 제3 층으로 칭하는 경우, 제2 다층 회로 기판 어셈블리 부품이 제1 층임). 도 10 및 도 11에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12, 14)로 충전되기 때문에, 층간 연결 비아-온-비아를 형성할 수 있다.
다음은 상기에 기재된 제2 다층 회로 기판 어셈블리 부품의 제조 과정을 도 8을 참조하여 설명한다.
먼저, 도 8의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있고 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서 도 8의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다. 그런 다음, 도 8의 (c)에 예시된 바와 같이, 건조막(4)을 관통공(7) 개구의 회로 패턴 조사선에노출시킨 뒤, 건조막(4)을 현상한다. 이 경우, 건조막(4a)는 개구(5)를 제외하고 연속되도록 현상된다.
이어서, 도 8의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 개구(5)를 갖는 동박(2a)을 형성한다. 이 단계에서, 개구(5)는 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 형성된다. 이런 형태를 통해, 도 9의 (a)에 예시된 바와 같이, 동박(2a)이 전도성 페이스트(14) 이외의 위치에 연속적인 양식으로 형성된다.
이어서, 도 8의 (e)에 예시된 바와 같이 동박(2a)로부터 건조막(4a)을 제거한 후, 도 8의 (f)에 예시된 바와 같이 수지막(1) 표면에 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 마스크로서 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 8의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6)를 통과하여 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다.
관통공(7)은 개구(5)가 형성된 후에 뚫리기 때문에, 상기에 기재된 바와 같이 소공을 형성할 수 있다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함이 전도성 페이스트 충전재(12)에 생성되지 않도록 할 수 있다.
이어서, 도 8의 (h) 및 (i)에 예시된 바와 같이, 전도성 페이스트(14)를 동박(2) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 스프레딩해사 관통공(7)을 충전한다. 이때, 실리콘화 또는 플루오로화된 통기성 별지(31)가 수지막(1) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치된다.
이 경우, 관통공(7)이 전도성 페이스트(14)로 충전되는 경우 공기를 배출시키기 위한 목적으로 별지(31)에 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(14)로부터 별지(31)를 용이하게 제거하고 전도성 페이스트 충전재(14)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
이 경우, 도 8의 (j)에 예시된 바와 같이, 전도성 페이스트 충전재(14)의 인쇄면(14c) 및 동박(2)의 상부면(2c)이 연결되어 동일한 높이로 연속적인 평면을 형성한다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(14)의 형성에 사용될 수 있다.
이어서, 별지(31)를 제거한 후, 인쇄면에 마주하는 면에서 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(14)의 돌출부(14b)는 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(14)를 가열하여 전도성 페이스트 충전재(14)를 부분 경화시키고, 도 8의 (i)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다. 이런 과정을 통해, 제2 다층 회로 기판 어셈블리 부품(20')이 완전하게 형성된다.
도 9는 상기에 기재된 다층 회로 기판 어셈블리 부품(20')의 변형된 제조 과정을 나타낸다.
이 변형된 제조 과정에서는 동박(2) 내에 개구(5)가 형성되지 않으며, 관통공(7)은 동박(2)에도 뚫려 있다. 이런 형태를 통해, 개구(5)를 형성하는 단계가 생략되기 때문에 제조 단계의 수를 감소시킬 수 있다.
즉, 도 9의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
그런 다음, 도 9의 (h)에 예시된 바와 같이, 0.2 mm 직경의 관통공(7)이 수지막(1)을 통과하여 마스킹 테이프(6) 및 동박(2) 내에 뚫린다.
이어서, 도 9의 (c) 및 (d)에 예시된 바와 같이, 전도성 페이스트(14)를 동박(2) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다. 이때, 실리콘화 또는 플루오로화된 통기성 별지(31)가 수지막(1) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치된다.
이 경우, 관통공(7)이 전도성 페이스트(14)로 충전되는 경우 공기를 배출시키기 위한 목적으로 별지(31)에 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(14)로부터 별지(31)를 용이하게 제거하고, 전도성 페이스트 충전재(14)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(14)의 형성에 사용될 수 있다.
이어서, 별지(31)를 제거한 후, 인쇄면에 마주하는 면에서 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(14)의 돌출부(14b)는 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(14)를 가열하여 전도성 페이스트 충전재(14)를 부분 경화시키고, 도 8의 (i)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다. 이런 과정을 통해, 제2 다층 회로 기판 어셈블리 부품(20')이 완전하게 형성된다.
다음은 제1 및 제2 다층 회로 기판 어셈블리 부품(20, 20')를 함께 결합시켜 다층 회로 기판 어셈블리를 제조하기 위한 프레스 단계를 도 10 및 도 11을 참조하여 설명한다.
도 10에 예시된 바와 같이, 다층 회로 기판 어셈블리는 최외각층(최외층)으로서 도 8의 (j) 또는 도 9의 (e)에 예시된 것과 같은 제2 다층 회로 기판 어셈블리 부품(20') 및 제2 다층 회로 기판 어셈블리 부품(20')이 적층된 다른 층(내부층)으로서 배열되는 도 7의 (j)에 예시된 것과 같은 제1 다층 회로 기판 어셈블리 부품(20)으로 구성된다. 각각의 층은 전도성 페이스트 충전재(12, 14)로 충전된 관통공(7) 및 다수의 회로 패턴으로 형성된다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 동시에 또는 연속적으로 각각의 제1 및 제2 다층 회로 기판 어셈블리 부품(20a 내지 20c)를 함께 적층하고, 도 11의 (a)에 예시된 바와 같이 최외각 동박(9)과 함께 열압착하고 최외각 동박(9) 상에 회로를 형성함으로써 완성된다.
이 경우, 도 11의 (a)에 예시된 바와 같이, 최외각층(최외층)의 상부면은 전도성 페이스트 충전재(14)의 선단 및 동박(22a)의 상부면(2c), 예를 들면 인쇄면(14c)이 동일한 높이로 연속적인 평면을 형성하도록 배열되게 형성되기 때문에, 열압착하는 동안 다층 회로 기판 어셈블리 전체에 일정한 압력을 가할 수 있다. 이런 형태를 통해, 다층 회로 기판 어셈블리가 보다 양호한 전기적 연결성을 갖고 확고하게 적층된다.
각각의 다층 회로 기판 어셈블리 부품(20, 20') 그리고 최외각 동박(9)을 열압착에 의해 적층하는 단계는 이들을 280℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(12)의 테두리(12a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1)에 내장함으로써 수행된다. 이때, 각각의 다층 회로 기판 어셈블리 부품(20, 20')의 전도성 페이스트 충전재(12, 14)는 확고하게 압착되고 동시에 열압착에 의해 최종적으로 경화된다.
끝으로, 도 11의 (b)에 예시된 바와 같이, 회로 패턴은 에칭 등을 수행한 뒤, 전도성 페이스트 충전재(14)와의 전기 접촉에 활용 가능한 면적을 증가시키기 위한 목적으로 다층(15)과 함께 동박(2a)을 도금하여 최외각 동박(2a) 내에 형성된다. 다층(15)은 Au, Ni, Hg, Ag, Rh 및 Pd와 같은 임의의 전도성 물질로 형성될 수 있으나, 내산성 및 부착 용이성을 고려하여 Au를 사용하는 것이 특히 바람직하다.
상기에 기재된 구현예에 따르면, 제1 및 제2 다층 회로 기판 어셈블리 부품(20, 20')의 관통공(7)은 전도성 페이스트 충전재(12, 14)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(12, 14)의 돌출부(12b, 14b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(12, 14) 사이를 전기적으로 용이하게 연결할 수 있다.
또한, 제1 다층 회로 기판 어셈블리 부품(20)의 전도성 페이스트 충전재(12)가 인쇄 과정 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(12)의 테두리(12a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실하게 전기적 접촉되고, 따라서 전도성 페이스트 충전재와 동박(2) 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(12)에 동박(2)을 연결할 수 있다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(12)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
상기에 기재된 바와 같이, 최외각층(최외층)의 상부면은 전도성 페이스트 충전재의 선단 및 동박의 상부면, 예를 들면 인쇄면이 동일한 높이로 연속적인 평면을 형성하도록 배열되게 형성되기 때문에, 열압착하는 동안 다층 회로 기판 어셈블리 전체에 일정한 압력을 가할 수 있다. 이런 형태를 통해, 다층 회로 기판 어셈블리가 보다 양호한 전기적 연결성을 갖고 확고하게 적층된다.
다음은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 12, 도 13 및 도 14와 관련하여 설명한다.
이 구현예의 경우, 다층 회로 기판 어셈블리는 다수의 다층 회로 기판 어셈블리 부품을 이용해 적층되는데, 이들 각각의 다층 회로 기판 어셈블리 부품은 마스크와 함께 스크린 인쇄에 의해 전도성 페이스트 충전재가 관통공의 개구 주변을 넘어 측면으로 확장되도록 관통공 내에 전도성 페이스트를 내장하여 적층된다.
다음은 상기 다층 회로 기판 어셈블리 부품을 도 12를 참조하여 설명한다.
다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 12의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 12의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(12)는 스크린 인쇄 등에 의해 동박(2) 표면으로부터 관통공(7) 내에 그 선단이 수지막(1)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(12b)로서 돌출되고 그 개구 주변을 넘어 테두리(12a)와 같이 동박(2)의 상부면에서 측면으로 확장되도록 내장되며, 여기서 전도성 페이스트 충전재(12)의 인쇄면(12c)은 동박(2)의 상부면과 동일한 높이로 평평하다.
수지막(1)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1)의 형성용 물질로 사용될 수 있다.
다층 회로 기판 어셈블리는 도 12의 (j)에 예시된 바와 같이 다수의 다층 회로 기판 어셈블리 부품(도 13 및 도 14에 예시된 구현예의 경우는 3개의 유닛)을 층적함으로써 적층된다. 도 13 및 도 14에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(12)는 그들 사이의 개재 동박을 통하지 않고 서로 직접 연결된다.
다음은 본 발명에 따르는 다층 회로 기판 어셈블리의 제조 과정(방법)을 도 12를 참조하여 설명한다.
먼저, 도 12의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서, 도 12의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다. 그런 다음, 도 12의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 12의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 12의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한 후, 도 12의 (f)에 예시된 바와 같이 수지막(1)의 표면에 마스크로서 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 12의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6)를 통과하여 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수 있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 대공은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함을 일으키지 않는다.
이어서, 전도성 페이스트를 스크린 인쇄하여 전도성 페이스트 충전재(12)로 관통공(7)을 충전한다. 이 경우, 관통공(7)의 직경보다 큰 직경의 구멍을 갖는 금속 마스크(또는 스크린 마스크)(33)를 동박(2) 상에 배치하여 전도성 페이스트의 일부가 개구(5) 주변을 넘어 동박(2)의 상부면에 남게 하고, 실리콘화 또는 플루오로화된 통기성 별지(31)를 마스킹 테이프(6) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치한 후, 도 12의 (h)에 예시된 바와 같이, 일정양의 전도성 페이스트(12)를 동박(2) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다.
이 경우, 관통공(7)이 전도성 페이스트(12)로 충전되는 경우 공기를 배출시키기 위한 목적으로 별지(31)에 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(12)로부터 별지(31)를 용이하게 제거하고, 전도성 페이스트 충전재(12)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
이런 형태를 통해, 도 12의 (i)에 예시된 바와 같이, 금속 마스크(33) 및 별지(31)를 제거한 후, 전도성 페이스트 충전재(12)는 개구(5)(관통공(7))보다 약 10% 내지 50% 큰 직경으로 스크린 인쇄되므로 전도성 페이스트의 일부가 개구(5) 주변을 넘어 동박(2)의 상부면 상에 남게 된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)에 수직 방향으로 연결된 테두리(12a)가 형성된다. 그러나, 이 경우에는 전도성 페이스트 충전재(12)의 인쇄면(12c)이 평평해진다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(12)의 형성에 사용될 수 있다.
또한, 전도성 페이스트 충전재(12)는 상기에 제시된 스크린 인쇄에 의해 형성되지만, 다른 적합한 인쇄 기술도 이런 목적으로 사용된다.
이어서, 인쇄면에 마주하는 면에서 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(12)의 돌출부(12b)는 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(12)를 가열하여 전도성 페이스트 충전재(12)를 부분 경화시키고, 도 12의 (j)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다. 이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
다음은 다수의 다층 회로 기판 어셈블리 부품(20)들을 함께 결합시켜 다층 회로 기판 어셈블리를 제조하기 위한 프레스 단계를 도 13 및 도 14을 참조하여 설명한다.
도 13에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b 및 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 또한, 관통공(7)을 전도성 페이스트 충전재(12)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 14의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 도 14의 (b)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 280℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(12)의 테두리(12a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1)에 내장함으로써 수행된다. 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(12)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다.
상기에 기재된 구현예에 따르면, 다층 회로 기판 어셈블리 부품(20a, 20b)의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(12)의 돌출부(12b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(12) 사이를 전기적으로 용이하게 연결할 수 있다.
또한, 전도성 페이스트 충전재(12)가 인쇄 과정 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(12)의 테두리(12a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실하게 전기적 접촉되고, 따라서 전도성 페이스트 충전재와 동박(2) 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(12)에 동박(2)을 연결할 수 있다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(1)(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(12)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
다음은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 15, 도 16 및 도 17과 관련하여 설명한다.
이 구현예의 경우, 다층 회로 기판 어셈블리는 다수의 다층 회로 기판 어셈블리 부품을 이용해 적층되는데, 이들 각각의 다층 회로 기판 어셈블리 부품은 관통공보다 큰 직경의 구멍이 구비된 평면 테이블을 사용해 관통공 내에 전도성 페이스트를 내장하여 전도성 페이스트 충전재가 관통공의 개구 주변을 넘어 측면으로 확장되도록 하여 제조된다.
다음은 상기 다층 회로 기판 어셈블리 부품을 도 15를 참조하여 설명한다.
다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 15의 (k)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 15의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(12)는 스크린 인쇄 등에 의해 이하에 설명된 바와 같이 평면 테이블(34)을 이용해 동박(2) 표면으로부터 관통공(7) 내에 그 선단이 수지막(1)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(12b)로서 돌출되고 그 개구 주변을 넘어 테두리(12a)와 같이 동박(2)의 상부면에서 측면으로 확장되도록 내장되며, 여기서 전도성 페이스트 충전재(12)의 인쇄면(12c)은 동박(2)의 상부면과 동일한 높이로 평평하다.
수지막(1)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수도 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1)의 형성용 물질로 사용될 수 있다.
다층 회로 기판 어셈블리는 도 15의 (k)에 예시된 바와 같이 제1 다층 회로 기판 어셈블리 부품(도 16 및 도 17에 예시된 구현예의 경우는 3개의 유닛)을 층적함으로써 적층된다. 도 16 및 도 17에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(12)는 그들 사이의 개재 동박을 통하지 않고 서로 직접 연결된다.
다음은 본 발명에 따르는 다층 회로 기판 어셈블리의 제조 과정(방법)을 도 15를 참조하여 설명한다.
먼저, 도 15의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서, 도 15의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다. 그런 다음, 도 15의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 15의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 15의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한 후, 도 15의 (f)에 예시된 바와 같이 수지막(1)의 표면에 마스크로서 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 15의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6)를 통과하여 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수 있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 대공은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함을 일으키지 않는다.
이어서, 전도성 페이스트를 스크린 인쇄하여 전도성 페이스트 충전재(12)로 관통공(7)을 충전한다. 이 경우, 관통공(7)의 직경보다 큰 직경의 구멍(35)이 구비된 평면 테이블을 제조하고, 평면 테이블(34)의 구멍(35) 상에 도 15의 (g)에 예시된 바와 같이 구리 도금 수지막(10)을 배치하여 동박(2)이 다층 회로 기판 어셈블리 부품의 바닥으로 배치되도록(즉, 역위되도록)하고, 전도성 페이스트 충전재(12)의 점도율 및 인쇄 조건을 사전 선택하여 전도성 페이스트의 일부가 동박(2)의 개구(5) 주변을 넘어 동박(2)의 상부면에 남게 한 뒤, 도 15의 (h)에 예시된 바와 같이, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 일정량의 전도성 페이스트(12)를 전개시켜 관통공(7)을 충전한다.
이 경우, 전도성 페이스트 충전재(12)의 점도율은 도 12에 예시된 구현예 경우의 전도성 페이스트 충전재(12)의 점도율보다 작게 사전 결정된다. 상기에 기재된 전도성 페이스트 충전재(12)의 프로필은 도 15의 (i)에 예시하였다. 이 경우, 도 15의 (i)에 예시된 바와 같이, 상기에 기재된 평면 테이블(34)의 구멍(35) 크기는 전도성 페이스트 충전재(12)가 충전 단계 후 평면 테이블(34)과 접촉되도록 동박(2)의 개구(5)로부터 확장되지 않게 충분한 공간을 제공하도록 사전 결정된다.
이어서, 적층물을 평면 테이블(34)로부터 제거하고 역위시키는 경우, 전도성 페이스트 충전재(12)는 도 15의 (i)에 예시된 바와 같이 개구(5) 주변을 넘어 측면으로 확장되도록 개구(5)(관통공(7))보다 약 10% 내지 50% 큰 직경으로 스크린 인쇄된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)에 수직 방향으로 연결된 테두리(12a)가 형성된다. 그러나, 이 경우에는 전도성 페이스트 충전재(12)의 인쇄(12c)면이 평평해진다. 따라서, 평면 테이블(34)의 사용에 의해 전도성 페이스트 충전재(12)로 관통공(7)을 충전한 마스크(도 12 참조)를 이용하는 경우에 비해 고도의 정확성을 갖는 작은 두께의 테두리(12a)를 형성할 수 있다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(12)의 형성에 사용될 수 있다.
또한, 전도성 페이스트 충전재(12)는 상기에 제시된 스크린 인쇄에 의해 형성되지만, 다른 적합한 인쇄 기술도 이런 목적으로 사용된다.
이어서, 인쇄면에 마주하는 면에서 수지막(1)을 따라 돌출된 전도성 페이스트 충전재(12)의 돌출부(12b)는 80℃ 오븐에서 1시간 동안 전도성 페이스트 충전재(12)를 가열하여 전도성 페이스트 충전재(12)를 부분 경화시키고, 도 15의 (k)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다. 이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
다음은 다수의 다층 회로 기판 어셈블리 부품(20)들을 함께 결합시켜 다층 회로 기판 어셈블리를 제조하기 위한 프레스 단계를 도 16 및 도 17을 참조하여 설명한다.
도 16에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b 및 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 또한, 관통공(7)을 전도성 페이스트 충전재(12)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 17의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 도 17의 (b)에 예시된 바와 같이 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 280℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(12)의 테두리(12a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1)에 내장함으로써 수행된다. 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(12)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다.
상기에 기재된 이 구현예에 따르면, 다층 회로 기판 어셈블리 부품(20a, 20b)의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(12)의 돌출부(12b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(12) 사이를 전기적으로 용이하게 연결할 수 있다.
또한, 전도성 페이스트 충전재(12)가 인쇄 과정 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(12)의 테두리(12a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실하게 전기적 접촉되고, 따라서 전도성 페이스트 충전재와 동박(2) 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(12)에 동박(2)을 연결할 수 있다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(1)(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(12)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
더욱이, 본 발명에 따르면, 동박 근처의 관통공의 개구를 관통공의 직경보다 큰 직경의 구멍이 구비된 평면 테이블 상에 배치한 뒤, 관통공을 마스킹 테이프의 선단으로부터 전도성 페이스트로 충전해 동박의 개구 주변을 넘어 측면으로 확장되는 테두리를 형성하기 때문에, 고도의 정확성을 갖는 원하는 프로필 및 마스크를 이용하는 경우보다 얇은 두께를 갖는 테두리를 형성할 수 있다. 그러므로, 보다 양호한 전기적 연결성을 갖는 다층 회로 기판 어셈블리를 확고하게 적층할 수 있다.
다음은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 18, 도 19 및 도 20과 관련하여 설명한다.
이 구현예의 경우, 다층 회로 기판 어셈블리는 다수의 다층 회로 기판 어셈블리 부품을 함께 적층하여 적층되며, 여기서 상기 다층 회로 기판 어셈블리 부품들은 한쪽 면에 동박이 부착된 접착성 수지막으로 만들어진 구리 도금 수지막을 제조하는 단계, 구리 도금 수지막의 양면에 마스킹 테이프를 부착시키는 단계, 마스킹 테이프를 통과하여 구리 도금 수지막 내에 관통공을 뚫는 단계, 관통공을 전도성 페이스트 충전재로 충전해 마스킹 테이프의 면과 동일한 높이의 단부 면을 갖는 전도성 페이스트 충전재를 형성하는 단계, 전도성 페이스트 충전재를 형성한 후 마스킹 테이프를 제거해 양면에 전도성 페이스트 충전재의 돌출부를 형성하는 단계에 의해 제조된다.
다음은 상기에 기재된 다층 회로 기판 어셈블리 부품을 도 18을 참조하여 설명한다.
다층 회로 기판 어셈블리 부품(20')은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 18의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI) 등으로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 18의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(14)로 구성된다. 전도성 페이스트 충전재(14)는 돌출부(14c)로서 동박(2)의 상부면(2c)으로부터 돌출된 선단 및 돌출부(14b)로서 수지막(1)의 하부면으로부터 돌출된 말단을 갖도록 형성된다. 즉, 도 18의 (h) 내지 (j)에 예시된 바와 같이, 돌출부(14c, 14b)는 양면에 마스킹 테이프(6a, 6b)가 부착된 구리 도금 수지막(10)의 관통공(7) 내에 인쇄 등에 의해 동박(2)으로부터 전도성 페이스트 충전재(14)를 내장한 후 상기에 기재된 마스킹 테이프(6a, 6b)를 제거함으로써 형성된다.
수지막(1)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는구부릴 수 있는 물질로 만들어지지만, 수지막(1)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수도 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1)의 형성용 물질로 사용될 수 있다.
다음은 상기에 기재된 다층 회로 기판 어셈블리 부품의 제조 과정을 도 18을 참조하여 설명한다.
먼저, 도 18의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 30 내지 100 ㎛ 두께의 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
이어서, 도 18의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1)에 부착된 동박(2)에 적층한다.
그런 다음, 도 18의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 18의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 18의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한다.
이어서, 도 18의 (f)에 예시된 바와 같이, 제1 마스킹 테이프(6a)는 회로 패턴 형태로 수지막(1)에 부착되어 있는 동박(2) 표면에 부착하고, 제2 마스킹 테이프(6b)는 수지막(1) 표면에 부착한다. 제1 및 제2 마스킹 테이프(6a, 6b)는 PET등으로 만들어질 수 있다.
이어서, 도 18의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6a, 6b)를 통과하여 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수 있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 대공은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(14)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함을 일으키지 않는다.
이어서, 도 18의 (h) 및 (i)에 예시된 바와 같이, 전도성 페이스트(14)를 제1 마스킹 테이프(6a) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(15)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다. 이때,실리콘화 또는 플루오로화된 통기성 별지(31)는 수지막(1) 근처의 관통공(7)의 선단에 전도성 페이스트(14)를 보존하기 위한 목적으로 배치된다.
이 경우, 별지(31)에는 관통공(7)이 전도성 페이스트(14)로 충전되는 경우 공기를 배출시키기 위한 목적으로 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(14)로부터 별지(31)를 용이하게 제거하고 전도성 페이스트 충전재(14)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(14)의 형성에 사용될 수 있다.
이어서, 동박(2)의 상부면(2c)을 따라 돌출되고 관통공(7) 직경 이하 직경을 갖는 전도성 페이스트 충전재(14)의 제1 돌출부(14c)가 형성되고, 동박(2)의 상부면(2c)을 따라 돌출되고 관통공(7) 직경 크기 이하의 직경을 갖는 전도성 페이스트 충전재(14)의 제1 돌출부(14c), 그리고 인쇄면에 마주하는 조제 면을 따라 수지막(1)으로부터 돌출되고 관통공(7) 직경 크기 이하의 직경을 갖는 전도성 페이스트 충전재(14)의 돌출부(14b)는 별지(31)를 제거하고, 80℃ 오븐에서 전도성 페이스트 충전재(14)를 가열하여 전도성 페이스트 충전재(14)를 부분 경화시키고, 제1 및 제2 마스킹 테이프(6a, 6b)를 제거하여 형성한다. 이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20')이 완전하게 형성된다.
일반적으로 말하면, 랜드면이 금속 마스크를 이용해 동박 상에 형성되는 경우, 기재의 구멍이 구비된 금속 마스크의 정렬은 정렬을 확고히 하는 전도성 페이스트 충전재의 테두리 직경(착지 직경)을 과도하게 증가시키는 데 필요한 충분한 정밀도로 달성되어야 한다.
이에 반하여, 상기에 제시된 본 발명의 구현예에 따르면 다층 회로 기판 어셈블리 부품은 동박(2) 상에 마스킹 테이프(6a)를 부착시키고, 마스킹 테이프(6a) 및 동박(2)을 통과하여 관통공을 뚫고, 마스킹 테이프(6a)를 제거하여 제1 돌출부(14c)를 형성함으로써 제조되다. 이러한 다수의 다층 회로 기판 어셈블리 부품을 함께 적층해서 제1 돌출부(14c)를 압착하고 동박(2) 상에 스프레딩함으로써 정확하고 정밀한 정렬이 필요 없는 테두리를 형성함과 동시에 마스킹 테이프(6a)의 두께 변화에 의해 테두리의 두께를 조절할 수 있다.
다음은 다수의 다층 회로 기판 어셈블리 부품(20)들을 함께 결합시켜 다층 회로 기판 어셈블리를 제조하기 위한 프레스 단계를 도 19 및 도 20을 참조하여 설명한다.
도 19에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b 및 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 또한, 관통공(7)을 전도성 페이스트 충전재(14)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 20의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 도 20의 (b)에 예시된 바와 같이 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 280℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(14)의 테두리(14a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1)에 내장함으로써 수행된다. 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(14)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다.
상기에 기재된 이 구현예에 따르면, 다층 회로 기판 어셈블리 부품(20a, 20b)의 관통공(7)은 전도성 페이스트 충전재(14)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(14)의 돌출부(14b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(14) 사이를 전기적으로 용이하게 연결할 수 있다.
이 경우, 도 20의 (a)에 예시된 바와 같이, 상기에 기재된 다층 회로 기판 어셈블리 부품(20')의 제1 돌출부(14c)는 상기에 기재된 바와 같이 전도성 페이스트 충전재(14)의 압착에 의해 압축되므로 관통공(7)의 직경보다 큰 직경을 가지며 관통공(7) 주변을 넘어 동박(2) 상에서 측면으로 확장되는 테두리(14a)를 형성함으로써 동박(2)과 전도성 페이스트 충전재(14)의 접촉 면적을 증가시키므로 전기적 연결성이 개선된다.
다층 회로 기판 어셈블리 부품 및 외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 280℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스함으로써 수행된다.
상기에 기재된 구현예에 따르면, 상기에 기재된 다층 회로 기판 어셈블리 부품(20')의 제1 돌출부(14c)는 전도성 페이스트 충전재(14)의 압착에 의해 압축되므로 관통공(7)의 직경보다 큰 직경을 가지며 관통공(7) 주변을 넘어 동박(2) 상에서 측면으로 확장되는 테두리(14a)를 형성하므로 전기적 연결성이 개선된다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(1)(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(14)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
이상에서 설명한 바와 같이, 본 발명에 따르면 비아-온-비아 및 칩-온-비아에 의해 높은 패킹 밀도를 갖는 가요성 FPC를 함께 용이하게 적층할 수 있다.
또한, 본 발명에 따르면 동박과 전도성 페이스트의 접촉 면적이 다층 회로 기판 어셈블리 부품들을 서로 압축하는 경우에 증가하기 때문에 전기적 연결성을 개선할 수 있다.
다음은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 21, 도 22 및 도 23과 관련하여 설명한다.
이 구현예의 경우, 도 1, 도 2 및 도 3에 예시된 구현예의 접착성 수지막(1)은 열경화성 수지(3A)로 만들어진다.
접착성 수지막(1)으로서 열가소성 폴리이미드를 이용하는 경우, 다층 적층(최종 경화)은 유리 전이 온도 이상의 온도에서 실시된다. 그러나, 다층 적층을 위한 가열 과정으로 인해 금속 충전재의 산화 및 전도성 수지 성분(전도성 페이스트)의 분해가 발생하기 때문에, 열가소성 폴리이미드는 낮은 유리 전이 온도를 갖는 것들 중에서 선택된 물질로 만들어져야 한다.
그러나, 열가소성 폴리이미드의 탄성율은 냉각에 의해 감소하고 냉각에 의해 다시 회복된다. 즉, 열가소성 폴리이미드는 탄성율이 온도 변화에 따라 가역적인 특성이 있다. 따라서, 낮은 유리 전이 온도를 갖는 열가소성 폴리이미드가 접착성 수지막으로 사용되는 경우에는 종종 다층 회로 기판 어셈블리를 제조한 후의 납땜 과정 및 내열성 테스트 등의 과정 동안 벗겨져 나간다. 그러므로, 부득이하게 높은 유리 전이 온도를 갖는 물질을 사용해야 한다.
따라서, 열가소성 폴리이미드를 사용하는 경우에 직면하게 되는 상기에 제기된 딜레마를 해결하기 위하여, 폴리이미드 수지막(1)은 폴리이미드의 내열 특성을유지하면서 저온에서 압착 결합할 수 있어야 한다.
이러한 목적을 위하여, 접착성을 갖는 층간 수지막(1A)은 열가소성 접착제 물질을 사용하기보다는 열경화성 수지와 같은 내열 수지(초기 상태에는 경질이 아니고(비경화된 상태이고) 경화 온도 이상의 온도에서 경질화됨(경화됨), 경질 상태가 유지되면서 심지어 냉각하는 경우에도 초기 상태는 회복될 수 없음)를 이용해 형성된다. 그러므로, 열경화성 수지의 경화 온도를 전도성 페이스트에 함유된 수지는 손상되지 않고 충전재는 산화되지 않는 온도 이하의 온도로 선택함으로써 제조 과정 동안 각각의 기판에 손상을 거의 주지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있다.
즉, 다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 21의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열경화성 폴리이미드로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 21의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(12)는 스크린 인쇄 등에 의해 동박(2) 표면으로부터 관통공(7) 내에 그 선단이 수지막(1A)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(12b)로서 돌출되고 그 개구 주변을 넘어 테두리(12a)와 같이 동박(2)의 상부면에서 측면으로 확장되도록 내장되며, 여기서 전도성 페이스트 충전재(12)의 인쇄면(12c)은 동박(2)의 상부면과 동일한 높이로 평평하다.
수지막(1A)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1A)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수 있다.
또한, BT 수지, PPO, PPE 등도 상기 수지막(1A)의 형성용 물질로 사용될 수 있다.
또한, 상기에 기재된 수지막(1A)은 60℃ 내지 250℃에서 경화되는 수지로 만들어지는 것이 바람직하다.
즉, 수지막(1A)은 전도성 페이스트에 함유되는 수지의 내열 온도 이하 전도성 페이스트로 혼합되는 휘발성 성분의 증발 온도 이상의 경화 온도를 갖는 수지로 만들어지는 것이 바람직하다.
다층 회로 기판 어셈블리는 도 21의 (j)에 예시된 바와 같이 다수의 다층 회로 기판 어셈블리 부품(도 22 및 도 23에 예시된 구현예의 경우 3개의 유닛)을 층적함으로써 적층된다. 도 22 및 도 23에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(12)는 "종래 기술" 단락에 설명한 바와 같이 그들 사이의 개재 동박을 통하지 않고 서로 직접 연결된다.
다음은 본 발명에 따르는 다층 회로 기판 어셈블리의 제조 과정(방법)을 도21 내지 도 23을 참조하여 설명한다.
(1) 다층 회로 기판 어셈블리 부품의 제조 과정(도 21):
먼저, 도 21의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 15 내지 100 ㎛ 두께의 열경화성 폴리이미드막으로 만들어진 수지막(1A)으로서 제공 또는 제조한다.
이어서, 도 21의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1A)에 부착된 동박(2)에 적층한다. 그런 다음, 도 21의 (c)에 예시된 바와 같이 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 21의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 21의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한 후, 도 21의 (f)에 예시된 바와 같이 수지막(1A)의 표면에 마스크로서 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 21의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1A) 및 마스킹 테이프(6)를 통과하여 수지막(1A) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수 있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 대공은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함을 일으키지 않는다.
이어서, 도 21의 (h) 및 (i)에 예시된 바와 같이, 전도성 페이스트(12)를 동박(2) 및 마스크(33) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다. 이때, 실리콘화 또는 플루오로화된 통기성 별지(31)는 수지막(1A) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치된다.
이 경우, 별지(31)에는 관통공(7)이 전도성 페이스트(12)로 충전되는 경우 공기를 배출시키기 위한 목적으로 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트충전재(12)로부터 별지(31)를 용이하게 제거하고 전도성 페이스트 충전재(12)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
이때, 전도성 페이스트 충전재(12)는 개구(5)(관통공(7))보다 약 10% 내지 50% 큰 직경으로 스크린 인쇄되므로 전도성 페이스트의 일부는 개구(5) 주변을 넘어 동박(2)의 상부면 상에 남게 된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)에 수직 방향으로 연결된 테두리(12a)가 형성된다. 그러나, 이 경우에는 전도성 페이스트 충전재(12)의 인쇄면이 평평해진다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(12)의 형성에 사용될 수 있다.
또한, 전도성 페이스트 충전재(12)는 상기에 제시된 스크린 인쇄에 의해 형성되지만, 다른 적합한 인쇄 기술도 이런 목적으로 사용된다.
이어서, 별지(31)를 제거한 후, 인쇄면에 마주하는 면에서 수지막(1A)을 따라 돌출된 전도성 페이스트 충전재(12)의 돌출부(12b)는 80℃ 오븐에서 전도성 페이스트 충전재(12)를 가열하여 전도성 페이스트 충전재(12)를 부분 경화시키고, 도 21의 (j)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다.
수지막(1A)이 80℃의 부분 경화 온도에서 부분 경화되는 경우, 수지막(1A)은 80℃의 부분 경화 온도 이상의 온도에서 최종적으로(비가역적으로) 경화될 수 있는 수지로 만들어지는 것이 바람직하다. 한편, 전도성 페이스트 충전재(12)가 특정 유형의 전도성 페이스트로 만들어지는 경우 (용매 및 공기를 발산하기 위한) 부분경화 과정을 생략할 수 있다.
이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
(2) 다층 회로 기판 어셈블리의 프레스 과정(도 22 및 도 23):
도 22에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b 및 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 또한, 관통공(7)을 전도성 페이스트 충전재(12)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 22의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 도 23의 (b)에 예시된 바와 같이 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 170℃ 가량으로 가열하고 9 MPa 가량의 압력으로 프레스하여 전도성 페이스트 충전재(12)의 테두리(12a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1A)에 내장함으로써 수행된다. 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(12)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다.
상기에 기재된 구현예에 따르면, 접착성을 갖는 층간 수지막(1A)은 열가소성 접착제 물질을 사용하기보다는 열경화성 수지와 같은 내열 수지(초기 상태에는 경질이 아니고(비경화된 상태이고) 경화 온도 이상의 온도에서 경질화됨(경화됨), 경질 상태가 유지되면서 심지어 냉각하는 경우에도 초기 상태는 회복될 수 없음)를 이용해 형성되므로, 열경화성 수지의 경화 온도를 전도성 페이스트에 함유된 수지는 손상되지 않고 충전재는 산화되지 않는 온도 이하의 온도로 선택함으로써 제조 과정 동안 각각의 기판에 손상을 거의 주지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있다. 또한, 전도성 페이스트 충전재의 휘발성 성분은 일반적으로 100℃ 가량에서 증발하므로, 수지막(1A)은 증발 온도 이상의 온도에서 경화되는 수지로 만들어진다.
나아가, 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 또한, 전도성 페이스트 충전재(12)의 돌출부(12b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(12) 사이를 전기적으로 용이하게 연결할 수 있다.
또한, 전도성 페이스트 충전재(12)가 인쇄 과정 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(12)의 테두리(12a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실하게 전기적 접촉되고, 따라서 전도성 페이스트 충전재와 동박(2) 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(12)에 동박(2)을 연결할 수 있다.
더욱이, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 얇은 두께의 수지막(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1A)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(12)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
다음은 본 발명의 또 다른 구현예에 따르는 다층 회로 기판 어셈블리 부품 및 다층 회로 기판 어셈블리를 도 24, 도 25 및 도 26과 관련하여 설명한다.
이 구현예의 경우, 도 1, 도 2 및 도 3에 예시된 구현예의 접착성 수지막(1)은 열경화 특성이 부여된 열가소성 폴리이미드(1B)로 만들어진다.
열가소성 폴리이미드가 접착성 수지막(1)으로 사용되는 경우, 다층 적층(최종 경화)은 유리 전이 온도 이상의 온도에서 실시된다. 그러나, 다층 적층을 위한 가열 과정으로 인해 금속 충전재의 산화 및 전도성 수지 성분(전도성 페이스트)의 분해가 발생하기 때문에, 열가소성 폴리이미드는 낮은 유리 전이 온도를 갖는 것들 중에서 선택된 물질로 만들어져야 한다.
그러나, 열가소성 폴리이미드의 탄성율은 가열에 의해 감소하고 냉각에 의해 다시 회복된다. 즉, 열가소성 폴리이미드는 탄성율이 온도 변화에 따라 가역적이라는 특성이 있다. 따라서, 낮은 유리 전이 온도를 갖는 열가소성 폴리이미드가 접착성 수지막으로 사용되는 경우에는 종종 다층 회로 기판 어셈블리를 제조한 후의 납땜 과정 및 내열성 테스트 등에서 벗겨져 나간다. 그러므로, 부득이하게 높은 유리 전이 온도를 갖는 물질을 사용해야 한다.
따라서, 열가소성 폴리이미드를 사용하는 경우에 직면하게 되는 상기에 제기된 딜레마를 해결하기 위하여, 폴리이미드 수지막(1)은 폴리이미드의 내열 특성을 유지하면서 저온에서 압착 결합할 수 있다.
이러한 목적을 위하여, 층간 수지막(1)은 열경화 특성이 부여된 열가소성 폴리이미드(1B)로 형성되므로, 전도성 수지 성분(전도성 페이스트)을 손상시키지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있다.
다층 회로 기판 어셈블리 부품(20)은 다층 회로 기판 어셈블리의 적층 과정에 사용하기 위한 연결 유닛으로, 단면 구리 도금 수지막으로 만들어진 기재 요소로서 FPC를 포함한다. 즉, 도 24의 (j)에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품(20)은 열가소성 폴리이미드(TPI)로 만들어지고 한쪽 면에 동박(2)이 부착되어 있는 접착성 수지막(1)으로 이루어진 구리 도금 수지막(10), 그리고 내부 비아홀을 형성하는 수지막(10)을 관통하는 관통공(7)(도 24의 (g) 참조) 내에 내장된 전도성 페이스트 충전재(12)로 구성된다. 소정의 회로 패턴이 에칭 등에 의해 동박(2)에 형성된다. 전도성 페이스트 충전재(12)는 스크린 인쇄 등에 의해동박(2) 면으로부터 관통공(7) 내에 그의 선단이 수지막(1B)이 구비된 구리 도금 수지막(10)의 마주하는 면을 따라 돌출부(12b)로서 돌출되고 그 개구 주변을 넘어 테두리(12a)와 같이 동박(2)의 상부면에서 측면으로 확장되도록 내장되며, 여기서 전도성 페이스트 충전재(12)의 인쇄면(12c)은 동박(2)의 상부면과 동일한 높이로 평평하다.
수지막(1B)은 가요성 물질로 만들어지고, 예를 들면 상기 구현예의 경우에는 구부릴 수 있는 물질로 만들어지지만, 수지막(1B)은 유리 에폭시 프리프레그 및 아르아미드-에폭시 프리프레그와 같은 경성 물질로 만들어질 수 있다.
한편, BT 수지, PPO, PPE 등도 상기 수지막(1B)의 형성용 물질로 사용될 수 있다.
또한, 수지막(1B)은 150℃ 내지 200℃의 경화 온도, 600 내지 1400 MPa의 탄성율 및 70℃ 내지 90℃의 유리 전이 온도를 갖는 열경화 특성이 부여된 열가소성 폴리이미드로 만들어진다.
다층 회로 기판 어셈블리는 도 24의 (j)에 예시된 바와 같이 다수의 다층 회로 기판 어셈블리 부품(도 25 및 도 26에 예시된 구현예의 경우 3개의 유닛)을 층적함으로써 적층된다. 도 25 및 도 26에 예시된 바와 같이, 다층 회로 기판 어셈블리 부품의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 층간 연결 비아-온-비아를 달성할 수 있다.
이런 방식으로 층간 상호연결이 비아-온-비아에 의하여 형성되는 경우, 전도성 페이스트 충전재(12)는 "종래 기술" 단락에 설명한 바와 같이 그들 사이의 개재동박을 통하지 않고 서로 직접 연결된다.
다음은 본 발명에 따르는 다층 회로 기판 어셈블리의 제조 과정(방법)을 도 24 내지 26을 참조하여 설명한다.
(1) 다층 회로 기판 어셈블리 부품의 제조 과정(도 24):
먼저, 도 24의 (a)에 예시된 바와 같이, 단면 구리 도금 수지막(10)을 한쪽 면에 5 내지 18 ㎛ 두께의 동박(2)이 있는 12.5 내지 50 ㎛의 두께를 갖는 열경화 특성이 부여된 열가소성 폴리이미드막으로 만들어진 수지막(1)으로서 제공 또는 제조한다.
즉, 이 경우, 열경화 특성이 부여된 열가소성 폴리이미드로 만들어진 폴리이미드 염기 결합 시트는 이하에 설명된 다층 회로 기판 어셈블리의 프레스 과정(적층 과정) 동안 (최종 경화되는 경우) 수지막(1B)으로서 유리 전이 온도(70℃ 내지 90℃) 이상 경화 온도 이하의 온도에서 40 kgf/cm2의 압력 하에 단시간(약 10분) 동안 순간 압착 결합된다.
이 경우, 열경화 특성이 부여된 상기 열가소성 폴리이미드로서 폴리이미드 염기 결합 시트(1B)는 예를 들면 Nippon Steel Chemical Co., LTd에 의해 제공되는 SPB 시리즈 중에서 선택된 폴리이미드 염기 결합 시트를 이용해 형성될 수 있다. 한편, Nippon Steel Chemical Co., LTd에 의해 제공되는 SPB 시리즈 중에서 선택된 폴리이미드 염기 결합 시트의 제조 방법 및 기타 필요한 정보는 1998년 2월 19일자로 출원된 일본 특허출원 평10-37700(일본 특허 공개 출원 평11-228825) 및 1998년5월 27일자로 출원된 일본 특허출원 평10-145872(일본 특허 공개 출원 평11-335555)에 기재되어 있다.
이어서, 도 24의 (b)에 예시된 바와 같이, 건조막(레지스트)(4)을 진공 적층기 또는 롤 적층기를 이용해 수지막(1B)에 부착된 동박(2)에 적층한다. 그런 다음, 도 24의 (c)에 예시된 바와 같이, 건조막(4)을 회로 패턴의 조사선에 노출시킨 뒤, 건조막(4)을 현상한다.
이어서, 도 24의 (d)에 예시된 바와 같이, 마스크로서 건조막(4)과 함께 동박(2)을 에칭하여 소정의 인쇄 패턴을 형성한다. 이 단계에서, 관통공(7)을 뚫는 후속 단계에 사용하는 것과 동일한 에칭 방법으로 개구(5)가 형성된다. 이어서, 도 24의 (e)에 예시된 바와 같이 동박(2)으로부터 건조막(4)을 제거한 후, 도 24의 (f)에 예시된 바와 같이 수지막(1B)의 표면에 마스크로서 10 내지 50 ㎛ 두께의 마스킹 테이프(6)를 부착한다. 마스킹 테이프(6)는 PET 등으로 만들어질 수 있다.
이어서, 도 24의 (g)에 예시된 바와 같이, CO2레이저 등에 의해 개구(5)를 통해 레이저광에 노출시켜 수지막(1) 및 마스킹 테이프(6)를 따라 수지막(1) 내에 0.05 내지 0.3 mm 직경의 관통공(7)을 뚫는다. 한편, 관통공(7)은 레이저 노출 공정 대신 드릴을 이용해 뚫을 수도 있다.
이 경우, 관통공(7)은 CO2레이저에 의해 개구(5)를 통해 형성되기 때문에, 소공(직경 50 내지 250 ㎛)을 뚫을 수 있다. 즉, 관통공(7)이 개구(5)가 미리 형성되지 않은 동박(2)을 따라 형성된 경우, (50 내지 250 ㎛ 직경의 구멍을 뚫을 수있는) CO2레이저는 이러한 목적으로는 사용되지 못하기 때문에 200 ㎛ 이상의 직경을 갖는 대공은 (200 ㎛ 이상의 직경을 갖는 구멍을 뚫을 수 있는) 드릴을 이용해서 뚫어야 한다. 한편, UV-YAG 레이저 및 엑시머 레이저와 같은 몇몇 다른 레이저가 이런 소공을 뚫기 위한 목적으로 사용될 수 있다. 그러나, 이들 레이저는 이러한 목적으로 사용하기에는 지나치게 고가이기 때문에 실용적이지 못하다.
한편, 상기에 기재된 바와 같은 관통공(7)은 동박(2)도 관통하기 때문에, 전도성 페이스트 충전재(12)가 동박(2)과 함께 내장되는 경우 발생하기 쉬운 간극, 얼룩 및 결함을 일으키지 않는다.
이어서, 도 24의 (h) 및 (i)에 예시된 바와 같이, 전도성 페이스트(12)를 동박(2) 및 마스크(33) 상에 배치하고, 우레탄 및 실리콘 등으로 만들어진 스퀴즈(32)를 화살표 A의 방향으로 움직여 전개시켜 관통공(7)을 충전한다. 이때, 실리콘화 또는 플루오로화된 통기성 별지(31)는 수지막(1B) 근처의 관통공(7)의 선단에 전도성 페이스트(12)를 보존하기 위한 목적으로 배치된다.
이 경우, 별지(31)에는 관통공(7)이 전도성 페이스트(12)로 충전되는 경우 공기를 배출시키키 위한 목적으로 통기성이 제공된다. 또한, 별지(31)의 적어도 상부면은 별지(31)가 제거되는 경우 별지(31)와 연결된 전도성 페이스트 충전재(12)로부터 별지(31)를 용이하게 제거하고 전도성 페이스트 충전재(12)가 관통공(7)에서 분리되는 것을 방지하기 위한 목적으로 상기에 기재된 바와 같이 실리콘화 또는 플루오로화된다.
이때, 전도성 페이스트 충전재(12)는 개구(5)(관통공(7))보다 약 10% 내지 50% 큰 직경으로 스크린 인쇄되므로, 전도성 페이스트의 일부는 개구(5) 주변을 넘어 동박(2)의 상부면 상에 남게 된다. 이런 형태를 통해, 동박(2)의 랜드면(2a)에 수직 방향으로 연결된 테두리(12a)가 형성된다. 그러나, 이 경우에는 전도성 페이스트 충전재(12)의 인쇄면이 평평해진다.
한편, Ag, Cu, C, Ag로 코팅된 Cu 및 그 밖의 전도성 페이스트가 전도성 페이스트 충전재(12)의 형성에 사용될 수 있다.
또한, 전도성 페이스트 충전재(12)는 상기에 제시된 스크린 인쇄에 의해 형성되지만, 다른 적합한 인쇄 기술도 이런 목적으로 사용된다.
이어서, 별지(31)를 제거한 후, 인쇄면에 마주하는 면에서 수지막(1B)을 따라 돌출된 전도성 페이스트 충전재(12)의 돌출부(12b)는 80℃ 오븐에서 전도성 페이스트 충전재(12)를 가열하여 전도성 페이스트 충전재(12)를 부분 경화시키고, 도 24의 (j)에 예시된 바와 같이 마스킹 테이프(6)를 제거하여 형성한다. 이런 과정을 통해, 다층 회로 기판 어셈블리 부품(20)이 완전하게 형성된다.
(2) 다층 회로 기판 어셈블리의 프레스 과정(도 25 및 도 26):
도 25에 예시된 바와 같이, 각각의 다층 회로 기판 어셈블리 부품(3개의 다층 회로 기판 어셈블리 부품)(20a, 20b 및 20c) 상에 다수의 회로 패턴 및 다수의 관통공(7)을 형성한다. 또한, 관통공(7)을 전도성 페이스트 충전재(12)로 충전한다.
본 발명의 구현예에 따르는 다층 회로 기판 어셈블리의 형성은 도 26의 (a)에 예시된 바와 같이 동시에 또는 후속하여 최외각 동박(9)과 함께 열압착하여 각각의 다층 회로 기판 어셈블리 부품들을 함께 적층하고, 최외각 동박(9) 상에 회로를 형성하여 완성한다. 각각의 다층 회로 기판 어셈블리 부품(20a 내지 20c) 및 최외각 동박(9)을 열압착에 의해 서로 적층하는 단계는 이들을 180℃ 가량으로 가열하고 40 kgf2/cm에서 60분 동안 프레스하여 전도성 페이스트 충전재(12)의 테두리(12a) 및 동박(2)의 회로 패턴을 접착성 및 가요성을 갖는 열가소성 폴리이미드로 만들어진 수지막(1B)에 내장함으로써 수행된다. 이때, 각 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 전도성 페이스트 충전재(12)는 동시에 확고하게 압착되고 열압착에 의해 최종적으로 경화된다.
최종 압착 결합 과정 동안, 전도성 수지 성분(전도성 페이스트(12))은 가열 온도가 180℃로 낮기 때문에 열화되지 않는다.
또한, 이 경우 다층 회로 기판 어셈블리는 비틀리지(뒤틀리지) 않는다. 즉, 접착성 수지막은 가열하는 동안 수축되거나 팽창되지만, 이러한 수축 또는 팽창은 그들의 교차면에 대칭 중심선이 존재하는 경우 상쇄될 수 있다. 그러나, 폴리이미드막은 고도의 가요성 물질이기 때문에 가열하는 경우 비틀리는(뒤틀리는) 경향이 있다. 그러나, 본 발명의 구현예에 따르면 가열 온도가 약 280℃ 내지 180℃로 낮게 설정될 수 있기 때문에 비틀림(뒤틀림)을 나타나지 않는다.
이상에서 자세히 설명한 바와 같이, 상기 구현예에 따르면 접착성 수지막(1B)은 열경화 특성이 부여된 열가소성 폴리이미드 염기 결합 시트로 만들어지므로, 전도성 수지 성분(전도성 페이스트)을 열화시키지 않을뿐 아니라 비틀림(뒤틀림)을 발생시키지 않으면서 다층 회로 기판 어셈블리를 제조할 수 있다.
또한, 다층 회로 기판 어셈블리 부품(20a 내지 20c)의 관통공(7)은 전도성 페이스트 충전재(12)로 충전되기 때문에, 비아-온-비아에 의해 서로 인접한 층 사이에 층간 상호연결이 형성될 수 있다. 더욱이, 전도성 페이스트 충전재(12)의 돌출부(12b)가 형성되기 때문에, 층간 상호연결이 비아-온-비아에 의해 형성되는 경우 양호한 전기적 연결성을 갖는 전도성 페이스트 충전재(12) 사이를 전기적으로 용이하게 연결할 수 있다.
나아가, 전도성 페이스트 충전재(12)가 인쇄 과정 동안 그 인쇄면이 동박(2)의 개구(5)로부터 측면으로 확장되도록 관통공(7)에 내장되기 때문에, 전도성 페이스트 충전재(12)의 테두리(12a)는 개구(5) 주변을 넘어 동박(2)의 내측면 및 상부면과 확실하게 전기적 접촉되고, 따라서 전도성 페이스트 충전재와 동박(2) 사이의 전기적 연결성을 손상시키지 않으면서 전도성 페이스트 충전재(12)에 동박(2)을 연결할 수 있다.
나아가, 구리 도금 수지막(10)이 다층 회로 기판 어셈블리 부품의 제조 과정에 사용되기 때문에, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전할 때 크기 및 위치 정렬의 정확성을 보존하기 용이하고, 그 결과 제조 작업에 있어 노동을 절감할 수 있다. 즉, 종래 방법의 경우, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 이미 얇은 두께의 수지막(폴리이미드막) 자체를 사용하여 수행되어야 한다. 그러나, 상기 구현예에 따르면, 샘플을 홀딩하고 구멍을 뚫고 구멍을 충전하는 각각의 단계는 동박(2)을 수지막(1B)에 부착한 후에 수행되기 때문에 구멍을 뚫고 전도성 페이스트 충전재(12)로 충전하기가 용이해진다.
게다가, 원하는 다층 회로 기판 어셈블리는 상기에 기재된 다층 회로 기판 어셈블리 부품을 제조하고 이들을 함께 결합시키는 것만으로도 형성할 수 있기 때문에, 다층 회로 기판 어셈블리 부품들의 프레스 단계를 수행할 필요가 없어 다층 회로 기판 어셈블리 부품의 프레스 단계가 용이해진다.
한편, 도 1의 (i), 도 7의 (j), 도 8의 (j), 도 9의 (e), 도 12의 (j), 도 15의 (k),도 18의 (j), 도 21의 (j) 및 도 24의 (j)에 예시된 다층 회로 기판 어셈블리 부품(20)의 관통공(7) 및 전도성 페이스트 충전재(8, 12)는 보편적으로 수평으로 도시하면(예를 들면, 도 1의 (i), 도 7의 (j), 도 8의 (j), 도 9의 (e), 도 12의 (j), 도 15의 (k),도 18의 (j), 도 21의 (j) 및 도 24의 (j)를 위에서 관찰하면) 환형이다. 본 발명은 이들 구현예로 제한되지 않으며, 다른 프로필도 가능하다. 이상에서 설명한 바와 같이, 본 발명에 따르면 관통공은 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 통해 뚫리고 전도성 페이스트로 충전되므로, 관통공이 수지막을 통해서만 뚫려 있고 전도성 페이스트로 충전되는 경우에 비해 용이하게 관통공을 형성할 수 있는 동시에 전도성 페이스트를 용이하게 충전할 수 있다.
또한, 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전재는 스크린 인쇄에 의해 그 선단이 수지막으로부터 돌출되도록 구리 도금 수지막의 관통공 내에 내장되므로, 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전재 또는 동박과전도성 페이스트 충전재의 선단의 전기적 연결을 확실하게 형성할 수 있으며, 다수의 다층 회로 기판 어셈블리 부품이 함께 적층되는 경우 각층 사이의 전기적 연결을 개선할 수 있다. 특히 이 경우, 개재 동박이 없는 전도성 페이스트 충전재간의 직접 연결은 전기적 연결성을 개선시킨다.
이상에서 설명한 바와 같이, 본 발명에 따르면 비아-온-비아 및 칩-온-비아에 의해 높은 패킹 밀도를 갖는 가요성 FPC를 함께 용이하게 적층할 수 있다.
나아가, 접착성 수지막이 본 발명에 따르는 열경화성 수지로 만들어지므로, 제조 과정 동안 각각의 기판을 거의 손상시키지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있다.
더욱이, 접착성 수지막이 본 발명에 따르는 열경화 특성이 부여된 열가소성 수지로 만들어지므로, 전도성 수지 성분(전도성 페이스트)을 손상시키지 않으면서 양호한 내열성을 갖는 다층 회로 기판 어셈블리를 제조할 수 있다.
한편, 접착성 수지막은 예를 들면 열가소성 폴리이미드와 같은 열가소성 수지로도 만들어질 수 있다. 이 경우, 각각의 인접한 다층 회로 기판 어셈블리 부품들은 연성으로 만들어진 수지막에 의해 다층 회로 기판 어셈블리 부품들을 함께 적층하고 가열하므로 확고하게 결합되고, 따라서 인접한 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전재 및 동박과 전도성 페이스트 충전재의 전기적 연결을 확실하게 형성할 수 있다. 또한 이 경우, 다층 회로 기판 어셈블리 부품들을 함께 적층하는 동시에 전도성 페이스트 충전재를 최종 경화시키므로 매끄러운 전기적 연결이 달성될 수 있다.
나아가, 다층 회로 기판 어셈블리 부품이 적층되는 경우 동박은 최외각층으로서 결합되는 수지막 내에 내장되는 것이 바람직하다. 즉, 이러한 유형의 다층 회로 기판 어셈블리에서 도금은 IC 및 땜납과 같은 연결 부재간의 연결 및 회로의 산화 방지를 고려하여 금 등을 이용해 실시된다. 그러나, 회로가 노출되는 경우에는 측면을 포함하는 전극 패턴 전체가 금속화되어야 하므로 더 많은 금이 요구된다. 또한, 전극 패턴의 측면이 금속화되기 때문에, 회로의 폭이 증가되고, 이는 마이크로패턴의 형성을 어렵게 하며, 회로간의 금속 불순물의 오염으로 인한 불완전 연결의 발생률을 증가시킨다. 게다가, 전극 패턴이 서로 밀접하게 배치되는 경우에는 도금액이 불균일하게 적용되고, 이는 도금 과정을 균일하게 실시하기 어렵게 한다.
이런 점에서, 동박이 최외각층으로서 수지막 내에 내장되기 때문에, 전극 패턴의 측벽이 실시되지 않으므로 요구되는 금의 양을 감소시킬 수 있고, 회로의 소형화를 앞당길 수 있으며, 도금액의 균일한 적용을 개선할 수 있는 동시에 오염으로 인한 불완전 절연의 발생을 방지할 수 있다.
이상에 제시된 구현예는 예시 및 설명을 위한 것으로, 본 발명을 상기에 명확히 기재한 형태로 제한하거나 규명하고자 하는 것이 아니며, 상기에 제시된 교시의 범위에서 물론 많은 변형 및 변화가 가능하다. 상기 구현예는 당업자들이 구상하는 특정한 용도에 적합하게 본 발명을 다양한 구현 형태 및 다양한 변형 형태로 효과적으로 활용하도록 하기 위하여 본 발명의 원리 및 그의 실질적인 적용법을 가장 명료하게 설명하기 위하여 선택한 것이다.
본 발명은 보다 양호한 전기적 연결성 및 양호한 내열성을 갖는 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품 및 그의 제조 방법을 제공한다.

Claims (98)

  1. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  2. 제1항에 있어서,
    상기 전도성 페이스트 충전재가 상기 관통공 내에 그 일부가 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 다층 회로 기판 어셈블리 부품.
  3. 제1항에 있어서,
    상기 수지막이 열가소성 접착제로 만들어진 다층 회로 기판 어셈블리 부품.
  4. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  5. 제4항에 있어서,
    최외각층으로서 배치된 동박이 상기 동박이 부착된 수지막 내에 내장된 다층 회로 기판 어셈블리.
  6. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  7. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
    상기 마스크층을 제거하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  8. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  9. 제8항에 있어서,
    상기 전도성 페이스트 충전재가 상기 다층 회로 기판 어셈블리 부품이 함께적층됨과 동시에 최종적으로 경화되는 다층 회로 기판 어셈블리의 제조 방법.
  10. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  11. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    상기 동박으로부터 관통공 내에 전도성 페이스트 충전재를 그 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  12. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 관통공 내에 한쪽 단부는 상기 수지막으로부터 돌출되고, 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  13. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    스크린 인쇄에 의해 상기 동박으로부터 관통공 내에 선단은 상기 수지막으로부터 돌출되고, 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  14. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지의 관통공 내에 한쪽 단부는 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 최외각 다층 회로 기판 어셈블리 부품을 포함하고,
    상기 최외각 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전제의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접된 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  15. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재를 포함하는 제1 다층 회로 기판 어셈블리 부품; 및
    한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재를 포함하는 제2 다층 회로 기판 어셈블리 부품을 포함하고,
    상기 제2 다층 회로 기판 어셈블리 부품은 다층 회로 기판 어셈블리의 최외각층으로서 배치되고, 상기 제1 다층 회로 기판 어셈블리 부품은 제2 다층 회로 기판 어셈블리 이외의 다층 회로 기판 어셈블리의 내부층으로서 배치되며, 상기 다층 회로 기판 어셈블리 부품 중 하나의 전도성 페이스트 충전재는 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  16. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 전도성 페이스트 충전재를 포함하는 제1 다층 회로 기판 어셈블리 부품; 및
    한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막, 그리고 상기 동박으로부터 상기 구리 도금 수지의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장된 전도성 페이스트 충전재를 포함하는 제2 다층 회로 기판 어셈블리 부품을 포함하고,
    상기 제2 다층 회로 기판 어셈블리 부품은 다층 회로 기판 어셈블리의 최외각층으로서 배치되고, 상기 제1 다층 회로 기판 어셈블리 부품은 상기 제2 다층 회로 기판 어셈블리 이외의 다층 회로 기판 어셈블리의 내부층으로서 배치되며, 상기 다층 회로 기판 어셈블리는 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  17. 제16항에 있어서,
    상기 전도성 페이스트 충전재가 상기 다층 회로 기판 어셈블리 부품이 함께 적층됨과 동시에 최종적으로 경화되는 다층 회로 기판 어셈블리의 제조 방법.
  18. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박과 동일한 높이로 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  19. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막의 한쪽 면에 부착된 접착제층 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    관통공 내에 전도성 페이스트 충전재를 말단이 상기 동박과 동일한 높이로 배치되도록 내장하는 단계; 및
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 단부를 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  20. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하되, 선단은 상기 수지막으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  21. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 일부가 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  22. 제10항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  23. 제12항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  24. 제10항에 있어서,
    상기 수지막이 경성(rigid) 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  25. 제12항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  26. 제15항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리.
  27. 제15항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리.
  28. 제11항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  29. 제18항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  30. 제20항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  31. 제11항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  32. 제18항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  33. 제20항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  34. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
    상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한 높이에 배치되도록 내장하는 단계;
    상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고, 상기 전도성 페이스트 충전재의 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  35. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
    상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한높이에 배치되도록 내장하는 단계;
    상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고 상기 전도성 페이스트 충전재의 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계에 의하여 제조된 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  36. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공 위의 동박 상에 상기 관통공의 두께보다 큰 두께의 마스크를 배치하는 단계;
    상기 관통공 내에 전도성 페이스트 충전재를 말단이 상기 마스크와 동일한높이에 배치되도록 내장하는 단계;
    상기 마스크를 제거하여 상기 전도성 페이스트 충전재의 말단은 상기 동박으로부터 돌출된 상태로 방치하고 상기 전도성 페이스트 충전재의 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장된 상태로 방치하는 단계;
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계에 의하여 제조된 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  37. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된관통공보다 낮은 위치에 배치하는 단계;
    스크린 인쇄에 의해 상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  38. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된 관통공보다 낮은 위치에 배치하는 단계;
    상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    에 의하여 제조된 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 말단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 및 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  39. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막의 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공의 두께보다 큰 두께로 구멍이 뚫려 있는 평면 테이블 상에 상기 구리 도금 수지막을 배치하여 상기 동박을 상기 평면 테이블의 구멍 위에 배치된 관통공보다 낮은 위치에 배치하는 단계;
    상기 마스크층으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 동박으로부터 돌출되고 일부는 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장하는 단계; 및
    상기 마스크층을 제거하여 상기 전도성 페이스트 충전재의 말단을 상기 수지막으로부터 돌출된 상태로 방치하는 단계
    에 의하여 제조된 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 말단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  40. 제38항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리.
  41. 제38항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리.
  42. 제34항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  43. 제34항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  44. 제37항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  45. 제37항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  46. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  47. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에, 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  48. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  49. 제48항에 있어서,
    상기 전도성 페이스트 충전재와 동박의 접촉 면적이 상기 다층 회로 기판 어셈블리 부품이 함께 적층됨과 동시에 또는 적층된 후에 증가되는 다층 회로 기판 어셈블리.
  50. 제49항에 있어서,
    상기 전도성 페이스트 충전재가 상기 다층 회로 기판 어셈블리 부품이 함께 적층됨과 동시에 최종적으로 경화되는 다층 회로 기판 어셈블리.
  51. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박으로부터 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  52. 한쪽 면에 동박이 부착되어 있는 접착성 수지막으로 만들어진 구리 도금 수지막을 제조하고, 상기 구리 도금 수지막의 한쪽 면 및 상기 면과 마주하는 다른쪽 면에 제1 및 제2 마스크층을 형성하는 단계;
    상기 동박, 수지막 그리고 제1 및 제2 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    상기 관통공 내에 전도성 페이스트 충전재를 선단 및 말단이 상기 마스크층과 동일한 높이에 배치되도록 내장하는 단계; 및
    상기 제1 및 제2 마스크층를 제거하여 상기 전도성 페이스트 충전재의 선단은 상기 수지막으로부터 돌출되고 말단은 상기 동박의 관통공로부터 돌출된 상태로 방치하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  53. 제52항에 있어서,
    상기 전도성 페이스트 충전재를 내장하는 단계 전에 상기 수지막에 인접한 관통공의 출구에 별지(separate paper)를 배치하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  54. 제46항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  55. 제46항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  56. 제47항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리.
  57. 제47항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리.
  58. 제51항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  59. 제51항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  60. 제52항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  61. 제52항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  62. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  63. 제62항에 있어서,
    상기 전도성 페이스트 충전재가 상기 관통공 내에 일부가 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 다층 회로 기판 어셈블리 부품.
  64. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  65. 한쪽 면에 동박이 부착되어 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  66. 한쪽 면에 동박이 부착되어 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
    상기 마스크층을 제거하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  67. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성의 열가소성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리가 상기 수지막을 따라 다수의 다층 회로 기판 어셈블리 부품으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  68. 제67항에 있어서,
    상기 전도성 페이스트 충전재가 상기 다층 회로 기판 어셈블리 부품이 함께 적층됨과 동시에 또는 적층된 후에 최종적으로 경화되는 다층 회로 기판 어셈블리의 제조 방법.
  69. 제62항에 있어서,
    상기 접착성 수지막이 열경화성 폴리이미드로 만들어진 다층 회로 기판 어셈블리 부품.
  70. 제65항에 있어서,
    상기 접착성 수지막이 열경화성 폴리이미드로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  71. 제62항에 있어서,
    상기 접착성 수지막이 유리 에폭시 프리프레그로 만들어진 다층 회로 기판 어셈블리 부품.
  72. 제62항에 있어서,
    상기 접착성 수지막이 아르아미드-에폭시 프리프레그로 만들어진 다층 회로 기판 어셈블리 부품.
  73. 제62항에 있어서,
    상기 접착성 수지막이 60℃ 내지 250℃에서 경화 가능한 수지로 만들어진 다층 회로 기판 어셈블리 부품.
  74. 제65항에 있어서,
    상기 접착성 수지막이 유리 에폭시 프리프레그로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  75. 제65항에 있어서,
    상기 접착성 수지막이 아르아미드-에폭시 프리프레그로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  76. 제65항에 있어서,
    상기 접착성 수지막이 60℃ 내지 250℃에서 경화 가능한 수지로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  77. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 접착성을 갖는 열경화성 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품.
  78. 제77항에 있어서,
    상기 전도성 페이스트 충전재가 상기 관통공 내에 일부가 상기 동박 관통공의 개구 주변을 넘어 측면으로 확장되도록 내장된 다층 회로 기판 어셈블리 부품.
  79. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리.
  80. 한쪽 면에 동박이 부착되어 있고 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막 내에 상기 동박 및 수지막을 통과하여 뚫린 관통공을 형성하는 단계; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 선단이 상기 수지막으로부터 돌출되도록 내장하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  81. 한쪽 면에 동박이 부착되어 있고 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막을 에칭하여 소정의 회로 패턴을 형성하는 단계;
    상기 회로 패턴으로 형성된 구리 도금 수지막 상에 마스크층을 형성하는 단계;
    상기 동박, 수지막 및 마스크층을 통과하여 뚫린 관통공을 형성하는 단계;
    스크린 인쇄에 의해 상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 전도성 페이스트 충전재를 내장하는 단계; 및
    상기 마스크층을 제거하는 단계
    를 포함하는 다층 회로 기판 어셈블리 부품의 제조 방법.
  82. 한쪽 면에 동박이 부착되어 있고 상기 동박 및 수지막을 통과하여 관통공이 뚫려 있는 열경화 특성이 부여된 수지막으로 만들어진 구리 도금 수지막; 및
    상기 동박으로부터 상기 구리 도금 수지막의 관통공 내에 선단이 상기 수지막으로부터 돌출되도록 내장된 전도성 페이스트 충전재
    를 포함하는 다층 회로 기판 어셈블리 부품을 적어도 하나 포함하고,
    상기 다층 회로 기판 어셈블리가 약 180℃에서 열압착에 의해 상기 접착성 수지막으로 적층되어 상기 다층 회로 기판 어셈블리 부품 중 적어도 하나의 전도성 페이스트 충전재의 선단이 상기 다층 회로 기판 어셈블리 부품 중 인접한 하나의 전도성 페이스트 충전재 또는 동박과 전기적으로 접촉되는 다수의 다층 회로 기판 어셈블리 부품으로 적층된 다층 회로 기판 어셈블리의 제조 방법.
  83. 제82항에 있어서,
    상기 전도성 페이스트 충전재가 상기 다층 회로 기판 어셈블리 부품이 함께 적층됨과 동시에 또는 적층된 후에 최종적으로 경화되는 다층 회로 기판 어셈블리의 제조 방법.
  84. 제77항에 있어서,
    상기 수지막이 열경화 특성이 부여된 열가소성 폴리이미드로 만들어진 다층회로 기판 어셈블리 부품.
  85. 제81항에 있어서,
    상기 수지막이 열경화 특성이 부여된 열가소성 폴리이미드로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  86. 제80항에 있어서,
    열경화 특성이 부여된 열가소성 수지로 만들어진 상기 수지막이 형성되는 경우, 열경화 특성이 부여된 열가소성 폴리이미드인 폴리이미드 염기 결합 시트가 유리 전이 온도 이상 경화 가능한 온도 이하의 온도(확고하게 경화되는 온도)에서 형성되는 다층 회로 기판 어셈블리 부품의 제조 방법.
  87. 제77항에 있어서,
    상기 접착성 수지막이 열경화 특성이 부여된 70℃ 내지 90℃의 유리 전이 온도 및 600 MPa 내지 1400 MPa의 탄성율을 갖는 열가소성 폴리이미드로 만들어진 다층 회로 기판 어셈블리 부품.
  88. 제80항에 있어서,
    상기 접착성 수지막이 열경화 특성이 부여된 70℃ 내지 90℃의 유리 전이 온도 및 600 MPa 내지 1400 MPa의 탄성율을 갖는 열가소성 폴리이미드로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  89. 제62항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  90. 제62항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  91. 제77항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  92. 제77항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품.
  93. 제64항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리.
  94. 제62항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리.
  95. 제65항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  96. 제65항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  97. 제80항에 있어서,
    상기 수지막이 가요성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
  98. 제80항에 있어서,
    상기 수지막이 경성 물질로 만들어진 다층 회로 기판 어셈블리 부품의 제조 방법.
KR10-2002-0039998A 2001-07-10 2002-07-10 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 KR100522385B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2001209595 2001-07-10
JPJP-P-2001-00209595 2001-07-10
JPJP-P-2002-00188640 2002-06-27
JPJP-P-2002-00188660 2002-06-27
JP2002188660A JP2003092470A (ja) 2001-07-10 2002-06-27 多層配線板、多層配線用基材及びその製造方法
JP2002188639A JP2003092469A (ja) 2001-07-10 2002-06-27 多層配線板、多層配線用基材及びその製造方法
JPJP-P-2002-00188664 2002-06-27
JP2002188664A JP2003092471A (ja) 2001-07-10 2002-06-27 多層配線板、多層配線用基材及びその製造方法
JPJP-P-2002-00188639 2002-06-27
JP2002188640A JP2003092473A (ja) 2001-07-10 2002-06-27 多層配線板、多層配線用基材及びその製造方法

Publications (2)

Publication Number Publication Date
KR20030007103A true KR20030007103A (ko) 2003-01-23
KR100522385B1 KR100522385B1 (ko) 2005-10-19

Family

ID=27531952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039998A KR100522385B1 (ko) 2001-07-10 2002-07-10 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법

Country Status (4)

Country Link
US (3) US6768064B2 (ko)
KR (1) KR100522385B1 (ko)
CN (1) CN1301045C (ko)
TW (1) TW569653B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101355248B1 (ko) * 2012-08-14 2014-01-29 (주)인터플렉스 양면 프린터블 연성인쇄회로기판의 제조방법
US11604528B2 (en) 2021-05-07 2023-03-14 Samsung Display Co., Ltd. Display device

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6831236B2 (en) 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US6768064B2 (en) 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US7263769B2 (en) * 2004-10-20 2007-09-04 Matsushita Electric Industrial Co., Ltd. Multi-layered flexible print circuit board and manufacturing method thereof
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
JP4913134B2 (ja) * 2005-06-24 2012-04-11 台灣積體電路製造股▲ふん▼有限公司 反り防止サブストレートおよびその製造方法
US20070037432A1 (en) * 2005-08-11 2007-02-15 Mershon Jayne L Built up printed circuit boards
US7630210B2 (en) * 2005-11-29 2009-12-08 Amphenol Corporation Lead(Pb)-free electronic component attachment
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4915519B2 (ja) * 2007-03-16 2012-04-11 富士通株式会社 多層配線基板構造
US7645943B2 (en) * 2007-07-11 2010-01-12 Delphi Technologies, Inc. Configurable printed circuit board
KR100999506B1 (ko) * 2008-09-09 2010-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2011093863A1 (en) 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Three dimensional multilayer circuit
US7982504B1 (en) 2010-01-29 2011-07-19 Hewlett Packard Development Company, L.P. Interconnection architecture for multilayer circuits
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
WO2011153499A1 (en) * 2010-06-03 2011-12-08 Ddi Global Corp. Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
US9532465B2 (en) 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
JP6027372B2 (ja) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US10425724B2 (en) 2014-03-13 2019-09-24 Starkey Laboratories, Inc. Interposer stack inside a substrate for a hearing assistance device
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
EP3054656B1 (en) 2015-02-06 2021-12-15 Samsung Electronics Co., Ltd. Housing, manufacturing method thereof, and electronic device having the housing
ES2954487T3 (es) 2015-02-06 2023-11-22 Samsung Electronics Co Ltd Dispositivo electrónico que incluye pantalla con área doblada
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US10405421B2 (en) * 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers
CN112752429B (zh) * 2019-10-31 2022-08-16 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
CN111629519B (zh) * 2020-05-18 2021-04-09 微智医疗器械有限公司 芯片与电路板的连接方法、电路板组件及电子设备
US11808787B2 (en) 2020-08-28 2023-11-07 Unimicron Technology Corp. Probe card testing device
US11540396B2 (en) 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11991824B2 (en) 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11641720B2 (en) 2020-09-18 2023-05-02 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法
TWI752820B (zh) 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
TWI786546B (zh) 2021-02-22 2022-12-11 欣興電子股份有限公司 發光二極體封裝結構及其製作方法與顯示裝置的製作方法
US11516910B1 (en) 2021-07-09 2022-11-29 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113939115B (zh) * 2021-12-15 2022-05-27 深圳市信维通信股份有限公司 一种多层lcp基板的加工方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH04199696A (ja) * 1990-11-29 1992-07-20 Nippon Cement Co Ltd ランドレス高密度バイア充填方法
US5250105A (en) * 1991-02-08 1993-10-05 Eid-Empresa De Investigacao E Desenvolvimento De Electronica S.A. Selective process for printing circuit board manufacturing
JP3059568B2 (ja) * 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
JPH06252551A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 多層プリント配線板の製造方法
US5416278A (en) * 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
JPH06326460A (ja) * 1993-05-12 1994-11-25 Sony Corp プリント配線基板の製造方法
JPH0730212A (ja) * 1993-07-08 1995-01-31 Nitto Denko Corp 導体−絶縁性樹脂複合体、その複合体からなる単層回路基板およびその単層回路基板を用いてなる多層配線基板
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JPH07176847A (ja) * 1993-12-20 1995-07-14 Tokuyama Corp 回路基板及びその製造方法
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes
US5601672A (en) * 1994-11-01 1997-02-11 International Business Machines Corporation Method for making ceramic substrates from thin and thick ceramic greensheets
GB2295617B (en) * 1994-12-03 1998-11-04 Courtaulds Plc Thermoplastic resin compositions and articles containing delaminated fillers
JPH08306415A (ja) * 1995-05-11 1996-11-22 Nitto Denko Corp 異方導電性接着フィルムおよびこれを用いた接続構造、並びに接続方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
JPH09181453A (ja) * 1995-12-21 1997-07-11 Sony Corp 多層配線基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
US6083340A (en) * 1997-02-28 2000-07-04 Hokuriku Electric Industry Co., Ltd. Process for manufacturing a multi-layer circuit board
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP3754841B2 (ja) * 1998-06-11 2006-03-15 キヤノン株式会社 光起電力素子およびその製造方法
JP2000031648A (ja) * 1998-07-09 2000-01-28 Sony Corp 多層プリント配線板の製造方法
JP3110389B2 (ja) * 1998-08-28 2000-11-20 富山日本電気株式会社 印刷配線板とその製造方法
US6125531A (en) * 1999-03-01 2000-10-03 International Business Machines Corporation Method of making a printed circuit board having filled holes and a fill member for use therewith including reinforcement means
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
JP2001053438A (ja) * 1999-08-16 2001-02-23 Sony Corp 多層プリント配線板の製造方法
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6831236B2 (en) 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6768064B2 (en) 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101355248B1 (ko) * 2012-08-14 2014-01-29 (주)인터플렉스 양면 프린터블 연성인쇄회로기판의 제조방법
US11604528B2 (en) 2021-05-07 2023-03-14 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US7122746B2 (en) 2006-10-17
US6768064B2 (en) 2004-07-27
US20030019662A1 (en) 2003-01-30
US6914200B2 (en) 2005-07-05
US20040195002A1 (en) 2004-10-07
CN1396797A (zh) 2003-02-12
TW569653B (en) 2004-01-01
KR100522385B1 (ko) 2005-10-19
US20040198053A1 (en) 2004-10-07
CN1301045C (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
US6831236B2 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP4718889B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JPH09321399A (ja) プリント配線板およびその製造方法
JP2007129124A (ja) 多層プリント配線基板及びその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP4040389B2 (ja) 半導体装置の製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JPH08330736A (ja) 多層基板およびその製造方法
JP2006237232A (ja) 複合配線基板構造体及びその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2004228322A (ja) 多層フレキシブル配線板の製造方法
JP2003092469A (ja) 多層配線板、多層配線用基材及びその製造方法
JP2002319760A (ja) 配線基板の製造方法
JP2003133674A (ja) 配線基板及び配線基板の製造方法
JP3474911B2 (ja) 印刷配線板用素材、印刷配線板及びその製造方法
JP2003092473A (ja) 多層配線板、多層配線用基材及びその製造方法
JP3429743B2 (ja) 配線基板
JP2004111758A (ja) 多層フレキシブル配線板及びその製造方法
JPH09283931A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee