CN112752429B - 多层线路板及其制作方法 - Google Patents

多层线路板及其制作方法 Download PDF

Info

Publication number
CN112752429B
CN112752429B CN201911049594.4A CN201911049594A CN112752429B CN 112752429 B CN112752429 B CN 112752429B CN 201911049594 A CN201911049594 A CN 201911049594A CN 112752429 B CN112752429 B CN 112752429B
Authority
CN
China
Prior art keywords
conductive
insulating layer
conductive paste
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911049594.4A
Other languages
English (en)
Other versions
CN112752429A (zh
Inventor
郭志
黄朝丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201911049594.4A priority Critical patent/CN112752429B/zh
Priority to TW108140729A priority patent/TWI737033B/zh
Priority to US16/740,742 priority patent/US10881008B1/en
Priority to US17/084,970 priority patent/US11297722B2/en
Publication of CN112752429A publication Critical patent/CN112752429A/zh
Application granted granted Critical
Publication of CN112752429B publication Critical patent/CN112752429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

本发明提出一种多层线路板的制作方法，通过开设第一凹槽和第二凹槽，分别将第一端部以及第二端部填充至所述第一凹槽以及所述第二凹槽中，形成第一导电阶梯孔和第二导电阶梯孔，限制了第一导电膏块以及第二导电膏块之间的流动，从而防止溢出现象产生，同时降低了所述第一导电膏块以及所述第二导电膏块之间离子迁移的风险，有利于所述多层线路板的高密度设计。本发明还提供一种由所述方法制备的多层线路板。

Description

多层线路板及其制作方法
技术领域
本发明涉及一种多层线路板及其制作方法，尤其涉及一种任意层互连的多层线路板及其制作方法。
背景技术
随着多层线路板向高密度方向发展，任意层互连成为研究热点，而任意层互连的关键技术之一是实现层与层间导通互连。目前主要分三种：电镀填孔、导电膏塞孔以及铜凸块。其中，导电膏互连技术是用导电膏替代电镀或铜凸块进行塞孔，能够降低精细线路以及高厚径比孔等工艺的制作难度，并具有流程短以及环保等优点，因此该技术具有广阔的发展前景。
导电膏是一种固化或干燥后具有一定导电性能的胶粘剂，其通常以基体树脂和导电填料(即导电粒子)为主要组成成分，通过基体树脂的粘接作用把导电粒子结合在一起，形成导电通路。然而，在实际生产过程中，基体树脂在高温层压处理时，由于树脂流动而导致无法有效控制导电膏，进而使得导电膏溢出，造成层内孔间短路以及孔间离子迁移，从而严重制约导电膏互连技术的高密度设计。
发明内容
有鉴于此，本发明提供一种能够有效控制导电膏的多层线路板的制作方法。
另，本发明还提供一种由上述制作方法制作得到的多层线路板。
本发明提供一种多层线路板的制作方法，包括以下步骤：
提供至少一第一线路板，所述第一线路板包括层叠设置的一第一绝缘层以及一第一导电线路层，所述第一绝缘层中设有至少一第一导电膏块以及至少一第一凹槽，所述第一导电膏块贯穿所述第一绝缘层并电性连接所述第一导电线路层，所述第一凹槽位于所述第一导电膏块与所述第一绝缘层之间并环绕所述第一导电膏块；
提供至少一第二线路板，所述第二线路板包括层叠设置的一第二绝缘层以及一第二导电线路层，所述第二绝缘层中设有至少一第二导电膏块以及至少一第二凹槽，所述第二导电膏块贯穿所述第二绝缘层并电性连接所述第二导电线路层，所述第二凹槽位于所述第二导电膏块与所述第二绝缘层之间并环绕所述第二导电膏块；
层叠至少一所述第一线路板和至少一所述第二线路板，得到一中间体；以及
压合所述中间体，使得所述第一导电膏块和所述第二导电膏块分别填充于所述第一凹槽和所述第二凹槽中，形成一第一导电阶梯孔和一第二导电阶梯孔，从而得到所述多层线路板。
进一步地，所述第一线路板的制作包括：
提供一第一线路基板，所述第一线路基板包括层叠设置的所述第一绝缘层以及所述第一导电线路层；
在所述第一绝缘层上形成一第一承载膜；
在所述第一线路基板中开设至少一贯穿所述第一承载膜以及所述第一绝缘层的第一盲孔，所述第一盲孔的直径自所述第一承载膜至所述第一绝缘层的方向逐渐减小；
在每一所述第一盲孔中填充导电膏，从而得到所述第一导电膏块，其中，所述第一导电膏块包括远离所述第一导电线路层的第一端部；
去除所述第一承载膜，使得所述第一端部凸伸出所述第一绝缘层；
至少切割移除所述第一端部的外周缘；以及
在所述第一绝缘层上开设所述第一凹槽，所述第一凹槽围绕切割后的所述第一端部。
进一步地，所述第二线路板的制作包括：
提供一第二线路基板，所述第二线路基板包括层叠设置的所述第二绝缘层以及所述第二导电线路层；
在所述第二绝缘层上形成一第二承载膜；
在所述第二线路基板中开设至少一贯穿所述第二承载膜以及所述第二绝缘层的第二盲孔，所述第二盲孔的直径自所述第二承载膜至所述第二绝缘层的方向逐渐减小；
在每一所述第二盲孔中填充导电膏，从而得到所述第二导电膏块，其中，所述第二导电膏块包括远离所述第二导电线路层的第二端部；
去除所述第二承载膜，使得所述第二端部凸伸出所述第二绝缘层；
至少切割移除所述第二端部的外周缘；以及
在所述第二绝缘层上开设所述第二凹槽，所述第二凹槽围绕切割后的所述第二端部。
进一步地，压合步骤后，所述第一导电膏块和所述第二导电膏块均呈T型。
进一步地，所述第一导电线路层形成于所述第一绝缘层的表面，所述第二导电线路层内埋于所述第二绝缘层。
本发明还提供一种多层线路板，包括：
至少一第一线路板，所述第一线路板包括层叠设置的一第一绝缘层以及一第一导电线路层，所述第一绝缘层中设有至少一第一导电阶梯孔，所述第一导电阶梯孔贯穿所述第一绝缘层并电性连接所述第一导电线路层；以及
至少一第二线路板，每一所述第二线路板包括层叠设置的一第二绝缘层以及一第二导电线路层，所述第二绝缘层中设有至少一第二导电阶梯孔，所述第二导电阶梯孔贯穿所述第二绝缘层并电性连接所述第二导电线路层，至少一所述第一导电线路层通过所述第一导电阶梯孔电性连接所述第二导电线路层。
进一步地，每一所述第一导电阶梯孔包括一临近所述第一导电线路层的第一导电盲孔、以及与所述第一导电盲孔连接且远离所述第一导电线路层的第一导电凹槽，每一第二导电阶梯孔包括一临近所述第二导电线路层的第二导电盲孔、以及与所述第二导电盲孔连接且远离所述第二导电线路层的第二导电凹槽，所述第一导电盲孔的直径自所述第一导电凹槽至所述第一导电线路层的方向逐渐减小，所述第二导电盲孔的直径自所述第二导电凹槽至所述第二导电线路层的方向逐渐减小。
进一步地，至少一所述第二导电线路层通过所述第二导电阶梯孔以及所述第一导电阶梯孔电性连接所述第一导电线路层。
进一步地，所述第一导电阶梯孔和所述第二导电阶梯孔均呈T型。
进一步地，所述第一导电线路层形成于所述第一绝缘层的表面，所述第二导电线路层内埋于所述第二绝缘层。
本发明通过所述第一凹槽以及所述第二凹槽，使得压合时多余的所述第一导电膏块和所述第二导电膏块能够填充至所述第一凹槽和所述第二凹槽中，形成所述第一导电阶梯孔和所述第二导电阶梯孔，即第一凹槽和第二凹槽能够限制导电膏的流动，从而防止溢出现象产生。再者，能够增加所述第一导电膏块与所述第一绝缘层的接触面积、以及所述第二导电膏块与所述第二绝缘层的接触面积，进而分别增加了所述第一导电膏块与所述第一绝缘层的附着力、以及所述第二导电膏块与所述第二绝缘层的附着力，降低了所述第一导电膏块以及所述第二导电膏块受冷热处理的影响，从而提高了所述多层线路板的信赖性。
附图说明
图1是分别在本发明较佳实施例提供的第一线路基板和第二线路基板上形成第一承载膜和第二承载膜后的结构示意图。
图2是在图1所示的第一线路板以及第二线路板中分别开设第一盲孔以及第二盲孔后的结构示意图。
图3是在图2所示的第一盲孔以及第二盲孔中分别填充导电膏后的结构示意图。
图4是将图3所示的第一承载膜以及第二承载膜分别去除后的结构示意图。
图5是将图4所示的第一端部的外周缘以及第二端部的外周缘分别切割移除，并分别在第一绝缘层以及第二绝缘层上开设第一凹槽和第二凹槽后的结构示意图。
图6是将图5所示的第一线路板以及第二线路板层叠，并压合后得到的多层线路板的结构示意图。
图7为图6所示的多层线路板在VII区域的放大图。
主要元件符号说明
多层线路板 100
第一线路基板 10
第一绝缘层 101
第一导电线路层 102
第二线路基板 20
第二绝缘层 201
第二导电线路层 202
连接垫 2021
第一承载膜 30
第二承载膜 40
第一盲孔 50
第二盲孔 51
第一导电膏块 60
第一端部 601
第二导电膏块 61
第二端部 611
第一凹槽 70
第二凹槽 71
第一导电阶梯孔 72
第一导电盲孔 721
第一导电凹槽 722
第二导电阶梯孔 73
第二导电盲孔 731
第二导电凹槽 732
第一线路板 80
第二线路板 81
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
本发明较佳实施例提供一种多层线路板的制作方法，包括如下步骤：
步骤S1，请参阅图1，提供至少一第一线路基板10以及至少一第二线路基板20。
在本实施方式中，所述第一线路基板10包括层叠设置的一第一绝缘层101以及一第一导电线路层102，所述第一导电线路层102形成于所述第一绝缘层101的表面。所述第二线路基板20包括层叠设置的一第二绝缘层201以及一第二导电线路层202，所述第二导电线路层202内埋于所述第二绝缘层201。其中，所述第二导电线路层202包括多个连接垫2021。在本实施方式中，提供两个所述第一线路基板10以及两个所述第二线路基板20。
所述第一绝缘层101以及所述第二绝缘层201的材质均可以选自环氧树脂(epoxyresin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一绝缘层101以及所述第二绝缘层201的材质均为聚丙烯。
所述第一绝缘层101以及所述第二绝缘层201的厚度T均为5～150微米。
步骤S2，分别在所述第一绝缘层101以及所述第二绝缘层201上形成一第一承载膜30以及一第二承载膜40。
步骤S3，请参阅图2，在所述第一线路基板10中开设至少一贯穿所述第一承载膜30以及所述第一绝缘层101的第一盲孔50，在所述第二线路基板20中开设至少一贯穿所述第二承载膜40以及所述第二绝缘层201的第二盲孔51。
其中，所述第一盲孔50的直径自所述第一承载膜30至所述第一绝缘层101的方向逐渐减小，所述第二盲孔51的直径自所述第二承载膜40至所述第二绝缘层201的方向逐渐减小。
所述第一盲孔50临近所述第一导电线路层102的直径(即所述第一盲孔50的最小直径)与所述第二盲孔51临近所述第二导电线路层202的直径(即所述第二盲孔51的最小直径)大致相同。如图7所示，定义盲孔的所述直径为V，所述直径V均为5～150微米。定义所述连接垫2021的宽度为L，L和V满足以下关系：(V+5)微米≤L≤(V+75)微米。
在本实施方式中，所述第一盲孔50以及所述第二盲孔51均通过激光打孔的方式形成。
步骤S4，请参阅图3，分别在每一所述第一盲孔50以及每一所述第二盲孔51中填充导电膏，经固化，得到分别与所述第一导电线路层102以及所述第二导电线路层202电性连接的第一导电膏块60以及第二导电膏块61。
其中，所述第一导电膏块60包括远离所述第一导电线路层102的第一端部601，所述第二导电膏块61包括远离所述第二导电线路层202的第二端部611。
所述导电膏可为锡膏以及铜膏等。在本实施方式中，所述导电膏为锡膏。
步骤S5，请参阅图4，分别去除所述第一承载膜30和所述第二承载膜40，使得所述第一端部601和所述第二端部611分别凸伸于所述第一绝缘层101和所述第二绝缘层201。
步骤S6，请参阅图5，至少切割移除所述第一端部601的外周缘和所述第二端部611的外周缘。
在本实施方式中，还分别切割移除临近所述第一端部601的部分所述第一导电膏块60的外周缘以及临近所述第二端部611的部分所述第二导电膏块61的外周缘。
步骤S7，分别在所述第一绝缘层101和所述第二绝缘层201上开设第一凹槽70和第二凹槽71，得到一第一线路板80以及一第二线路板81。
其中，所述第一凹槽70围绕切割后的所述第一端部601，所述第二凹槽71围绕切割后的所述第二端部611。
步骤S8，层叠至少一所述第一线路板80和至少一所述第二线路板81，得到一中间体(图未示)。
在本实施方式中，依次层叠一个所述第一线路板80、两个所述第二线路板81以及一个所述第一线路板80。具体地，其中一个所述第一线路板80中切割后的所述第一端部601与其中一个所述第二线路板81中切割后的所述第二端部611一一对应，另一个所述第一线路板80中切割后的所述第一端部601与另一个所述第二线路板81中的连接垫2021一一对应。
步骤S9，请参阅图6，压合所述中间体，从而得到所述多层线路板100。
在本实施方式中，在压合步骤后，切割后的所述第一导电膏块60和切割后的所述第二导电膏块61分别填充于所述第一凹槽70和所述第二凹槽71中，形成一第一导电阶梯孔72和一第二导电阶梯孔73。所述第一导电阶梯孔72包括一临近所述第一导电线路层102的第一导电盲孔721、以及与所述第一导电盲孔721连接且远离所述第一导电线路层102的第一导电凹槽722。所述第二导电阶梯孔73包括一临近所述第二导电线路层202的第二导电盲孔731、以及与所述第二导电盲孔731连接且远离所述第二导电线路层202的第二导电凹槽732。
在本实施方式中，其中一个所述第一线路板80中的第一导电阶梯孔72与其中一个所述第二线路板81中的所述第二导电阶梯孔73相互粘结以电性连接所述第一导电线路层102和所述第二导电线路层202，另一个所述第二线路板81中的所述第二导电阶梯孔73与其中一个所述第二导电线路层202的所述连接垫2021相互粘结以电性连接两个所述第二导电线路层202，另一个所述第一线路板80中的所述第一导电阶梯孔72与另一个所述第二导电线路层202的所述连接垫2021相互粘结以电性连接所述第一导电线路层102和所述第二导电线路层202。
在本实施方式中，在压合步骤后，切割后的所述第一导电膏块60和切割后的所述第二导电膏块61均呈T型。即所述第一导电阶梯孔72和所述第二导电阶梯孔73均呈T型。其中，电性连接所述第一导电线路层102和所述第二导电线路层202的所述第一导电阶梯孔72和所述第二导电阶梯孔73均呈T字型，且所述第一导电阶梯孔72和所述第二导电阶梯孔73相互粘结。压合后的所述第一端部601和所述第二端部611的厚度大致相同，即所述第一导电凹槽722和所述第二导电凹槽732的厚度大致相同。定义端部的所述厚度为D，D与T满足以下关系：(T+10)微米≤D≤(T+30)微米。
压合后的所述第一导电膏块60和所述第二导电膏块61均分别包括与所述第一端部601和所述第二端部611相对设置的第三端部和第四端部。所述第一端部601的两侧均超出所述第三端部一定的长度，所述第二端部611的两侧均超出所述第四端部一定的长度。定义端部的所述长度为W，所述长度W均为10～50微米。
请参阅图6，本发明较佳实施例还提供一种多层线路板100，所述多层线路板100包括至少一第一线路基板10和至少一第二线路基板20。
在本实施方式中，所述第一线路基板10包括一第一绝缘层101以及形成于所述第一绝缘层101上的一第一导电线路层102，所述第一导电线路层102形成于所述第一绝缘层101的表面。
所述第一绝缘层101的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第一绝缘层101的材质为聚丙烯。
所述第一绝缘层101的厚度T为5～150微米。
所述第一绝缘层101中设有至少一第一导电阶梯孔72，每一第一导电阶梯孔72包括一临近所述第一导电线路层102的第一导电盲孔721、以及与所述第一导电盲孔721连接且远离所述第一导电线路层102的第一导电凹槽722。所述第一导电阶梯孔72呈T型。所述第一导电阶梯孔72贯穿所述第一绝缘层101并电性连接所述第一导电线路层102。所述第一导电盲孔721的直径自所述第一导电凹槽722至所述第一导电线路层102的方向逐渐减小。同时参阅图7，定义所述第一导电盲孔721临近所述第一导电线路层102的直径(即所述第一导电盲孔721的最小直径)为V，所述直径V为5～150微米。
所述第一导电凹槽722包括远离所述第一导电线路层102的第一端部601以及与所述第一端部601相对设置的第三端部。定义所述第一端部601的厚度为D，D与T满足以下关系：(T+10)微米≤D≤(T+30)微米。所述第一端部601的两侧均超出所述第三端部一定的长度。定义所述第一端部601的所述长度为W，所述长度W为10～50微米。
在本实施方式中，所述第二线路基板20包括一第二绝缘层201以及形成于所述第二绝缘层201上的一第二导电线路层202，所述第二导电线路层202内埋于所述第二绝缘层201。其中，所述第二导电线路层202包括多个连接垫2021。
所述第二绝缘层201的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施方式中，所述第二绝缘层201的材质为聚丙烯。
所述第二绝缘层201的厚度T为5～150微米。
所述第二绝缘层201中设有至少一第二导电阶梯孔73，至少一所述第一导电线路层102通过所述第一导电阶梯孔72电性连接所述第二导电线路层202、以及至少一所述第二导电线路层202通过所述第二导电阶梯孔73以及所述第一导电阶梯孔72电性连接所述第一导电线路层102。每一第二导电阶梯孔73包括一临近所述第二导电线路层202的第二导电盲孔731、以及与所述第二导电盲孔731连接且远离所述第二导电线路层202的第二导电凹槽732。所述第二导电阶梯孔73呈T型。所述第二导电阶梯孔73贯穿所述第二绝缘层201并电性连接所述第二导电线路层202。所述第二导电盲孔731的直径自所述第二导电凹槽732至所述第二导电线路层202的方向逐渐减小。同时参阅图7，定义所述第二导电盲孔731临近所述第二导电线路层202的直径(即所述第二导电盲孔731的最小直径)为V，所述直径V为5～150微米。
所述第二导电凹槽732包括远离所述第二导电线路层202的第二端部611以及与所述第二端部611相对设置的第四端部。定义所述第二端部611的厚度为D，D与T满足以下关系：(T+10)微米≤D≤(T+30)微米。所述第二端部611的两侧均超出所述第四端部一定的长度。定义所述第二端部611的所述长度为W，所述长度W为10～50微米。
在本实施方式中，所述多层线路板100包括两个所述第一线路基板10和两个所述第二线路基板20。具体地，其中一个所述第一线路板80中的第一导电阶梯孔72与其中一个所述第二线路板81中的所述第二导电阶梯孔73相互粘结以电性连接所述第一导电线路层102和所述第二导电线路层202，另一个所述第二线路板81中的所述第二导电阶梯孔73与其中一个所述第二导电线路层202的所述连接垫2021相互粘结以电性连接两个所述第二导电线路层202，另一个所述第一线路板80中的所述第一导电阶梯孔72与另一个所述第二导电线路层202的所述连接垫2021相互粘结以电性连接所述第一导电线路层102和所述第二导电线路层202。
本发明通过切割移除所述第一端部601的外周缘和所述第二端部611的外周缘，降低了所述第一承载膜30与所述第一绝缘层101的附着要求、以及所述第二承载膜40与所述第二绝缘层201的附着要求，从而使得所述第一导电膏块60以及所述第二导电膏块61的种类以及粘度适用范围更广。
本发明还通过分别开设所述第一凹槽70以及所述第二凹槽71，分别将所述第一端部601以及所述第二端部611填充至所述第一凹槽70以及所述第二凹槽71中，形成所述第一导电阶梯孔72和所述第二导电阶梯孔73，所述第一导电阶梯孔72和所述第二导电阶梯孔73均呈T型，降低了所述第一导电膏块60以及所述第二导电膏块61之间离子迁移的风险，有利于所述多层线路板100的高密度设计。
本发明通过开设所述第一凹槽70以及所述第二凹槽71，使得压合时多余的所述第一导电膏块60和所述第二导电膏块61能够填充至所述第一凹槽70和所述第二凹槽71中，即第一凹槽70和所述第二凹槽71能够限制导电膏的流动，从而防止溢出现象产生。再者，能够增加所述第一导电膏块60与所述第一绝缘层101的接触面积、以及所述第二导电膏块61与所述第二绝缘层201的接触面积，进而分别增加了所述第一导电膏块60与所述第一绝缘层101的附着力、以及所述第二导电膏块61与所述第二绝缘层201的附着力，降低了所述第一导电膏块60以及所述第二导电膏块61受冷热处理的影响，从而提高了所述多层线路板100的信赖性。此外，所述T字型还降低了堆栈层偏的影响。
以上说明仅仅是对本发明一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本发明的技术构思做出的其他变形和改变，都应该属于本发明权利要求的保护范围。

Claims (5)

1.一种多层线路板的制作方法，其特征在于，包括以下步骤：
提供至少一第一线路板，所述第一线路板包括层叠设置的一第一绝缘层以及一第一导电线路层，所述第一绝缘层中设有至少一第一导电膏块以及至少一第一凹槽，所述第一导电膏块贯穿所述第一绝缘层并电性连接所述第一导电线路层，所述第一凹槽环绕所述第一导电膏块；
提供至少一第二线路板，所述第二线路板包括层叠设置的一第二绝缘层以及一第二导电线路层，所述第二绝缘层中设有至少一第二导电膏块以及至少一第二凹槽，所述第二导电膏块贯穿所述第二绝缘层并电性连接所述第二导电线路层，所述第二凹槽环绕所述第二导电膏块；
层叠至少一所述第一线路板和至少一所述第二线路板，得到一中间体；以及
压合所述中间体，使得所述第一导电膏块和所述第二导电膏块分别填充于所述第一凹槽和所述第二凹槽中，形成一第一导电阶梯孔和一第二导电阶梯孔，从而得到所述多层线路板。
2.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第一线路板的制作包括：
提供一第一线路基板，所述第一线路基板包括层叠设置的所述第一绝缘层以及所述第一导电线路层；
在所述第一绝缘层上形成一第一承载膜；
在所述第一线路基板中开设至少一贯穿所述第一承载膜以及所述第一绝缘层的第一盲孔，所述第一盲孔的直径自所述第一承载膜至所述第一绝缘层的方向逐渐减小；
在每一所述第一盲孔中填充导电膏，从而得到所述第一导电膏块，其中，所述第一导电膏块包括远离所述第一导电线路层的第一端部；
去除所述第一承载膜，使得所述第一端部凸伸出所述第一绝缘层；
至少切割移除所述第一端部的外周缘；以及
在所述第一绝缘层上开设所述第一凹槽，所述第一凹槽围绕切割后的所述第一端部。
3.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第二线路板的制作包括：
提供一第二线路基板，所述第二线路基板包括层叠设置的所述第二绝缘层以及所述第二导电线路层；
在所述第二绝缘层上形成一第二承载膜；
在所述第二线路基板中开设至少一贯穿所述第二承载膜以及所述第二绝缘层的第二盲孔，所述第二盲孔的直径自所述第二承载膜至所述第二绝缘层的方向逐渐减小；
在每一所述第二盲孔中填充导电膏，从而得到所述第二导电膏块，其中，所述第二导电膏块包括远离所述第二导电线路层的第二端部；
去除所述第二承载膜，使得所述第二端部凸伸出所述第二绝缘层；
至少切割移除所述第二端部的外周缘；以及
在所述第二绝缘层上开设所述第二凹槽，所述第二凹槽围绕切割后的所述第二端部。
4.如权利要求1所述的多层线路板的制作方法，其特征在于，压合步骤后，所述第一导电膏块和所述第二导电膏块均呈T型。
5.如权利要求1所述的多层线路板的制作方法，其特征在于，所述第一导电线路层形成于所述第一绝缘层的表面，所述第二导电线路层内埋于所述第二绝缘层。
CN201911049594.4A 2019-10-31 2019-10-31 多层线路板及其制作方法 Active CN112752429B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911049594.4A CN112752429B (zh) 2019-10-31 2019-10-31 多层线路板及其制作方法
TW108140729A TWI737033B (zh) 2019-10-31 2019-11-08 多層線路板及其製作方法
US16/740,742 US10881008B1 (en) 2019-10-31 2020-01-13 Multi-layered circuit board and method for manufacturing the same
US17/084,970 US11297722B2 (en) 2019-10-31 2020-10-30 Multi-layered circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911049594.4A CN112752429B (zh) 2019-10-31 2019-10-31 多层线路板及其制作方法

Publications (2)

Publication Number Publication Date
CN112752429A CN112752429A (zh) 2021-05-04
CN112752429B true CN112752429B (zh) 2022-08-16

Family

ID=74039771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911049594.4A Active CN112752429B (zh) 2019-10-31 2019-10-31 多层线路板及其制作方法

Country Status (3)

Country Link
US (2) US10881008B1 (zh)
CN (1) CN112752429B (zh)
TW (1) TWI737033B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114727516A (zh) * 2021-01-05 2022-07-08 庆鼎精密电子（淮安）有限公司 多层电路板及其制作方法
CN115379669A (zh) * 2021-05-20 2022-11-22 鹏鼎控股(深圳)股份有限公司 多层线路板及其制造方法
CN116209134A (zh) * 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857197A (zh) * 2012-12-04 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103906371A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6831236B2 (en) * 2001-03-23 2004-12-14 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2007214493A (ja) * 2006-02-13 2007-08-23 Fujikura Ltd 多層プリント配線板の製造方法
TWI298613B (en) * 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing via holes used in printed circuit boards
JP2009043917A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 多層配線板及びその製造方法
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
JP6044592B2 (ja) * 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI547015B (zh) * 2015-01-12 2016-08-21 均利科技股份有限公司 二維天線陣列、一維天線陣列及其單差動饋入天線
CN116175846A (zh) * 2015-09-29 2023-05-30 大日本印刷株式会社 压印用的模具及其制造方法
KR101872582B1 (ko) * 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857197A (zh) * 2012-12-04 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103906371A (zh) * 2012-12-27 2014-07-02 富葵精密组件(深圳)有限公司 具有内埋元件的电路板及其制作方法

Also Published As

Publication number Publication date
TW202119890A (zh) 2021-05-16
TWI737033B (zh) 2021-08-21
US11297722B2 (en) 2022-04-05
US20210136926A1 (en) 2021-05-06
CN112752429A (zh) 2021-05-04
US10881008B1 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
CN112752429B (zh) 多层线路板及其制作方法
JP4055717B2 (ja) 半導体装置およびその製造方法
CN1812689B (zh) 多层电路基板及其制造方法
US20090020870A1 (en) Electronic device provided with wiring board, method for manufacturing such electronic device and wiring board for such electronic device
KR20080064872A (ko) 적층 회로 기판의 제조 방법, 회로판 및 그 제조 방법
JP2011014882A (ja) セラミックコンデンサ、配線基板
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US20050285253A1 (en) Forming buried via hole substrates
CN107231757B (zh) 软性电路板及其制作方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
US8590144B2 (en) Method of manufacturing printed circuit board
JP2006049536A (ja) 多層回路基板
JP2002305376A (ja) プリント配線基板の製造方法、プリント配線基板、及び、半導体装置
TWI778645B (zh) 多層線路板及其製造方法
US9673063B2 (en) Terminations
US11778752B2 (en) Circuit board with embedded electronic component and method for manufacturing the same
KR101980661B1 (ko) 스마트 ic 칩 패키지용 기판 및 그 제조방법
JP4816442B2 (ja) 半導体装置実装パッケージ用多層配線板の製造方法
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
CN115939089A (zh) 封装基板及其制作方法
JP2004071858A (ja) 配線板及び電子装置、ならびに配線板の製造方法及び電子装置の製造方法
CN115334750A (zh) 半孔板连接结构及其制作方法
KR20100118884A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant