TWI737033B - 多層線路板及其製作方法 - Google Patents

多層線路板及其製作方法 Download PDF

Info

Publication number
TWI737033B
TWI737033B TW108140729A TW108140729A TWI737033B TW I737033 B TWI737033 B TW I737033B TW 108140729 A TW108140729 A TW 108140729A TW 108140729 A TW108140729 A TW 108140729A TW I737033 B TWI737033 B TW I737033B
Authority
TW
Taiwan
Prior art keywords
conductive
insulating layer
layer
circuit
circuit board
Prior art date
Application number
TW108140729A
Other languages
English (en)
Other versions
TW202119890A (zh
Inventor
郭志
黃朝豐
Original Assignee
大陸商鵬鼎控股（深圳）股份有限公司
大陸商慶鼎精密電子（淮安）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股（深圳）股份有限公司, 大陸商慶鼎精密電子（淮安）有限公司 filed Critical 大陸商鵬鼎控股（深圳）股份有限公司
Publication of TW202119890A publication Critical patent/TW202119890A/zh
Application granted granted Critical
Publication of TWI737033B publication Critical patent/TWI737033B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Abstract

本發明提出一種多層線路板的製作方法，藉由開設第一凹槽和第二凹槽，分別將第一端部以及第二端部填充至所述第一凹槽以及所述第二凹槽中，形成第一導電階梯孔和第二導電階梯孔，限制了第一導電膏塊以及第二導電膏塊之間的流動，從而防止溢出現象產生，同時降低了所述第一導電膏塊以及所述第二導電膏塊之間離子遷移的風險，有利於所述多層線路板的高密度設計。本發明還提供一種由所述方法製備的多層線路板。

Description

多層線路板及其製作方法
本發明涉及一種多層線路板及其製作方法，尤其涉及一種任意層互連的多層線路板及其製作方法。
隨著多層線路板向高密度方向發展，任意層互連成為研究熱點，而任意層互連的關鍵技術之一為實現層與層間導通互連。目前主要分三種：電鍍填孔、導電膏塞孔以及銅凸塊。其中，導電膏互連技術為用導電膏替代電鍍或銅凸塊進行塞孔，能夠降低精細線路以及高厚徑比孔等工藝的製作難度，並具有流程短以及環保等優點，因此該技術具有廣闊的發展前景。
導電膏為一種固化或乾燥後具有一定導電性能的膠黏劑，其通常以基體樹脂和導電填料（即導電粒子）為主要組成成分，藉由基體樹脂的黏接作用把導電粒子結合在一起， 形成導電通路。然而，在實際生產過程中，基體樹脂在高溫層壓處理時，由於樹脂流動而導致無法有效控制導電膏，進而使得導電膏溢出，造成層內孔間短路以及孔間離子遷移，從而嚴重制約導電膏互連技術的高密度設計。
有鑑於此，本發明提供一種能夠有效控制導電膏的多層線路板的製作方法。
另，本發明還提供一種由上述製作方法製作得到的多層線路板。
本發明提供一種多層線路板的製作方法，包括以下步驟：
提供至少一第一線路板，所述第一線路板包括層疊設置的一第一絕緣層以及一第一導電線路層，所述第一絕緣層中設有至少一第一導電膏塊以及至少一第一凹槽，所述第一導電膏塊貫穿所述第一絕緣層並電性連接所述第一導電線路層，所述第一凹槽位於所述第一導電膏塊與所述第一絕緣層之間並環繞所述第一導電膏塊；
提供至少一第二線路板，所述第二線路板包括層疊設置的一第二絕緣層以及一第二導電線路層，所述第二絕緣層中設有至少一第二導電膏塊以及至少一第二凹槽，所述第二導電膏塊貫穿所述第二絕緣層並電性連接所述第二導電線路層，所述第二凹槽位於所述第二導電膏塊與所述第二絕緣層之間並環繞所述第二導電膏塊；
層疊至少一所述第一線路板和至少一所述第二線路板，得到一中間體；以及
壓合所述中間體，使得所述第一導電膏塊和所述第二導電膏塊分別填充於所述第一凹槽和所述第二凹槽中，形成一第一導電階梯孔和一第二導電階梯孔，從而得到所述多層線路板。
進一步地，所述第一線路板的製作包括：
提供一第一線路基板，所述第一線路基板包括層疊設置的所述第一絕緣層以及所述第一導電線路層；
在所述第一絕緣層上形成一第一承載膜；
在所述第一線路基板中開設至少一貫穿所述第一承載膜以及所述第一絕緣層的第一盲孔，所述第一盲孔的直徑自所述第一承載膜至所述第一絕緣層的方向逐漸減小；
在每一所述第一盲孔中填充導電膏，從而得到所述第一導電膏塊，其中，所述第一導電膏塊包括遠離所述第一導電線路層的第一端部；
去除所述第一承載膜，使得所述第一端部凸伸出所述第一絕緣層；
至少切割移除所述第一端部的外周緣；以及
在所述第一絕緣層上開設所述第一凹槽，所述第一凹槽圍繞切割後的所述第一端部。
進一步地，所述第二線路板的製作包括：
提供一第二線路基板，所述第二線路基板包括層疊設置的所述第二絕緣層以及所述第二導電線路層；
在所述第二絕緣層上形成一第二承載膜；
在所述第二線路基板中開設至少一貫穿所述第二承載膜以及所述第二絕緣層的第二盲孔，所述第二盲孔的直徑自所述第二承載膜至所述第二絕緣層的方向逐漸減小；
在每一所述第二盲孔中填充導電膏，從而得到所述第二導電膏塊，其中，所述第二導電膏塊包括遠離所述第二導電線路層的第二端部；
去除所述第二承載膜，使得所述第二端部凸伸出所述第二絕緣層；
至少切割移除所述第二端部的外周緣；以及
在所述第二絕緣層上開設所述第二凹槽，所述第二凹槽圍繞切割後的所述第二端部。
進一步地，壓合步驟後，所述第一導電膏塊和所述第二導電膏塊均呈T型。
進一步地，所述第一導電線路層形成於所述第一絕緣層的表面，所述第二導電線路層內埋於所述第二絕緣層。
本發明還提供一種多層線路板，包括：
至少一第一線路板，所述第一線路板包括層疊設置的一第一絕緣層以及一第一導電線路層，所述第一絕緣層中設有至少一第一導電階梯孔，所述第一導電階梯孔貫穿所述第一絕緣層並電性連接所述第一導電線路層；以及
至少一第二線路板，每一所述第二線路板包括層疊設置的一第二絕緣層以及一第二導電線路層，所述第二絕緣層中設有至少一第二導電階梯孔，所述第二導電階梯孔貫穿所述第二絕緣層並電性連接所述第二導電線路層，至少一所述第一導電線路層藉由所述第一導電階梯孔電性連接所述第二導電線路層。
進一步地，每一所述第一導電階梯孔包括一臨近所述第一導電線路層的第一導電盲孔、以及與所述第一導電盲孔連接且遠離所述第一導電線路層的第一導電凹槽，每一第二導電階梯孔包括一臨近所述第二導電線路層的第二導電盲孔、以及與所述第二導電盲孔連接且遠離所述第二導電線路層的第二導電凹槽，所述第一導電盲孔的直徑自所述第一導電凹槽至所述第一導電線路層的方向逐漸減小，所述第二導電盲孔的直徑自所述第二導電凹槽至所述第二導電線路層的方向逐漸減小。
進一步地，至少一所述第二導電線路層藉由所述第二導電階梯孔以及所述第一導電階梯孔電性連接所述第一導電線路層。
進一步地，所述第一導電階梯孔和所述第二導電階梯孔均呈T型。
進一步地，所述第一導電線路層形成於所述第一絕緣層的表面，所述第二導電線路層內埋於所述第二絕緣層。
本發明藉由所述第一凹槽以及所述第二凹槽，使得壓合時多餘的所述第一導電膏塊和所述第二導電膏塊能夠填充至所述第一凹槽和所述第二凹槽中，形成所述第一導電階梯孔和所述第二導電階梯孔，即第一凹槽和第二凹槽能夠限制導電膏的流動，從而防止溢出現象產生。再者，能夠增加所述第一導電膏塊與所述第一絕緣層的接觸面積、以及所述第二導電膏塊與所述第二絕緣層的接觸面積，進而分別增加了所述第一導電膏塊與所述第一絕緣層的附著力、以及所述第二導電膏塊與所述第二絕緣層的附著力，降低了所述第一導電膏塊以及所述第二導電膏塊受冷熱處理的影響，從而提高了所述多層線路板的信賴性。
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅為本發明一部分實施例，而不為全部的實施例。基於本發明中的實施例，本領域具有通常知識者在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
需要說明，當組件被稱為“固定於”另一個組件，它可以直接在另一個組件上或者也可以存在居中的組件。當一個組件被認為“連接”另一個組件，它可以為直接連接到另一個組件或者可能同時存在居中組件。當一個組件被認為“設置於”另一個組件，它可以為直接設置在另一個組件上或者可能同時存在居中組件。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明技術領域的具有通常知識者通常理解的含義相同。本文中在本發明的說明書中所使用的術語只為了描述具體的實施例的目的，不旨在於限制本發明。
為能進一步闡述本發明達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本發明作出如下詳細說明。
本發明較佳實施例提供一種多層線路板的製作方法，包括如下步驟：
步驟S1，請參閱圖1，提供至少一第一線路基板10以及至少一第二線路基板20。
在本實施方式中，所述第一線路基板10包括層疊設置的一第一絕緣層101以及一第一導電線路層102，所述第一導電線路層102形成於所述第一絕緣層101的表面。所述第二線路基板20包括層疊設置的一第二絕緣層201以及一第二導電線路層202，所述第二導電線路層202內埋於所述第二絕緣層201。其中，所述第二導電線路層202包括多個連接墊2021。在本實施方式中，提供兩個所述第一線路基板10以及兩個所述第二線路基板20。
所述第一絕緣層101以及所述第二絕緣層201的材質均可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等樹脂中的一種。在本實施方式中，所述第一絕緣層101以及所述第二絕緣層201的材質均為聚丙烯。
所述第一絕緣層101以及所述第二絕緣層201的厚度T均為5~150微米。
步驟S2，分別在所述第一絕緣層101以及所述第二絕緣層201上形成一第一承載膜30以及一第二承載膜40。
步驟S3，請參閱圖2，在所述第一線路基板10中開設至少一貫穿所述第一承載膜30以及所述第一絕緣層101的第一盲孔50，在所述第二線路基板20中開設至少一貫穿所述第二承載膜40以及所述第二絕緣層201的第二盲孔51。
其中，所述第一盲孔50的直徑自所述第一承載膜30至所述第一絕緣層101的方向逐漸減小，所述第二盲孔51的直徑自所述第二承載膜40至所述第二絕緣層201的方向逐漸減小。
所述第一盲孔50臨近所述第一導電線路層102的直徑（即所述第一盲孔50的最小直徑）與所述第二盲孔51臨近所述第二導電線路層202的直徑（即所述第二盲孔51的最小直徑）大致相同。如圖7所示，定義盲孔的所述直徑為V，所述直徑V均為5~150微米。定義所述連接墊2021的寬度為L，L和V滿足以下關係：(V+5) 微米≤L≤(V+75) 微米。
在本實施方式中，所述第一盲孔50以及所述第二盲孔51均藉由鐳射打孔的方式形成。
步驟S4，請參閱圖3，分別在每一所述第一盲孔50以及每一所述第二盲孔51中填充導電膏，經固化，得到分別與所述第一導電線路層102以及所述第二導電線路層202電性連接的第一導電膏塊60以及第二導電膏塊61。
其中，所述第一導電膏塊60包括遠離所述第一導電線路層102的第一端部601，所述第二導電膏塊61包括遠離所述第二導電線路層202的第二端部611。
所述導電膏可為錫膏以及銅膏等。在本實施方式中，所述導電膏為錫膏。
步驟S5，請參閱圖4，分別去除所述第一承載膜30和所述第二承載膜40，使得所述第一端部601和所述第二端部611分別凸伸於所述第一絕緣層101和所述第二絕緣層201。
步驟S6，請參閱圖5，至少切割移除所述第一端部601的外周緣和所述第二端部611的外周緣。
在本實施方式中，還分別切割移除臨近所述第一端部601的部分所述第一導電膏塊60的外周緣以及臨近所述第二端部611的部分所述第二導電膏塊61的外周緣。
步驟S7，分別在所述第一絕緣層101和所述第二絕緣層201上開設第一凹槽70和第二凹槽71，得到一第一線路板80以及一第二線路板81。
其中，所述第一凹槽70圍繞切割後的所述第一端部601，所述第二凹槽71圍繞切割後的所述第二端部611。
步驟S8，層疊至少一所述第一線路板80和至少一所述第二線路板81，得到一中間體（圖未示）。
在本實施方式中，依次層疊一個所述第一線路板80、兩個所述第二線路板81以及一個所述第一線路板80。具體地，其中一個所述第一線路板80中切割後的所述第一端部601與其中一個所述第二線路板81中切割後的所述第二端部611一一對應，另一個所述第一線路板80中切割後的所述第一端部601與另一個所述第二線路板81中的連接墊2021一一對應。
步驟S9，請參閱圖6，壓合所述中間體，從而得到所述多層線路板100。
在本實施方式中，在壓合步驟後，切割後的所述第一導電膏塊60和切割後的所述第二導電膏塊61分別填充於所述第一凹槽70和所述第二凹槽71中，形成一第一導電階梯孔72和一第二導電階梯孔73。所述第一導電階梯孔72包括一臨近所述第一導電線路層102的第一導電盲孔721、以及與所述第一導電盲孔721連接且遠離所述第一導電線路層102的第一導電凹槽722。所述第二導電階梯孔73包括一臨近所述第二導電線路層202的第二導電盲孔731、以及與所述第二導電盲孔731連接且遠離所述第二導電線路層202的第二導電凹槽732。
在本實施方式中，其中一個所述第一線路板80中的第一導電階梯孔72與其中一個所述第二線路板81中的所述第二導電階梯孔73相互黏結以電性連接所述第一導電線路層102和所述第二導電線路層202，另一個所述第二線路板81中的所述第二導電階梯孔73與其中一個所述第二導電線路層202的所述連接墊2021相互黏結以電性連接兩個所述第二導電線路層202，另一個所述第一線路板80中的所述第一導電階梯孔72與另一個所述第二導電線路層202的所述連接墊2021相互黏結以電性連接所述第一導電線路層102和所述第二導電線路層202。
在本實施方式中，在壓合步驟後，切割後的所述第一導電膏塊60和切割後的所述第二導電膏塊61均呈T型。即所述第一導電階梯孔72和所述第二導電階梯孔73均呈T型。其中，電性連接所述第一導電線路層102和所述第二導電線路層202的所述第一導電階梯孔72和所述第二導電階梯孔73均呈T字型，且所述第一導電階梯孔72和所述第二導電階梯孔73相互黏結。壓合後的所述第一端部601和所述第二端部611的厚度大致相同，即所述第一導電凹槽722和所述第二導電凹槽732的厚度大致相同。定義端部的所述厚度為D，D與T滿足以下關係：(T+10) 微米≤D≤(T+30) 微米。
壓合後的所述第一導電膏塊60和所述第二導電膏塊61均分別包括與所述第一端部601和所述第二端部611相對設置的第三端部和第四端部。所述第一端部601的兩側均超出所述第三端部一定的長度，所述第二端部611的兩側均超出所述第四端部一定的長度。定義端部的所述長度為W，所述長度W均為10~50微米。
請參閱圖6，本發明較佳實施例還提供一種多層線路板100，所述多層線路板100包括至少一第一線路基板10和至少一第二線路基板20。
在本實施方式中，所述第一線路基板10包括一第一絕緣層101以及形成於所述第一絕緣層101上的一第一導電線路層102，所述第一導電線路層102形成於所述第一絕緣層101的表面。
所述第一絕緣層101的材質可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等樹脂中的一種。在本實施方式中，所述第一絕緣層101的材質為聚丙烯。
所述第一絕緣層101的厚度T為5~150微米。
所述第一絕緣層101中設有至少一第一導電階梯孔72，每一第一導電階梯孔72包括一臨近所述第一導電線路層102的第一導電盲孔721、以及與所述第一導電盲孔721連接且遠離所述第一導電線路層102的第一導電凹槽722。所述第一導電階梯孔72呈T型。所述第一導電階梯孔72貫穿所述第一絕緣層101並電性連接所述第一導電線路層102。所述第一導電盲孔721的直徑自所述第一導電凹槽722至所述第一導電線路層102的方向逐漸減小。同時參閱圖7，定義所述第一導電盲孔721臨近所述第一導電線路層102的直徑（即所述第一導電盲孔721的最小直徑）為V，所述直徑V為5~150微米。
所述第一導電凹槽722包括遠離所述第一導電線路層102的第一端部601以及與所述第一端部601相對設置的第三端部。定義所述第一端部601的厚度為D，D與T滿足以下關係：(T+10) 微米≤D≤(T+30) 微米。所述第一端部601的兩側均超出所述第三端部一定的長度。定義所述第一端部601的所述長度為W，所述長度W為10~50微米。
在本實施方式中，所述第二線路基板20包括一第二絕緣層201以及形成於所述第二絕緣層201上的一第二導電線路層202，所述第二導電線路層202內埋於所述第二絕緣層201。其中，所述第二導電線路層202包括多個連接墊2021。
所述第二絕緣層201的材質可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚丙烯(polypropylene，PP)、聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等樹脂中的一種。在本實施方式中，所述第二絕緣層201的材質為聚丙烯。
所述第二絕緣層201的厚度T為5~150微米。
所述第二絕緣層201中設有至少一第二導電階梯孔73，至少一所述第一導電線路層102藉由所述第一導電階梯孔72電性連接所述第二導電線路層202、以及至少一所述第二導電線路層202藉由所述第二導電階梯孔73以及所述第一導電階梯孔72電性連接所述第一導電線路層102。每一第二導電階梯孔73包括一臨近所述第二導電線路層202的第二導電盲孔731、以及與所述第二導電盲孔731連接且遠離所述第二導電線路層202的第二導電凹槽732。所述第二導電階梯孔73呈T型。所述第二導電階梯孔73貫穿所述第二絕緣層201並電性連接所述第二導電線路層202。所述第二導電盲孔731的直徑自所述第二導電凹槽732至所述第二導電線路層202的方向逐漸減小。同時參閱圖7，定義所述第二導電盲孔731臨近所述第二導電線路層202的直徑（即所述第二導電盲孔731的最小直徑）為V，所述直徑V為5~150微米。
所述第二導電凹槽732包括遠離所述第二導電線路層202的第二端部611以及與所述第二端部611相對設置的第四端部。定義所述第二端部611的厚度為D，D與T滿足以下關係：(T+10) 微米≤D≤(T+30) 微米。所述第二端部611的兩側均超出所述第四端部一定的長度。定義所述第二端部611的所述長度為W，所述長度W為10~50微米。
在本實施方式中，所述多層線路板100包括兩個所述第一線路基板10和兩個所述第二線路基板20。具體地，其中一個所述第一線路板80中的第一導電階梯孔72與其中一個所述第二線路板81中的所述第二導電階梯孔73相互黏結以電性連接所述第一導電線路層102和所述第二導電線路層202，另一個所述第二線路板81中的所述第二導電階梯孔73與其中一個所述第二導電線路層202的所述連接墊2021相互黏結以電性連接兩個所述第二導電線路層202，另一個所述第一線路板80中的所述第一導電階梯孔72與另一個所述第二導電線路層202的所述連接墊2021相互黏結以電性連接所述第一導電線路層102和所述第二導電線路層202。
本發明藉由切割移除所述第一端部601的外周緣和所述第二端部611的外周緣，降低了所述第一承載膜30與所述第一絕緣層101的附著要求、以及所述第二承載膜40與所述第二絕緣層201的附著要求，從而使得所述第一導電膏塊60以及所述第二導電膏塊61的種類以及黏度適用範圍更廣。
本發明還藉由分別開設所述第一凹槽70以及所述第二凹槽71，分別將所述第一端部601以及所述第二端部611填充至所述第一凹槽70以及所述第二凹槽71中，形成所述第一導電階梯孔72和所述第二導電階梯孔73，所述第一導電階梯孔72和所述第二導電階梯孔73均呈T型，降低了所述第一導電膏塊60以及所述第二導電膏塊61之間離子遷移的風險，有利於所述多層線路板100的高密度設計。
本發明藉由開設所述第一凹槽70以及所述第二凹槽71，使得壓合時多餘的所述第一導電膏塊60和所述第二導電膏塊61能夠填充至所述第一凹槽70和所述第二凹槽71中，即第一凹槽70和所述第二凹槽71能夠限制導電膏的流動，從而防止溢出現象產生。再者，能夠增加所述第一導電膏塊60與所述第一絕緣層101的接觸面積、以及所述第二導電膏塊61與所述第二絕緣層201的接觸面積，進而分別增加了所述第一導電膏塊60與所述第一絕緣層101的附著力、以及所述第二導電膏塊61與所述第二絕緣層201的附著力，降低了所述第一導電膏塊60以及所述第二導電膏塊61受冷熱處理的影響，從而提高了所述多層線路板100的信賴性。此外，所述T字型還降低了堆疊層偏的影響。
以上說明僅僅為對本發明一種優化的具體實施方式，但在實際的應用過程中不能僅僅局限於這種實施方式。對本領域具有通常知識者來說，根據本發明的技術構思做出的其他變形和改變，都應該屬於本發明申請專利範圍的保護範圍。
多層線路板 100
第一線路基板 10
第一絕緣層 101
第一導電線路層 102
第二線路基板 20
第二絕緣層 201
第二導電線路層 202
連接墊 2021
第一承載膜 30
第二承載膜 40
第一盲孔 50
第二盲孔 51
第一導電膏塊 60
第一端部 601
第二導電膏塊 61
第二端部 611
第一凹槽 70
第二凹槽 71
第一導電階梯孔 72
第一導電盲孔 721
第一導電凹槽 722
第二導電階梯孔 73
第二導電盲孔 731
第二導電凹槽 732
第一線路板 80
第二線路板 81
圖1為分別在本發明較佳實施例提供的第一線路基板和第二線路基板上形成第一承載膜和第二承載膜後的結構示意圖。
圖2為在圖1所示的第一線路板以及第二線路板中分別開設第一盲孔以及第二盲孔後的結構示意圖。
圖3為在圖2所示的第一盲孔以及第二盲孔中分別填充導電膏後的結構示意圖。
圖4為將圖3所示的第一承載膜以及第二承載膜分別去除後的結構示意圖。
圖5為將圖4所示的第一端部的外周緣以及第二端部的外周緣分別切割移除，並分別在第一絕緣層以及第二絕緣層上開設第一凹槽和第二凹槽後的結構示意圖。
圖6為將圖5所示的第一線路板以及第二線路板層疊，並壓合後得到的多層線路板的結構示意圖。
圖7為圖6所示的多層線路板在VII區域的放大圖。
多層線路板 100
第一絕緣層 101
第一導電線路層 102
第二絕緣層 201
第二導電線路層 202
連接墊 2021
第一導電階梯孔 72
第一導電盲孔 721
第一導電凹槽 722
第二導電階梯孔 73
第二導電盲孔 731
第二導電凹槽 732

Claims (10)

  1. 一種多層線路板的製作方法，其改良在於，包括以下步驟： 提供至少一第一線路板，所述第一線路板包括層疊設置的一第一絕緣層以及一第一導電線路層，所述第一絕緣層中設有至少一第一導電膏塊以及至少一第一凹槽，所述第一導電膏塊貫穿所述第一絕緣層並電性連接所述第一導電線路層，所述第一凹槽位於所述第一導電膏塊與所述第一絕緣層之間並環繞所述第一導電膏塊； 提供至少一第二線路板，所述第二線路板包括層疊設置的一第二絕緣層以及一第二導電線路層，所述第二絕緣層中設有至少一第二導電膏塊以及至少一第二凹槽，所述第二導電膏塊貫穿所述第二絕緣層並電性連接所述第二導電線路層，所述第二凹槽位於所述第二導電膏塊與所述第二絕緣層之間並環繞所述第二導電膏塊； 層疊至少一所述第一線路板和至少一所述第二線路板，得到一中間體；以及 壓合所述中間體，使得所述第一導電膏塊和所述第二導電膏塊分別填充於所述第一凹槽和所述第二凹槽中，形成一第一導電階梯孔和一第二導電階梯孔，從而得到所述多層線路板。
  2. 如請求項1所述的多層線路板的製作方法，其中，所述第一線路板的製作包括： 提供一第一線路基板，所述第一線路基板包括層疊設置的所述第一絕緣層以及所述第一導電線路層； 在所述第一絕緣層上形成一第一承載膜； 在所述第一線路基板中開設至少一貫穿所述第一承載膜以及所述第一絕緣層的第一盲孔，所述第一盲孔的直徑自所述第一承載膜至所述第一絕緣層的方向逐漸減小； 在每一所述第一盲孔中填充導電膏，從而得到所述第一導電膏塊，其中，所述第一導電膏塊包括遠離所述第一導電線路層的第一端部； 去除所述第一承載膜，使得所述第一端部凸伸出所述第一絕緣層； 至少切割移除所述第一端部的外周緣；以及 在所述第一絕緣層上開設所述第一凹槽，所述第一凹槽圍繞切割後的所述第一端部。
  3. 如請求項1所述的多層線路板的製作方法，其中，所述第二線路板的製作包括： 提供一第二線路基板，所述第二線路基板包括層疊設置的所述第二絕緣層以及所述第二導電線路層； 在所述第二絕緣層上形成一第二承載膜； 在所述第二線路基板中開設至少一貫穿所述第二承載膜以及所述第二絕緣層的第二盲孔，所述第二盲孔的直徑自所述第二承載膜至所述第二絕緣層的方向逐漸減小； 在每一所述第二盲孔中填充導電膏，從而得到所述第二導電膏塊，其中，所述第二導電膏塊包括遠離所述第二導電線路層的第二端部； 去除所述第二承載膜，使得所述第二端部凸伸出所述第二絕緣層； 至少切割移除所述第二端部的外周緣；以及 在所述第二絕緣層上開設所述第二凹槽，所述第二凹槽圍繞切割後的所述第二端部。
  4. 如請求項1所述的多層線路板的製作方法，其中，壓合步驟後，所述第一導電膏塊和所述第二導電膏塊均呈T型。
  5. 如請求項1所述的多層線路板的製作方法，其中，所述第一導電線路層形成於所述第一絕緣層的表面，所述第二導電線路層內埋於所述第二絕緣層。
  6. 一種多層線路板，其改良在於，包括： 至少一第一線路板，所述第一線路板包括層疊設置的一第一絕緣層以及一第一導電線路層，所述第一絕緣層中設有至少一第一導電階梯孔，所述第一導電階梯孔貫穿所述第一絕緣層並電性連接所述第一導電線路層；以及 至少一第二線路板，每一所述第二線路板包括層疊設置的一第二絕緣層以及一第二導電線路層，所述第二絕緣層中設有至少一第二導電階梯孔，所述第二導電階梯孔貫穿所述第二絕緣層並電性連接所述第二導電線路層，至少一所述第一導電線路層藉由所述第一導電階梯孔電性連接所述第二導電線路層。
  7. 如請求項6所述的多層線路板，其中，每一所述第一導電階梯孔包括一臨近所述第一導電線路層的第一導電盲孔、以及與所述第一導電盲孔連接且遠離所述第一導電線路層的第一導電凹槽，每一第二導電階梯孔包括一臨近所述第二導電線路層的第二導電盲孔、以及與所述第二導電盲孔連接且遠離所述第二導電線路層的第二導電凹槽，所述第一導電盲孔的直徑自所述第一導電凹槽至所述第一導電線路層的方向逐漸減小，所述第二導電盲孔的直徑自所述第二導電凹槽至所述第二導電線路層的方向逐漸減小。
  8. 如請求項6所述的多層線路板，其中，至少一所述第二導電線路層藉由所述第二導電階梯孔以及所述第一導電階梯孔電性連接所述第一導電線路層。
  9. 如請求項6所述的多層線路板，其中，所述第一導電階梯孔和所述第二導電階梯孔均呈T型。
  10. 如請求項6所述的多層線路板，其中，所述第一導電線路層形成於所述第一絕緣層的表面，所述第二導電線路層內埋於所述第二絕緣層。
TW108140729A 2019-10-31 2019-11-08 多層線路板及其製作方法 TWI737033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911049594.4A CN112752429B (zh) 2019-10-31 2019-10-31 多层线路板及其制作方法
CN201911049594.4 2019-10-31

Publications (2)

Publication Number Publication Date
TW202119890A TW202119890A (zh) 2021-05-16
TWI737033B true TWI737033B (zh) 2021-08-21

Family

ID=74039771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140729A TWI737033B (zh) 2019-10-31 2019-11-08 多層線路板及其製作方法

Country Status (3)

Country Link
US (2) US10881008B1 (zh)
CN (1) CN112752429B (zh)
TW (1) TWI737033B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114727516A (zh) * 2021-01-05 2022-07-08 庆鼎精密电子（淮安）有限公司 多层电路板及其制作方法
CN115379669A (zh) * 2021-05-20 2022-11-22 鹏鼎控股(深圳)股份有限公司 多层线路板及其制造方法
CN116209134A (zh) * 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214493A (ja) * 2006-02-13 2007-08-23 Fujikura Ltd 多層プリント配線板の製造方法
JP2009043917A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 多層配線板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
TW536926B (en) * 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
TW569653B (en) * 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
TWI298613B (en) * 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing via holes used in printed circuit boards
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
CN103857197A (zh) * 2012-12-04 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103906371B (zh) * 2012-12-27 2017-09-19 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
JP6044592B2 (ja) * 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI547015B (zh) * 2015-01-12 2016-08-21 均利科技股份有限公司 二維天線陣列、一維天線陣列及其單差動饋入天線
WO2017057263A1 (ja) * 2015-09-29 2017-04-06 大日本印刷株式会社 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法
KR101872582B1 (ko) * 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214493A (ja) * 2006-02-13 2007-08-23 Fujikura Ltd 多層プリント配線板の製造方法
JP2009043917A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 多層配線板及びその製造方法

Also Published As

Publication number Publication date
US20210136926A1 (en) 2021-05-06
TW202119890A (zh) 2021-05-16
US10881008B1 (en) 2020-12-29
CN112752429B (zh) 2022-08-16
US11297722B2 (en) 2022-04-05
CN112752429A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
TWI737033B (zh) 多層線路板及其製作方法
CN1812689B (zh) 多层电路基板及其制造方法
TWI325745B (en) Circuit board structure and fabrication method thereof
US10098243B2 (en) Printed wiring board and semiconductor package
TWI345939B (en) Method of manufacturing a multilayer wiring board
KR20020048293A (ko) 다층기판 및 그의 제조방법
JP2007096262A (ja) 配線基板、埋め込み用セラミックチップ
TW444529B (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
CN104869753A (zh) 印刷电路板及其制造方法
US20080145975A1 (en) Method for fabricating circuit board structure with embedded semiconductor chip
WO2022007274A1 (zh) 一种电路板及其制作方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JPH04234198A (ja) 多層回路装置の製造方法
CN102348328A (zh) 芯片埋入方法和芯片埋入式电路板
WO2013037102A1 (zh) 芯片埋入基板的封装方法及其结构
US20050285253A1 (en) Forming buried via hole substrates
US20060193108A1 (en) Circuit device and manufacturing method thereof
CN108235602A (zh) 二阶埋铜块电路板的加工方法
JP2009295687A (ja) 配線基板内蔵用電子部品及び配線基板
JPH1065047A (ja) 半導体素子搭載用パッケージの製造方法
JPH0794868A (ja) 多層配線基板及びその製造方法
TW201927094A (zh) 集成載板
TWI778645B (zh) 多層線路板及其製造方法
TWI354338B (en) Carrier structure for semiconductor component and
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材