JP4816442B2 - 半導体装置実装パッケージ用多層配線板の製造方法 - Google Patents
半導体装置実装パッケージ用多層配線板の製造方法 Download PDFInfo
- Publication number
- JP4816442B2 JP4816442B2 JP2006347072A JP2006347072A JP4816442B2 JP 4816442 B2 JP4816442 B2 JP 4816442B2 JP 2006347072 A JP2006347072 A JP 2006347072A JP 2006347072 A JP2006347072 A JP 2006347072A JP 4816442 B2 JP4816442 B2 JP 4816442B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- wiring
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
その一つは、各基板上に形成される配線をファインピッチ化することによって、2次元的に配線密度を向上させる、という方策である。これは、テープキャリアに限らず、半導体装置実装用パッケージの分野においては従来から一般に開発努力が継続されて来ているものであるが、信頼性の確保と使用する材料に因る制約との兼ね合い等から、その高密度配線化は既に限界にまで達するようになって来ている。特に、プリント配線を形成するための材料である銅箔等の導体の厚さの制約により、このような配線ピッチの微細化については40μm前後までが技術的な限界となっている。
すなわち、大気圧中でラミネーションを行うと、パターニング加工された配線間のギャップと積層される上下両基板(または上下両絶縁層)との間に空隙が生じ、その部分に気泡を巻き込むこととなる。すると、その気泡は、例えばはんだリフローのような後工程で配線板を加熱した際などに、熱破裂を生じ、層間剥離を引き起こす要因となる。このような不都合を回避するために、上記のような真空ラミネーションプロセスが用いられる。また、各層間の接合性の向上を図るために、各層間に接着層を介在させるという手法等も提案されている(以上、特許文献1、2、3参照)。
そしてこの内層の配線板300の表裏両面に、配線形成用の導体として適切な厚さを有する銅箔400(401、402)を絶縁性基板500(501、502)の片面上に貼り合わせてなる片面銅張基板600(601、602)を、重ね合わせて(図4(b))
、真空ラミネーション法によって積層する(図4(c))。
一般に、この片面銅張基板600の絶縁性基板500は、熱硬化型樹脂または熱可塑型樹脂からなるものである。あるいは、この絶縁性基板500の他に接着層(図示省略)を用いる場合もある。
また、そのように真空ラミネーション工程で長時間を要することに因るスループットの低下、およびその工程を行うための真空ラミネーション設備が大掛かりなもので極めて高価であること、ならびにそのような真空ラミネーション設備を設置するためにはその占有面積の大幅な追加が必要であること等に起因して、半導体装置実装パッケージ用配線板の総体的な製造コストが高額化するという問題もある。
しかも、真空ラミネーション作業は一般に、真空ラミネーション設備の内部で、その作業環境全体を堅牢なチャンバーで覆うなどして外気と完全に遮断した状態で行われる。ところが、テープキャリア生産方式は一般にインライン生産の形態を採るので、そのようなテープキャリア生産方式とのプロセス整合性が真空ラミネーション工程は極めて悪く、延いてはスループットの低下を引き起こす虞があるという問題もある。
また、大気圧中でも流動性の高い接着層や接着剤を用いてラミネーションを行うことなども考えられるが、そうすると配線板全体の厚さが、少なくともその接着層を追加した分だけ増大するので、少しでも薄型化を達成したいという半導体装置用実装パッケージに対する強い要請に反することになるという不都合がある。
図1は、第1の基板に第1の配線および第1のビアを形成する工程を示す図、図2は、その第1の配線を第1の基板の厚さ方向に埋没させて行く工程を示す図、図3は、第2の配線板を第1の配線板の表裏両面に貼り合せて多層配線板とする工程を示す図である。
そしてこの第1の基板1の表裏両面にそれぞれ、所定の厚さを有する銅箔を貼り合せ、その銅箔をエッチング加工して第1の配線3(3−1、3−2)を形成することで、第1の配線板4を作製する。第1の配線3の加工は、エッチング法(サブトラクティブ法)以外にも、セミアディティブ法や、フルアディティブ法なども適用可能である。但し、スループットのさらなる向上を図るためには、その観点で最も有利であるエッチング法を採用することが望ましい。
これは、第1の基板1の厚さが、第1の配線3の厚さの2.5倍未満のように余りにも薄いと、下記に詳述するような第1の基板1を加熱しながらその第1の基板1の厚さ方向に第1の配線3を埋没させて行く工程で、この第1の基板1の表裏に設けられている配線
3―1と配線3―2とが接触してしまう虞があるが、2.5倍以上の厚さとすることによって、そのような表裏両面配線間短絡の発生を高い確率で抑止することが可能となるからである。
このプレス治具5は、図2ではバッチプレス用の板体状のものを一例として示しているが、この他にも、図示は省略するが、ローラー状のものとすることなども可能である。
このようにして、第1の配線板4の表面を、第1の配線3による凹凸のない平滑面とすることができる。
このとき、第1の配線板4の表面が第1の配線3による凹凸のない平滑面となっているので、真空ラミネーション設備等を用いない大気圧下でも、第1の配線板4の表面と第2の基板6の表面との間に気泡を巻き込むことがない。
このようにして、第2の配線板12(12−1、12−2)が、第1の配線板4の表裏両面に積層形成される。
以上のような一連の工程を繰り返すことにより、さらなる多層に亘って配線を積層してなる半導体装置実装パッケージ用多層配線板を製造することができる。
に設けられている配線3―1と配線3―2とが接触してしまうといった表裏配線短絡不良の発生を防止することができる。
、これに起因して、第1の配線板4の表面に凹凸が生じる場合があるが、本実施の形態に係る製造方法によれば、たとえそのような凹凸が第1のビア2の形成に因って生じたとしても、第1の配線3を第1の基板1の厚さ方向に埋没させる工程で、そのときの押圧力によって第1のビア2の表面を押し縮めて第1の基板1の表面と同一面に揃うようにするこ
とができるからである。
但し、その場合には、第1の配線3を第1の基板1へと埋没のさせるためのプレス工程や第1の配線板4に第2の基板6を熱圧着するためのプレス工程をロールプレス方式で行うこととなるが、そのようなロールプレス方式でのプレス時間は、バッチプレスの場合よりも極めて短くなる。このため、ロールプレス工程に投入する直前までの段階に予熱炉を設けるなどして、ロールプレス工程投入直前までに第1の配線板4や第2の基板6の温度をそのロールプレス工程に対応した所定の適正温度近くにまで予熱しておくようにすることが望ましい。
第1の基板1および第2の基板6の熱可塑性樹脂材料としては、液晶ポリマーを用いた。本実施例では、第1の基板1の熱可塑性樹脂材料には、Tg(ガラス転移点)が摂氏285度、軟化温度が摂氏220度の、液晶ポリマーを用いた。この第1の基板1の厚さは38μmとした。また、第2の基板6には、Tgが摂氏270度の液晶ポリマーを用いた。その厚さは38μmとした。
このときのプレス温度・圧力条件は、第1の配線3のパターン密度および第1のビア2の配置密度ならびに第1のビア2の高さ方向の材料力学的な強度等に対応(相関)してその適正値を定めることができる。本実施例では、加熱温度を、軟化温度である220度以上かつガラス転移点である285度未満の、摂氏275度とした。そしてプレス圧力を11MPaとした。このプレス圧力値は、20MPa以下の種々の圧力値で実験的にプレスを試行し、そのうちから最適条件となるものを選択して決定した。
2 第1のビア
3 第1の配線
4 第1の配線板
5 プレス治具
6 第2の基板
7 銅箔
8 第2の配線
9 第2のビア
12 第2の配線板
13 半導体装置実装パッケージ用多層配線板
Claims (7)
- 熱可塑性樹脂材料からなる第1の基板の表裏両面のうちの少なくとも一方の表面上に、所定の厚さを有する第1の配線を形成する工程と、
前記第1の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第1の基板の表裏両面間の電気的導通を確保するための第1のビアを形成する工程とを有して、第1の配線板を作製する工程と、
前記第1の配線板を加熱しながら、当該第1の配線板の表裏両面にプレス治具を押し当てて当該第1の配線板に対して押圧力を印加することで、前記第1のビアを押し縮めながら前記第1の配線を前記第1の基板の厚さ方向へと埋没させて行き、前記第1の配線が前記第1の基板に完全に埋没して当該第1の配線の表面と当該第1の基板の表面とが同一面に揃うようにする工程と、
前記第1の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第2の基板を、前記第1の配線板の表裏両面のうちの少なくとも前記第1の配線が形成された方の表面に、加熱しながら貼り合せる工程と、
前記第2の基板の表面上に、所定の厚さを有する第2の配線を形成する工程と、
前記第2の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第2の基板の表裏両面間の電気的導通を確保するための第2のビアを形成する工程とを有して、第2の配線板を作製する工程と
を順次行うことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項1記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記第2の配線板に、加熱しながら前記プレス治具により押圧力を印加することで、前記第2のビアを押し縮めながら前記第2の配線を前記第2の基板の厚さ方向へと埋没させて行き、前記第2の配線が前記第2の基板に完全に埋没して当該第2の配線の表面と当該第2の基板の表面とが同一面に揃うようにする工程を含む
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項2記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記第2の配線板の表裏両面のうち少なくとも一方に、前記第2の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第3の基板を押し当てて、前記第3の基板を加熱しながら押圧力を印加することで、前記第3の基板を前記第2の配線板に貼り合せる工程と、
前記第3の基板の表面上に、第3の配線および第3のビアを形成する工程と
を含んで、3層以上の配線層を積層してなる多層配線板を形成する
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項1ないし3のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記プレス治具として、前記熱可塑性樹脂材料に対する離型処理を表面に施してなるプレス治具を用いる
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項1ないし4のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記熱可塑性樹脂材料からなる各基板の厚さを、前記各配線の厚さの2.5倍以上の厚さとする
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項1ないし5のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記熱可塑性樹脂材料として、液晶ポリマーを用いる
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。 - 請求項1ないし6のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
前記配線板が、前記各基板として長尺状のフィルム基板を用いて、当該各基板に前記各配線を形成してなる、多層テープキャリアである
ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347072A JP4816442B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体装置実装パッケージ用多層配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347072A JP4816442B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体装置実装パッケージ用多層配線板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008159839A JP2008159839A (ja) | 2008-07-10 |
JP2008159839A5 JP2008159839A5 (ja) | 2009-06-04 |
JP4816442B2 true JP4816442B2 (ja) | 2011-11-16 |
Family
ID=39660424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347072A Expired - Fee Related JP4816442B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体装置実装パッケージ用多層配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816442B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6731318B2 (ja) * | 2016-08-31 | 2020-07-29 | 住友理工株式会社 | スタビライザブッシュ付きスタビライザバーの製造方法とスタビライザブッシュの接着用治具、スタビライザバーのスタビライザブッシュ接着品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3004266B1 (ja) * | 1998-11-27 | 2000-01-31 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP3982233B2 (ja) * | 2001-10-26 | 2007-09-26 | 松下電工株式会社 | 配線板製造用シート材及び多層板 |
JP2004119734A (ja) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | 回路転写用絶縁シートおよびそれを用いた多層配線基板の製造方法 |
JP2004152903A (ja) * | 2002-10-29 | 2004-05-27 | Kyocera Corp | 多層配線基板の製造方法 |
JP4110170B2 (ja) * | 2003-02-13 | 2008-07-02 | 株式会社フジクラ | 多層基板およびその製造方法 |
-
2006
- 2006-12-25 JP JP2006347072A patent/JP4816442B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008159839A (ja) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP5012514B2 (ja) | 多層配線板の製造法 | |
WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
TWI448223B (zh) | 多層電路板及其製作方法 | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2008160042A (ja) | 多層基板 | |
WO2017213086A1 (ja) | 多層配線板の製造方法 | |
JP2008263188A (ja) | 回路基板の製造方法 | |
US8161634B2 (en) | Method of fabricating a printed circuit board | |
JP5490525B2 (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
TWI777958B (zh) | 多層線路板的製造方法 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP4816442B2 (ja) | 半導体装置実装パッケージ用多層配線板の製造方法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2006049536A (ja) | 多層回路基板 | |
JP2019207929A (ja) | プリント配線板およびその製造方法 | |
US20090159318A1 (en) | Printed circuit board and manufacturing method thereof | |
JP5303532B2 (ja) | プリント配線板、その製造方法、多層プリント配線板、及びその製造方法 | |
JP4292905B2 (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP2006041299A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP5920716B2 (ja) | 部品内蔵基板の製造方法 | |
JP2007324161A (ja) | ビルドアップ多層配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |