JP4816442B2 - 半導体装置実装パッケージ用多層配線板の製造方法 - Google Patents

半導体装置実装パッケージ用多層配線板の製造方法 Download PDF

Info

Publication number
JP4816442B2
JP4816442B2 JP2006347072A JP2006347072A JP4816442B2 JP 4816442 B2 JP4816442 B2 JP 4816442B2 JP 2006347072 A JP2006347072 A JP 2006347072A JP 2006347072 A JP2006347072 A JP 2006347072A JP 4816442 B2 JP4816442 B2 JP 4816442B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
wiring
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006347072A
Other languages
English (en)
Other versions
JP2008159839A (ja
JP2008159839A5 (ja
Inventor
宏之 岡部
長可 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006347072A priority Critical patent/JP4816442B2/ja
Publication of JP2008159839A publication Critical patent/JP2008159839A/ja
Publication of JP2008159839A5 publication Critical patent/JP2008159839A5/ja
Application granted granted Critical
Publication of JP4816442B2 publication Critical patent/JP4816442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体チップの実装パッケージに組み込まれて用いられる半導体装置実装パッケージ用多層配線板の製造方法に関する。
近年、半導体集積回路やその他の半導体素子(これらを半導体装置と総称する)のさらなる高性能化・多様化・高密度集積化が進んでいる。これに伴って、半導体装置の実装パッケージ内に組み込まれて用いられる、いわゆるテープキャリアまたはTAB(Tape Automated Bonding)テープと呼ばれるプリント配線板についても、その配線のさらなる高密度化が要請されるようになっている。
テープキャリアにおける高密度配線を達成するためには、主に下記の2つの方策がある。
その一つは、各基板上に形成される配線をファインピッチ化することによって、2次元的に配線密度を向上させる、という方策である。これは、テープキャリアに限らず、半導体装置実装用パッケージの分野においては従来から一般に開発努力が継続されて来ているものであるが、信頼性の確保と使用する材料に因る制約との兼ね合い等から、その高密度配線化は既に限界にまで達するようになって来ている。特に、プリント配線を形成するための材料である銅箔等の導体の厚さの制約により、このような配線ピッチの微細化については40μm前後までが技術的な限界となっている。
他の一つは、配線層を多層化し、その配線層同士の間を、導通ビア等を介して接続する、という方策である。これによれば、各層の配線密度については上記のような限界までは追及しなくとも、多数の配線を複数層に分けて、言うなれば3次元的に配線を引き廻すことができるため、総体的に高い配線密度を実現することが可能となる。このような特質から、近年では、テープキャリアのようなプリント配線板を多層化するという方策が、半導体装置実装パッケージ用配線板のさらなる高密度配線化を達成するための有効な手段として注目されている。
ところで、従来の半導体装置実装パッケージ用配線板における多層化技術では、配線層を積層する工程として、大掛かりな真空ラミネーション設備等を用いた真空ラミネーションプロセスを採用している。
すなわち、大気圧中でラミネーションを行うと、パターニング加工された配線間のギャップと積層される上下両基板(または上下両絶縁層)との間に空隙が生じ、その部分に気泡を巻き込むこととなる。すると、その気泡は、例えばはんだリフローのような後工程で配線板を加熱した際などに、熱破裂を生じ、層間剥離を引き起こす要因となる。このような不都合を回避するために、上記のような真空ラミネーションプロセスが用いられる。また、各層間の接合性の向上を図るために、各層間に接着層を介在させるという手法等も提案されている(以上、特許文献1、2、3参照)。
図4は、そのような従来の多層配線板の製造方法の概要を示す図である。基板100の両面に銅箔をエッチング加工して配線層200(配線201、202)を形成し、かつその表裏両面の配線201、202を電気的に接続するビア210を形成して、内層の配線板300を作製する(図4(a))。
そしてこの内層の配線板300の表裏両面に、配線形成用の導体として適切な厚さを有する銅箔400(401、402)を絶縁性基板500(501、502)の片面上に貼り合わせてなる片面銅張基板600(601、602)を、重ね合わせて(図4(b))
、真空ラミネーション法によって積層する(図4(c))。
一般に、この片面銅張基板600の絶縁性基板500は、熱硬化型樹脂または熱可塑型樹脂からなるものである。あるいは、この絶縁性基板500の他に接着層(図示省略)を用いる場合もある。
続いて、レーザーまたはドリル等によってビアホールを穿設し、そのホール内に銅めっきまたは銅ペーストを埋め込んで、層間接続ビア700を形成する(図4(d))。そして銅箔400に、エッチング法等によりパターン加工を行って、外層の配線800を形成する。あるいは必要に応じて、さらに上記の積層プロセスを繰り返すことで、4層以上の積層構造を形成する場合もある。そしてその後、異物・湿度等の環境に対する保護、はんだリフロー工程等でのはんだ広がり防止等が要求される部分に、配線保護用のソルダーマスク900を形成し、また配線層200の露出した部分にはその表面の酸化防止および電気的接続性の向上等を目的として、金、ニッケル、パラジウム、錫、はんだ等による表面処理910を施す(図4(e))。
特開2001−244630号公報 特開2003−8214号公報 特開平09−0055569号公報
しかしながら、上記のような真空ラミネーションを行うためには、真空ラミネーション設備が必要であるが、作業時に長時間の脱気作業を要することなどから、この真空ラミネーション工程で、テープキャリア生産方式の最大の利点であるスループットのよさが著しく損なわれてしまうという問題がある。
また、そのように真空ラミネーション工程で長時間を要することに因るスループットの低下、およびその工程を行うための真空ラミネーション設備が大掛かりなもので極めて高価であること、ならびにそのような真空ラミネーション設備を設置するためにはその占有面積の大幅な追加が必要であること等に起因して、半導体装置実装パッケージ用配線板の総体的な製造コストが高額化するという問題もある。
しかも、真空ラミネーション作業は一般に、真空ラミネーション設備の内部で、その作業環境全体を堅牢なチャンバーで覆うなどして外気と完全に遮断した状態で行われる。ところが、テープキャリア生産方式は一般にインライン生産の形態を採るので、そのようなテープキャリア生産方式とのプロセス整合性が真空ラミネーション工程は極めて悪く、延いてはスループットの低下を引き起こす虞があるという問題もある。
また、大気圧中でも流動性の高い接着層や接着剤を用いてラミネーションを行うことなども考えられるが、そうすると配線板全体の厚さが、少なくともその接着層を追加した分だけ増大するので、少しでも薄型化を達成したいという半導体装置用実装パッケージに対する強い要請に反することになるという不都合がある。
本発明は、このような問題に鑑みて成されたもので、その目的は、真空ラミネーションプロセスを用いることなく、また接着層等を付加することなく、気泡の巻き込みの問題を解消することのできる、テープキャリアまたはTABテープもしくは微小フレキシブルプリント配線板のような半導体装置実装パッケージ用配線板の製造方法を提供することにある。
本発明の第1の半導体装置実装パッケージ用多層配線板の製造方法は、熱可塑性樹脂材料からなる第1の基板の表裏両面のうちの少なくとも一方の表面上に、所定の厚さを有する第1の配線を形成する工程と、前記第1の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第1の基板の表裏両面間の電気的導通を確保するための第1のビアを形成する工程とを有して、第1の配線板を作製する工程と、前記第1の配線板を加熱しながら、当該第1の配線板の表裏両面にプレス治具を押し当てて当該第1の配線板に対して押圧力を印加することで、前記第1のビアを押し縮めながら前記第1の配線を前記第1の基板の厚さ方向へと埋没させて行き、前記第1の配線が前記第1の基板に完全に埋没して当該第1の配線の表面と当該第1の基板の表面とが同一面に揃うようにする工程と、前記第1の基板のガラス転移点未満のガラス転移を有する熱可塑性樹脂材料からなる第2の基板を、前記第1の配線板の表裏両面のうちの少なくとも前記第1の配線が形成された方の表面に、加熱しながら貼り合せる工程と、前記第2の基板の表面上に、所定の厚さを有する第2の配線を形成する工程と、前記第2の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第2の基板の表裏両面間の電気的導通を確保するための第2のビアを形成する工程とを有して、第2の配線板を作製する工程と、を順次行うことを特徴としている。
本発明の第2の半導体装置実装パッケージ用多層配線板の製造方法は、上記第1の半導体装置実装パッケージ用多層配線板の製造方法において、前記第2の配線板に、加熱しながら押圧力を印加することで、前記第2のビアを押し縮めながら前記第2の配線を前記第2の基板の厚さ方向へと埋没させて行き、前記第2の配線が前記第2の基板に完全に埋没して当該第2の配線の表面と当該第2の基板の表面とが同一面に揃うようにする工程を含むことを特徴としている。
本発明の第3の半導体装置実装パッケージ用多層配線板の製造方法は、上記第2の半導体装置実装パッケージ用多層配線板の製造方法において、前記第2の配線板の表裏両面のうち少なくとも一方に、前記第2の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第3の基板を押し当てて、前記第3の基板を加熱しながら押圧力を印加することで、前記第3の基板を前記第2の配線板に貼り合せる工程と、前記第3の基板に、第3の配線および第3のビアを形成する工程とを含んで、3層以上の配線層を積層してなる多層配線板を形成することを特徴としている。
本発明の第4の半導体装置実装パッケージ用多層配線板の製造方法は、上記第1ないし第3のうちいずれかの半導体装置実装パッケージ用多層配線板の製造方法において、前記プレス治具として、前記熱可塑性樹脂材料に対する離型処理を表面に施してなるプレス治具を用いることを特徴としている。
本発明の第5の半導体装置実装パッケージ用多層配線板の製造方法は、上記第1ないし第4のうちいずれかの半導体装置実装パッケージ用多層配線板の製造方法において、前記熱可塑性樹脂材料からなる各基板の厚さを、前記各配線の厚さの2.5倍以上の厚さとすることを特徴としている。
本発明の第6の半導体装置実装パッケージ用多層配線板の製造方法は、上記第1ないし第5のうちいずれかの半導体装置実装パッケージ用多層配線板の製造方法において、前記熱可塑性樹脂材料として、液晶ポリマーを用いることを特徴としている。
本発明の第7の半導体装置実装パッケージ用多層配線板の製造方法は、上記第1ないし第6のうちいずれかの半導体装置実装パッケージ用多層配線板の製造方法において、前記各配線板が、前記各基板として長尺状のフィルム基板を用いて当該基板上に前記各配線を形成してなる、多層テープキャリアであることを特徴としている。
本発明によれば、第1の配線板を第1の基板のガラス転移点以上の温度に加熱しながら、その第1の配線板の表裏両面にプレス治具を押し当ててその第1の配線板に対して押圧力を印加することで、第1のビアを押し縮めながら第1の配線を第1の基板の厚さ方向へと埋没させて行き、第1の配線が第1の基板に完全に埋没してその第1の配線の表面と第1の基板の表面とが同一面に揃うようにしたので、その第1の配線板の配線が形成された方の表面は、その配線の厚さに因る凹凸がなく極めて平滑な面となる。従って、その第1の配線板の表裏両面のうちの配線が形成された方の面に第2の配線板を形成するための第2の基板を貼り合せる際に、気泡を巻き込む虞がなくなるので、そのラミネーション作業を、真空ラミネーション設備等を用いることなく、大気中で迅速かつ確実に行うことが可能となる。
以下、本実施の形態に係る半導体装置実装パッケージ用多層配線板の製造方法について、図面を参照して説明する。
図1は、第1の基板に第1の配線および第1のビアを形成する工程を示す図、図2は、その第1の配線を第1の基板の厚さ方向に埋没させて行く工程を示す図、図3は、第2の配線板を第1の配線板の表裏両面に貼り合せて多層配線板とする工程を示す図である。
まず、図1に示したように、熱可塑性樹脂材料からなる第1の基板1の厚さ方向に貫通するビアホールを穿ち設け、そのビアホールをめっき銅または導電体ペーストのような導体で満たして、第1の基板1の表裏両面間の電気的導通を確保するための第1のビア2を形成する。
そしてこの第1の基板1の表裏両面にそれぞれ、所定の厚さを有する銅箔を貼り合せ、その銅箔をエッチング加工して第1の配線3(3−1、3−2)を形成することで、第1の配線板4を作製する。第1の配線3の加工は、エッチング法(サブトラクティブ法)以外にも、セミアディティブ法や、フルアディティブ法なども適用可能である。但し、スループットのさらなる向上を図るためには、その観点で最も有利であるエッチング法を採用することが望ましい。
第1の基板1は、熱可塑性樹脂材料からなるもので、長尺状のいわゆるキャリアテープである。その熱可塑性樹脂としては、液晶ポリマーが好適である。液晶ポリマーは一般に、その加工条件によってガラス転移点または融点を簡易に調節することが可能だからである。
この第1の基板1の厚さは、銅箔をエッチング加工してなる第1の配線3の厚さの2.5倍以上に設定することが望ましい。
これは、第1の基板1の厚さが、第1の配線3の厚さの2.5倍未満のように余りにも薄いと、下記に詳述するような第1の基板1を加熱しながらその第1の基板1の厚さ方向に第1の配線3を埋没させて行く工程で、この第1の基板1の表裏に設けられている配線
3―1と配線3―2とが接触してしまう虞があるが、2.5倍以上の厚さとすることによって、そのような表裏両面配線間短絡の発生を高い確率で抑止することが可能となるからである。
続いて、図2(a)〜(b)に示したように、大気圧環境の中で(つまり真空ラミネーション設備等を用いることなく)、第1の配線板4を第1の基板1の軟化温度以上の温度〜ガラス転移点または融点未満の範囲内の適正温度に加熱しながら、その第1の配線板4の表裏両面に板体状のプレス治具5(5−1、5−2)を押し当てて押圧力を印加することで、第1のビア2を押し縮めて行きながら第1の配線3を軟化した第1の基板1の厚さ方向へと埋没させて行く。そうして第1の配線3が第1の基板1に完全に埋没し、その第1の配線3の表面と第1の基板1の表面とが同一面に揃うようにする。
このとき印加する押圧力としては、第1のビア2を第1の配線3の厚さに亘って押し縮めて行くことができる程度の強さに設定することが望ましい。それよりも弱い力では、第1のビア2が材料力学的な支柱となって、プレス治具5による第1の配線3を第1の基板1の厚さ方向へと埋没させて行く動きが妨げられてしまうこととなる。あるいは逆に、それよりも大幅に強い力で押圧すると、軟化または軽度に溶融して流動し易くなっている第1の基板1の熱可塑性樹脂が応力流れを引き起こすなどして横方向に(第1の基板1の表面に対して平行な方向に)流動し、それに引きずられるようにして第1の配線3や第1のビア2が所定の正しい位置から顕著にずれてしまう虞や、甚だしくは第1の基板1に亀裂や破れ等が生じる虞がある。従って、これらの不都合が生じないような適正な押圧力に設定することが望ましい。
プレス治具5は、第1の基板1の形成材料である熱可塑性樹脂に対して離型性が高くかつ十分な耐熱性を備えたテフロン(登録商標)などのコーティング材処理を加圧プレス面に施してなるものとすることが望ましい。これは、加熱によって軟化した第1の基板1の表面がそれと接するプレス治具5の加圧プレス面に付着する(こびり付く)ことを回避するためである。
このプレス治具5は、図2ではバッチプレス用の板体状のものを一例として示しているが、この他にも、図示は省略するが、ローラー状のものとすることなども可能である。
このようにして、第1の配線板4の表面を、第1の配線3による凹凸のない平滑面とすることができる。
続いて、図3(a)〜(c)に示したように、第1の基板1のガラス転移点または融点未満のガラス転移点または融点を有する熱可塑性樹脂材料からなり、片面に所定の厚さの銅箔7(7−1、7−2)をラミネートしてなる、第2の基板6(6−1、6−2)を、2枚用意する(図3(a)、(b))。そして、そのそれぞれを、銅箔7が貼り合わされていない方の面が第1の配線板4の表面と対面するように、第1の配線3が形成された第1の配線板4の表裏両面に各々押し当てて押圧力を印加しつつ、第2の基板6の軟化温度以上〜第1の基板1のガラス転移点未満の範囲内の適切な温度に加熱することで、第2の基板6の表面を適度に軟化または軽度に溶融させて、その第2の基板6を第1の配線板4の表面に貼り合せる(図3(c))。
このとき、第1の配線板4の表面が第1の配線3による凹凸のない平滑面となっているので、真空ラミネーション設備等を用いない大気圧下でも、第1の配線板4の表面と第2の基板6の表面との間に気泡を巻き込むことがない。
そして、銅箔7をそれぞれエッチング加工して、第2の基板6の表面上に第2の配線8(8−1、8−2)を形成する。また、第2の基板6を貫通するビアホールを所望の位置に穿ち設け、そのビアホールを導体で満たして第2の基板6の表裏両面間の電気的導通を確保するための第2のビア9を形成する(図3(d))。なお、この第2のビア9の形成は、第2の基板6を第1の配線板4にラミネートする(貼り合せる)以前に行うようにしてもよい。
このようにして、第2の配線板12(12−1、12−2)が、第1の配線板4の表裏両面に積層形成される。
その後、必要に応じて最外層にソルダーマスク10、およびその他に金めっき11のような表面処理を施して、この半導体装置実装パッケージ用多層配線板の主要部が完成する(図3(e))。
さらに高次の積層を行う場合には、図3(d)に示したような第1の配線板4の表裏両面に第2の配線板12を積層した状態にまで形成した後、第2の基板6の軟化温度以上〜第1の基板1のガラス転移点未満の範囲内の適切な温度に加熱することで、第2の基板6の表面を軟化または軽度に溶融させる。その状態で、半導体装置実装パッケージ用多層配線板13の表裏両面からプレス治具5を押し当てて押圧力を印加し、第2のビア9を押し縮めて行きながら第2の配線8を第2の基板6の厚さ方向へと埋没させて行き、第2の配線8が第2の基板6の厚さ方向に完全に埋没してその第2の配線8の表面と第2の基板6の表面とが同一面に揃うようにする。
このようにして平滑化した第2の配線板12の表裏両面に、第2の基板6のガラス転移点または融点未満のガラス転移点または融点を有する第3の基板(図示省略)を、その第3の基板の軟化温度以上〜第2の基板6のガラス転移点未満の温度に加熱しながら、貼り合せる。
以上のような一連の工程を繰り返すことにより、さらなる多層に亘って配線を積層してなる半導体装置実装パッケージ用多層配線板を製造することができる。
このように、本実施の形態に係る半導体装置実装パッケージ用多層配線板の製造方法によれば、第1の配線板4を第1の基板1の軟化温度以上の温度に加熱しながら、その第1の配線板4の表裏両面にプレス治具5を押し当てて押圧力を印加することで、第1のビア2を押し縮めながら第1の配線3を第1の基板1の厚さ方向へと埋没させて行き、第1の配線3が第1の基板1に完全に埋没してその第1の配線3の表面と第1の基板1の表面とが同一面に揃うようにしたので、第1の配線板4の表面は第1の配線3の厚さによる凹凸がなく極めて平滑な面となる。これにより、その第1の配線板4の表裏両面に第2の配線板12を形成するための第2の基板6を貼り合せる際に、気泡を巻き込む問題を解消することができる。従って、多層積層構造を形成する際のラミネーション作業を、真空ラミネーション設備等を用いることなく、大気中で行うことが可能となり、延いてはインライン生産に適したテープキャリア方式を採用することができ、その結果、良好なスループットでかつ低コストに半導体装置実装パッケージ用多層配線板を製造することが可能となる。
また、第2の基板6のガラス転移点または融点を、第1の基板1のそれよりも低い温度に設定したので、第2の配線板12を第1の配線板4に対して加熱・押圧して積層する際に、第1の配線板4に熱変形等の不都合が生じることを回避することができる。
また、プレス治具5として、第1の基板1や第2の基板6の形成材料である熱可塑性樹脂材料に対する離型処理を加圧プレス面に施してなるものを用いるようにしたので、第1の基板1や第2の基板6がプレス治具5の加圧プレス面に付着して取れなくなること(いわゆるこびり付いた状態となること)等の不都合な事態の発生を回避することが可能となる。
また、熱可塑性樹脂材料からなる第1の基板1や第2の基板6の厚さを、第1の配線3や第2の配線8の厚さの2.5倍以上の厚さとするようにしたので、第1の基板1の表裏
に設けられている配線3―1と配線3―2とが接触してしまうといった表裏配線短絡不良の発生を防止することができる。
また、第1の基板1や第2の基板6の形成材料である熱可塑性樹脂として、液晶ポリマーを用いるようにしたので、それら基板のガラス転移点または融点を、簡易に所望の温度に設定することができる。
また、第1のビア2を形成した後に、第1の配線3を第1の基板1の厚さ方向に埋没させるようにしたので、第1の配線3の埋没後に第1のビア2を形成する場合と比較して、第1の配線板4の表面を簡易かつ確実に平坦化することができる。これは、第1の配線3を第1の基板1に埋没させた後に第1のビア2を形成する場合には、その形成された第1のビア2の表面(頂面)が必ずしも第1の基板1の表面と同一面には揃わないことがあり
、これに起因して、第1の配線板4の表面に凹凸が生じる場合があるが、本実施の形態に係る製造方法によれば、たとえそのような凹凸が第1のビア2の形成に因って生じたとしても、第1の配線3を第1の基板1の厚さ方向に埋没させる工程で、そのときの押圧力によって第1のビア2の表面を押し縮めて第1の基板1の表面と同一面に揃うようにするこ
とができるからである。
また、第1の基板1の表面に対して、接着剤層等を介在させることなく直接に第2の基板6の表面を加熱・押圧して貼り合わせるようにしたので、この製造方法によって作製される半導体装置用実装パッケージの相対的な薄型化を妨げることなく、さらなる多層化を実現することができる。
ここで、プレス治具5として、図2に示したようなバッチプレス用の平板状のものの代りに、ローラー状(シリンダ状)のものを用いると共に、第1の基板1および第2の基板6をいわゆる長尺のキャリアテープとすることにより、上記の各製造工程を一連のインライン生産設備を用いてテープキャリア方式で行うようにすることも可能である。このようにすることにより、生産能率のさらなる向上を達成することができる。
但し、その場合には、第1の配線3を第1の基板1へと埋没のさせるためのプレス工程や第1の配線板4に第2の基板6を熱圧着するためのプレス工程をロールプレス方式で行うこととなるが、そのようなロールプレス方式でのプレス時間は、バッチプレスの場合よりも極めて短くなる。このため、ロールプレス工程に投入する直前までの段階に予熱炉を設けるなどして、ロールプレス工程投入直前までに第1の配線板4や第2の基板6の温度をそのロールプレス工程に対応した所定の適正温度近くにまで予熱しておくようにすることが望ましい。
なお、第1の配線板4と第2の配線板12とを、別個に並行して作製しておき、まず第1の配線板4における第1の配線3を第1の基板1に埋没させて表面平滑化を行った後、第2の配線板12を第1の配線板4の表面に押し当て、加熱しながらプレス治具5を用いて押圧力を印加して、その一度の加熱プレス工程で、第2の配線板12を第1の配線板4の表面にラミネートすると共に第2の配線板12における第2の配線8を第2の基板6の厚さ方向に埋没させるようにすることなども可能である。このようにすることにより、さらなる生産能率の向上を達成することが期待できる。
上記の実施の形態で説明したような製造方法によって、内層2層および外層2層で合計4層の配線層を有する半導体装置実装パッケージ用多層配線板を作製した。
第1の基板1および第2の基板6の熱可塑性樹脂材料としては、液晶ポリマーを用いた。本実施例では、第1の基板1の熱可塑性樹脂材料には、Tg(ガラス転移点)が摂氏285度、軟化温度が摂氏220度の、液晶ポリマーを用いた。この第1の基板1の厚さは38μmとした。また、第2の基板6には、Tgが摂氏270度の液晶ポリマーを用いた。その厚さは38μmとした。
第1の基板1の表裏両表面上に、それぞれ厚さ12μmの銅箔を貼り合わせ、これをエッチング加工して、第1の配線3を形成した。そして所定の位置ごとにスポット照射のレーザーによってビアホールを穿ち設け、そのビアホールの空間内を導体で満たして、第1のビア2を形成した。このようにして第1の配線板4を作製した。
その第1の配線板4を、大気圧中で、バッチプレスマシンに取り付けられたプレス治具5に挟み込み、加熱しながら押圧力を印加することにより、第1の配線3を第1の基板1の厚さ方向に埋没させて、その第1の配線3の表面(上面)が第1の基板1の表面と同一面に揃うようにした。
このときのプレス温度・圧力条件は、第1の配線3のパターン密度および第1のビア2の配置密度ならびに第1のビア2の高さ方向の材料力学的な強度等に対応(相関)してその適正値を定めることができる。本実施例では、加熱温度を、軟化温度である220度以上かつガラス転移点である285度未満の、摂氏275度とした。そしてプレス圧力を11MPaとした。このプレス圧力値は、20MPa以下の種々の圧力値で実験的にプレスを試行し、そのうちから最適条件となるものを選択して決定した。
このようにして第1の配線3を第1の基板1に埋没させた。そしてその第1の配線板4の表裏両面に、銅箔7を貼り合わせてなる第2の基板6を、大気圧下にて熱圧着により貼り合せた。このときの加熱温度は、第2の基板6のTgよりも10度低い(従って第1の基板1のそれよりもさらに低い)摂氏260度とした。プレス圧力は5MPaとした。
続いて、その第2の基板6の表面上の銅箔7をエッチング加工して第2の配線8を形成し、さらに第2のビア9を形成して、第2の配線板12を第1の配線板4の表裏両面に積層形成してなる本実施例の半導体装置実装パッケージ用多層配線板13の主要部を作製した。
そして、この半導体装置実装パッケージ用多層配線板13の表裏両面(外層)にそれぞれ厚さ25μmのソルダーマスク10を形成し、また表面処理としてニッケル5μm、金(金めっき11)0.6μmの電気めっきを施して、この半導体装置実装パッケージ用多層配線板13を完成した。
このような本実施例の製造方法によれば、真空ラミネーション設備を用いることなく大気圧中でのラミネーションによって、気泡の巻き込みなく、良好なスループットで、迅速かつ確実に、半導体装置実装パッケージ用多層配線板13を製造することが可能となる。実際に上記実施例の製造方法によれば、製造コストを従来よりも約15%低減することができた。
なお、プレス治具5としてローラー状のもの(図示省略)を用いると共に、第1の基板1および第2の基板6をキャリアテープとすることにより、上記の各製造工程を一連のインライン生産設備を用いてテープキャリア方式で行うようにすることも可能である。このようにすることにより、生産能率のさらなる向上を達成することができる。実際に上記実施例の製造方法を、ローラー状のプレス治具を用いるなどしてテープキャリア方式で行うことで、生産能率をさらに向上させることが可能となり、その結果、製造コストを従来よりも約23%低減することができた。
本発明の実施の形態に係る半導体装置実装パッケージ用多層配線板の製造方法における、第1の基板に第1の配線および第1のビアを形成する工程を示す図である。 図1に示した工程に引き続いて、第1の配線を第1の基板の厚さ方向に埋没させて行く工程を示す図である。 図2に示した工程に引き続いて、第2の配線板を第1の配線板の表裏両面に貼り合せて多層配線板とする工程を示す図である。 従来の多層配線板の製造方法の概要を示す図である。
符号の説明
1 第1の基板
2 第1のビア
3 第1の配線
4 第1の配線板
5 プレス治具
6 第2の基板
7 銅箔
8 第2の配線
9 第2のビア
12 第2の配線板
13 半導体装置実装パッケージ用多層配線板

Claims (7)

  1. 熱可塑性樹脂材料からなる第1の基板の表裏両面のうちの少なくとも一方の表面上に、所定の厚さを有する第1の配線を形成する工程と、
    前記第1の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第1の基板の表裏両面間の電気的導通を確保するための第1のビアを形成する工程とを有して、第1の配線板を作製する工程と、
    前記第1の配線板を加熱しながら、当該第1の配線板の表裏両面にプレス治具を押し当てて当該第1の配線板に対して押圧力を印加することで、前記第1のビアを押し縮めながら前記第1の配線を前記第1の基板の厚さ方向へと埋没させて行き、前記第1の配線が前記第1の基板に完全に埋没して当該第1の配線の表面と当該第1の基板の表面とが同一面に揃うようにする工程と、
    前記第1の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第2の基板を、前記第1の配線板の表裏両面のうちの少なくとも前記第1の配線が形成された方の表面に、加熱しながら貼り合せる工程と、
    前記第2の基板の表面上に、所定の厚さを有する第2の配線を形成する工程と、
    前記第2の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第2の基板の表裏両面間の電気的導通を確保するための第2のビアを形成する工程とを有して、第2の配線板を作製する工程と
    順次行うことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  2. 請求項1記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記第2の配線板に、加熱しながら前記プレス治具により押圧力を印加することで、前記第2のビアを押し縮めながら前記第2の配線を前記第2の基板の厚さ方向へと埋没させて行き、前記第2の配線が前記第2の基板に完全に埋没して当該第2の配線の表面と当該第2の基板の表面とが同一面に揃うようにする工程を含む
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  3. 請求項2記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記第2の配線板の表裏両面のうち少なくとも一方に、前記第2の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第3の基板を押し当てて、前記第3の基板を加熱しながら押圧力を印加することで、前記第3の基板を前記第2の配線板に貼り合せる工程と、
    前記第3の基板の表面上に、第3の配線および第3のビアを形成する工程と
    を含んで、3層以上の配線層を積層してなる多層配線板を形成する
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  4. 請求項1ないし3のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記プレス治具として、前記熱可塑性樹脂材料に対する離型処理を表面に施してなるプレス治具を用いる
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  5. 請求項1ないし4のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記熱可塑性樹脂材料からなる各基板の厚さを、前記各配線の厚さの2.5倍以上の厚さとする
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  6. 請求項1ないし5のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記熱可塑性樹脂材料として、液晶ポリマーを用いる
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  7. 請求項1ないし6のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記配線板が、前記各基板として長尺状のフィルム基板を用いて、当該各基板に前記各配線を形成してなる、多層テープキャリアである
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
JP2006347072A 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法 Expired - Fee Related JP4816442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347072A JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347072A JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Publications (3)

Publication Number Publication Date
JP2008159839A JP2008159839A (ja) 2008-07-10
JP2008159839A5 JP2008159839A5 (ja) 2009-06-04
JP4816442B2 true JP4816442B2 (ja) 2011-11-16

Family

ID=39660424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347072A Expired - Fee Related JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4816442B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6731318B2 (ja) * 2016-08-31 2020-07-29 住友理工株式会社 スタビライザブッシュ付きスタビライザバーの製造方法とスタビライザブッシュの接着用治具、スタビライザバーのスタビライザブッシュ接着品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004266B1 (ja) * 1998-11-27 2000-01-31 京セラ株式会社 配線基板およびその製造方法
JP3982233B2 (ja) * 2001-10-26 2007-09-26 松下電工株式会社 配線板製造用シート材及び多層板
JP2004119734A (ja) * 2002-09-26 2004-04-15 Kyocera Corp 回路転写用絶縁シートおよびそれを用いた多層配線基板の製造方法
JP2004152903A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 多層配線基板の製造方法
JP4110170B2 (ja) * 2003-02-13 2008-07-02 株式会社フジクラ 多層基板およびその製造方法

Also Published As

Publication number Publication date
JP2008159839A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5012514B2 (ja) 多層配線板の製造法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
TWI448223B (zh) 多層電路板及其製作方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2008160042A (ja) 多層基板
WO2017213086A1 (ja) 多層配線板の製造方法
JP2008263188A (ja) 回路基板の製造方法
US8161634B2 (en) Method of fabricating a printed circuit board
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
TWI777958B (zh) 多層線路板的製造方法
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP4816442B2 (ja) 半導体装置実装パッケージ用多層配線板の製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2006049536A (ja) 多層回路基板
JP2019207929A (ja) プリント配線板およびその製造方法
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2006041299A (ja) 半導体装置用テープキャリアおよびその製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2007324161A (ja) ビルドアップ多層配線板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees