JP5920716B2 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP5920716B2
JP5920716B2 JP2012119906A JP2012119906A JP5920716B2 JP 5920716 B2 JP5920716 B2 JP 5920716B2 JP 2012119906 A JP2012119906 A JP 2012119906A JP 2012119906 A JP2012119906 A JP 2012119906A JP 5920716 B2 JP5920716 B2 JP 5920716B2
Authority
JP
Japan
Prior art keywords
printed wiring
component
substrate
electronic component
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012119906A
Other languages
English (en)
Other versions
JP2013247236A (ja
Inventor
吉男 中尾
吉男 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2012119906A priority Critical patent/JP5920716B2/ja
Publication of JP2013247236A publication Critical patent/JP2013247236A/ja
Application granted granted Critical
Publication of JP5920716B2 publication Critical patent/JP5920716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、電子部品を内蔵する部品内蔵基板、及びその製造方法に関する。
近年、携帯電話等の高度化や低コスト化が進み、その内部に設けられる電子部品、配線基板に更なる改良が要求されている。よって、配線基板の薄型化や製法の簡易化を達成するため様々な試みが行われている(特許文献1参照)。
そして、電子部品の高密度実装を実現するため、電子部品を配線基板に内蔵した部品内蔵基板が知られている。このような部品内蔵基板の製造工程おいては、配線基板及び電子部品に接着材を付着させておく。次に、配線基板に形成されたキャビティ(開口)に電子部品を入れ込み、配線基板と電子部品を圧着させる。これにより、キャビティと電子部品との間のクリアランス部(隙間)に接着材が流れこむようにさせる。
特開2001−119148号公報
しかしながら、部品内蔵基板を薄型化させるために接着材の量を減少させると、クリアランス部に流れこむ接着材の量も減少し、クリアランス部にボイドが形成されるという問題がある。
この発明は、上述した従来技術による問題点を解消し、薄型化すると共にボイドの発生を抑制できる部品内蔵基板の製造方法を提供することを目的とする。
本発明に係る部品内蔵基板の製造方法は、絶縁基材に配線パターンが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、前記電子部品の電極形成面と反対側の面に第1接着層を形成すると共に前記第1接着層を保護層で覆う工程と、前記プリント配線基材の少なくとも一方の面に第2接着層を形成する工程と、前記保護層と前記第2接着層とを対向させて、前記電子部品と前記プリント配線基材とを圧着させる工程とを備えることを特徴とする。
本発明に係る部品内蔵基板の製造方法によれば、電子部品とプリント配線基材とを圧着させた際に、両者の間に存在する第1及び第2接着層に圧力がかかるので、第1及び第2接着層が保護層に沿って流れ出る。これにより、クリアランス部に第1及び第2接着層が適切に入り込むので、薄型化すると共にボイドの発生を抑制できる。また、電子部品に第1接着層を形成する際には、第1接着層は保護層により覆われるので、電子部品とプリント配線基材とを圧着積層する際のハンドリングも良好である。
部品内蔵基板の製造方法の一つの実施形態において、前記保護層は、前記電子部品と前記プリント配線基材とを圧着させる工程における圧着温度よりも高い融点を有する。これにより、保護層は圧着工程において溶け出すことはなく、第1及び第2接着層の物性は変化しない。
本発明に係る部品内蔵基板は、上述した本発明に係る製造方法により製造された部品内蔵基板であることを特徴とする。
本発明に係る部品内蔵基板によれば、保護層を介して第1及び第2接着層により電子部品とプリント配線基材とが圧着されている。よって、クリアランスに接着材を効率的に流し込むことができると共に、第1及び第2接着層が物性を変えることなく安定して電子部品とプリント配線基材とを接着させることができる。。
本発明によれば、薄型化すると共にボイドの発生を抑制できる。
本発明の実施形態に係る部品内蔵基板の構造を示す断面図である。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法を詳細に説明する。
図1は、本発明の実施形態に係る部品内蔵基板の構造を示す断面図である。図1に示すように、実施形態に係る部品内蔵基板は、第1プリント配線基材10と、第2プリント配線基材20と、第3プリント配線基材30と、第4プリント配線基材40とを熱圧着(接着層9a〜9d)により一括積層した構造を備えている。接着層9a,9bは、第1プリント配線基材10と第2プリント配線基材20との間を接着する。接着層9cは、第2プリント配線基材20と第3プリント配線基材30との間を接着し、接着層9dは、第3プリント配線基材30と第4プリント配線基材40との間を接着する。接着層9a〜9dは、例えばエポキシ系やアクリル系の接着剤など、揮発成分が含まれた有機系接着剤などからなる。
また、部品内蔵基板は、第2プリント配線基材20の第2樹脂基材21に形成された開口部29内に、第1及び第3プリント配線基材10,30に挟まれた状態で内蔵された電子部品90を備えている。開口部29と電子部品90と間にはクリアランス部50(隙間)が存在する。なお、クリアランス部50は、後述する製造工程を用いて、ボイドの発生を抑えて接着層9a,9bで埋められている。
第1〜第4プリント配線基材10〜40は、それぞれ第1樹脂基材11、第2樹脂基材21、第3樹脂基材31及び第4樹脂基材41と、これら第1〜第4樹脂基材11〜41の少なくとも片面に形成された信号用配線12,22,32,42とを備える。また、第1〜第4プリント配線基材10〜40は、それぞれ第1、第3及び第4樹脂基材11,31,41に形成されたビアホール内に充填形成された信号用ビア14,34,44と、第2樹脂基材21に形成されたビアホール内に第2樹脂基材21の両面を導通するように形成された信号用ビア24とを備える。信号用ビア14は信号用配線12,22間を電気的に接続し、信号用ビア34は信号用配線22,32間を電気的に接続し、信号用ビア44は信号用配線32,42間を電気的に接続する。
また、第1、第4プリント配線基材10、40は、それぞれ第1樹脂基材11、第4樹脂基材41上において、信号用配線12,42が形成されていない部分にソルダーレジスト18,48を有する。
上記の第1〜第4プリント配線基材10〜40は、例えば片面銅張積層板(片面CCL)や両面銅張積層板(両面CCL)などを用いることができる。本例では、第2プリント配線基材20が両面CCLに基づき形成され、それ以外が片面CCLに基づき形成されている。従って、第2プリント配線基材20の信号用配線22は第2樹脂基材21の両面に形成され、信号用ビア24は、これら両面の信号用配線22を層間接続している。
第1〜第4樹脂基材11〜41は、それぞれ例えば厚さ25μm程度の樹脂フィルムにより構成されている。ここで、樹脂フィルムとしては、例えば熱可塑性のポリイミド、ポリオレフィン、液晶ポリマーなどからなる樹脂フィルムや、熱硬化性のエポキシ樹脂からなる樹脂フィルムなどを用いることができる。
信号用配線12,22,32,42は、銅箔などの導電材をパターン形成してなる。信号用ビア14,34,44は、ビアホール内にそれぞれ充填された導電ペーストからなり、信号用ビア24は、めっきにより形成される。
導電ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄などから選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛などから選択される少なくとも1種類の低融点の金属粒子とを含み、エポキシ、アクリル、ウレタンなどを主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電ペーストは、含有された低融点の金属が200℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。なお、導電ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。
その他、導電ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。この場合、導電ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電ペーストのビアホールへの充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。
電子部品90は、WLP(Wafer Level Package)により構成される。図1に示すように、電子部品90の電極形成面91bには電極91Bが設けられる。電子部品90の電極形成面91bの反対側の裏面91aには接着層9bが設けられ、その接着層9aの表面には保護層92が設けられる。そして、保護層92と第1プリント配線基材10に表面に設けられた接着層9aとを対向させて、電子部品90と第1プリント配線基材10は圧着されている。
ここで、上記の保護層92は、後述する第1〜第4プリント配線基材10〜40及び電子部品90を圧着させる工程における温度よりも高い融点を有する。例えば、保護層92は、融点が250℃以上の物質であれば良く、金属箔(銅、アルミニウム等)、又は絶縁層(PET,ポリイミド,液晶ポリマー等)にて構成される。また、保護層92は、金属箔、絶縁層を積層させたものであってもよい。
次に、実施形態に係る部品内蔵基板の製造方法について説明する。図2〜5は、部品内蔵基板の製造工程を示すフローチャートである。図6〜図9は、部品内蔵基板を製造工程毎に示す断面図である。なお、図2及び図6は第3プリント配線基材30の製造工程を示し、図3及び図7は第2プリント配線基材20の製造工程を示す。図4及び図8は電子部品90の製造工程を示し、図5及び図9は部品内蔵基板の製造工程の最終工程を示す。
先ず、第1、第3及び第4プリント配線基材10,30,40の製造工程について説明する。なお、これらは同様の工程で製造することができるので、ここでは図2を参照しながら代表して第3プリント配線基材30の製造工程について説明するが、第1及び第4プリント配線基材10,40についても同様である。
図6(a)に示すように、第3樹脂基材31の一方の面に導体層8が形成された片面銅張積層板(片面CCL)を準備する(ステップS100)。次に、導体層8上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図6(b)に示すように、信号用配線32等の配線パターンを形成する(ステップS102)。
配線パターンを形成したら、図6(c)に示すように、第3樹脂基材31の信号用配線32形成面側と反対側の面に、接着層9cを加熱圧着により貼り付ける(ステップS104)。そして、図6(d)に示すように、信号用配線32に向かって接着層9c及び第3樹脂基材31を貫通するビアホール6を所定箇所に形成し(ステップS106)、ビアホール6内にプラズマデスミア処理を施す。
最後に、図6(e)に示すように、形成したビアホール6内に、例えばスクリーン印刷により導電ペーストを充填して信号用ビア34を形成し(ステップS108)、信号用配線32及び信号用ビア34と共に、接着層9cが備えられた第3樹脂基材31を有する第3プリント配線基材30を形成する。このような処理を行って、第1及び第4プリント配線基材10,40や、更に多層の場合はその他のプリント配線基材を形成して準備しておく。なお、第1及び第4プリント配線基材10,40には、接着層9a,9dが設けられる。
次に、図3を参照しながら第2プリント配線基材20の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図7(a)に示すように、第2樹脂基材21の両面に導体層8が形成された両面銅張積層板(両面CCL)を準備し(ステップS110)、図7(b)に示すように、所定箇所にビアホール6を形成して(ステップS112)、プラズマデスミア処理を行う。
次に、図7(c)に示すように、第2樹脂基材21の全面にパネルめっき処理を施して(ステップS114)、ビアホール6が形成された導体層8上及びビアホール6内にめっき層23を形成する。なお、めっき層23は後に信号用ビア24として用いられ、第2樹脂基材21の両面の導体層8を電気的に導通している。
そして、図7(d)に示すように、第2樹脂基材21上のめっき層23及び導体層8に対してエッチングを行って信号用配線22や信号用ビア24などの配線パターンを形成する(ステップS116)。最後に、図7(e)に示すように、電子部品90が内蔵される部分の第2樹脂基材21をUVレーザなどにより除去し、開口部29を形成して(ステップS118)、第2プリント配線基材20を形成する。
次に、図4を参照しながら電子部品90の製造工程について説明する。先ず、図8(a)に示すように、ウェハ94を準備し、ウェハ94の一方の面に所定パターンの電極91Bを形成する(ステップS120)。次に、図8(b)に示すように、ウェハ94の他方の面に接着層9bを介して保護層92を形成する(ステップS122)。続いて、図8(c)に示すように、ダイシングにより電子部品90を個片化して作製する(ステップS124)。
上記図4のステップS122の工程は、接着層9b及び保護層92からなるフィルムをウェハ94の他方の面に貼ることにより実行される。また、ステップS122の工程は次に示す工程により実行しても良い。すなわち、先ず、接着層9b及び保護層92からなるフィルムをウェハ94の他方の面に貼る。次に、フィルムから保護層92を剥離させ、新たな保護層を接着層9bを介してウェハ94の他方の面に付着させる。
以上のように第1〜第4プリント配線基材10〜40及び電子部品90を作製したら、図5に示すステップS130,S132の製造工程を行う。すなわち、先ず、図9に示すように、各プリント配線基材10〜40及び電子部品90を位置決めし、積層する(ステップS130)。ここで、電子部品90は、第2プリント配線基材20の開口部29に入れ込まれ、開口部29と電子部品90と間にはクリアランス部50が生じる。
次に、例えば真空プレス機を用いて、1kPa以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層し(ステップS132)、図1に示すような部品内蔵基板を製造する。このとき、層間の各接着層9a〜9dや各樹脂基材21,31等の硬化と同時に、ビアホール6に充填された導電ペーストの硬化及び合金化が行われる。
上記図5及び図9に示す工程において、電子部品90と第1プリント配線基材10とを圧着させた際に、保護層92にかかる圧力により保護層92を境界として接着層9a、9bがクリアランス部に流れ出て、クリアランス部50に接着層9a、9bが適切に入りこむ。よって、本実施の形態は、クリアランス部50のボイドの発生を抑制すると共に薄型化できる。
また、保護層92は、上記圧着工程(ステップS132)における温度より高い融点を有しているため、ステップS132において溶け出すことはない。したがって、接着層9a、9bの物性は変化しない。
6…ビアホール、 8…導体層、 9a〜9d…接着層、 10〜40…第1〜第4プリント配線基材、 11〜41…第1〜第4樹脂基材、 12〜42…第1〜第4信号用配線、14〜44…第1〜第4信号用ビア、 18、48…ソルダーレジスト、23…めっき層、 29…開口部、 50…クリアランス部、 90…電子部品、 91B…電極、 91a…裏面、 91b…電極形成面、 92…保護層、 94…ウェハ。

Claims (1)

  1. 絶縁基材に配線パターンが形成されたプリント配線基材を複数積層すると共にプリント配線基材に形成された開口部に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
    前記電子部品の電極形成面と反対側の面に第1接着層を形成すると共に前記第1接着層を保護層で覆う工程と、
    前記プリント配線基材の少なくとも一方の面に第2接着層を形成する工程と、
    前記保護層と前記第2接着層とを対向させて、前記電子部品と前記プリント配線基材とを圧着させる工程と
    を備えることを特徴とする部品内蔵基板の製造方法であって、
    前記保護層は、前記電子部品と前記プリント配線基材とを圧着させる工程における圧着温度よりも高い融点を有する
    ことを特徴とする部品内蔵基板の製造方法。
JP2012119906A 2012-05-25 2012-05-25 部品内蔵基板の製造方法 Active JP5920716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012119906A JP5920716B2 (ja) 2012-05-25 2012-05-25 部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012119906A JP5920716B2 (ja) 2012-05-25 2012-05-25 部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013247236A JP2013247236A (ja) 2013-12-09
JP5920716B2 true JP5920716B2 (ja) 2016-05-18

Family

ID=49846794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012119906A Active JP5920716B2 (ja) 2012-05-25 2012-05-25 部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP5920716B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288298A (ja) * 2007-05-16 2008-11-27 Toppan Printing Co Ltd 電子部品を内蔵したプリント配線板の製造方法
JP5434436B2 (ja) * 2009-09-29 2014-03-05 大日本印刷株式会社 部品実装基板、部品実装基板の製造方法
JP5212549B2 (ja) * 2009-11-20 2013-06-19 株式会社村田製作所 リジッド−フレキシブル多層配線基板の製造方法および集合基板

Also Published As

Publication number Publication date
JP2013247236A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP5526276B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2013135113A (ja) 部品内蔵基板の製造方法
JP5406322B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP2016219452A (ja) 多層基板及び多層基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2011228471A (ja) 多層基板とその製造方法
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP2011138862A (ja) 多層配線板及びその製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP6020943B2 (ja) 部品内蔵基板の製造方法
JP5906520B2 (ja) 電子部品の製造方法及び電子部品内蔵プリント回路基板の製造方法
JP2014027083A (ja) 多層プリント配線基板
JP2013247239A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5920716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250