JP2008159839A5 - - Google Patents

Download PDF

Info

Publication number
JP2008159839A5
JP2008159839A5 JP2006347072A JP2006347072A JP2008159839A5 JP 2008159839 A5 JP2008159839 A5 JP 2008159839A5 JP 2006347072 A JP2006347072 A JP 2006347072A JP 2006347072 A JP2006347072 A JP 2006347072A JP 2008159839 A5 JP2008159839 A5 JP 2008159839A5
Authority
JP
Japan
Prior art keywords
substrate
wiring board
semiconductor device
device mounting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006347072A
Other languages
English (en)
Other versions
JP2008159839A (ja
JP4816442B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006347072A priority Critical patent/JP4816442B2/ja
Priority claimed from JP2006347072A external-priority patent/JP4816442B2/ja
Publication of JP2008159839A publication Critical patent/JP2008159839A/ja
Publication of JP2008159839A5 publication Critical patent/JP2008159839A5/ja
Application granted granted Critical
Publication of JP4816442B2 publication Critical patent/JP4816442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 熱可塑性樹脂材料からなる第1の基板の表裏両面のうちの少なくとも一方の表面上に、所定の厚さを有する第1の配線を形成する工程と、
    前記第1の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第1の基板の表裏両面間の電気的導通を確保するための第1のビアを形成する工程とを有して、第1の配線板を作製する工程と、
    前記第1の配線板を加熱しながら、当該第1の配線板の表裏両面にプレス治具を押し当てて当該第1の配線板に対して押圧力を印加することで、前記第1のビアを押し縮めながら前記第1の配線を前記第1の基板の厚さ方向へと埋没させて行き、前記第1の配線が前記第1の基板に完全に埋没して当該第1の配線の表面と当該第1の基板の表面とが同一面に揃うようにする工程と、
    前記第1の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第2の基板を、前記第1の配線板の表裏両面のうちの少なくとも前記第1の配線が形成された方の表面に、加熱しながら貼り合せる工程と、
    前記第2の基板の表面上に、所定の厚さを有する第2の配線を形成する工程と、
    前記第2の基板を貫通するビアホールを穿設し、当該ビアホールを導体で満たして前記第2の基板の表裏両面間の電気的導通を確保するための第2のビアを形成する工程とを有して、第2の配線板を作製する工程と
    を含むことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  2. 請求項1記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記第2の配線板に、加熱しながら前記プレス治具により押圧力を印加することで、前記第2のビアを押し縮めながら前記第2の配線を前記第2の基板の厚さ方向へと埋没させて行き、前記第2の配線が前記第2の基板に完全に埋没して当該第2の配線の表面と当該第2の基板の表面とが同一面に揃うようにする工程を含む
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  3. 請求項2記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記第2の配線板の表裏両面のうち少なくとも一方に、前記第2の基板のガラス転移点未満のガラス転移点を有する熱可塑性樹脂材料からなる第3の基板を押し当てて、前記第3の基板を加熱しながら押圧力を印加することで、前記第3の基板を前記第2の配線板に貼り合せる工程と、
    前記第3の基板の表面上に、第3の配線および第3のビアを形成する工程とを含んで、3層以上の配線層を積層してなる多層配線板を形成する
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  4. 請求項1ないし3のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記プレス治具として、前記熱可塑性樹脂材料に対する離型処理を表面に施してなるプレス治具を用いる
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  5. 請求項1ないし4のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記熱可塑性樹脂材料からなる各基板の厚さを、前記各配線の厚さの2.5倍以上の厚さとする
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  6. 請求項1ないし5のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記熱可塑性樹脂材料として、液晶ポリマーを用いる
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
  7. 請求項1ないし6のうちいずれか1項に記載の半導体装置実装パッケージ用多層配線板の製造方法において、
    前記配線板が、前記各基板として長尺状のフィルム基板を用いて、当該各基板に前記各配線を形成してなる、多層テープキャリアである
    ことを特徴とする半導体装置実装パッケージ用多層配線板の製造方法。
JP2006347072A 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法 Expired - Fee Related JP4816442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347072A JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347072A JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Publications (3)

Publication Number Publication Date
JP2008159839A JP2008159839A (ja) 2008-07-10
JP2008159839A5 true JP2008159839A5 (ja) 2009-06-04
JP4816442B2 JP4816442B2 (ja) 2011-11-16

Family

ID=39660424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347072A Expired - Fee Related JP4816442B2 (ja) 2006-12-25 2006-12-25 半導体装置実装パッケージ用多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4816442B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6731318B2 (ja) * 2016-08-31 2020-07-29 住友理工株式会社 スタビライザブッシュ付きスタビライザバーの製造方法とスタビライザブッシュの接着用治具、スタビライザバーのスタビライザブッシュ接着品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004266B1 (ja) * 1998-11-27 2000-01-31 京セラ株式会社 配線基板およびその製造方法
JP3982233B2 (ja) * 2001-10-26 2007-09-26 松下電工株式会社 配線板製造用シート材及び多層板
JP2004119734A (ja) * 2002-09-26 2004-04-15 Kyocera Corp 回路転写用絶縁シートおよびそれを用いた多層配線基板の製造方法
JP2004152903A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 多層配線基板の製造方法
JP4110170B2 (ja) * 2003-02-13 2008-07-02 株式会社フジクラ 多層基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP6542616B2 (ja) 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
TWI322495B (en) Carrier structure embedded with a chip and method for manufacturing the same
JP2010153498A5 (ja)
JP2017531919A5 (ja)
JP2009130104A5 (ja)
JP2010245259A5 (ja)
TW201322319A (zh) 半導體裝置及其形成方法
JP2010153505A5 (ja)
US20100155925A1 (en) Resin-sealed package and method of producing the same
TW201134338A (en) Manufacturing method of multilayer circuit board with embedded electronic component
JP2007129124A5 (ja)
JP6996595B2 (ja) 多層配線基板
TWI495414B (zh) Flexible printed circuit board manufacturing method and flexible printed circuit board
WO2009022578A1 (ja) 素子構造およびその製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2014192386A5 (ja)
CN102738014B (zh) 覆晶封装方法
WO2004061952A3 (en) Method of forming a multi-layer semiconductor structure having a seamless bonding interface
JP2008159839A5 (ja)
EP1786034A3 (de) Leistungshalbleitermodul
CN104701188A (zh) 电子封装件、封装载板及此封装载板的制造方法
US20160260685A1 (en) Embedded Circuit Package
TWI245354B (en) Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same
WO2023077498A1 (zh) 封装盖板及其制备方法、显示装置
CN102376592A (zh) 芯片尺寸封装件及其制法