CN102738014B - 覆晶封装方法 - Google Patents

Abstract

本发明实施例公开了一种覆晶封装方法，包括：将芯片的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材。本发明实施例公开的覆晶封装方法，通过在芯片四周涂布胶材，并控制涂胶方式，从而基板上杜绝了气泡、包覆不良以及剥离强度不足等缺陷，并且由于凸块之间均涂有胶材，从而可以避免凸块间的短路，同时四周涂胶的方式也在一定程度上提高了封胶效率，不必为了等待胶材充分渗透到芯片另一侧而浪费大量时间，缩短了封胶时间。

Description

覆晶封装方法

技术领域

本发明涉及集成电路封装技术，尤其涉及一种覆晶封装方法。

背景技术

随着集成电路密集度的增加，芯片的封装技术也越来越多样化，由于覆晶封装技术(Flip Chip Interconnect Technology，简称FC)具有缩小芯片封装体积及缩短信号传输路径等优点，目前已经广泛应用于芯片封装领域，其中如芯片尺寸封装、芯片直接贴附封装以及多芯片模块封装等形态的封装体，均可以利于覆晶封装技术达到封装芯片的目的。

覆晶封装技术是将裸晶(bar die)以表面朝下的方式与基板进行接合。具体过程为，在芯片的表面设置多个焊垫，并在焊垫上形成凸块(bump)，之后将芯片翻转，通过热压合等技术，使芯片上的多个凸块与线路基板上的线路电性连接及机械性连接，之后即可通过线路基板的内部线路实现芯片与外界电子装置的电性连接。

在液晶显示器电路封装领域，目前采用的较多的是卷带式薄膜覆晶封装(Chip on film，简称COF)，这种覆晶封装技术是采用软性线路基板作为封装芯片的载体，即采用软性线路基板作为上述线路基板，之后通过热压合技术，将芯片上的凸块与软性线路基板的内引脚接合。

芯片上的凸块与软性线路基板的内引脚连接后，出于可靠性考虑，还需在软性线路基板与芯片的间隙内填入底胶，即封胶，将接点所受到的应力分散至胶体，以降低接点所受到的应力，从而便可减少接点破裂，并抑制破裂的延伸，以延长接点的寿命，同时由于底胶为绝缘物质，从而可防止接点间因存在杂质而造成凸块短路的情况。由于底胶可有效的提升接合的可靠性，因此在覆晶封装过程中，填充底胶为一个不可忽略的过程。

现有技术中填充底胶的方法为，在芯片的长边单侧涂胶，之后依靠虹吸作用，即利用液体在芯片与软性线路基板间微细孔隙所形成的毛细压力作为驱动力，对芯片其它边的内引脚进行包裹，具体如图1所示，但是在实际生产中发现，由于仅在芯片一侧涂胶，导致芯片的其它三个边的区域均为风险区域，存在的具体风险及现有方法的缺点如下：

填充缓慢，在毛细压力的驱动下，填充时间约与距离的平方成正比，同时还与底胶的温度有关，如一个7mm²的芯片，填充底胶的时间可能为数分钟到几十分钟不等，因此，为了使胶材充分渗透到芯片的另一侧，就需要足够的渗透时间，这必然会影响封胶的效率；

由于虹吸作用的压力有限，并且渗透过程受到多种因素的影响，如芯片长度和宽度、凸块间距、凸块的压痕深度、胶材的渗透性能及温度、夹具(Jig)的温度、针头的内外径、软性电路基板(即卷带Tape)的材质和线路设计、软性电路基板的引脚保护层(SR)的材质等，在上述众多因素的影响下，导致填充完成后，除芯片涂胶一侧外，其它的三边的封胶范围内很容易出现气泡、包覆不良和剥离强度不足等现象。

其中，气泡是指在芯片与软性电路基板之间的胶材内出现空洞的现象，封胶范围内的气泡很可能在后续的加热过程中，造成封胶区域的爆米花效应(popcorn)，可使芯片线路与胶材之间出现分离的现象(即分层现象)，从而使封胶失效，或在封胶区域承受应力时，因应力集中而加速破坏，进而使封胶失效，从而直接影响覆晶封装的良率、产品的可靠性以及缩短使用寿命，并且，由于气泡的存在，两个凸块之间因缺少封胶，而由导电杂质将两个凸块连通，进而使两个凸块间短路，使芯片运行异常，影响使用；包覆不良是指芯片的内引脚没有完全被胶材包覆住而裸露在空气中，剥离强度是指芯片的短边与软性电路基板剥离所需的力，包覆不良和剥离强度不足都会影响覆晶封装的效果。

发明内容

为解决上述技术问题，本发明提供了一种覆晶封装方法，通过改变涂胶路径，解决了现有技术的问题，节省了封胶的时间，提高了封胶效率，并且在一定程度上避免了封胶区域的气泡、包覆不良和剥离强度不足等现象。

为解决上述问题，本发明实施例提供了如下技术方案：

一种覆晶封装方法，包括：

将芯片的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材。

优选的，所述芯片四周的涂胶路径为四个顶角处为弧形的矩形。

优选的，所述涂胶路径与所述芯片四边的距离为240μm-260μm。

优选的，所述芯片的第一道长边为芯片的输出端，第二道长边为芯片的输入端。

优选的，所述芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片左下角下针，点胶轴带动点胶针头沿芯片周长顺时针涂布一周，其中，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

优选的，所述芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在距芯片左下角距离为1/5芯片长边长度位置下针，点胶轴带动点胶针头先涂布到所述芯片左下角，之后沿芯片周长顺时针涂布一周，其中，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

优选的，所述芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片的左上角下针，点胶轴带动点胶针头先涂布到所述芯片左下角，之后沿芯片周长顺时针涂布一周，其中，点胶针头由所述芯片左下角移动至左上角过程中，点胶针头不吐胶，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

优选的，所述芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片的左下角下针，点胶轴带动点胶针头先涂布到所述芯片左上角后，点胶针头再移动至所述芯片左下角，之后沿芯片周长顺时针涂布一周，其中，点胶针头由所述芯片左上角移动至左下角，及其之后的由所述芯片的左下角至移动左上角过程中，点胶针头不吐胶，第一次在所述芯片的左侧长边涂胶时，涂胶速度为10mm/s-25mm/s，在所述芯片的短边侧涂胶时，涂胶速度为15mm/s或20mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为15mm/s。

优选的，所述芯片的特征包括以下条件中的至少一种：

所述芯片短边宽度大于1.5mm；

所述芯片每两个凸块的间距小于30μm；

所述线路基板的内部走线复杂；

所述线路基板的引脚保护层与引脚之间为断层式排列。

优选的，所述点胶针头的内径为0.30mm-0.32mm。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例所提供的技术方案，通过将现有技术中的只在芯片一侧涂胶的涂胶方式改为在芯片的四周涂胶，并且在芯片的第一道长边侧涂胶后，需等待胶材从芯片下方渗出后才能在芯片的第二道长边侧涂胶，以排除芯片底部的气泡，避免因急于在芯片的第二道长边侧涂胶，而导致气泡被封锁在芯片与线路基板之间，从而留下安全隐患，并且由于芯片的四周均涂布有胶材，从而可以避免包覆不良以及剥离强度不足等缺陷，并且由于凸块之间均涂有胶材，从而可以避免凸块间的短路，同时四周涂胶的方式也在一定程度上提高了封胶效率，不必为了等待胶材充分渗透到芯片另一侧而浪费大量时间，从而缩短了封胶时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中涂胶路径示意图；

图2为本发明实施例一提供的覆晶封装方法的过程示意图；

图3为本发明实施例一提供的覆晶封装方法的涂胶路径的示意图；

图4为本发明实施例二提供的覆晶封装方法的涂胶路径的示意图；

图5为本发明实施例二提供的覆晶封装方法在涂胶过程中确定点胶针头移动方向的各个坐标点的示意图；

图6为线路基板的SR层与lead层间的普通式排列的排列方式示意图；

图7为本发明实施例三提供的覆晶封装方法的涂胶路径的示意图；

图8为本发明实施例三提供的覆晶封装方法在涂胶过程中确定点胶针头移动方向的各个坐标点的示意图；

图9为本发明实施例四提供的覆晶封装方法的涂胶路径的示意图；

图10为本发明实施例四提供的覆晶封装方法在涂胶过程中确定点胶针头移动方向的各个坐标点的示意图；

图11为线路基板的SR层与lead层间的断层式排列的排列方式示意图；

图12为本发明实施例五提供的覆晶封装方法的涂胶路径的示意图；

图13为本发明实施例五提供的覆晶封装方法在涂胶过程中确定点胶针头移动方向的各个坐标点的示意图。

具体实施方式

正如背景技术部分所述，现有技术中仅在芯片一侧涂胶，之后利用虹吸作用将芯片其它边的引脚进行包裹的涂胶方式，存在封胶过程缓慢，封胶效率低，并且容易出现气泡及包覆不良等各种问题，从而影响芯片的性能。发明人研究发现，出现包覆不良、剥离强度不足、分层及凸块间短路的根本原因是，由于仅在芯片一侧涂胶，虹吸作用的压力很小，以及各种因素的影响导致容易出现气泡，同时在实际生产过程中还需考虑到封胶效率不能太低，往往没有足够的时间等待胶材从芯片的另一侧完全渗出，以排除气泡并将所有引脚包裹住，从而导致出现各种缺陷。

因此，发明人考虑，可以尝试在芯片的两侧长边或芯片的四周都进行涂胶，考虑到涂胶设备的工作方式，更优选为后者，这样便可以在一定程度上提高封胶效率，缩短封胶时间，并且适当的对涂胶过程进行控制，还可以尽可能的减少气泡等缺陷。

基于上述研究的基础上，本发明实施例提供了，该方法包括：

将芯片的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材。

本发明实施例所提供的技术方案，通过在芯片的四周进行涂胶，并且在芯片的第一道长边侧涂胶后，需等待胶材从芯片下方渗出后才能在芯片的第二道长边侧涂胶，以排除芯片底部的气泡，避免因急于在芯片的第二道长边侧涂胶，而导致气泡被封锁在芯片与线路基板之间，从而留下安全隐患，并且由于芯片的四周均涂布有胶材，从而可以避免包覆不良以及剥离强度不足等缺陷，并且由于凸块之间均涂有胶材，从而可以避免凸块间的短路，同时四周涂胶的方式也在一定程度上提高了封胶效率，不必为了等待胶材充分渗透到芯片另一侧而浪费大量时间，从而缩短了封胶时间。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

本发明实施例公开的覆晶封装方法的具体过程如图2所示，具体为，将芯片IC的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材。

需要说明的是，本实施例中只要是沿顺时针或逆时针的方向在芯片四周涂胶即可，并不限定涂胶的具体顺序，可以从芯片周长的任一位置开始涂胶，如可以从芯片的短边开始涂胶，也可以从芯片的长边开始涂胶，如图2所示，可以按照标号1→2→3→4的顺序顺时针围绕芯片周长涂胶一周，或者还可以按照4→1→2→3、4→3→2→1、2→1→4→3等顺序围绕芯片周长涂胶一周，这里不再一一叙述，本实施例中仅以图1所示的1→2→3→4的涂胶顺序为例对本发明的主要思想进行说明。

发明人发现，涂胶过程中产生的气泡中的气体的主要来源就是芯片底部与线路基板的间隙中的气体，因此，为了避免产生气泡，需采用胶材将这些气体挤出芯片底部与线路基板的间隙，实际操作中具体为，在胶材一侧长边涂胶后，当胶材从芯片另一侧长边下方渗出后，即可说明芯片下方的气体已排除到安全水平，此时再在芯片的另一侧长边涂胶，以包裹住芯片另一侧的凸块，这样即可保证芯片的所有引脚处的凸块均已被胶材包裹住，从而避免包覆不良、凸块间短路等间题。

上述芯片下方气体的安全水平并非是指芯片下方的气体全部被排空，或者芯片下方全部被胶材填满，而是芯片下方所余气体不足以产生大的气泡，或者在后续加热过程中，不会出现封胶区域的爆米花现象等影响芯片性能的情况。

换句话说，在实际生产过程中，本实施例中所述的使胶材从芯片下方渗透出来所消耗的时间，要比现有技术中使胶材从芯片下方渗透出来并包裹住芯片另一侧引脚下的凸块的过程，所需的时间短很多，并且本实施例中所要求的胶材从芯片下方渗透出来的程度也远远不如现有技术中苛刻，因此，从渗透时间来看，本实施例较现有技术大大缩短了封胶时间。

对本实施例中的封胶速度进行举例说明，以尺寸为19.108*1.324mm²的芯片为例，采用现有技术中的涂胶方式需要15s完成1组芯片(1组4个芯片)的涂胶过程，而采用本发明实施例中的方法只需要6s即可完成1组芯片的涂胶过程。

具体的，如图2所示，本实施例公开的覆晶封装方法，只需保证在涂第3道胶材前，保证胶材从芯片下方渗透出来即可，其中，胶材的渗透方向为图2中的箭头a的方向，本领域技术人员可以理解，胶材的渗透方向与涂胶方向、胶材的渗透性能及温度、软性电路基板的材质和线路设计、软性电路基板的引脚保护层(SR)的材质等有关，但基本上，胶材的渗透方向与涂胶方向和芯片长度或宽度方向成一定夹角。

图2中标号为2、3、4道涂胶路径负责将芯片其它三边的内引脚进行包裹，使芯片的短边与软性电路基板间也具有足够的胶材，从而避免了现有技术中因芯片短边胶材不足而导致的剥离强度不足的缺陷，同时节省了等待胶材从芯片下方渗透包裹该三边引脚的时间，提高了封胶效率。

另外，需要说明的是，芯片四周的涂胶路径依芯片的具体形状而定，一般情况下，多数芯片为矩形，则本实施例中芯片四周的涂胶路径即为矩形，优选的，为了使封装外观更加美观，且封胶过程更加完美，矩形的四个顶角设计为弧形路径，即本实施例中芯片四周的涂胶路径为四个顶角处为弧形的矩形，具体如图3所示。

本实施例公开的覆晶封装方法，通过在芯片四周涂布胶材，并控制涂胶方式，从而基板上杜绝了气泡、包覆不良以及剥离强度不足等缺陷，并且由于凸块之间均涂有胶材，从而可以避免凸块间的短路，同时四周涂胶的方式也在一定程度上提高了封胶效率，不必为了等待胶材充分渗透到芯片另一侧而浪费大量时间，缩短了封胶时间。

实施例二

本实施例公开的覆晶封装方法的具体过程如图4和图5所示，图4为该方法涂胶路径示意图，图4中的各个标号表示涂胶方向和路径，图5为涂胶过程中确定点胶针头移动方向的各个坐标点的示意图，图5中的标号(1)-(10)表示各个坐标点，各个坐标点的位置确定了点胶针头的移动方向。

需要说明的是，一般情况下，涂胶过程中涂布的第一道长边为芯片的输出端output，第二道长边为芯片的输入端input，因为芯片输出端的引脚往往比较多，输入端的引脚较少，从引脚多的输出端开始涂胶，可使封胶效果更好，本实施例中以此为例进行说明，但并不仅限于此。

如图4和图5所示，所述芯片的左侧长边为芯片的输出端output，右侧长边为芯片的输入端input，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片左下角(即output下端)下针，点胶轴带动点胶针头沿芯片周长顺时针涂布一周，即针头移动方向为1→2→3→4，其中，在所述芯片的长边侧(即第1道和第3道路径区域)涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

上述长边侧、短边侧及弧形转角处的涂胶速度可依芯片的具体长度宽度、引脚多少等情况而定，包括但不限于上述对涂胶速度的限定。

具体的，参见图5，结合各个坐标点来说，坐标点(1)和坐标点(2)的位置重合，在实际操作中，坐标点(1)表示将点胶针头移到该位置，并确定点胶针头的高度，为涂胶过程做准备，但此时并不吐胶，坐标点(2)表示开始吐胶，同样的，坐标点(10)表示涂胶完成，将点胶针头移走，在坐标点(9)与坐标点(10)之间也不吐胶，并且，图5中的坐标点(2)和坐标点(9)之间的弧形转角处(即起始点和结束点之间)不需要吐胶(下同)，即点胶针头并不需要在这两个坐标点间移动，只需要等待胶材流动即可，除此之外，在其它坐标点间，点胶针头一直在吐胶。

另外，本实施例中为了使封胶效果更好，缩短了涂胶路径与所述芯片四边的距离(Gap)，现有技术中二者间的距离约为300μm，而本实施例中二者间的距离为240μm-260μm，优选为250μm，由于二者间的距离缩小了，从而缩短了胶材流动所需的时间，进一步的缩短了封胶时间，同时，还可以减少气泡及分层发生的几率。

并且，本实施例中为了进一步的加快封胶速度并提高封胶效果，本发明实施例中增加了点胶针头的内径，以增加吐胶量，现有技术中点胶针头的内径约为0.25mm，本实施例中采用的点胶针头的内径为0.30mm-0.32mm，优选为0.31mm。而且，由于点胶针头内径的增大以及涂胶路径与芯片四边的距离的缩小，使本实施例能够适用于尺寸较大、引脚较多的芯片。

本实施例公开的覆晶封装方法，对于胶材黏度较大(如3900-CX1胶材)或黏度较小(如8462-21胶材)的芯片均适用，同时还适用于以下类型的芯片：

宽度小于或等于1.5mm的芯片；

凸块间距大于等于30μm的芯片；

凸块排列形态为品字形或直排形的芯片；

线路基板内部无走线或较少走线的芯片，本实施例中的线路基板优选为软性线路基板；

线路基板(即软性线路基板)的引脚保护层(SR层)与引脚(lead)之间为普通式排列(排列方式如图6所示)的芯片，所述普通式排列为SR层的断边与lead(线路引脚)接触的部位为斜坡，这种排列方式便于胶材渗入芯片底部；

软性线路基板底层(PI层)材质为Kapton-EN、Kapton-150EN、Capton、Capton-E、Kapton、Kapton-150EN-A、S’Perflex以及Metaloyal-F、Upilex、Espanex-M、Upilex-S的芯片；

ILB层接合(bonding)状况为挑高成型高度(打Forming)和普通成型高度(不打Forming)的芯片，所述挑高成型高度是指芯片和软性线路基板接合后，软性线路基板的引脚后端需要翘起，所述普通成型高度则是指芯片和软性线路基板接合后，软性线路基板的引脚后端不需要翘起。

也就是说，对于大部分尺寸不会过大的芯片，本实施例中的覆晶封装方法均适用，采用该方法制作出的芯片封胶区域基本上不存在气泡分层、包覆不良、剥离强度不足和凸块间短路的情况，并且封胶时间也大大缩短。

实施例三

本实施例公开的覆晶封装方法的具体过程如图7和图8所示，与上一实施例类似，图7为该方法涂胶路径示意图，图7中的各个标号表示涂胶方向和路径，图8为涂胶过程中确定点胶针头移动方向的各个坐标点的示意图，图8中的标号(1)-(11)表示各个坐标点。

本实施例中仍以从芯片的输出端开始涂胶为例，即图中芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，并且本实施例中采用的点胶针头以及涂胶路径与所述芯片四边的距离也与上一实施例类似，这里不再赘述。

与上一实施例不同的是，本实施例中在所述芯片的四周进行涂胶时，涂胶方式具体为：

如图7和图8所示，在距芯片左下角距离为1/5芯片长边长度位置(即距output下端1/5芯片长边长度处)下针，点胶轴带动点胶针头先涂布到所述芯片左下角，之后沿芯片周长顺时针涂布一周，即针头移动方向为1→2→3→4→5，其中，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

与上一实施例类似，本实施例中对涂胶速度的描述也并不能作为对本实施例保护范围的限定，具体涂胶速度可以芯片的具体情况而定。

并且，本实施例中坐标点(1)处不吐胶，坐标点(2)处开始吐胶，坐标点(11)表示涂胶完成，将点胶针头移走，在坐标点(10)和坐标点(11)也不吐胶，坐标点(3)与坐标点(10)之间的弧形转角处同样不吐胶，点胶针头不在这两个点之间移动，除此之外，在其它坐标点间，点胶针头一直在吐胶。

同样的，本实施例中的覆晶封装方法也可应用于如上一实施例中所述的各种芯片。

实施例四

本实施例公开的覆晶封装方法的具体过程如图9和图10所示，与上一实施例类似，图9为该方法涂胶路径示意图，图9中的各个标号表示涂胶方向和路径，图10为涂胶过程中确定点胶针头移动方向的各个坐标点的示意图，图10中的标号(1)-(11)表示各个坐标点。

本实施例中其它设置与上一实施例相同，与上一实施例不同的是，本实施例中在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片的左上角(即output上端)下针，点胶轴带动点胶针头先涂布到所述芯片左下角(即output下端)，之后沿芯片周长顺时针涂布一周，即针头移动方向为1→2→3→4→5，其中，点胶针头由所述芯片左下角移动至左上角过程中，点胶针头不吐胶，即坐标点(3)-坐标点(4)之间不吐胶，涂胶速度可根据芯片的实际涂布情况而定，优选的，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

同样的，本实施例中对涂胶速度的描述也并不能作为对本实施例保护范围的限定，具体涂胶速度可以芯片的具体情况而定。

本实施例中点胶针头在坐标点(3)-坐标点(4)之间移动但不吐胶的过程，相当于为胶材增加一个压力，便于胶材更快的渗入到芯片的其它侧边位置，加快胶材的流动速度，同时也相当于一个等待胶材渗透的过程，该过程中，点胶针头的移动速度可以适当的加快，具体可根据实际涂胶情况而定。

与上一实施例类似，在坐标点(3)和坐标点(10)之间、坐标点(10)和坐标点(11)之间也不吐胶，且点胶针头并不会在坐标点(3)和坐标点(10)之间移动。

与上两个实施例不同的是，本实施例中的方法不仅适用于实施例二中所描述的芯片种类，而且，对于尺寸更大、引脚更多的芯片也适用，所述芯片的特征包括以下条件中的至少一种：

所述芯片短边宽度大于1.5mm；

所述芯片每两个凸块的间距小于30μm；

所述线路基板(软性线路基板)的内部走线复杂，具体的，软性线路基板的线路是突出于底层材料的，如果在封胶区域的线路呈“回”字形或者近似“回”字形，胶材很难流动到这部分线路区域，在这部分线路区域也就容易形成气泡，现有技术中的涂胶方式很难解决这个问题，但是采用本实施例中的方法就基本上杜绝了这部分线路区域的气泡；

所述线路基板(即软性线路基板)的引脚保护层(SR层)与引脚(lead)之间为断层式排列，排列方式如图11所示，所述断层式排列为SR层的断边与lead接触的部位为垂直于lead层的直角边，这种排列方式不利于胶材渗入芯片底部。

由于芯片的尺寸越大，所需要的胶材的重量越大，芯片的引脚数量越多，所需的渗透时间就越长，封胶过程也更容易出现气泡分层等现象，而分层位置又恰恰更容易会使凸块间发生短路的情况，以上所列几种芯片相较于普通芯片，均更容易出现气泡分层等缺陷，现有技术中的方法对上述芯片的封胶过程很难处理，但本实施例中的方法由于采用内径增大后的点胶针头，增加了吐胶量，并减小了Gap，在一定程度上缩短了胶材流动所需时间，并且，结合本实施例中的涂胶方式，解决了上述芯片的封胶处理难的问题，对尺寸较大、引脚较多、SR层与lead层为断层式排列的芯片更加适用，基本上避免了气泡分层等现象。

实施例五

本实施例公开的覆晶封装方法的具体过程如图12和图13所示，与上一实施例类似，图12为该方法涂胶路径示意图，图12中的各个标号表示涂胶方向和路径，图13为涂胶过程中确定点胶针头移动方向的各个坐标点的示意图，图13中的标号(1)-(12)表示各个坐标点。

本实施例中其它设置与上一实施例相同，与上一实施例不同的是，本实施例中在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片的左下角(即output下端)下针，点胶轴带动点胶针头先涂布到所述芯片左上角(即output上端)后，点胶针头再移动至所述芯片左下角(即output下端)，之后沿芯片周长顺时针涂布一周，即针头移动方向为1→2→3→4→5→6，其中，点胶针头由所述芯片左上角移动至左下角，及其之后的由所述芯片的左下角至移动左上角过程中，点胶针头不吐胶，即坐标点(3)-坐标点(4)、坐标点(4)-坐标点(5)之间不吐胶，第一次在所述芯片的左侧长边涂胶时，即坐标点(2)-坐标点(3)的过程，涂胶速度为10mm/s-25mm/s，在所述芯片的短边侧涂胶时，涂胶速度为15mm/s或20mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为15mm/s。

与上一实施例类似，点胶针头在坐标点(3)-坐标点(4)和坐标点(4)-坐标点(5)之间移动但不吐胶的过程，相当于为胶材增加一个压力，便于胶材更快的渗入到芯片的其它侧边位置，加快胶材的流动速度，同时也相当于一个等待胶材渗透的过程，该过程中，点胶针头的移动速度可以适当的加快，具体可根据实际涂胶情况而定。

并且，在坐标点(2)和坐标点(11)之间、坐标点(11)和坐标点(12)之间也不吐胶，且点胶针头并不会在坐标点(2)和坐标点(11)之间移动。

相应的，本实施例中的方法也是不仅适用于实施例二中所描述的芯片种类，而且，对于实施例四中所列的尺寸更大、引脚更多的芯片也适用，并且进一步完善了封胶效果，并且对尺寸更大的芯片也适用。

结合上述实施例可以得出，以上各个实施例所公开的涂胶方式并不能用于限定本发明的保护范围，对于尺寸更大、引脚更多的芯片，可以采用适当增加点胶针头在芯片的第一侧长边(即图中的output侧)涂胶时的循环次数，或是适当的减小在这一侧的涂胶速度，或进一步的增大点胶针头的内径等方式，以保证封胶效果。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (2)

1.一种覆晶封装方法，其特征在于，包括：

将芯片的凸块与线路基板的引脚接合后，在所述芯片的四周进行涂胶，其中，涂胶顺序为沿芯片周长的顺时针或逆时针方向，且至少先在所述芯片的第一道长边一侧涂布胶材，待胶材从芯片下方渗出后，再在所述芯片的第二道长边一侧涂布胶材；  

所述芯片四周的涂胶路径为四个顶角处为弧形的矩形；

所述涂胶路径与所述芯片四边的距离为240μm-260μm；

所述芯片的第一道长边为芯片的输出端，第二道长边为芯片的输入端；

所述芯片的左侧长边为芯片的输出端，右侧长边为芯片的输入端，在所述芯片的四周进行涂胶时，涂胶方式具体为：

在所述芯片左下角下针，点胶轴带动点胶针头沿芯片周长顺时针涂布一周，其中，在所述芯片的长边侧涂胶时，涂胶速度为30mm/s或35mm/s，在所述芯片的短边侧涂胶时，涂胶速度为20mm/s或25mm/s，在所述芯片的弧形转角处涂胶时，涂胶速度为25mm/s。

2.根据权利要求1所述的方法，其特征在于，所述点胶针头的内径为0.30mm-0.32mm。

Images