JP3730166B2 - 半導体素子の実装方法、及び、表示装置の製造方法 - Google Patents
半導体素子の実装方法、及び、表示装置の製造方法 Download PDFInfo
- Publication number
- JP3730166B2 JP3730166B2 JP2001373648A JP2001373648A JP3730166B2 JP 3730166 B2 JP3730166 B2 JP 3730166B2 JP 2001373648 A JP2001373648 A JP 2001373648A JP 2001373648 A JP2001373648 A JP 2001373648A JP 3730166 B2 JP3730166 B2 JP 3730166B2
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- flexible substrate
- bubbles
- pattern
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Liquid Crystal (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術範囲】
本発明は、携帯機器等や、電子手帳に使用されている表示パネルを駆動するためのドライバＩＣやメモリー，コントローラ等のベアチップ実装している電子回路装置及び液晶，有機ＥＬ，プラズマディスプレイ，ＦＥＤ等の表示モジュールに関する。
【０００２】
【従来の技術】
従来、液晶ドライバＩＣをフィルム基板にフェイスダウン実装を行う方法として金とスズを用いた共晶接続を行っている。液晶ドライバＩＣには、金からなるバンプを形成してある。バンプは、ＩＣのアルミ配線上にＳｉＯ２等からなるパッシベーション膜で形成した開口部にフォトレジストで形成した形状で強度を向上するための金属膜をスパッタリングにより成膜し、更に金を電解メッキで析出してバンプを形成する。
【０００３】
フレキシブル基板はポリイミドフィルムをベースにクロムとニッケル等からなる密着性を向上するための合金層の上にスパッタリングと電解メッキにより銅を形成した原反をパターニングしたフレキシブル基板か、もしくは銅箔にキャスティング法によりポリアミック酸ワニスを塗布硬化した原反をパターニングしたフレキシブル基板か、ポリイミドフィルムに密着性を向上するための層や銅などの薄膜にアディティブ法によりパターンを形成したフレキシブル基板を用いる。
【０００４】
フレキシブル基板は、表裏に配線しスルーホールにより表裏を銅通した両面配線のフレキシブル基板においても、同様の構成である。スルーホールの形成方法はドリルやレーザーやエッチック部などにより表裏導通の穴を形成し銅メッキにより導通する構造が一般的である。
【０００５】
更にソルダーレジストを形成する。ソルダーレジストの形成方法には、レジストインクを全面に形成した後、フォト法により目的の形状を焼き付け、現像、加熱により形成するフォトソルダーレジストとマスク印刷により目的の形状に印刷し熱硬化により形成する方法がある。印刷法は、インクの染み出しがある。
【０００６】
ソルダーレジストの被覆部外のパターンには、無電解スズめっきもしくは電解もしくは無電解ニッケルメッキ及び電解もしくは無電解金メッキを形成した。無電解スズメッキを行う場合は、スズメッキ工程で、レジストと銅パターンの隙間に局部電池が発生し、銅パターンが侵食される不具合が発生することがある。この場合、ソルダーレジスト形成前にスズメッキを行う。しかし、後工程のソルダーレジストの硬化条件によっては、スズが拡散して、ＩＣを共晶接続するための純スズ層の厚みである０．２０±０．０５μｍをキープできないことがある。スズメッキは、純スズ層と拡散層に分けられ、純スズ層はスズからなり、拡散層はスズと銅の合金層からなる。純スズ層は、加熱により銅が拡散するために減少する。
【０００７】
そのため、ボンディングのスズメッキ形成するには、レジスト形成前にパターン全体に０．０１μｍ以下のスズメッキをおこない、ソルダーレジストを形成した後に共晶接続用のスズメッキをする。スズメッキはメッキ内部の応力によりウイスカと呼ばれる単結晶のひげ状の突起物が経時的に発生するため、１２０℃１時間程度のメッキ内部の応力緩和を行う。
【０００８】
ＩＣのバンプとフレキシブル基板のＩＣを接続するパターンに、熱と圧力をかけてバンプの金とパターンのスズを金−スズ共晶接続するかもしくは、ＩＣの金バンプとパターンの金を超音波などにより金−金接合により接続した。金―スズ共晶接続は、例えばフィルム基板は、熱による伸びの影響を考慮し５０℃のステージにセットし、ＩＣを４５０℃に加熱したヘッドに吸着し、位置あわせを行った後に約２秒間加熱加圧する。加圧は、バンプとリードの重なり面積に１２００ｋｇ／ｃｍ2 の圧力で行う。このとき、ＩＣと基板の間の温度は約３７０℃となり、金とスズの共晶接続ができる。温度が低い場合は、共晶が不完全となり、接合部にクラックが入る。時間が短い場合も同じである。温度が高い場合は、フレキシブル基板のレジストが熱により変色する。更に高くすると接合部周辺のスズメッキ自体が変色する。
【０００９】
金―金接続は、加熱加圧で接続する場合は金―スズ接合より温度が高くする必要がある。また、超音波を用いて接続する場合には、低温で接続することもできる。
【００１０】
ＩＣとフレキシブル基板の接続後、アンダーフィルをＩＣの外周に塗布し、外周部全体にアンダーフィルがフィレットを形成するように充填する。アンダーフィルは、通常エポキシ系接着剤を使用するが、ベースがポリイミドからなるフレキシブル基板の場合は、接着力を高めるために変性エポキシアクリレート系接着剤を使用した。充填時のアンダーフィルのヌレを良くするために、粘度を２５℃において１０００ｃｐから５０℃に加温して２５０ｃｐに下げて充填した。充填後約１２０℃のオーブンに９０分入れて硬化する。
【００１１】
アンダーフィルには硬化後の硬さがショアＡ硬度５０程度のものを使う。硬すぎる場合は、ＳＭＴ工程のリフローを通過する場合に熱膨張による熱応力によって剥離が発生するためである。
【００１２】
また、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためにフォーミングを行う場合は、アンダーフィルに光硬化と熱硬化併用タイプを用い、アンダーフィル充填後ＩＣとＦＰＣを機械的に押さえ、ＩＣのエッジとパターンの間隔を広げると共に、光によりＩＣ外周部のアンダーフィルを硬化した。光は紫外線を使用し、この場合硬化主波長３１０ｎｍである。機械的な押さえを解除した後も、アンダーフィルは、フォーミングした形状を維持できる強度であり、更に光のあたらない、ＩＣとフレキシブル基板の間のアンダーフィルを硬化するために約１２０℃のオーブンに９０分入れる。
【００１３】
次にチップ抵抗やコンデンサなどの部品をフレキシブル基板に実装する。半田ペーストを印刷し、部品をマウントして、エアーリフロー炉にてスズ鉛の共晶半田を溶融し冷却して接合する。接合温度は２４０度ピークで２２０℃１０秒である。Ｐｂレス半田を使用する場合は、約１０℃高くなる。
【００１４】
更に、異方性導電膜を使用してパッシブ液晶やアクティブ液晶や有機ＥＬなどの表示パネルにフレキシブル基板を実装して表示装置を製造する。
【００１５】
【発明が解決しようとする課題】
このように、共晶接続を用いた実装では、アンダーフィルの充填時に気泡をまき込むことがある。まき込んだ気泡のうち、一部はアンダーフィルが硬化するまでに外部に出るが、ほとんどがアンダーフィルの硬化後そのまま閉じこまれた形で残る。この気泡が大きい場合は、ＳＭＴ工程のリフローで加熱されるため、気泡が膨張しアンダーフィルと基板の接着力がリフロ−温度で低下するため、この気泡の膨張の影響で接着部が剥がれ接合部に応力が集中し、バンプとリードの界面から断線する不具合が生ずる。また、アンダーフィル充填後真空脱泡を行ってもほとんど気泡が抜けることはない。
【００１６】
つまり、本発明はアンダーフィルの充填時にまき込んだ気泡を容易に取り除くことを可能にし、安定した接続品質の表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本問題を解決するために、少なくとも金などからなるバンプ付ＩＣとポリイミド等の絶縁フィルムに銅などからなるパターンにスズまたはニッケル及びその表面に金をメッキしたフレキシブル基板とを接続し、ＩＣとフレキシブル基板の間にアンダーフィルを注入して充填させ、更にアンダーフィルを硬化し、表示パネルと接続する表示装置の実装方法において、フレキシブル基板とＩＣのバンプを加熱加圧により金―スズ共晶接続するかもしくは超音波などにより金―金接続する工程と、ＩＣの外周の１部もしくは全面にアンダーフィルを滴下もしくは塗布する工程とアンダーフィルをＩＣの外周全体に充填する工程と、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でアンダーフィルの外側に脱泡する工程と、更に加熱によりアンダーフィルを硬化する工程とする。アンダーフィル内にある気泡は加熱した温度により膨張量を制御できる。このときの温度は接着剤が熱硬化のため、硬化に支障の無い範囲の温度と時間で制御して気泡を脱泡する。脱法の温度は、接着剤の熱硬化の温度より高くても、短時間であれば反応は進むとしても硬化までに至らない。そのため、温度の条件は、脱泡時に接着剤内からアウトガスの出ない温度が上限である。
【００１８】
また、アンダーフィルを二回に分けて充填する方法において、フレキシブル基板に第一のアンダーフィルを塗布した後にＩＣのバンプを加熱加圧または、超音波などで接続した後、第二のアンダーフィルを塗布充填し、加熱により脱泡する方法においても、第一のアンダーフィルがすでに第二のアンダーフィルを充填するときには硬化しているので、このとき発生する気泡がＩＣの外周に位置するため、脱法が一層容易に可能となった。
【００１９】
更にアンダーフィルの硬化方法を光硬化と熱硬化併用型として、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡する工程と、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためのフォーミングを行うと共に、光によりアンダーフィルを硬化する工程と、更に加熱によりアンダーフィルを硬化する工程とを備える実装方法でも同様の効果を得ることができた。
【００２０】
更にアンダーフィルの硬化方法を光硬化と熱硬化併用型として、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためにＩＣのエッジとフレキシブル基板のパターンの間隔を広げ、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡し、ＩＣのエッジとフレキシブル基板の広げた間隔を保持するために光によりアンダーフィルを硬化し、更に光の届かない未硬化の部分を加熱によりアンダーフィルを硬化する工程した実装方法とすることで、脱泡時にＩＣエッジとフレキシブル基板の間隔が広くなっているため、更に脱泡が容易となった。
【００２１】
また、上記実装方法でフレキシブル基板とＩＣを接続し、更にフレキシブル基板と表示パネルを接続することにより、安定した品質の表示装置を得ることができた。
【００２２】
上述のような表示装置の実装方法では、ＩＣのバンプとフレキシブル基板の接合品質が安定し、歩留まりが向上することにより安価な表示装置を提供できるようになった。
【００２３】
【発明の実施の形態】
本発明による半導体素子の実装方法は、基板と半導体素子を接続し、半導体素子の外周の一部もしくは外周すべてにアンダーフィルを配して、アンダーフィルを半導体素子の外周全体に充填する工程と、加熱して半導体素子と基板の間のアンダーフィルに巻き込まれた気泡を熱膨張させることにより脱泡する工程と、アンダーフィルを硬化する工程と、を備えている。さらに、アンダーフィルに光硬化と熱硬化の併用型の接着剤を用いるとともに、脱泡工程が、ＩＣのエッジとフレキシブル基板のパターンの間隔を広げた状態のままで加熱して気泡を熱膨張させて脱泡する工程と、更にその状態のままで光を照射してアンダーフィルの一部（例えば外周部）を硬化する工程と、照射した光があたらない部分（例えば半導体素子と基板の間隙）のアンダーフィルを加熱により硬化する工程を有することとした。
【００２４】
また、本発明による半導体素子の他の実装方法は、基板に第一のアンダーフィルを設けてから基板と半導体素子を接続して、その後、半導体素子の外周の一部もしくは外周すべてに第二のアンダーフィルを配し、この第二のアンダーフィルを半導体素子の外周全体に充填させ、その後、充填時に半導体素子と基板の間に入り込んだ気泡を加熱により熱膨張させることにより脱泡し、その後、第二のアンダーフィルを硬化させることとする。さらに、第二のアンダーフィルに光硬化と熱硬化の併用型接着剤を用いるとともに、第二のアンダーフィルを硬化する工程が、半導体素子のエッジと基板の間隔を広げた状態で光を照射して第二のアンダーフィルの一部（例えば外周部）を硬化する工程と、加熱により照射した光のあたらない部分（例えば半導体素子と基板の間隙）の第二のアンダーフィルを硬化する工程を有することとする。
【００２５】
このような方法により、半導体素子と基板の間隙に巻き込まれたアンダーフィルの気泡を除去することが可能になり、安定した品質のＩＣ実装を行うことができる。
【００２６】
さらに、このように実装した半導体装置を表示素子に接続して表示装置を形成すれば、信頼性の高い表示装置を提供できる。
【００２７】
【実施例】
以下に本発明の実施例を図面に基づいて説明する。
【００２８】
(実施例１)
図１は、本実施例による実装方法を示す図である。図１（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚みのパターン２ｂの表面に、スズめっきの純スズ層として０．２μｍ形成してある。
【００２９】
図１（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧することにより接続する。ここでは、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。
【００３０】
図１（ｃ）に、アンダーフィル３を塗布する工程を示す。アンダーフィル３には、熱硬化性のエポキシ系接着剤が用いられる。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点にアンダーフィルを塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００３１】
図１（ｄ）に、アンダーフィル３の充填工程を示す。ＩＣ１とフレキシブル基板の間にアンダーフィル３を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は、５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。
【００３２】
図１（ｅ）は本発明の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図１（ｆ）に示すように気泡４がＩＣ外周側より出て行き、図１（ｇ）の状態となる。加熱条件は、接着剤の沸点以下であれば良い。沸点以上の温度では、別の気泡が発生する。
【００３３】
次にアンダーフィルを硬化する。硬化条件は、１３５℃２０分放置し、連続して１８０℃６０分放置する。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００３４】
（実施例２）
図２は、本実施例の実装方法を示す図である。図２（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚みのパターン２ｂの表面に、スズめっきを０．２μｍ形成してある。パターン２ｂはバンプ１ａを介してＩＣ１と電気的に接続される。フレキシブル基板のパターン２ｂの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。このとき、第一のアンダーフィルはＩＣの外周に配置したバンプにかからない量を塗布しておく。
【００３５】
図２（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここで、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。このとき硬化する第一のアンダーフィルには、問題となる大きな気泡は入らない。
【００３６】
このように、第一のアンダーフィルをバンプにかからない範囲でＩＣとフレキシブル基板の間に設けて、ＩＣとフレキシブル基板を接続すると共にこのアンダーフィルを硬化することにより、ＩＣとフレキシブル基板へ加わる機械的なストレスがバンプとパターンの共晶接続部に応力集中し、接合部にダメージがかかることを防ぐことができる。
【００３７】
図２（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第二のアンダーフィルを塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００３８】
図２（ｄ）は、第二のアンダーフィル６の充填工程を示す模式図である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填させるとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は、５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィル５の外周側になる。
【００３９】
図２（ｅ）は本実施例の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図２（ｆ）に示すように気泡４がＩＣ外周側より出て行き、図２（ｇ）の状態となる。加熱条件は、接着剤の沸点以下であれば良い。沸点以上の温度では、別の気泡が発生する。
【００４０】
次に第二のアンダーフィルを硬化する。硬化条件は、１３５℃２０分放置し、連続して１８０℃６０分放置して完了する。
【００４１】
この実施例では、第一のアンダーフィルが第二のアンダーフィルの充填時にあるため、気泡４の位置が実施例１と比べＩＣ１の外周側に発生する。そのため、容易に気泡４が抜ける。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００４２】
（実施例３）
図３は、本実施例の実装方法を示す図である。前述の実施例と同様の部分については一部省略する。
【００４３】
図３（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに銅からなる８μｍ厚みのパターン２ｂが設けられており、このパターン２ｂの表面にスズめっきが０．２μｍ形成してある。フレキシブル基板のＩＣと接続するパターンの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。
【００４４】
図３（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここでは、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧した。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。
【００４５】
図３（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第２のアンダーフィル６を塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００４６】
図３（ｄ）は、第二のアンダーフィル６の充填工程である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィルの外周側になる。
【００４７】
図３（ｅ）は本発明の気泡４を脱泡する工程である。ここで、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図３（ｆ）に示すように気泡４がＩＣ外周側より出て行き脱泡が完了する。
【００４８】
図３（ｇ）は、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するために、機械的にＩＣエッジ部とパターンの間隔を広げた状態である。機械的な保持を解除してもこの状態を保持するためにＩＣ側より紫外線を照射し、ＩＣ外周にある第二のアンダーフィルを硬化する。
【００４９】
これは、ＩＣのダイシング工程でダイシングラインにＴＥＧ等の回路を配置した場合に、アルミ等のバリが生じ、このバリとフレキシブル基板のパターンが接触することで起こる場合と、フレキシブル基板の変形により発生することがあるため、これを防止するために行う。また、ＩＣとフレキシブル基板の間のアンダーフィルには紫外線が照射できないため、この段階ではアンダーフィルは未硬化である。そのため、さらに、加熱して硬化させる。硬化条件は、１２０℃９０分である。図３（ｅ）で加熱した条件はこの加熱による硬化温度より高いが、短時間であるためアンダーフィルは硬化しない。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００５０】
（実施例４）
図４は、本実施例の実装方法を示す図である。前述の実施例と同様の部分については一部省略する。
【００５１】
図４（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに銅からなる８μｍ厚みのパターン２ｂが設けられており、そのパターン２ｂの表面に、スズめっきが０．２μｍ形成してある。フレキシブル基板のＩＣと接続するパターンの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。
【００５２】
図４（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここで、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。
【００５３】
図４（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第二のアンダーフィル６を塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００５４】
図４（ｄ）は、第二のアンダーフィル６の充填工程である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィルの外周側になる。
【００５５】
図４（ｅ）は、実施例３と同様、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するために、機械的にＩＣエッジ部とパターンの間隔を広げた状態である。
【００５６】
図４（ｆ）は本発明の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱するの条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。加熱手段もツールだけでなく、熱風等でも良い。この条件では、接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図４（ｇ）に示すように気泡４がＩＣ外周側より出て行き脱泡が完了する。実施例３と比べて、ＩＣエッジとパターンの間隔を広げているため、気泡が出で行きやすい。
【００５７】
図４（ｈ）は機械的な保持を解除してもこの状態を保持するために、ＩＣ側より紫外線を照射して、ＩＣ外周にある第二のアンダーフィルを硬化した状態である。ここで、ＩＣとフレキシブル基板の間のアンダーフィルには紫外線が照射できないため、この段階では未硬化である。そのため、さらに加熱により硬化させる。硬化条件は、１２０℃９０分である。図４（ｅ）で加熱した条件はこの加熱による硬化温度より高いが、短時間であるため硬化しない。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００５８】
【発明の効果】
本発明は以上説明したように、極めて気泡の少ない安定した品質のＩＣ実装を行うとともに、ＩＣ実装後の半田リフロー等によるダメージの無い、安定した品質の電子回路装置及び表示装置を提供できるようになった。
【図面の簡単な説明】
【図１】本発明の実施例１による実装工程の概略を表す工程図である。
【図２】本発明の実施例２による実装工程の概略を表す工程図である。
【図３】本発明の実施例３による実装工程の概略を表す工程図である。
【図４】本発明の実施例４による実装工程の概略を表す工程図である。
【図５】表示装置を表す上面図
【符号の説明】
１ ＩＣ
１ａ 金バンプ
２ フレキシブル基板
２ａ ポリイミドフィルム
２ｂ パターン
３ アンダーフィル
４ 気泡
５ 第一のアンダーフィル
６ 第二のアンダーフィル
７ 液晶パネル
８ チップ部品
【発明の属する技術範囲】
本発明は、携帯機器等や、電子手帳に使用されている表示パネルを駆動するためのドライバＩＣやメモリー，コントローラ等のベアチップ実装している電子回路装置及び液晶，有機ＥＬ，プラズマディスプレイ，ＦＥＤ等の表示モジュールに関する。
【０００２】
【従来の技術】
従来、液晶ドライバＩＣをフィルム基板にフェイスダウン実装を行う方法として金とスズを用いた共晶接続を行っている。液晶ドライバＩＣには、金からなるバンプを形成してある。バンプは、ＩＣのアルミ配線上にＳｉＯ２等からなるパッシベーション膜で形成した開口部にフォトレジストで形成した形状で強度を向上するための金属膜をスパッタリングにより成膜し、更に金を電解メッキで析出してバンプを形成する。
【０００３】
フレキシブル基板はポリイミドフィルムをベースにクロムとニッケル等からなる密着性を向上するための合金層の上にスパッタリングと電解メッキにより銅を形成した原反をパターニングしたフレキシブル基板か、もしくは銅箔にキャスティング法によりポリアミック酸ワニスを塗布硬化した原反をパターニングしたフレキシブル基板か、ポリイミドフィルムに密着性を向上するための層や銅などの薄膜にアディティブ法によりパターンを形成したフレキシブル基板を用いる。
【０００４】
フレキシブル基板は、表裏に配線しスルーホールにより表裏を銅通した両面配線のフレキシブル基板においても、同様の構成である。スルーホールの形成方法はドリルやレーザーやエッチック部などにより表裏導通の穴を形成し銅メッキにより導通する構造が一般的である。
【０００５】
更にソルダーレジストを形成する。ソルダーレジストの形成方法には、レジストインクを全面に形成した後、フォト法により目的の形状を焼き付け、現像、加熱により形成するフォトソルダーレジストとマスク印刷により目的の形状に印刷し熱硬化により形成する方法がある。印刷法は、インクの染み出しがある。
【０００６】
ソルダーレジストの被覆部外のパターンには、無電解スズめっきもしくは電解もしくは無電解ニッケルメッキ及び電解もしくは無電解金メッキを形成した。無電解スズメッキを行う場合は、スズメッキ工程で、レジストと銅パターンの隙間に局部電池が発生し、銅パターンが侵食される不具合が発生することがある。この場合、ソルダーレジスト形成前にスズメッキを行う。しかし、後工程のソルダーレジストの硬化条件によっては、スズが拡散して、ＩＣを共晶接続するための純スズ層の厚みである０．２０±０．０５μｍをキープできないことがある。スズメッキは、純スズ層と拡散層に分けられ、純スズ層はスズからなり、拡散層はスズと銅の合金層からなる。純スズ層は、加熱により銅が拡散するために減少する。
【０００７】
そのため、ボンディングのスズメッキ形成するには、レジスト形成前にパターン全体に０．０１μｍ以下のスズメッキをおこない、ソルダーレジストを形成した後に共晶接続用のスズメッキをする。スズメッキはメッキ内部の応力によりウイスカと呼ばれる単結晶のひげ状の突起物が経時的に発生するため、１２０℃１時間程度のメッキ内部の応力緩和を行う。
【０００８】
ＩＣのバンプとフレキシブル基板のＩＣを接続するパターンに、熱と圧力をかけてバンプの金とパターンのスズを金−スズ共晶接続するかもしくは、ＩＣの金バンプとパターンの金を超音波などにより金−金接合により接続した。金―スズ共晶接続は、例えばフィルム基板は、熱による伸びの影響を考慮し５０℃のステージにセットし、ＩＣを４５０℃に加熱したヘッドに吸着し、位置あわせを行った後に約２秒間加熱加圧する。加圧は、バンプとリードの重なり面積に１２００ｋｇ／ｃｍ2 の圧力で行う。このとき、ＩＣと基板の間の温度は約３７０℃となり、金とスズの共晶接続ができる。温度が低い場合は、共晶が不完全となり、接合部にクラックが入る。時間が短い場合も同じである。温度が高い場合は、フレキシブル基板のレジストが熱により変色する。更に高くすると接合部周辺のスズメッキ自体が変色する。
【０００９】
金―金接続は、加熱加圧で接続する場合は金―スズ接合より温度が高くする必要がある。また、超音波を用いて接続する場合には、低温で接続することもできる。
【００１０】
ＩＣとフレキシブル基板の接続後、アンダーフィルをＩＣの外周に塗布し、外周部全体にアンダーフィルがフィレットを形成するように充填する。アンダーフィルは、通常エポキシ系接着剤を使用するが、ベースがポリイミドからなるフレキシブル基板の場合は、接着力を高めるために変性エポキシアクリレート系接着剤を使用した。充填時のアンダーフィルのヌレを良くするために、粘度を２５℃において１０００ｃｐから５０℃に加温して２５０ｃｐに下げて充填した。充填後約１２０℃のオーブンに９０分入れて硬化する。
【００１１】
アンダーフィルには硬化後の硬さがショアＡ硬度５０程度のものを使う。硬すぎる場合は、ＳＭＴ工程のリフローを通過する場合に熱膨張による熱応力によって剥離が発生するためである。
【００１２】
また、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためにフォーミングを行う場合は、アンダーフィルに光硬化と熱硬化併用タイプを用い、アンダーフィル充填後ＩＣとＦＰＣを機械的に押さえ、ＩＣのエッジとパターンの間隔を広げると共に、光によりＩＣ外周部のアンダーフィルを硬化した。光は紫外線を使用し、この場合硬化主波長３１０ｎｍである。機械的な押さえを解除した後も、アンダーフィルは、フォーミングした形状を維持できる強度であり、更に光のあたらない、ＩＣとフレキシブル基板の間のアンダーフィルを硬化するために約１２０℃のオーブンに９０分入れる。
【００１３】
次にチップ抵抗やコンデンサなどの部品をフレキシブル基板に実装する。半田ペーストを印刷し、部品をマウントして、エアーリフロー炉にてスズ鉛の共晶半田を溶融し冷却して接合する。接合温度は２４０度ピークで２２０℃１０秒である。Ｐｂレス半田を使用する場合は、約１０℃高くなる。
【００１４】
更に、異方性導電膜を使用してパッシブ液晶やアクティブ液晶や有機ＥＬなどの表示パネルにフレキシブル基板を実装して表示装置を製造する。
【００１５】
【発明が解決しようとする課題】
このように、共晶接続を用いた実装では、アンダーフィルの充填時に気泡をまき込むことがある。まき込んだ気泡のうち、一部はアンダーフィルが硬化するまでに外部に出るが、ほとんどがアンダーフィルの硬化後そのまま閉じこまれた形で残る。この気泡が大きい場合は、ＳＭＴ工程のリフローで加熱されるため、気泡が膨張しアンダーフィルと基板の接着力がリフロ−温度で低下するため、この気泡の膨張の影響で接着部が剥がれ接合部に応力が集中し、バンプとリードの界面から断線する不具合が生ずる。また、アンダーフィル充填後真空脱泡を行ってもほとんど気泡が抜けることはない。
【００１６】
つまり、本発明はアンダーフィルの充填時にまき込んだ気泡を容易に取り除くことを可能にし、安定した接続品質の表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本問題を解決するために、少なくとも金などからなるバンプ付ＩＣとポリイミド等の絶縁フィルムに銅などからなるパターンにスズまたはニッケル及びその表面に金をメッキしたフレキシブル基板とを接続し、ＩＣとフレキシブル基板の間にアンダーフィルを注入して充填させ、更にアンダーフィルを硬化し、表示パネルと接続する表示装置の実装方法において、フレキシブル基板とＩＣのバンプを加熱加圧により金―スズ共晶接続するかもしくは超音波などにより金―金接続する工程と、ＩＣの外周の１部もしくは全面にアンダーフィルを滴下もしくは塗布する工程とアンダーフィルをＩＣの外周全体に充填する工程と、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でアンダーフィルの外側に脱泡する工程と、更に加熱によりアンダーフィルを硬化する工程とする。アンダーフィル内にある気泡は加熱した温度により膨張量を制御できる。このときの温度は接着剤が熱硬化のため、硬化に支障の無い範囲の温度と時間で制御して気泡を脱泡する。脱法の温度は、接着剤の熱硬化の温度より高くても、短時間であれば反応は進むとしても硬化までに至らない。そのため、温度の条件は、脱泡時に接着剤内からアウトガスの出ない温度が上限である。
【００１８】
また、アンダーフィルを二回に分けて充填する方法において、フレキシブル基板に第一のアンダーフィルを塗布した後にＩＣのバンプを加熱加圧または、超音波などで接続した後、第二のアンダーフィルを塗布充填し、加熱により脱泡する方法においても、第一のアンダーフィルがすでに第二のアンダーフィルを充填するときには硬化しているので、このとき発生する気泡がＩＣの外周に位置するため、脱法が一層容易に可能となった。
【００１９】
更にアンダーフィルの硬化方法を光硬化と熱硬化併用型として、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡する工程と、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためのフォーミングを行うと共に、光によりアンダーフィルを硬化する工程と、更に加熱によりアンダーフィルを硬化する工程とを備える実装方法でも同様の効果を得ることができた。
【００２０】
更にアンダーフィルの硬化方法を光硬化と熱硬化併用型として、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するためにＩＣのエッジとフレキシブル基板のパターンの間隔を広げ、加熱によりＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡し、ＩＣのエッジとフレキシブル基板の広げた間隔を保持するために光によりアンダーフィルを硬化し、更に光の届かない未硬化の部分を加熱によりアンダーフィルを硬化する工程した実装方法とすることで、脱泡時にＩＣエッジとフレキシブル基板の間隔が広くなっているため、更に脱泡が容易となった。
【００２１】
また、上記実装方法でフレキシブル基板とＩＣを接続し、更にフレキシブル基板と表示パネルを接続することにより、安定した品質の表示装置を得ることができた。
【００２２】
上述のような表示装置の実装方法では、ＩＣのバンプとフレキシブル基板の接合品質が安定し、歩留まりが向上することにより安価な表示装置を提供できるようになった。
【００２３】
【発明の実施の形態】
本発明による半導体素子の実装方法は、基板と半導体素子を接続し、半導体素子の外周の一部もしくは外周すべてにアンダーフィルを配して、アンダーフィルを半導体素子の外周全体に充填する工程と、加熱して半導体素子と基板の間のアンダーフィルに巻き込まれた気泡を熱膨張させることにより脱泡する工程と、アンダーフィルを硬化する工程と、を備えている。さらに、アンダーフィルに光硬化と熱硬化の併用型の接着剤を用いるとともに、脱泡工程が、ＩＣのエッジとフレキシブル基板のパターンの間隔を広げた状態のままで加熱して気泡を熱膨張させて脱泡する工程と、更にその状態のままで光を照射してアンダーフィルの一部（例えば外周部）を硬化する工程と、照射した光があたらない部分（例えば半導体素子と基板の間隙）のアンダーフィルを加熱により硬化する工程を有することとした。
【００２４】
また、本発明による半導体素子の他の実装方法は、基板に第一のアンダーフィルを設けてから基板と半導体素子を接続して、その後、半導体素子の外周の一部もしくは外周すべてに第二のアンダーフィルを配し、この第二のアンダーフィルを半導体素子の外周全体に充填させ、その後、充填時に半導体素子と基板の間に入り込んだ気泡を加熱により熱膨張させることにより脱泡し、その後、第二のアンダーフィルを硬化させることとする。さらに、第二のアンダーフィルに光硬化と熱硬化の併用型接着剤を用いるとともに、第二のアンダーフィルを硬化する工程が、半導体素子のエッジと基板の間隔を広げた状態で光を照射して第二のアンダーフィルの一部（例えば外周部）を硬化する工程と、加熱により照射した光のあたらない部分（例えば半導体素子と基板の間隙）の第二のアンダーフィルを硬化する工程を有することとする。
【００２５】
このような方法により、半導体素子と基板の間隙に巻き込まれたアンダーフィルの気泡を除去することが可能になり、安定した品質のＩＣ実装を行うことができる。
【００２６】
さらに、このように実装した半導体装置を表示素子に接続して表示装置を形成すれば、信頼性の高い表示装置を提供できる。
【００２７】
【実施例】
以下に本発明の実施例を図面に基づいて説明する。
【００２８】
(実施例１)
図１は、本実施例による実装方法を示す図である。図１（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚みのパターン２ｂの表面に、スズめっきの純スズ層として０．２μｍ形成してある。
【００２９】
図１（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧することにより接続する。ここでは、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。
【００３０】
図１（ｃ）に、アンダーフィル３を塗布する工程を示す。アンダーフィル３には、熱硬化性のエポキシ系接着剤が用いられる。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点にアンダーフィルを塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００３１】
図１（ｄ）に、アンダーフィル３の充填工程を示す。ＩＣ１とフレキシブル基板の間にアンダーフィル３を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は、５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。
【００３２】
図１（ｅ）は本発明の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図１（ｆ）に示すように気泡４がＩＣ外周側より出て行き、図１（ｇ）の状態となる。加熱条件は、接着剤の沸点以下であれば良い。沸点以上の温度では、別の気泡が発生する。
【００３３】
次にアンダーフィルを硬化する。硬化条件は、１３５℃２０分放置し、連続して１８０℃６０分放置する。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００３４】
（実施例２）
図２は、本実施例の実装方法を示す図である。図２（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚みのパターン２ｂの表面に、スズめっきを０．２μｍ形成してある。パターン２ｂはバンプ１ａを介してＩＣ１と電気的に接続される。フレキシブル基板のパターン２ｂの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。このとき、第一のアンダーフィルはＩＣの外周に配置したバンプにかからない量を塗布しておく。
【００３５】
図２（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここで、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。このとき硬化する第一のアンダーフィルには、問題となる大きな気泡は入らない。
【００３６】
このように、第一のアンダーフィルをバンプにかからない範囲でＩＣとフレキシブル基板の間に設けて、ＩＣとフレキシブル基板を接続すると共にこのアンダーフィルを硬化することにより、ＩＣとフレキシブル基板へ加わる機械的なストレスがバンプとパターンの共晶接続部に応力集中し、接合部にダメージがかかることを防ぐことができる。
【００３７】
図２（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第二のアンダーフィルを塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００３８】
図２（ｄ）は、第二のアンダーフィル６の充填工程を示す模式図である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填させるとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は、５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィル５の外周側になる。
【００３９】
図２（ｅ）は本実施例の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図２（ｆ）に示すように気泡４がＩＣ外周側より出て行き、図２（ｇ）の状態となる。加熱条件は、接着剤の沸点以下であれば良い。沸点以上の温度では、別の気泡が発生する。
【００４０】
次に第二のアンダーフィルを硬化する。硬化条件は、１３５℃２０分放置し、連続して１８０℃６０分放置して完了する。
【００４１】
この実施例では、第一のアンダーフィルが第二のアンダーフィルの充填時にあるため、気泡４の位置が実施例１と比べＩＣ１の外周側に発生する。そのため、容易に気泡４が抜ける。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００４２】
（実施例３）
図３は、本実施例の実装方法を示す図である。前述の実施例と同様の部分については一部省略する。
【００４３】
図３（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに銅からなる８μｍ厚みのパターン２ｂが設けられており、このパターン２ｂの表面にスズめっきが０．２μｍ形成してある。フレキシブル基板のＩＣと接続するパターンの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。
【００４４】
図３（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここでは、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧した。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。
【００４５】
図３（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第２のアンダーフィル６を塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００４６】
図３（ｄ）は、第二のアンダーフィル６の充填工程である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィルの外周側になる。
【００４７】
図３（ｅ）は本発明の気泡４を脱泡する工程である。ここで、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱する条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。この条件では接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図３（ｆ）に示すように気泡４がＩＣ外周側より出て行き脱泡が完了する。
【００４８】
図３（ｇ）は、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するために、機械的にＩＣエッジ部とパターンの間隔を広げた状態である。機械的な保持を解除してもこの状態を保持するためにＩＣ側より紫外線を照射し、ＩＣ外周にある第二のアンダーフィルを硬化する。
【００４９】
これは、ＩＣのダイシング工程でダイシングラインにＴＥＧ等の回路を配置した場合に、アルミ等のバリが生じ、このバリとフレキシブル基板のパターンが接触することで起こる場合と、フレキシブル基板の変形により発生することがあるため、これを防止するために行う。また、ＩＣとフレキシブル基板の間のアンダーフィルには紫外線が照射できないため、この段階ではアンダーフィルは未硬化である。そのため、さらに、加熱して硬化させる。硬化条件は、１２０℃９０分である。図３（ｅ）で加熱した条件はこの加熱による硬化温度より高いが、短時間であるためアンダーフィルは硬化しない。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００５０】
（実施例４）
図４は、本実施例の実装方法を示す図である。前述の実施例と同様の部分については一部省略する。
【００５１】
図４（ａ）は、ＩＣ１とフレキシブル基板２の接続前の断面図である。ＩＣ１には金からなるバンプ１ａが電解メッキにより形成してある。バンプ１ａは３０μｍピッチで連続して形成してあり、ペリフェラル状に配置してある。バンプ１ａの高さは１５μｍである。フレキシブル基板２はポリイミドからなる２５μｍの厚みのベースフィルム２ａに銅からなる８μｍ厚みのパターン２ｂが設けられており、そのパターン２ｂの表面に、スズめっきが０．２μｍ形成してある。フレキシブル基板のＩＣと接続するパターンの内側にはパターンを配置してある。アンダーフィルは２回の工程に分けて充填する。第一のアンダーフィル５は、ＩＣ１とフレキシブル基板２を接続する前に塗布しておく。
【００５２】
図４（ｂ）は、ＩＣ１とフレキシブル基板２を接続した断面である。バンプ１ａとパターン２ｂのスズを加熱加圧して接続する。ここで、ＩＣ１を４５０℃に加熱し、フレキシブル基板２を５０℃に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａとパターン２ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力をかけ、加圧時間は２秒間で行った。接続と同時に第一のアンダーフィルを硬化する。第一のアンダーフィルは、熱硬化性でも、嫌気硬化性でも良い。
【００５３】
図４（ｃ）は、第二のアンダーフィル６を塗布する工程であり、第二のアンダーフィル６は、熱硬化性のエポキシ系接着剤である。基板の熱膨張率とＩＣの熱膨張率及びプロセス温度によりフィラーを添加する場合もある。ＩＣ１の外形の各角４点に第二のアンダーフィル６を塗布した。塗布位置はこれにこだわるものではなく、線引きで外周に塗布しても良い。
【００５４】
図４（ｄ）は、第二のアンダーフィル６の充填工程である。ここでは、ＩＣ１とフレキシブル基板の間に第二のアンダーフィル６を充填するとともに、ＩＣ１の外周にフィレットを形成するまで放置する。条件は５０℃１２０秒である。この充填により従来問題となる気泡４が発生する。発生する気泡は第一のアンダーフィルの外周側になる。
【００５５】
図４（ｅ）は、実施例３と同様、ＩＣのエッジとフレキシブル基板のパターンのショートを防止するために、機械的にＩＣエッジ部とパターンの間隔を広げた状態である。
【００５６】
図４（ｆ）は本発明の気泡４を脱泡する工程で、加温は、１４０〜２００℃に加熱したツール（図示せず）をフレキシブル基板の表面に当てて５秒間加熱するの条件で行う。加熱は、フレキシブル基板側にこだわるものではなくＩＣ側からでも良い。加熱手段もツールだけでなく、熱風等でも良い。この条件では、接着剤は硬化しない。接着剤を低粘度化するとともに気泡４を熱膨張し、図４（ｇ）に示すように気泡４がＩＣ外周側より出て行き脱泡が完了する。実施例３と比べて、ＩＣエッジとパターンの間隔を広げているため、気泡が出で行きやすい。
【００５７】
図４（ｈ）は機械的な保持を解除してもこの状態を保持するために、ＩＣ側より紫外線を照射して、ＩＣ外周にある第二のアンダーフィルを硬化した状態である。ここで、ＩＣとフレキシブル基板の間のアンダーフィルには紫外線が照射できないため、この段階では未硬化である。そのため、さらに加熱により硬化させる。硬化条件は、１２０℃９０分である。図４（ｅ）で加熱した条件はこの加熱による硬化温度より高いが、短時間であるため硬化しない。フレキシブル基板と表示パネルに異方性導電膜で接続して、図５に示した表示装置が完成する。
【００５８】
【発明の効果】
本発明は以上説明したように、極めて気泡の少ない安定した品質のＩＣ実装を行うとともに、ＩＣ実装後の半田リフロー等によるダメージの無い、安定した品質の電子回路装置及び表示装置を提供できるようになった。
【図面の簡単な説明】
【図１】本発明の実施例１による実装工程の概略を表す工程図である。
【図２】本発明の実施例２による実装工程の概略を表す工程図である。
【図３】本発明の実施例３による実装工程の概略を表す工程図である。
【図４】本発明の実施例４による実装工程の概略を表す工程図である。
【図５】表示装置を表す上面図
【符号の説明】
１ ＩＣ
１ａ 金バンプ
２ フレキシブル基板
２ａ ポリイミドフィルム
２ｂ パターン
３ アンダーフィル
４ 気泡
５ 第一のアンダーフィル
６ 第二のアンダーフィル
７ 液晶パネル
８ チップ部品
Claims (4)
- 基板と半導体素子を接続する工程と、
前記半導体素子の外周の一部もしくは全面にアンダーフィルを配し、前記アンダーフィルを前記半導体素子の外周全体に充填する工程と、
前記半導体素子と前記基板との間に前記アンダーフィルの充填時にまき込んだ気泡を加熱して熱膨張させることにより、前記気泡を前記半導体素子の外周側より排出する脱泡工程と、
前記アンダーフィルを硬化する工程と、を備えることを特徴とする半導体素子の実装方法。 - ＩＣが実装されたフレキシブル基板を表示パネルに接続してなる表示装置の製造方法であって、
前記フレキシブル基板と前記ＩＣを接続する第一工程と、
前記ＩＣの外周の少なくとも一部にアンダーフィルを設け、前記アンダーフィルを前記ＩＣの外周全体に充填する第二工程と、
前記ＩＣと前記フレキシブル基板との間に前記アンダーフィルの充填時にまき込んだ気泡を加熱して熱膨張させることにより、前記気泡を前記ＩＣの外周側より排出する脱泡工程と、
前記アンダーフィルを硬化する工程と、
前記フレキシブル基板を表示パネルに接続する工程と、を備えることを特徴とする表示装置の製造方法。 - 前記第一工程は、前記フレキシブル基板に第二のアンダーフィルを設けて前記ＩＣを接続する工程であり、前記第二工程の前に前記第二のアンダーフィルを硬化させることを特徴とする請求項２に記載の表示装置の製造方法。
- 加熱されたツールを用いて前記気泡が加熱されることを特徴とする請求項２または３に記載の表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373648A JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373648A JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005171280A Division JP4443473B2 (ja) | 2005-06-10 | 2005-06-10 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174045A JP2003174045A (ja) | 2003-06-20 |
| JP3730166B2 true JP3730166B2 (ja) | 2005-12-21 |
Family
ID=19182327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373648A Expired - Fee Related JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730166B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738014A (zh) * | 2011-04-14 | 2012-10-17 | 颀中科技（苏州）有限公司 | 覆晶封装方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216720A (ja) * | 2005-02-02 | 2006-08-17 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2007123789A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | 電子モジュールにおける電子部品実装構造 |
| CN110263734B (zh) * | 2019-06-25 | 2021-08-17 | 昆山国显光电有限公司 | 指纹模组及显示装置 |
-
2001
- 2001-12-07 JP JP2001373648A patent/JP3730166B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738014A (zh) * | 2011-04-14 | 2012-10-17 | 颀中科技（苏州）有限公司 | 覆晶封装方法 |
| CN102738014B (zh) * | 2011-04-14 | 2013-08-28 | 颀中科技（苏州）有限公司 | 覆晶封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174045A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| KR100746330B1 (ko) | 초음파를 이용한 전자부품간의 접속방법 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3730166B2 (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 | |
| JP5061668B2 (ja) | ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
| JP4443473B2 (ja) | 表示装置の製造方法 | |
| JPH1022334A (ja) | 半導体装置 | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| JP2005142210A (ja) | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 | |
| US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP4069588B2 (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JP2008243879A (ja) | 電子装置およびその製造方法 | |
| JP3868557B2 (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP2006041559A (ja) | 半導体装置及び電子機器 | |
| JP4031899B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JPH0510365Y2 (ja) | ||
| JP2003332381A (ja) | 電子部品の実装方法 | |
| JP4705070B2 (ja) | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |