JP2003174045A - 半導体素子の実装方法、及び、表示装置の製造方法 - Google Patents
半導体素子の実装方法、及び、表示装置の製造方法Info
- Publication number
- JP2003174045A JP2003174045A JP2001373648A JP2001373648A JP2003174045A JP 2003174045 A JP2003174045 A JP 2003174045A JP 2001373648 A JP2001373648 A JP 2001373648A JP 2001373648 A JP2001373648 A JP 2001373648A JP 2003174045 A JP2003174045 A JP 2003174045A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- flexible substrate
- bubbles
- curing
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Liquid Crystal (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】アンダーフィルのボイドを低減する方法を提供
する。 【解決手段】バンプを形成したＩＣとパターンを形成し
たフレキシブル基板を、フェイスダウン実装し、ＩＣの
側面からアンダーフィルを注入し、硬化してなる実装方
法において、アンダーフィル注入時に巻き込む気泡を、
加熱により気泡を熱膨張することで脱泡し、その後アン
ダーフィルを硬化する。半田リフローで発生する気泡の
膨張による接続断線不良を低減し、安定した品質が実現
可能となった。
する。 【解決手段】バンプを形成したＩＣとパターンを形成し
たフレキシブル基板を、フェイスダウン実装し、ＩＣの
側面からアンダーフィルを注入し、硬化してなる実装方
法において、アンダーフィル注入時に巻き込む気泡を、
加熱により気泡を熱膨張することで脱泡し、その後アン
ダーフィルを硬化する。半田リフローで発生する気泡の
膨張による接続断線不良を低減し、安定した品質が実現
可能となった。
Description
【０００１】
【発明の属する技術範囲】本発明は、携帯機器等や、電
子手帳に使用されている表示パネルを駆動するためのド
ライバＩＣやメモリー，コントローラ等のベアチップ実
装している電子回路装置及び液晶，有機ＥＬ，プラズマ
ディスプレイ，ＦＥＤ等の表示モジュールに関する。
子手帳に使用されている表示パネルを駆動するためのド
ライバＩＣやメモリー，コントローラ等のベアチップ実
装している電子回路装置及び液晶，有機ＥＬ，プラズマ
ディスプレイ，ＦＥＤ等の表示モジュールに関する。
【０００２】
【従来の技術】従来、液晶ドライバＩＣをフィルム基板
にフェイスダウン実装を行う方法として金とスズを用い
た共晶接続を行っている。液晶ドライバＩＣには、金か
らなるバンプを形成してある。バンプは、ＩＣのアルミ
配線上にＳｉＯ２等からなるパッシベーション膜で形成
した開口部にフォトレジストで形成した形状で強度を向
上するための金属膜をスパッタリングにより成膜し、更
に金を電解メッキで析出してバンプを形成する。
にフェイスダウン実装を行う方法として金とスズを用い
た共晶接続を行っている。液晶ドライバＩＣには、金か
らなるバンプを形成してある。バンプは、ＩＣのアルミ
配線上にＳｉＯ２等からなるパッシベーション膜で形成
した開口部にフォトレジストで形成した形状で強度を向
上するための金属膜をスパッタリングにより成膜し、更
に金を電解メッキで析出してバンプを形成する。
【０００３】フレキシブル基板はポリイミドフィルムを
ベースにクロムとニッケル等からなる密着性を向上する
ための合金層の上にスパッタリングと電解メッキにより
銅を形成した原反をパターニングしたフレキシブル基板
か、もしくは銅箔にキャスティング法によりポリアミッ
ク酸ワニスを塗布硬化した原反をパターニングしたフレ
キシブル基板か、ポリイミドフィルムに密着性を向上す
るための層や銅などの薄膜にアディティブ法によりパタ
ーンを形成したフレキシブル基板を用いる。
ベースにクロムとニッケル等からなる密着性を向上する
ための合金層の上にスパッタリングと電解メッキにより
銅を形成した原反をパターニングしたフレキシブル基板
か、もしくは銅箔にキャスティング法によりポリアミッ
ク酸ワニスを塗布硬化した原反をパターニングしたフレ
キシブル基板か、ポリイミドフィルムに密着性を向上す
るための層や銅などの薄膜にアディティブ法によりパタ
ーンを形成したフレキシブル基板を用いる。
【０００４】フレキシブル基板は、表裏に配線しスルー
ホールにより表裏を銅通した両面配線のフレキシブル基
板においても、同様の構成である。スルーホールの形成
方法はドリルやレーザーやエッチック部などにより表裏
導通の穴を形成し銅メッキにより導通する構造が一般的
である。
ホールにより表裏を銅通した両面配線のフレキシブル基
板においても、同様の構成である。スルーホールの形成
方法はドリルやレーザーやエッチック部などにより表裏
導通の穴を形成し銅メッキにより導通する構造が一般的
である。
【０００５】更にソルダーレジストを形成する。ソルダ
ーレジストの形成方法には、レジストインクを全面に形
成した後、フォト法により目的の形状を焼き付け、現
像、加熱により形成するフォトソルダーレジストとマス
ク印刷により目的の形状に印刷し熱硬化により形成する
方法がある。印刷法は、インクの染み出しがある。
ーレジストの形成方法には、レジストインクを全面に形
成した後、フォト法により目的の形状を焼き付け、現
像、加熱により形成するフォトソルダーレジストとマス
ク印刷により目的の形状に印刷し熱硬化により形成する
方法がある。印刷法は、インクの染み出しがある。
【０００６】ソルダーレジストの被覆部外のパターンに
は、無電解スズめっきもしくは電解もしくは無電解ニッ
ケルメッキ及び電解もしくは無電解金メッキを形成し
た。無電解スズメッキを行う場合は、スズメッキ工程
で、レジストと銅パターンの隙間に局部電池が発生し、
銅パターンが侵食される不具合が発生することがある。
この場合、ソルダーレジスト形成前にスズメッキを行
う。しかし、後工程のソルダーレジストの硬化条件によ
っては、スズが拡散して、ＩＣを共晶接続するための純
スズ層の厚みである０．２０±０．０５μｍをキープで
きないことがある。スズメッキは、純スズ層と拡散層に
分けられ、純スズ層はスズからなり、拡散層はスズと銅
の合金層からなる。純スズ層は、加熱により銅が拡散す
るために減少する。
は、無電解スズめっきもしくは電解もしくは無電解ニッ
ケルメッキ及び電解もしくは無電解金メッキを形成し
た。無電解スズメッキを行う場合は、スズメッキ工程
で、レジストと銅パターンの隙間に局部電池が発生し、
銅パターンが侵食される不具合が発生することがある。
この場合、ソルダーレジスト形成前にスズメッキを行
う。しかし、後工程のソルダーレジストの硬化条件によ
っては、スズが拡散して、ＩＣを共晶接続するための純
スズ層の厚みである０．２０±０．０５μｍをキープで
きないことがある。スズメッキは、純スズ層と拡散層に
分けられ、純スズ層はスズからなり、拡散層はスズと銅
の合金層からなる。純スズ層は、加熱により銅が拡散す
るために減少する。
【０００７】そのため、ボンディングのスズメッキ形成
するには、レジスト形成前にパターン全体に０．０１μ
ｍ以下のスズメッキをおこない、ソルダーレジストを形
成した後に共晶接続用のスズメッキをする。スズメッキ
はメッキ内部の応力によりウイスカと呼ばれる単結晶の
ひげ状の突起物が経時的に発生するため、１２０℃１時
間程度のメッキ内部の応力緩和を行う。
するには、レジスト形成前にパターン全体に０．０１μ
ｍ以下のスズメッキをおこない、ソルダーレジストを形
成した後に共晶接続用のスズメッキをする。スズメッキ
はメッキ内部の応力によりウイスカと呼ばれる単結晶の
ひげ状の突起物が経時的に発生するため、１２０℃１時
間程度のメッキ内部の応力緩和を行う。
【０００８】ＩＣのバンプとフレキシブル基板のＩＣを
接続するパターンに、熱と圧力をかけてバンプの金とパ
ターンのスズを金−スズ共晶接続するかもしくは、ＩＣ
の金バンプとパターンの金を超音波などにより金−金接
合により接続した。金―スズ共晶接続は、例えばフィル
ム基板は、熱による伸びの影響を考慮し５０℃のステー
ジにセットし、ＩＣを４５０℃に加熱したヘッドに吸着
し、位置あわせを行った後に約２秒間加熱加圧する。加
圧は、バンプとリードの重なり面積に１２００ｋｇ／ｃ
ｍ2 の圧力で行う。このとき、ＩＣと基板の間の温度は
約３７０℃となり、金とスズの共晶接続ができる。温度
が低い場合は、共晶が不完全となり、接合部にクラック
が入る。時間が短い場合も同じである。温度が高い場合
は、フレキシブル基板のレジストが熱により変色する。
更に高くすると接合部周辺のスズメッキ自体が変色す
る。
接続するパターンに、熱と圧力をかけてバンプの金とパ
ターンのスズを金−スズ共晶接続するかもしくは、ＩＣ
の金バンプとパターンの金を超音波などにより金−金接
合により接続した。金―スズ共晶接続は、例えばフィル
ム基板は、熱による伸びの影響を考慮し５０℃のステー
ジにセットし、ＩＣを４５０℃に加熱したヘッドに吸着
し、位置あわせを行った後に約２秒間加熱加圧する。加
圧は、バンプとリードの重なり面積に１２００ｋｇ／ｃ
ｍ2 の圧力で行う。このとき、ＩＣと基板の間の温度は
約３７０℃となり、金とスズの共晶接続ができる。温度
が低い場合は、共晶が不完全となり、接合部にクラック
が入る。時間が短い場合も同じである。温度が高い場合
は、フレキシブル基板のレジストが熱により変色する。
更に高くすると接合部周辺のスズメッキ自体が変色す
る。
【０００９】金―金接続は、加熱加圧で接続する場合は
金―スズ接合より温度が高くする必要がある。また、超
音波を用いて接続する場合には、低温で接続することも
できる。
金―スズ接合より温度が高くする必要がある。また、超
音波を用いて接続する場合には、低温で接続することも
できる。
【００１０】ＩＣとフレキシブル基板の接続後、アンダ
ーフィルをＩＣの外周に塗布し、外周部全体にアンダー
フィルがフィレットを形成するように充填する。アンダ
ーフィルは、通常エポキシ系接着剤を使用するが、ベー
スがポリイミドからなるフレキシブル基板の場合は、接
着力を高めるために変性エポキシアクリレート系接着剤
を使用した。充填時のアンダーフィルのヌレを良くする
ために、粘度を２５℃において１０００ｃｐから５０℃
に加温して２５０ｃｐに下げて充填した。充填後約１２
０℃のオーブンに９０分入れて硬化する。
ーフィルをＩＣの外周に塗布し、外周部全体にアンダー
フィルがフィレットを形成するように充填する。アンダ
ーフィルは、通常エポキシ系接着剤を使用するが、ベー
スがポリイミドからなるフレキシブル基板の場合は、接
着力を高めるために変性エポキシアクリレート系接着剤
を使用した。充填時のアンダーフィルのヌレを良くする
ために、粘度を２５℃において１０００ｃｐから５０℃
に加温して２５０ｃｐに下げて充填した。充填後約１２
０℃のオーブンに９０分入れて硬化する。
【００１１】アンダーフィルには硬化後の硬さがショア
Ａ硬度５０程度のものを使う。硬すぎる場合は、ＳＭＴ
工程のリフローを通過する場合に熱膨張による熱応力に
よって剥離が発生するためである。
Ａ硬度５０程度のものを使う。硬すぎる場合は、ＳＭＴ
工程のリフローを通過する場合に熱膨張による熱応力に
よって剥離が発生するためである。
【００１２】また、ＩＣのエッジとフレキシブル基板の
パターンのショートを防止するためにフォーミングを行
う場合は、アンダーフィルに光硬化と熱硬化併用タイプ
を用い、アンダーフィル充填後ＩＣとＦＰＣを機械的に
押さえ、ＩＣのエッジとパターンの間隔を広げると共
に、光によりＩＣ外周部のアンダーフィルを硬化した。
光は紫外線を使用し、この場合硬化主波長３１０ｎｍで
ある。機械的な押さえを解除した後も、アンダーフィル
は、フォーミングした形状を維持できる強度であり、更
に光のあたらない、ＩＣとフレキシブル基板の間のアン
ダーフィルを硬化するために約１２０℃のオーブンに９
０分入れる。
パターンのショートを防止するためにフォーミングを行
う場合は、アンダーフィルに光硬化と熱硬化併用タイプ
を用い、アンダーフィル充填後ＩＣとＦＰＣを機械的に
押さえ、ＩＣのエッジとパターンの間隔を広げると共
に、光によりＩＣ外周部のアンダーフィルを硬化した。
光は紫外線を使用し、この場合硬化主波長３１０ｎｍで
ある。機械的な押さえを解除した後も、アンダーフィル
は、フォーミングした形状を維持できる強度であり、更
に光のあたらない、ＩＣとフレキシブル基板の間のアン
ダーフィルを硬化するために約１２０℃のオーブンに９
０分入れる。
【００１３】次にチップ抵抗やコンデンサなどの部品を
フレキシブル基板に実装する。半田ペーストを印刷し、
部品をマウントして、エアーリフロー炉にてスズ鉛の共
晶半田を溶融し冷却して接合する。接合温度は２４０度
ピークで２２０℃１０秒である。Ｐｂレス半田を使用す
る場合は、約１０℃高くなる。
フレキシブル基板に実装する。半田ペーストを印刷し、
部品をマウントして、エアーリフロー炉にてスズ鉛の共
晶半田を溶融し冷却して接合する。接合温度は２４０度
ピークで２２０℃１０秒である。Ｐｂレス半田を使用す
る場合は、約１０℃高くなる。
【００１４】更に、異方性導電膜を使用してパッシブ液
晶やアクティブ液晶や有機ＥＬなどの表示パネルにフレ
キシブル基板を実装して表示装置を製造する。
晶やアクティブ液晶や有機ＥＬなどの表示パネルにフレ
キシブル基板を実装して表示装置を製造する。
【００１５】
【発明が解決しようとする課題】このように、共晶接続
を用いた実装では、アンダーフィルの充填時に気泡をま
き込むことがある。まき込んだ気泡のうち、一部はアン
ダーフィルが硬化するまでに外部に出るが、ほとんどが
アンダーフィルの硬化後そのまま閉じこまれた形で残
る。この気泡が大きい場合は、ＳＭＴ工程のリフローで
加熱されるため、気泡が膨張しアンダーフィルと基板の
接着力がリフロ−温度で低下するため、この気泡の膨張
の影響で接着部が剥がれ接合部に応力が集中し、バンプ
とリードの界面から断線する不具合が生ずる。また、ア
ンダーフィル充填後真空脱泡を行ってもほとんど気泡が
抜けることはない。
を用いた実装では、アンダーフィルの充填時に気泡をま
き込むことがある。まき込んだ気泡のうち、一部はアン
ダーフィルが硬化するまでに外部に出るが、ほとんどが
アンダーフィルの硬化後そのまま閉じこまれた形で残
る。この気泡が大きい場合は、ＳＭＴ工程のリフローで
加熱されるため、気泡が膨張しアンダーフィルと基板の
接着力がリフロ−温度で低下するため、この気泡の膨張
の影響で接着部が剥がれ接合部に応力が集中し、バンプ
とリードの界面から断線する不具合が生ずる。また、ア
ンダーフィル充填後真空脱泡を行ってもほとんど気泡が
抜けることはない。
【００１６】つまり、本発明はアンダーフィルの充填時
にまき込んだ気泡を容易に取り除くことを可能にし、安
定した接続品質の表示装置を提供することを目的とす
る。
にまき込んだ気泡を容易に取り除くことを可能にし、安
定した接続品質の表示装置を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】本問題を解決するため
に、少なくとも金などからなるバンプ付ＩＣとポリイミ
ド等の絶縁フィルムに銅などからなるパターンにスズま
たはニッケル及びその表面に金をメッキしたフレキシブ
ル基板とを接続し、ＩＣとフレキシブル基板の間にアン
ダーフィルを注入して充填させ、更にアンダーフィルを
硬化し、表示パネルと接続する表示装置の実装方法にお
いて、フレキシブル基板とＩＣのバンプを加熱加圧によ
り金―スズ共晶接続するかもしくは超音波などにより金
―金接続する工程と、ＩＣの外周の１部もしくは全面に
アンダーフィルを滴下もしくは塗布する工程とアンダー
フィルをＩＣの外周全体に充填する工程と、加熱により
ＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する
事でアンダーフィルの外側に脱泡する工程と、更に加熱
によりアンダーフィルを硬化する工程とする。アンダー
フィル内にある気泡は加熱した温度により膨張量を制御
できる。このときの温度は接着剤が熱硬化のため、硬化
に支障の無い範囲の温度と時間で制御して気泡を脱泡す
る。脱法の温度は、接着剤の熱硬化の温度より高くて
も、短時間であれば反応は進むとしても硬化までに至ら
ない。そのため、温度の条件は、脱泡時に接着剤内から
アウトガスの出ない温度が上限である。
に、少なくとも金などからなるバンプ付ＩＣとポリイミ
ド等の絶縁フィルムに銅などからなるパターンにスズま
たはニッケル及びその表面に金をメッキしたフレキシブ
ル基板とを接続し、ＩＣとフレキシブル基板の間にアン
ダーフィルを注入して充填させ、更にアンダーフィルを
硬化し、表示パネルと接続する表示装置の実装方法にお
いて、フレキシブル基板とＩＣのバンプを加熱加圧によ
り金―スズ共晶接続するかもしくは超音波などにより金
―金接続する工程と、ＩＣの外周の１部もしくは全面に
アンダーフィルを滴下もしくは塗布する工程とアンダー
フィルをＩＣの外周全体に充填する工程と、加熱により
ＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する
事でアンダーフィルの外側に脱泡する工程と、更に加熱
によりアンダーフィルを硬化する工程とする。アンダー
フィル内にある気泡は加熱した温度により膨張量を制御
できる。このときの温度は接着剤が熱硬化のため、硬化
に支障の無い範囲の温度と時間で制御して気泡を脱泡す
る。脱法の温度は、接着剤の熱硬化の温度より高くて
も、短時間であれば反応は進むとしても硬化までに至ら
ない。そのため、温度の条件は、脱泡時に接着剤内から
アウトガスの出ない温度が上限である。
【００１８】また、アンダーフィルを二回に分けて充填
する方法において、フレキシブル基板に第一のアンダー
フィルを塗布した後にＩＣのバンプを加熱加圧または、
超音波などで接続した後、第二のアンダーフィルを塗布
充填し、加熱により脱泡する方法においても、第一のア
ンダーフィルがすでに第二のアンダーフィルを充填する
ときには硬化しているので、このとき発生する気泡がＩ
Ｃの外周に位置するため、脱法が一層容易に可能となっ
た。
する方法において、フレキシブル基板に第一のアンダー
フィルを塗布した後にＩＣのバンプを加熱加圧または、
超音波などで接続した後、第二のアンダーフィルを塗布
充填し、加熱により脱泡する方法においても、第一のア
ンダーフィルがすでに第二のアンダーフィルを充填する
ときには硬化しているので、このとき発生する気泡がＩ
Ｃの外周に位置するため、脱法が一層容易に可能となっ
た。
【００１９】更にアンダーフィルの硬化方法を光硬化と
熱硬化併用型として、加熱によりＩＣとフレキシブル基
板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡す
る工程と、ＩＣのエッジとフレキシブル基板のパターン
のショートを防止するためのフォーミングを行うと共
に、光によりアンダーフィルを硬化する工程と、更に加
熱によりアンダーフィルを硬化する工程とを備える実装
方法でも同様の効果を得ることができた。
熱硬化併用型として、加熱によりＩＣとフレキシブル基
板間に囲まれた気泡を熱膨張する事でこの気泡を脱泡す
る工程と、ＩＣのエッジとフレキシブル基板のパターン
のショートを防止するためのフォーミングを行うと共
に、光によりアンダーフィルを硬化する工程と、更に加
熱によりアンダーフィルを硬化する工程とを備える実装
方法でも同様の効果を得ることができた。
【００２０】更にアンダーフィルの硬化方法を光硬化と
熱硬化併用型として、ＩＣのエッジとフレキシブル基板
のパターンのショートを防止するためにＩＣのエッジと
フレキシブル基板のパターンの間隔を広げ、加熱により
ＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する
事でこの気泡を脱泡し、ＩＣのエッジとフレキシブル基
板の広げた間隔を保持するために光によりアンダーフィ
ルを硬化し、更に光の届かない未硬化の部分を加熱によ
りアンダーフィルを硬化する工程した実装方法とするこ
とで、脱泡時にＩＣエッジとフレキシブル基板の間隔が
広くなっているため、更に脱泡が容易となった。
熱硬化併用型として、ＩＣのエッジとフレキシブル基板
のパターンのショートを防止するためにＩＣのエッジと
フレキシブル基板のパターンの間隔を広げ、加熱により
ＩＣとフレキシブル基板間に囲まれた気泡を熱膨張する
事でこの気泡を脱泡し、ＩＣのエッジとフレキシブル基
板の広げた間隔を保持するために光によりアンダーフィ
ルを硬化し、更に光の届かない未硬化の部分を加熱によ
りアンダーフィルを硬化する工程した実装方法とするこ
とで、脱泡時にＩＣエッジとフレキシブル基板の間隔が
広くなっているため、更に脱泡が容易となった。
【００２１】また、上記実装方法でフレキシブル基板と
ＩＣを接続し、更にフレキシブル基板と表示パネルを接
続することにより、安定した品質の表示装置を得ること
ができた。
ＩＣを接続し、更にフレキシブル基板と表示パネルを接
続することにより、安定した品質の表示装置を得ること
ができた。
【００２２】上述のような表示装置の実装方法では、Ｉ
Ｃのバンプとフレキシブル基板の接合品質が安定し、歩
留まりが向上することにより安価な表示装置を提供でき
るようになった。
Ｃのバンプとフレキシブル基板の接合品質が安定し、歩
留まりが向上することにより安価な表示装置を提供でき
るようになった。
【００２３】
【発明の実施の形態】本発明による半導体素子の実装方
法は、基板と半導体素子を接続し、半導体素子の外周の
一部もしくは外周すべてにアンダーフィルを配して、ア
ンダーフィルを半導体素子の外周全体に充填する工程
と、加熱して半導体素子と基板の間のアンダーフィルに
巻き込まれた気泡を熱膨張させることにより脱泡する工
程と、アンダーフィルを硬化する工程と、を備えてい
る。さらに、アンダーフィルに光硬化と熱硬化の併用型
の接着剤を用いるとともに、脱泡工程が、ＩＣのエッジ
とフレキシブル基板のパターンの間隔を広げた状態のま
まで加熱して気泡を熱膨張させて脱泡する工程と、更に
その状態のままで光を照射してアンダーフィルの一部
（例えば外周部）を硬化する工程と、照射した光があた
らない部分（例えば半導体素子と基板の間隙）のアンダ
ーフィルを加熱により硬化する工程を有することとし
た。
法は、基板と半導体素子を接続し、半導体素子の外周の
一部もしくは外周すべてにアンダーフィルを配して、ア
ンダーフィルを半導体素子の外周全体に充填する工程
と、加熱して半導体素子と基板の間のアンダーフィルに
巻き込まれた気泡を熱膨張させることにより脱泡する工
程と、アンダーフィルを硬化する工程と、を備えてい
る。さらに、アンダーフィルに光硬化と熱硬化の併用型
の接着剤を用いるとともに、脱泡工程が、ＩＣのエッジ
とフレキシブル基板のパターンの間隔を広げた状態のま
まで加熱して気泡を熱膨張させて脱泡する工程と、更に
その状態のままで光を照射してアンダーフィルの一部
（例えば外周部）を硬化する工程と、照射した光があた
らない部分（例えば半導体素子と基板の間隙）のアンダ
ーフィルを加熱により硬化する工程を有することとし
た。
【００２４】また、本発明による半導体素子の他の実装
方法は、基板に第一のアンダーフィルを設けてから基板
と半導体素子を接続して、その後、半導体素子の外周の
一部もしくは外周すべてに第二のアンダーフィルを配
し、この第二のアンダーフィルを半導体素子の外周全体
に充填させ、その後、充填時に半導体素子と基板の間に
入り込んだ気泡を加熱により熱膨張させることにより脱
泡し、その後、第二のアンダーフィルを硬化させること
とする。さらに、第二のアンダーフィルに光硬化と熱硬
化の併用型接着剤を用いるとともに、第二のアンダーフ
ィルを硬化する工程が、半導体素子のエッジと基板の間
隔を広げた状態で光を照射して第二のアンダーフィルの
一部（例えば外周部）を硬化する工程と、加熱により照
射した光のあたらない部分（例えば半導体素子と基板の
間隙）の第二のアンダーフィルを硬化する工程を有する
こととする。
方法は、基板に第一のアンダーフィルを設けてから基板
と半導体素子を接続して、その後、半導体素子の外周の
一部もしくは外周すべてに第二のアンダーフィルを配
し、この第二のアンダーフィルを半導体素子の外周全体
に充填させ、その後、充填時に半導体素子と基板の間に
入り込んだ気泡を加熱により熱膨張させることにより脱
泡し、その後、第二のアンダーフィルを硬化させること
とする。さらに、第二のアンダーフィルに光硬化と熱硬
化の併用型接着剤を用いるとともに、第二のアンダーフ
ィルを硬化する工程が、半導体素子のエッジと基板の間
隔を広げた状態で光を照射して第二のアンダーフィルの
一部（例えば外周部）を硬化する工程と、加熱により照
射した光のあたらない部分（例えば半導体素子と基板の
間隙）の第二のアンダーフィルを硬化する工程を有する
こととする。
【００２５】このような方法により、半導体素子と基板
の間隙に巻き込まれたアンダーフィルの気泡を除去する
ことが可能になり、安定した品質のＩＣ実装を行うこと
ができる。
の間隙に巻き込まれたアンダーフィルの気泡を除去する
ことが可能になり、安定した品質のＩＣ実装を行うこと
ができる。
【００２６】さらに、このように実装した半導体装置を
表示素子に接続して表示装置を形成すれば、信頼性の高
い表示装置を提供できる。
表示素子に接続して表示装置を形成すれば、信頼性の高
い表示装置を提供できる。
【００２７】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。
する。
【００２８】(実施例１)図１は、本実施例による実装方
法を示す図である。図１（ａ）は、ＩＣ１とフレキシブ
ル基板２の接続前の断面図である。ＩＣ１には金からな
るバンプ１ａが電解メッキにより形成してある。バンプ
１ａは３０μｍピッチで連続して形成してある。バンプ
１ａの高さは１５μｍである。フレキシブル基板２はポ
リイミドからなる２５μｍの厚みのベースフィルム２ａ
に、銅からなる８μｍ厚みのパターン２ｂの表面に、ス
ズめっきの純スズ層として０．２μｍ形成してある。
法を示す図である。図１（ａ）は、ＩＣ１とフレキシブ
ル基板２の接続前の断面図である。ＩＣ１には金からな
るバンプ１ａが電解メッキにより形成してある。バンプ
１ａは３０μｍピッチで連続して形成してある。バンプ
１ａの高さは１５μｍである。フレキシブル基板２はポ
リイミドからなる２５μｍの厚みのベースフィルム２ａ
に、銅からなる８μｍ厚みのパターン２ｂの表面に、ス
ズめっきの純スズ層として０．２μｍ形成してある。
【００２９】図１（ｂ）は、ＩＣ１とフレキシブル基板
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧することにより接続する。ここでは、Ｉ
Ｃ１を４５０℃に加熱し、フレキシブル基板２を５０℃
に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａと
パターン２ｂの重なり面積に対して、１２００ｋｇ／ｃ
ｍ2 の圧力をかけ、加圧時間は２秒間で行った。
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧することにより接続する。ここでは、Ｉ
Ｃ１を４５０℃に加熱し、フレキシブル基板２を５０℃
に加熱し、ＩＣ１側より加圧する。加圧はバンプ１ａと
パターン２ｂの重なり面積に対して、１２００ｋｇ／ｃ
ｍ2 の圧力をかけ、加圧時間は２秒間で行った。
【００３０】図１（ｃ）に、アンダーフィル３を塗布す
る工程を示す。アンダーフィル３には、熱硬化性のエポ
キシ系接着剤が用いられる。基板の熱膨張率とＩＣの熱
膨張率及びプロセス温度によりフィラーを添加する場合
もある。ＩＣ１の外形の各角４点にアンダーフィルを塗
布した。塗布位置はこれにこだわるものではなく、線引
きで外周に塗布しても良い。
る工程を示す。アンダーフィル３には、熱硬化性のエポ
キシ系接着剤が用いられる。基板の熱膨張率とＩＣの熱
膨張率及びプロセス温度によりフィラーを添加する場合
もある。ＩＣ１の外形の各角４点にアンダーフィルを塗
布した。塗布位置はこれにこだわるものではなく、線引
きで外周に塗布しても良い。
【００３１】図１（ｄ）に、アンダーフィル３の充填工
程を示す。ＩＣ１とフレキシブル基板の間にアンダーフ
ィル３を充填するとともに、ＩＣ１の外周にフィレット
を形成するまで放置する。条件は、５０℃１２０秒であ
る。この充填により従来問題となる気泡４が発生する。
程を示す。ＩＣ１とフレキシブル基板の間にアンダーフ
ィル３を充填するとともに、ＩＣ１の外周にフィレット
を形成するまで放置する。条件は、５０℃１２０秒であ
る。この充填により従来問題となる気泡４が発生する。
【００３２】図１（ｅ）は本発明の気泡４を脱泡する工
程で、加温は、１４０〜２００℃に加熱したツール（図
示せず）をフレキシブル基板の表面に当てて５秒間加熱
する条件で行う。この条件では接着剤は硬化しない。接
着剤を低粘度化するとともに気泡４を熱膨張し、図１
（ｆ）に示すように気泡４がＩＣ外周側より出て行き、
図１（ｇ）の状態となる。加熱条件は、接着剤の沸点以
下であれば良い。沸点以上の温度では、別の気泡が発生
する。
程で、加温は、１４０〜２００℃に加熱したツール（図
示せず）をフレキシブル基板の表面に当てて５秒間加熱
する条件で行う。この条件では接着剤は硬化しない。接
着剤を低粘度化するとともに気泡４を熱膨張し、図１
（ｆ）に示すように気泡４がＩＣ外周側より出て行き、
図１（ｇ）の状態となる。加熱条件は、接着剤の沸点以
下であれば良い。沸点以上の温度では、別の気泡が発生
する。
【００３３】次にアンダーフィルを硬化する。硬化条件
は、１３５℃２０分放置し、連続して１８０℃６０分放
置する。フレキシブル基板と表示パネルに異方性導電膜
で接続して、図５に示した表示装置が完成する。
は、１３５℃２０分放置し、連続して１８０℃６０分放
置する。フレキシブル基板と表示パネルに異方性導電膜
で接続して、図５に示した表示装置が完成する。
【００３４】（実施例２）図２は、本実施例の実装方法
を示す図である。図２（ａ）は、ＩＣ１とフレキシブル
基板２の接続前の断面図である。ＩＣ１には金からなる
バンプ１ａが電解メッキにより形成してある。バンプ１
ａは３０μｍピッチで連続して形成してあり、ペリフェ
ラル状に配置してある。バンプ１ａの高さは１５μｍで
ある。フレキシブル基板２はポリイミドからなる２５μ
ｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚
みのパターン２ｂの表面に、スズめっきを０．２μｍ形
成してある。パターン２ｂはバンプ１ａを介してＩＣ１
と電気的に接続される。フレキシブル基板のパターン２
ｂの内側にはパターンを配置してある。アンダーフィル
は２回の工程に分けて充填する。第一のアンダーフィル
５は、ＩＣ１とフレキシブル基板２を接続する前に塗布
しておく。このとき、第一のアンダーフィルはＩＣの外
周に配置したバンプにかからない量を塗布しておく。
を示す図である。図２（ａ）は、ＩＣ１とフレキシブル
基板２の接続前の断面図である。ＩＣ１には金からなる
バンプ１ａが電解メッキにより形成してある。バンプ１
ａは３０μｍピッチで連続して形成してあり、ペリフェ
ラル状に配置してある。バンプ１ａの高さは１５μｍで
ある。フレキシブル基板２はポリイミドからなる２５μ
ｍの厚みのベースフィルム２ａに、銅からなる８μｍ厚
みのパターン２ｂの表面に、スズめっきを０．２μｍ形
成してある。パターン２ｂはバンプ１ａを介してＩＣ１
と電気的に接続される。フレキシブル基板のパターン２
ｂの内側にはパターンを配置してある。アンダーフィル
は２回の工程に分けて充填する。第一のアンダーフィル
５は、ＩＣ１とフレキシブル基板２を接続する前に塗布
しておく。このとき、第一のアンダーフィルはＩＣの外
周に配置したバンプにかからない量を塗布しておく。
【００３５】図２（ｂ）は、ＩＣ１とフレキシブル基板
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここで、ＩＣ１を４５０
℃に加熱し、フレキシブル基板２を５０℃に加熱し、Ｉ
Ｃ１側より加圧する。加圧はバンプ１ａとパターン２ｂ
の重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力を
かけ、加圧時間は２秒間で行った。接続と同時に第一の
アンダーフィルを硬化する。第一のアンダーフィルは、
熱硬化性でも、嫌気硬化性でも良い。このとき硬化する
第一のアンダーフィルには、問題となる大きな気泡は入
らない。
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここで、ＩＣ１を４５０
℃に加熱し、フレキシブル基板２を５０℃に加熱し、Ｉ
Ｃ１側より加圧する。加圧はバンプ１ａとパターン２ｂ
の重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力を
かけ、加圧時間は２秒間で行った。接続と同時に第一の
アンダーフィルを硬化する。第一のアンダーフィルは、
熱硬化性でも、嫌気硬化性でも良い。このとき硬化する
第一のアンダーフィルには、問題となる大きな気泡は入
らない。
【００３６】このように、第一のアンダーフィルをバン
プにかからない範囲でＩＣとフレキシブル基板の間に設
けて、ＩＣとフレキシブル基板を接続すると共にこのア
ンダーフィルを硬化することにより、ＩＣとフレキシブ
ル基板へ加わる機械的なストレスがバンプとパターンの
共晶接続部に応力集中し、接合部にダメージがかかるこ
とを防ぐことができる。
プにかからない範囲でＩＣとフレキシブル基板の間に設
けて、ＩＣとフレキシブル基板を接続すると共にこのア
ンダーフィルを硬化することにより、ＩＣとフレキシブ
ル基板へ加わる機械的なストレスがバンプとパターンの
共晶接続部に応力集中し、接合部にダメージがかかるこ
とを防ぐことができる。
【００３７】図２（ｃ）は、第二のアンダーフィル６を
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第二のアンダー
フィルを塗布した。塗布位置はこれにこだわるものでは
なく、線引きで外周に塗布しても良い。
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第二のアンダー
フィルを塗布した。塗布位置はこれにこだわるものでは
なく、線引きで外周に塗布しても良い。
【００３８】図２（ｄ）は、第二のアンダーフィル６の
充填工程を示す模式図である。ここでは、ＩＣ１とフレ
キシブル基板の間に第二のアンダーフィル６を充填させ
るとともに、ＩＣ１の外周にフィレットを形成するまで
放置する。条件は、５０℃１２０秒である。この充填に
より従来問題となる気泡４が発生する。発生する気泡は
第一のアンダーフィル５の外周側になる。
充填工程を示す模式図である。ここでは、ＩＣ１とフレ
キシブル基板の間に第二のアンダーフィル６を充填させ
るとともに、ＩＣ１の外周にフィレットを形成するまで
放置する。条件は、５０℃１２０秒である。この充填に
より従来問題となる気泡４が発生する。発生する気泡は
第一のアンダーフィル５の外周側になる。
【００３９】図２（ｅ）は本実施例の気泡４を脱泡する
工程で、加温は、１４０〜２００℃に加熱したツール
（図示せず）をフレキシブル基板の表面に当てて５秒間
加熱する条件で行う。加熱は、フレキシブル基板側にこ
だわるものではなくＩＣ側からでも良い。この条件では
接着剤は硬化しない。接着剤を低粘度化するとともに気
泡４を熱膨張し、図２（ｆ）に示すように気泡４がＩＣ
外周側より出て行き、図２（ｇ）の状態となる。加熱条
件は、接着剤の沸点以下であれば良い。沸点以上の温度
では、別の気泡が発生する。
工程で、加温は、１４０〜２００℃に加熱したツール
（図示せず）をフレキシブル基板の表面に当てて５秒間
加熱する条件で行う。加熱は、フレキシブル基板側にこ
だわるものではなくＩＣ側からでも良い。この条件では
接着剤は硬化しない。接着剤を低粘度化するとともに気
泡４を熱膨張し、図２（ｆ）に示すように気泡４がＩＣ
外周側より出て行き、図２（ｇ）の状態となる。加熱条
件は、接着剤の沸点以下であれば良い。沸点以上の温度
では、別の気泡が発生する。
【００４０】次に第二のアンダーフィルを硬化する。硬
化条件は、１３５℃２０分放置し、連続して１８０℃６
０分放置して完了する。
化条件は、１３５℃２０分放置し、連続して１８０℃６
０分放置して完了する。
【００４１】この実施例では、第一のアンダーフィルが
第二のアンダーフィルの充填時にあるため、気泡４の位
置が実施例１と比べＩＣ１の外周側に発生する。そのた
め、容易に気泡４が抜ける。フレキシブル基板と表示パ
ネルに異方性導電膜で接続して、図５に示した表示装置
が完成する。
第二のアンダーフィルの充填時にあるため、気泡４の位
置が実施例１と比べＩＣ１の外周側に発生する。そのた
め、容易に気泡４が抜ける。フレキシブル基板と表示パ
ネルに異方性導電膜で接続して、図５に示した表示装置
が完成する。
【００４２】（実施例３）図３は、本実施例の実装方法
を示す図である。前述の実施例と同様の部分については
一部省略する。
を示す図である。前述の実施例と同様の部分については
一部省略する。
【００４３】図３（ａ）は、ＩＣ１とフレキシブル基板
２の接続前の断面図である。ＩＣ１には金からなるバン
プ１ａが電解メッキにより形成してある。バンプ１ａは
３０μｍピッチで連続して形成してあり、ペリフェラル
状に配置してある。バンプ１ａの高さは１５μｍであ
る。フレキシブル基板２はポリイミドからなる２５μｍ
の厚みのベースフィルム２ａに銅からなる８μｍ厚みの
パターン２ｂが設けられており、このパターン２ｂの表
面にスズめっきが０．２μｍ形成してある。フレキシブ
ル基板のＩＣと接続するパターンの内側にはパターンを
配置してある。アンダーフィルは２回の工程に分けて充
填する。第一のアンダーフィル５は、ＩＣ１とフレキシ
ブル基板２を接続する前に塗布しておく。
２の接続前の断面図である。ＩＣ１には金からなるバン
プ１ａが電解メッキにより形成してある。バンプ１ａは
３０μｍピッチで連続して形成してあり、ペリフェラル
状に配置してある。バンプ１ａの高さは１５μｍであ
る。フレキシブル基板２はポリイミドからなる２５μｍ
の厚みのベースフィルム２ａに銅からなる８μｍ厚みの
パターン２ｂが設けられており、このパターン２ｂの表
面にスズめっきが０．２μｍ形成してある。フレキシブ
ル基板のＩＣと接続するパターンの内側にはパターンを
配置してある。アンダーフィルは２回の工程に分けて充
填する。第一のアンダーフィル５は、ＩＣ１とフレキシ
ブル基板２を接続する前に塗布しておく。
【００４４】図３（ｂ）は、ＩＣ１とフレキシブル基板
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここでは、ＩＣ１を４５
０℃に加熱し、フレキシブル基板２を５０℃に加熱し、
ＩＣ１側より加圧した。加圧はバンプ１ａとパターン２
ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2の圧力
をかけ、加圧時間は２秒間で行った。接続と同時に第一
のアンダーフィルを硬化する。第一のアンダーフィル
は、熱硬化性でも、嫌気硬化性でも良い。
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここでは、ＩＣ１を４５
０℃に加熱し、フレキシブル基板２を５０℃に加熱し、
ＩＣ１側より加圧した。加圧はバンプ１ａとパターン２
ｂの重なり面積に対して、１２００ｋｇ／ｃｍ2の圧力
をかけ、加圧時間は２秒間で行った。接続と同時に第一
のアンダーフィルを硬化する。第一のアンダーフィル
は、熱硬化性でも、嫌気硬化性でも良い。
【００４５】図３（ｃ）は、第二のアンダーフィル６を
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第２のアンダー
フィル６を塗布した。塗布位置はこれにこだわるもので
はなく、線引きで外周に塗布しても良い。
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第２のアンダー
フィル６を塗布した。塗布位置はこれにこだわるもので
はなく、線引きで外周に塗布しても良い。
【００４６】図３（ｄ）は、第二のアンダーフィル６の
充填工程である。ここでは、ＩＣ１とフレキシブル基板
の間に第二のアンダーフィル６を充填するとともに、Ｉ
Ｃ１の外周にフィレットを形成するまで放置する。条件
は５０℃１２０秒である。この充填により従来問題とな
る気泡４が発生する。発生する気泡は第一のアンダーフ
ィルの外周側になる。
充填工程である。ここでは、ＩＣ１とフレキシブル基板
の間に第二のアンダーフィル６を充填するとともに、Ｉ
Ｃ１の外周にフィレットを形成するまで放置する。条件
は５０℃１２０秒である。この充填により従来問題とな
る気泡４が発生する。発生する気泡は第一のアンダーフ
ィルの外周側になる。
【００４７】図３（ｅ）は本発明の気泡４を脱泡する工
程である。ここで、加温は、１４０〜２００℃に加熱し
たツール（図示せず）をフレキシブル基板の表面に当て
て５秒間加熱する条件で行う。加熱は、フレキシブル基
板側にこだわるものではなくＩＣ側からでも良い。この
条件では接着剤は硬化しない。接着剤を低粘度化すると
ともに気泡４を熱膨張し、図３（ｆ）に示すように気泡
４がＩＣ外周側より出て行き脱泡が完了する。
程である。ここで、加温は、１４０〜２００℃に加熱し
たツール（図示せず）をフレキシブル基板の表面に当て
て５秒間加熱する条件で行う。加熱は、フレキシブル基
板側にこだわるものではなくＩＣ側からでも良い。この
条件では接着剤は硬化しない。接着剤を低粘度化すると
ともに気泡４を熱膨張し、図３（ｆ）に示すように気泡
４がＩＣ外周側より出て行き脱泡が完了する。
【００４８】図３（ｇ）は、ＩＣのエッジとフレキシブ
ル基板のパターンのショートを防止するために、機械的
にＩＣエッジ部とパターンの間隔を広げた状態である。
機械的な保持を解除してもこの状態を保持するためにＩ
Ｃ側より紫外線を照射し、ＩＣ外周にある第二のアンダ
ーフィルを硬化する。
ル基板のパターンのショートを防止するために、機械的
にＩＣエッジ部とパターンの間隔を広げた状態である。
機械的な保持を解除してもこの状態を保持するためにＩ
Ｃ側より紫外線を照射し、ＩＣ外周にある第二のアンダ
ーフィルを硬化する。
【００４９】これは、ＩＣのダイシング工程でダイシン
グラインにＴＥＧ等の回路を配置した場合に、アルミ等
のバリが生じ、このバリとフレキシブル基板のパターン
が接触することで起こる場合と、フレキシブル基板の変
形により発生することがあるため、これを防止するため
に行う。また、ＩＣとフレキシブル基板の間のアンダー
フィルには紫外線が照射できないため、この段階ではア
ンダーフィルは未硬化である。そのため、さらに、加熱
して硬化させる。硬化条件は、１２０℃９０分である。
図３（ｅ）で加熱した条件はこの加熱による硬化温度よ
り高いが、短時間であるためアンダーフィルは硬化しな
い。フレキシブル基板と表示パネルに異方性導電膜で接
続して、図５に示した表示装置が完成する。
グラインにＴＥＧ等の回路を配置した場合に、アルミ等
のバリが生じ、このバリとフレキシブル基板のパターン
が接触することで起こる場合と、フレキシブル基板の変
形により発生することがあるため、これを防止するため
に行う。また、ＩＣとフレキシブル基板の間のアンダー
フィルには紫外線が照射できないため、この段階ではア
ンダーフィルは未硬化である。そのため、さらに、加熱
して硬化させる。硬化条件は、１２０℃９０分である。
図３（ｅ）で加熱した条件はこの加熱による硬化温度よ
り高いが、短時間であるためアンダーフィルは硬化しな
い。フレキシブル基板と表示パネルに異方性導電膜で接
続して、図５に示した表示装置が完成する。
【００５０】（実施例４）図４は、本実施例の実装方法
を示す図である。前述の実施例と同様の部分については
一部省略する。
を示す図である。前述の実施例と同様の部分については
一部省略する。
【００５１】図４（ａ）は、ＩＣ１とフレキシブル基板
２の接続前の断面図である。ＩＣ１には金からなるバン
プ１ａが電解メッキにより形成してある。バンプ１ａは
３０μｍピッチで連続して形成してあり、ペリフェラル
状に配置してある。バンプ１ａの高さは１５μｍであ
る。フレキシブル基板２はポリイミドからなる２５μｍ
の厚みのベースフィルム２ａに銅からなる８μｍ厚みの
パターン２ｂが設けられており、そのパターン２ｂの表
面に、スズめっきが０．２μｍ形成してある。フレキシ
ブル基板のＩＣと接続するパターンの内側にはパターン
を配置してある。アンダーフィルは２回の工程に分けて
充填する。第一のアンダーフィル５は、ＩＣ１とフレキ
シブル基板２を接続する前に塗布しておく。
２の接続前の断面図である。ＩＣ１には金からなるバン
プ１ａが電解メッキにより形成してある。バンプ１ａは
３０μｍピッチで連続して形成してあり、ペリフェラル
状に配置してある。バンプ１ａの高さは１５μｍであ
る。フレキシブル基板２はポリイミドからなる２５μｍ
の厚みのベースフィルム２ａに銅からなる８μｍ厚みの
パターン２ｂが設けられており、そのパターン２ｂの表
面に、スズめっきが０．２μｍ形成してある。フレキシ
ブル基板のＩＣと接続するパターンの内側にはパターン
を配置してある。アンダーフィルは２回の工程に分けて
充填する。第一のアンダーフィル５は、ＩＣ１とフレキ
シブル基板２を接続する前に塗布しておく。
【００５２】図４（ｂ）は、ＩＣ１とフレキシブル基板
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここで、ＩＣ１を４５０
℃に加熱し、フレキシブル基板２を５０℃に加熱し、Ｉ
Ｃ１側より加圧する。加圧はバンプ１ａとパターン２ｂ
の重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力を
かけ、加圧時間は２秒間で行った。接続と同時に第一の
アンダーフィルを硬化する。第一のアンダーフィルは、
熱硬化性でも、嫌気硬化性でも良い。
２を接続した断面である。バンプ１ａとパターン２ｂの
スズを加熱加圧して接続する。ここで、ＩＣ１を４５０
℃に加熱し、フレキシブル基板２を５０℃に加熱し、Ｉ
Ｃ１側より加圧する。加圧はバンプ１ａとパターン２ｂ
の重なり面積に対して、１２００ｋｇ／ｃｍ2 の圧力を
かけ、加圧時間は２秒間で行った。接続と同時に第一の
アンダーフィルを硬化する。第一のアンダーフィルは、
熱硬化性でも、嫌気硬化性でも良い。
【００５３】図４（ｃ）は、第二のアンダーフィル６を
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第二のアンダー
フィル６を塗布した。塗布位置はこれにこだわるもので
はなく、線引きで外周に塗布しても良い。
塗布する工程であり、第二のアンダーフィル６は、熱硬
化性のエポキシ系接着剤である。基板の熱膨張率とＩＣ
の熱膨張率及びプロセス温度によりフィラーを添加する
場合もある。ＩＣ１の外形の各角４点に第二のアンダー
フィル６を塗布した。塗布位置はこれにこだわるもので
はなく、線引きで外周に塗布しても良い。
【００５４】図４（ｄ）は、第二のアンダーフィル６の
充填工程である。ここでは、ＩＣ１とフレキシブル基板
の間に第二のアンダーフィル６を充填するとともに、Ｉ
Ｃ１の外周にフィレットを形成するまで放置する。条件
は５０℃１２０秒である。この充填により従来問題とな
る気泡４が発生する。発生する気泡は第一のアンダーフ
ィルの外周側になる。
充填工程である。ここでは、ＩＣ１とフレキシブル基板
の間に第二のアンダーフィル６を充填するとともに、Ｉ
Ｃ１の外周にフィレットを形成するまで放置する。条件
は５０℃１２０秒である。この充填により従来問題とな
る気泡４が発生する。発生する気泡は第一のアンダーフ
ィルの外周側になる。
【００５５】図４（ｅ）は、実施例３と同様、ＩＣのエ
ッジとフレキシブル基板のパターンのショートを防止す
るために、機械的にＩＣエッジ部とパターンの間隔を広
げた状態である。
ッジとフレキシブル基板のパターンのショートを防止す
るために、機械的にＩＣエッジ部とパターンの間隔を広
げた状態である。
【００５６】図４（ｆ）は本発明の気泡４を脱泡する工
程で、加温は、１４０〜２００℃に加熱したツール（図
示せず）をフレキシブル基板の表面に当てて５秒間加熱
するの条件で行う。加熱は、フレキシブル基板側にこだ
わるものではなくＩＣ側からでも良い。加熱手段もツー
ルだけでなく、熱風等でも良い。この条件では、接着剤
は硬化しない。接着剤を低粘度化するとともに気泡４を
熱膨張し、図４（ｇ）に示すように気泡４がＩＣ外周側
より出て行き脱泡が完了する。実施例３と比べて、ＩＣ
エッジとパターンの間隔を広げているため、気泡が出で
行きやすい。
程で、加温は、１４０〜２００℃に加熱したツール（図
示せず）をフレキシブル基板の表面に当てて５秒間加熱
するの条件で行う。加熱は、フレキシブル基板側にこだ
わるものではなくＩＣ側からでも良い。加熱手段もツー
ルだけでなく、熱風等でも良い。この条件では、接着剤
は硬化しない。接着剤を低粘度化するとともに気泡４を
熱膨張し、図４（ｇ）に示すように気泡４がＩＣ外周側
より出て行き脱泡が完了する。実施例３と比べて、ＩＣ
エッジとパターンの間隔を広げているため、気泡が出で
行きやすい。
【００５７】図４（ｈ）は機械的な保持を解除してもこ
の状態を保持するために、ＩＣ側より紫外線を照射し
て、ＩＣ外周にある第二のアンダーフィルを硬化した状
態である。ここで、ＩＣとフレキシブル基板の間のアン
ダーフィルには紫外線が照射できないため、この段階で
は未硬化である。そのため、さらに加熱により硬化させ
る。硬化条件は、１２０℃９０分である。図４（ｅ）で
加熱した条件はこの加熱による硬化温度より高いが、短
時間であるため硬化しない。フレキシブル基板と表示パ
ネルに異方性導電膜で接続して、図５に示した表示装置
が完成する。
の状態を保持するために、ＩＣ側より紫外線を照射し
て、ＩＣ外周にある第二のアンダーフィルを硬化した状
態である。ここで、ＩＣとフレキシブル基板の間のアン
ダーフィルには紫外線が照射できないため、この段階で
は未硬化である。そのため、さらに加熱により硬化させ
る。硬化条件は、１２０℃９０分である。図４（ｅ）で
加熱した条件はこの加熱による硬化温度より高いが、短
時間であるため硬化しない。フレキシブル基板と表示パ
ネルに異方性導電膜で接続して、図５に示した表示装置
が完成する。
【００５８】
【発明の効果】本発明は以上説明したように、極めて気
泡の少ない安定した品質のＩＣ実装を行うとともに、Ｉ
Ｃ実装後の半田リフロー等によるダメージの無い、安定
した品質の電子回路装置及び表示装置を提供できるよう
になった。
泡の少ない安定した品質のＩＣ実装を行うとともに、Ｉ
Ｃ実装後の半田リフロー等によるダメージの無い、安定
した品質の電子回路装置及び表示装置を提供できるよう
になった。
【図１】本発明の実施例１による実装工程の概略を表す
工程図である。
工程図である。
【図２】本発明の実施例２による実装工程の概略を表す
工程図である。
工程図である。
【図３】本発明の実施例３による実装工程の概略を表す
工程図である。
工程図である。
【図４】本発明の実施例４による実装工程の概略を表す
工程図である。
工程図である。
【図５】表示装置を表す上面図
１ ＩＣ
１ａ 金バンプ
２ フレキシブル基板
２ａ ポリイミドフィルム
２ｂ パターン
３ アンダーフィル
４ 気泡
５ 第一のアンダーフィル
６ 第二のアンダーフィル
７ 液晶パネル
８ チップ部品
Claims (6)
- 【請求項１】 基板と半導体素子を接続する工程と、 前記半導体素子の外周の一部もしくは全面にアンダーフ
ィルを配し、前記アンダーフィルを前記半導体素子の外
周全体に充填する工程と、 前記半導体素子と前記基板間の気泡を加熱して熱膨張さ
せることにより、前記気泡を除去する脱泡工程と、 前記アンダーフィルを硬化する工程と、を備えることを
特徴とする半導体素子の実装方法。 - 【請求項２】 基板に第一のアンダーフィルを設け、前
記基板と半導体素子を接続する工程と、 前記半導体素子の外周の一部もしくは全面に第二のアン
ダーフィルを配し、前記第二のアンダーフィルを前記半
導体素子の外周全体に充填する工程と、 前記半導体素子と前記基板間の気泡を加熱して熱膨張さ
せることにより、前記気泡を除去する脱泡工程と、 前記第二のアンダーフィルを硬化する工程と、を備える
ことを特徴とする半導体素子の実装方法。 - 【請求項３】 ＩＣが実装されたフレキシブル基板を表
示パネルに接続してなる表示装置の製造方法であって、 前記フレキシブル基板と前記ＩＣを加熱加圧または超音
波により接続する工程と、 前記ＩＣの外周の少なくとも一部にアンダーフィルを設
け、前記アンダーフィルを前記ＩＣの外周全体に充填す
る工程と、 前記ＩＣと前記フレキシブル基板の間に囲まれた気泡を
加熱して熱膨張させることにより、前記気泡を除去する
脱泡工程と、 前記アンダーフィルを硬化する工程と、を備えることを
特徴とする表示装置の製造方法。 - 【請求項４】 ＩＣが実装されたフレキシブル基板を表
示パネルに接続してなる表示装置の製造方法であって、 前記フレキシブル基板に第一のアンダーフィルを設け、
前記フレキシブル基板と前記ＩＣを接続する工程と、 前記ＩＣの外周の少なくとも一部に第二のアンダーフィ
ルを設け、前記第二のアンダーフィルを前記ＩＣの外周
全体に充填する工程と、 前記ＩＣと前記フレキシブル基板の間に囲まれた気泡を
加熱して熱膨張させることにより、前記気泡を除去する
脱泡工程と、 前記第二のアンダーフィルを硬化する工程と、を備える
ことを特徴とする表示装置の製造方法。 - 【請求項５】 第二のアンダーフィルは光硬化と熱硬化
の併用型接着剤であるとともに、前記第二のアンダーフ
ィルを硬化する工程が、前記ＩＣのエッジと前記フレキ
シブル基板の間隔を広げた状態で光を照射して前記第二
のアンダーフィルの一部を硬化する工程と、加熱により
前記光のあたらない部分の前記第二のアンダーフィルを
硬化する工程を有することを特徴とする請求項４に記載
の表示装置の実装方法。 - 【請求項６】 前記アンダーフィルは光硬化と熱硬化の
併用型接着剤であるとともに、前記脱泡工程が、前記Ｉ
Ｃのエッジと前記フレキシブル基板のパターンの間隔を
広げた状態のままで加熱して、前記気泡を熱膨張させて
脱泡する工程と、更にその状態のままで光を照射して前
記アンダーフィルの一部を硬化する工程と、前記光のあ
たらない部分の前記アンダーフィルを加熱により硬化す
る工程を有することを特徴とする請求項３に記載の表示
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373648A JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373648A JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005171280A Division JP4443473B2 (ja) | 2005-06-10 | 2005-06-10 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174045A true JP2003174045A (ja) | 2003-06-20 |
| JP3730166B2 JP3730166B2 (ja) | 2005-12-21 |
Family
ID=19182327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373648A Expired - Fee Related JP3730166B2 (ja) | 2001-12-07 | 2001-12-07 | 半導体素子の実装方法、及び、表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730166B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123789A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | 電子モジュールにおける電子部品実装構造 |
| KR100784743B1 (ko) * | 2005-02-02 | 2007-12-13 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| WO2020258892A1 (zh) * | 2019-06-25 | 2020-12-30 | 昆山国显光电有限公司 | 指纹模组及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738014B (zh) * | 2011-04-14 | 2013-08-28 | 颀中科技（苏州）有限公司 | 覆晶封装方法 |
-
2001
- 2001-12-07 JP JP2001373648A patent/JP3730166B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784743B1 (ko) * | 2005-02-02 | 2007-12-13 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| KR100786047B1 (ko) * | 2005-02-02 | 2007-12-17 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7768136B2 (en) | 2005-02-02 | 2010-08-03 | Sharp Kabushiki Kaisha | Sealed-by-resin type semiconductor device |
| JP2007123789A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | 電子モジュールにおける電子部品実装構造 |
| WO2020258892A1 (zh) * | 2019-06-25 | 2020-12-30 | 昆山国显光电有限公司 | 指纹模组及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3730166B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP2001024034A (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11330162A (ja) | 半導体チップの実装方法 | |
| JP3730166B2 (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 | |
| JP2006351935A (ja) | 半導体チップ実装基板及びそれを用いた半導体装置 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP2007142232A (ja) | バンプ付電子部品の実装方法 | |
| JP4443473B2 (ja) | 表示装置の製造方法 | |
| JP2005142210A (ja) | 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
| JP3430096B2 (ja) | 半導体装置の実装方法 | |
| JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
| JP4069588B2 (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP4214127B2 (ja) | フリップチップ実装方法 | |
| JP2001185580A (ja) | 回路基板への電子部品の実装方法 | |
| JP3868557B2 (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JP2008243879A (ja) | 電子装置およびその製造方法 | |
| JP4031899B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP2008010694A (ja) | 半導体実装用基板および実装構造と半導体実装用基板の製造方法 | |
| JP4705070B2 (ja) | 半導体装置、その製造方法、及び、表示装置の製造方法、 | |
| US20110147923A1 (en) | Surface Mounting Integrated Circuit Components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Effective date: 20041228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051005 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |