JPH11330162A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH11330162A JPH11330162A JP10136219A JP13621998A JPH11330162A JP H11330162 A JPH11330162 A JP H11330162A JP 10136219 A JP10136219 A JP 10136219A JP 13621998 A JP13621998 A JP 13621998A JP H11330162 A JPH11330162 A JP H11330162A
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- temperature
- semiconductor chip
- circuit board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 熱硬化性樹脂を介して回路基板上に半導体チ
ップを実装する場合には、熱硬化性樹脂中にガスが残存
する。 【解決手段】 回路基板１の実装面１ａを熱硬化性樹脂
３で覆う（１）。熱硬化性樹脂３をその硬化開始温度よ
りも低い第１の温度に加熱保持する（２）。熱硬化性樹
脂３を硬化開始温度以上でかつ硬化推奨温度未満の第２
の温度に加熱すると共に、回路基板１の実装面１ａに対
して半導体チップ４の位置合わせをする（３）。熱硬化
性樹脂３を第２の温度に加熱した状態で、回路基板１に
対して半導体チップ４を加圧する（４）。熱硬化性樹脂
３を硬化推奨温度以上の第３の温度に加熱して硬化させ
る（５）。
ップを実装する場合には、熱硬化性樹脂中にガスが残存
する。 【解決手段】 回路基板１の実装面１ａを熱硬化性樹脂
３で覆う（１）。熱硬化性樹脂３をその硬化開始温度よ
りも低い第１の温度に加熱保持する（２）。熱硬化性樹
脂３を硬化開始温度以上でかつ硬化推奨温度未満の第２
の温度に加熱すると共に、回路基板１の実装面１ａに対
して半導体チップ４の位置合わせをする（３）。熱硬化
性樹脂３を第２の温度に加熱した状態で、回路基板１に
対して半導体チップ４を加圧する（４）。熱硬化性樹脂
３を硬化推奨温度以上の第３の温度に加熱して硬化させ
る（５）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの実
装方法に関し、特には熱硬化性樹脂を介して半導体チッ
プを回路基板上に実装する方法に関する。
装方法に関し、特には熱硬化性樹脂を介して半導体チッ
プを回路基板上に実装する方法に関する。
【０００２】
【従来の技術】半導体チップを回路基板上に直接実装す
る技術の一つに、フリップチップ実装がある。このフリ
ップチップ実装では、素子形成面に突起電極を設けてな
る半導体チップを回路基板の実装面に対してフェイスダ
ウン実装することで、上記突起電極と回路基板表面の導
電パターンとを接続させている。このなかでも特に、樹
脂を介して半導体チップを回路基板上に実装する方法で
は、上記突起電極と導電パターンとが合金化などの溶融
接合によることなくメカニカルに接続される。このた
め、突起電極と導電パターンとの接続状態が回路基板と
半導体チップとの熱膨張差に影響されることはなく、接
続の信頼性を得ることができる。
る技術の一つに、フリップチップ実装がある。このフリ
ップチップ実装では、素子形成面に突起電極を設けてな
る半導体チップを回路基板の実装面に対してフェイスダ
ウン実装することで、上記突起電極と回路基板表面の導
電パターンとを接続させている。このなかでも特に、樹
脂を介して半導体チップを回路基板上に実装する方法で
は、上記突起電極と導電パターンとが合金化などの溶融
接合によることなくメカニカルに接続される。このた
め、突起電極と導電パターンとの接続状態が回路基板と
半導体チップとの熱膨張差に影響されることはなく、接
続の信頼性を得ることができる。
【０００３】このようなメカニカルな接続による実装を
行う場合の一例としては、先ず、回路基板上に熱硬化性
樹脂を印刷塗布するか、または半導体チップ上に熱硬化
性樹脂を転写する。そして、この熱硬化性樹脂を介して
回路基板の実装面に対して半導体チップを加圧し、回路
基板の導電パターンと半導体チップの突起電極とを接続
させる。その後、熱硬化性樹脂を室温からその硬化温度
にまで加熱して硬化させる。また、この他にも、熱硬化
性樹脂を介して回路基板に対して半導体チップを加圧す
る際、同時に熱硬化性樹脂をその硬化温度にまで加熱し
て硬化させる方法もある。
行う場合の一例としては、先ず、回路基板上に熱硬化性
樹脂を印刷塗布するか、または半導体チップ上に熱硬化
性樹脂を転写する。そして、この熱硬化性樹脂を介して
回路基板の実装面に対して半導体チップを加圧し、回路
基板の導電パターンと半導体チップの突起電極とを接続
させる。その後、熱硬化性樹脂を室温からその硬化温度
にまで加熱して硬化させる。また、この他にも、熱硬化
性樹脂を介して回路基板に対して半導体チップを加圧す
る際、同時に熱硬化性樹脂をその硬化温度にまで加熱し
て硬化させる方法もある。
【０００４】
【発明が解決しようとする課題】しかし、上記実装方法
には以下のような課題がある。すなわち、熱硬化性樹脂
は、室温からその硬化温度までの昇温過程における硬化
開始温度の手前で一度低粘度化する。ところが、上記実
装方法では、熱硬化性樹脂が室温から硬化温度まで一気
に昇温されることから、上記昇温過程において熱硬化性
樹脂が低粘度化している時間が極短時間になる。
には以下のような課題がある。すなわち、熱硬化性樹脂
は、室温からその硬化温度までの昇温過程における硬化
開始温度の手前で一度低粘度化する。ところが、上記実
装方法では、熱硬化性樹脂が室温から硬化温度まで一気
に昇温されることから、上記昇温過程において熱硬化性
樹脂が低粘度化している時間が極短時間になる。
【０００５】このため、内部のガスが抜けきれないま
ま、熱硬化性樹脂の硬化が開始されることになる。ま
た、上記実装方法では、熱硬化性樹脂の昇温に伴って回
路基板も加熱されため、加熱された回路基板から水蒸気
や溶媒等のガスが発生する。このガスは、低粘度化した
熱硬化性樹脂中に巻き込まれる。ところが、上述のよう
に、熱硬化性樹脂が低粘度化している時間が短いため、
このガスも巻き込んだまま熱硬化性樹脂の硬化が開始さ
れることになる。以上の結果、硬化完了後の熱硬化性樹
脂内には上記ガスの気泡が残ることになり、その後の熱
工程でこの気泡が膨張した場合には、これが熱硬化性樹
脂、すなわち実装部分を破壊する要因になる。
ま、熱硬化性樹脂の硬化が開始されることになる。ま
た、上記実装方法では、熱硬化性樹脂の昇温に伴って回
路基板も加熱されため、加熱された回路基板から水蒸気
や溶媒等のガスが発生する。このガスは、低粘度化した
熱硬化性樹脂中に巻き込まれる。ところが、上述のよう
に、熱硬化性樹脂が低粘度化している時間が短いため、
このガスも巻き込んだまま熱硬化性樹脂の硬化が開始さ
れることになる。以上の結果、硬化完了後の熱硬化性樹
脂内には上記ガスの気泡が残ることになり、その後の熱
工程でこの気泡が膨張した場合には、これが熱硬化性樹
脂、すなわち実装部分を破壊する要因になる。
【０００６】さらに、熱硬化性樹脂が低粘度化している
時間が極短時間であることで、回路基板上や半導体チッ
プ上において当該熱硬化性樹脂が十分に広がることがで
きず、半導体チップと回路基板との間に十分な接着強度
を得ることができない。
時間が極短時間であることで、回路基板上や半導体チッ
プ上において当該熱硬化性樹脂が十分に広がることがで
きず、半導体チップと回路基板との間に十分な接着強度
を得ることができない。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明は、回路基板上に熱硬化性樹脂を介して半導体
チップを実装する方法である。そして、本発明の請求項
１に係る実装方法は、次の３工程を行うことを特徴とし
ている。すなわち、第１工程では、回路基板の実装面を
覆う熱硬化性樹脂をその硬化開始温度よりも低い第１の
温度に加熱保持する。次の第２工程では、前記熱硬化性
樹脂を硬化開始温度以上でかつ硬化推奨温度未満の第２
の温度に加熱した状態で、前記回路基板の実装面に対し
て当該熱硬化性樹脂を介して半導体チップを加圧する。
その後第３工程では、前記熱硬化性樹脂を硬化させる。
の本発明は、回路基板上に熱硬化性樹脂を介して半導体
チップを実装する方法である。そして、本発明の請求項
１に係る実装方法は、次の３工程を行うことを特徴とし
ている。すなわち、第１工程では、回路基板の実装面を
覆う熱硬化性樹脂をその硬化開始温度よりも低い第１の
温度に加熱保持する。次の第２工程では、前記熱硬化性
樹脂を硬化開始温度以上でかつ硬化推奨温度未満の第２
の温度に加熱した状態で、前記回路基板の実装面に対し
て当該熱硬化性樹脂を介して半導体チップを加圧する。
その後第３工程では、前記熱硬化性樹脂を硬化させる。
【０００８】上記請求項１に係る方法では、回路基板の
実装面上において、熱硬化性樹脂がその硬化開始温度よ
りも低い第１の温度に加熱保持され、当該熱硬化性樹脂
が低粘度化した状態に保たれる。このため、回路基板の
実装面上において熱硬化性樹脂が十分に広げられると共
に、熱硬化性樹脂中のガス及び回路基板から発生して低
粘度化した熱硬化性樹脂中に巻き込まれたガスが十分に
脱ガスされる。そして、前記回路基板の実装面に対して
熱硬化性樹脂を介して半導体チップを加圧する際には、
前記熱硬化性樹脂は硬化開始温度を越える第２の温度に
加熱されていることから、熱硬化性樹脂はある程度の粘
度が保たれた状態になる。このため、熱硬化性樹脂の加
熱に伴って昇温された前記回路基板から発生するガスを
当該熱硬化性樹脂中に巻き込むことなく、回路基板に対
して半導体チップが加圧される。したがって、第３工程
では、気泡を含むことなく熱硬化性樹脂が硬化される。
実装面上において、熱硬化性樹脂がその硬化開始温度よ
りも低い第１の温度に加熱保持され、当該熱硬化性樹脂
が低粘度化した状態に保たれる。このため、回路基板の
実装面上において熱硬化性樹脂が十分に広げられると共
に、熱硬化性樹脂中のガス及び回路基板から発生して低
粘度化した熱硬化性樹脂中に巻き込まれたガスが十分に
脱ガスされる。そして、前記回路基板の実装面に対して
熱硬化性樹脂を介して半導体チップを加圧する際には、
前記熱硬化性樹脂は硬化開始温度を越える第２の温度に
加熱されていることから、熱硬化性樹脂はある程度の粘
度が保たれた状態になる。このため、熱硬化性樹脂の加
熱に伴って昇温された前記回路基板から発生するガスを
当該熱硬化性樹脂中に巻き込むことなく、回路基板に対
して半導体チップが加圧される。したがって、第３工程
では、気泡を含むことなく熱硬化性樹脂が硬化される。
【０００９】また、本発明の請求項４に係る実装方法
は、次の３工程を行うことを特徴としている。すなわ
ち、第１工程では、硬化開始温度よりも低い第１の温度
に加熱保持たれた熱硬化性樹脂で、半導体チップの一主
面を覆う。次の第２工程では、前記熱硬化性樹脂を硬化
開始温度以上でかつ硬化推奨温度未満の第２の温度に加
熱した状態で、回路基板の実装面に対して当該熱硬化性
樹脂を介して前記半導体チップを加圧する。その後第３
工程では、前記熱硬化性樹脂を硬化させる。
は、次の３工程を行うことを特徴としている。すなわ
ち、第１工程では、硬化開始温度よりも低い第１の温度
に加熱保持たれた熱硬化性樹脂で、半導体チップの一主
面を覆う。次の第２工程では、前記熱硬化性樹脂を硬化
開始温度以上でかつ硬化推奨温度未満の第２の温度に加
熱した状態で、回路基板の実装面に対して当該熱硬化性
樹脂を介して前記半導体チップを加圧する。その後第３
工程では、前記熱硬化性樹脂を硬化させる。
【００１０】上記請求項４に係る方法では、半導体チッ
プの一主面を覆う熱硬化性樹脂は、その硬化開始温度よ
りも低い第１の温度に加熱保持されているため、半導体
チップの一主面上において熱硬化性樹脂が十分に広げら
れると共に、熱硬化性樹脂は内部のガスが十分に脱ガス
された状態になっている。そして回路基板の実装面に対
して前記熱硬化性樹脂を介して半導体チップを加圧する
際には、前記熱硬化性樹脂は硬化開始温度を越える第２
の温度に加熱されて、ある程度の粘度が保たれた状態に
なる。こもため、熱硬化性樹脂の加熱に伴って昇温され
た前記回路基板から発生したガスが、当該熱硬化性樹脂
中に巻き込まれることなく、回路基板に対して半導体チ
ップが加圧される。したがって、第３工程では、気泡を
含むことなく熱硬化性樹脂が硬化される。
プの一主面を覆う熱硬化性樹脂は、その硬化開始温度よ
りも低い第１の温度に加熱保持されているため、半導体
チップの一主面上において熱硬化性樹脂が十分に広げら
れると共に、熱硬化性樹脂は内部のガスが十分に脱ガス
された状態になっている。そして回路基板の実装面に対
して前記熱硬化性樹脂を介して半導体チップを加圧する
際には、前記熱硬化性樹脂は硬化開始温度を越える第２
の温度に加熱されて、ある程度の粘度が保たれた状態に
なる。こもため、熱硬化性樹脂の加熱に伴って昇温され
た前記回路基板から発生したガスが、当該熱硬化性樹脂
中に巻き込まれることなく、回路基板に対して半導体チ
ップが加圧される。したがって、第３工程では、気泡を
含むことなく熱硬化性樹脂が硬化される。
【００１１】
【発明の実施の形態】以下、回路基板上に半導体チップ
をフリップチップ実装する方法に本発明を適用した実施
の形態についてを図面に基づいて説明する。
をフリップチップ実装する方法に本発明を適用した実施
の形態についてを図面に基づいて説明する。
【００１２】（第１実施形態）図１は、請求項１に係る
発明を適用した半導体チップの実装方法の一例を説明す
るための工程図であり、この図を用いて第１実施形態を
説明する。先ず第１工程では、図１（１）に示す様に、
回路基板１の実装面１ａ、すなわち半導体チップを接続
するための導電パターン（すなわち、ランド）２が設け
られている面を、接着用の熱硬化性樹脂３で覆う。上記
回路基板１は、ガラスエポキシ基板やセラミック基板に
導電パターン２をプリント配線してなるものである。ま
た、熱硬化性樹脂３は、例えばエポキシ系の絶縁性樹脂
が用いられ、その硬化開始温度は６０℃であり、硬化推
奨温度は１８０℃であることとする。ここで、硬化推奨
温度とは、良好な硬化状態を保って効率良く熱硬化性樹
脂を硬化させることができる温度であることとする。こ
の際、例えばシリンジを用いたディスペンス法やスクリ
ーンマスクを用いた印刷法等によって、実装面１ａにお
ける半導体チップの実装部分上に熱硬化性樹脂３を供給
することとする。尚、実装面１ａ上に熱硬化性樹脂３を
供給する際には、熱硬化性樹脂３を加熱する必要はなく
室温にて用いることとする。
発明を適用した半導体チップの実装方法の一例を説明す
るための工程図であり、この図を用いて第１実施形態を
説明する。先ず第１工程では、図１（１）に示す様に、
回路基板１の実装面１ａ、すなわち半導体チップを接続
するための導電パターン（すなわち、ランド）２が設け
られている面を、接着用の熱硬化性樹脂３で覆う。上記
回路基板１は、ガラスエポキシ基板やセラミック基板に
導電パターン２をプリント配線してなるものである。ま
た、熱硬化性樹脂３は、例えばエポキシ系の絶縁性樹脂
が用いられ、その硬化開始温度は６０℃であり、硬化推
奨温度は１８０℃であることとする。ここで、硬化推奨
温度とは、良好な硬化状態を保って効率良く熱硬化性樹
脂を硬化させることができる温度であることとする。こ
の際、例えばシリンジを用いたディスペンス法やスクリ
ーンマスクを用いた印刷法等によって、実装面１ａにお
ける半導体チップの実装部分上に熱硬化性樹脂３を供給
することとする。尚、実装面１ａ上に熱硬化性樹脂３を
供給する際には、熱硬化性樹脂３を加熱する必要はなく
室温にて用いることとする。
【００１３】その後、図１（２）に示すように、回路基
板１上の熱硬化性樹脂３を、その硬化開始温度（６０
℃）よりも低い第１の温度に加熱する。ここでは、例え
ば、回路基板１をホットプレート上に載置することによ
り、熱硬化性樹脂３を間接的に加熱したり、オーブン等
による高温雰囲気に晒すことによって熱硬化性樹脂３を
加熱する。この際、上記第１の温度を４０℃〜５０℃程
度に設定し、熱硬化性樹脂３をこの第１の温度で３０秒
〜１８０秒程度保持することとする。
板１上の熱硬化性樹脂３を、その硬化開始温度（６０
℃）よりも低い第１の温度に加熱する。ここでは、例え
ば、回路基板１をホットプレート上に載置することによ
り、熱硬化性樹脂３を間接的に加熱したり、オーブン等
による高温雰囲気に晒すことによって熱硬化性樹脂３を
加熱する。この際、上記第１の温度を４０℃〜５０℃程
度に設定し、熱硬化性樹脂３をこの第１の温度で３０秒
〜１８０秒程度保持することとする。
【００１４】次に、第２工程では、図１（３）に示すよ
うに、熱硬化性樹脂３を硬化開始温度（６０℃）以上で
かつ硬化推奨温度（１８０℃）未満の第２の温度に加熱
する。この第２の温度は、樹脂が本硬化する温度よりも
低い範囲で選択され、好ましくは、硬化推奨温度よりも
硬化開始温度に近い範囲であることとする。ここでは、
一例として、硬化開始温度（６０℃）＋２０℃〜硬化開
始温度（６０℃）＋４０℃程度に第２の温度を設定す
る。そして、熱硬化性樹脂３をこの第２の温度で３０秒
〜１２０秒程度保持することとする。
うに、熱硬化性樹脂３を硬化開始温度（６０℃）以上で
かつ硬化推奨温度（１８０℃）未満の第２の温度に加熱
する。この第２の温度は、樹脂が本硬化する温度よりも
低い範囲で選択され、好ましくは、硬化推奨温度よりも
硬化開始温度に近い範囲であることとする。ここでは、
一例として、硬化開始温度（６０℃）＋２０℃〜硬化開
始温度（６０℃）＋４０℃程度に第２の温度を設定す
る。そして、熱硬化性樹脂３をこの第２の温度で３０秒
〜１２０秒程度保持することとする。
【００１５】またこの間、半導体チップ４の突起電極５
が形成されている一主面（以下、突起電極形成面４ａと
記す）を回路基板１の実装面１ａに対して対向させて配
置し、突起電極５と回路基板１の導電パターン２とが対
応する様に回路基板１に対して半導体チップ４の位置合
わせを行う。この位置合わせは、例えば、加熱・加圧・
吸着機能を具備したボンディングツール（図示省略）を
用い、ボンディングツールに吸着保持した状態の半導体
チップ４を移動させることで行う。
が形成されている一主面（以下、突起電極形成面４ａと
記す）を回路基板１の実装面１ａに対して対向させて配
置し、突起電極５と回路基板１の導電パターン２とが対
応する様に回路基板１に対して半導体チップ４の位置合
わせを行う。この位置合わせは、例えば、加熱・加圧・
吸着機能を具備したボンディングツール（図示省略）を
用い、ボンディングツールに吸着保持した状態の半導体
チップ４を移動させることで行う。
【００１６】そして、上記位置合わせを行い、かつ熱硬
化性樹脂３を上記第２の温度に加熱して３０秒〜１２０
秒程度経過した後、図１（４）に示すように、熱硬化性
樹脂３を介して半導体チップ４を回路基板１に対して加
圧する。ここでは、例えば上記ボンディングツールの加
圧機能によって、当該ボンディングツールに吸着保持し
た半導体チップ４を回路基板１に対して加圧することと
する。
化性樹脂３を上記第２の温度に加熱して３０秒〜１２０
秒程度経過した後、図１（４）に示すように、熱硬化性
樹脂３を介して半導体チップ４を回路基板１に対して加
圧する。ここでは、例えば上記ボンディングツールの加
圧機能によって、当該ボンディングツールに吸着保持し
た半導体チップ４を回路基板１に対して加圧することと
する。
【００１７】その後、第３工程では、図１（５）に示す
ように、熱硬化性樹脂３の硬化を進める。この際、より
短時間で熱硬化性樹脂３を硬化させるために、半導体チ
ップ４を回路基板１に対して加圧した状態に保ちなが
ら、熱硬化性樹脂３を上記第２の温度よりも高い第３の
温度に加熱する。この加熱は、例えば上記ボンディング
ツールの加熱機能によって半導体チップ４を介して間接
的に行うこととする。上記第３の温度は、例えば、熱硬
化性樹脂３の硬化推奨温度（１８０℃）であることとす
る。これは、請求項２を適用した方法になる。
ように、熱硬化性樹脂３の硬化を進める。この際、より
短時間で熱硬化性樹脂３を硬化させるために、半導体チ
ップ４を回路基板１に対して加圧した状態に保ちなが
ら、熱硬化性樹脂３を上記第２の温度よりも高い第３の
温度に加熱する。この加熱は、例えば上記ボンディング
ツールの加熱機能によって半導体チップ４を介して間接
的に行うこととする。上記第３の温度は、例えば、熱硬
化性樹脂３の硬化推奨温度（１８０℃）であることとす
る。これは、請求項２を適用した方法になる。
【００１８】また、より短時間で熱硬化性樹脂３を硬化
させるための他の方法としては、熱硬化性樹脂３がある
程度硬化した時点（例えば硬化率が４０％〜６０％に達
した時点）で、半導体チップ４の回路基板１に対する加
圧を開放し、その後、熱硬化性樹脂３を第２の温度より
も高い第３の温度に加熱しても良い。この際の第３の温
度は、例えば、熱硬化性樹脂３の硬化推奨温度（１８０
℃）であることとする。これは、請求項３を適用した方
法になる。
させるための他の方法としては、熱硬化性樹脂３がある
程度硬化した時点（例えば硬化率が４０％〜６０％に達
した時点）で、半導体チップ４の回路基板１に対する加
圧を開放し、その後、熱硬化性樹脂３を第２の温度より
も高い第３の温度に加熱しても良い。この際の第３の温
度は、例えば、熱硬化性樹脂３の硬化推奨温度（１８０
℃）であることとする。これは、請求項３を適用した方
法になる。
【００１９】上記第１実施形態では、第１工程において
図１（２）を用いて説明したように、回路基板１の実装
面１ａ上において熱硬化性樹脂３がその硬化開始温度よ
りも低い第１の温度に加熱保持されるため、この実装面
１ａ上において熱硬化性樹脂３が低粘度化した状態に保
たれる。このため、回路基板１の実装面１ａ上において
熱硬化性樹脂３が十分に広げられる。したがって、回路
基板と半導体チップとの接着強度を得ることができる。
また、熱硬化性樹脂３中のガスや回路基板１から発生し
て熱硬化性樹脂３中に巻き込まれたガスが十分に脱ガス
される。そして、第２工程において図１（４）を用いて
説明したように、回路基板１の実装面１ａに対して熱硬
化性樹脂３を介して半導体チップ４を加圧する際には、
熱硬化性樹脂３は硬化開始温度を越える第２の温度に加
熱されていることから、熱硬化性樹脂３はある程度の粘
度が保たれた状態になる。このため、熱硬化性樹脂３の
加熱に伴って昇温された回路基板１から発生するガスが
この熱硬化性樹脂３中に巻き込まれることはなく、回路
基板１に対して半導体チップ４が加圧される。この結
果、図１（５）を用いて説明した第３工程においては、
気泡を含むことなく熱硬化性樹脂３が硬化される。した
がって、気泡の膨張による実装部分の破壊を防止でき
る。
図１（２）を用いて説明したように、回路基板１の実装
面１ａ上において熱硬化性樹脂３がその硬化開始温度よ
りも低い第１の温度に加熱保持されるため、この実装面
１ａ上において熱硬化性樹脂３が低粘度化した状態に保
たれる。このため、回路基板１の実装面１ａ上において
熱硬化性樹脂３が十分に広げられる。したがって、回路
基板と半導体チップとの接着強度を得ることができる。
また、熱硬化性樹脂３中のガスや回路基板１から発生し
て熱硬化性樹脂３中に巻き込まれたガスが十分に脱ガス
される。そして、第２工程において図１（４）を用いて
説明したように、回路基板１の実装面１ａに対して熱硬
化性樹脂３を介して半導体チップ４を加圧する際には、
熱硬化性樹脂３は硬化開始温度を越える第２の温度に加
熱されていることから、熱硬化性樹脂３はある程度の粘
度が保たれた状態になる。このため、熱硬化性樹脂３の
加熱に伴って昇温された回路基板１から発生するガスが
この熱硬化性樹脂３中に巻き込まれることはなく、回路
基板１に対して半導体チップ４が加圧される。この結
果、図１（５）を用いて説明した第３工程においては、
気泡を含むことなく熱硬化性樹脂３が硬化される。した
がって、気泡の膨張による実装部分の破壊を防止でき
る。
【００２０】（第２実施形態）図２は、請求項４に係る
発明を適用した半導体チップの実装方法の一例を説明す
るための工程図であり、この図を用いて第２実施形態を
説明する。尚、上記第１実施形態と同一の構成要素には
同一の符号を付すこととする。
発明を適用した半導体チップの実装方法の一例を説明す
るための工程図であり、この図を用いて第２実施形態を
説明する。尚、上記第１実施形態と同一の構成要素には
同一の符号を付すこととする。
【００２１】第１工程では先ず、図２（１）に示す様
に、転写皿１０内に、熱硬化性樹脂３を供給する。この
熱硬化性樹脂３としては、例えばエポキシ系の絶縁性樹
脂を用い、その硬化開始温度は６０℃であり、硬化推奨
温度は１８０℃であることとする。
に、転写皿１０内に、熱硬化性樹脂３を供給する。この
熱硬化性樹脂３としては、例えばエポキシ系の絶縁性樹
脂を用い、その硬化開始温度は６０℃であり、硬化推奨
温度は１８０℃であることとする。
【００２２】上記転写皿１０は、ここでは図示を省略し
たヒータを備えたものであり、かつ深さｄが正確に加工
されたものであることとする。転写皿１０の深さｄは、
実装する半導体チップ４の高さｄ1 と突起電極５の高さ
ｄ2 とを合わせた高さよりも小さく、かつ突起電極５の
高さｄ2 よりも大きいこととする。例えば、半導体チッ
プ４の高さｄ1 がｄ1 ＝４５０μｍであり、突起電極５
の高さｄ2 がｄ2 ＝３０μｍである場合、転写皿１０の
深さｄは、３０μｍ≦ｄ＜４８０μｍであることとす
る。そして、好ましくは、実装後の半導体チップ４側壁
に良好なフィレットが形成され、実装の際に半導体チッ
プ４の背面に吸着させるボンディングツールに熱硬化性
樹脂３が付着しないように、転写皿１０の深さｄは、転
写皿１０内に半導体チップ４を入れた場合に、転写皿１
０の開口上面が半導体チップ４の高さの２／３程度に位
置するように設定する。そこで、ここでは一例として、
転写皿１０の深さをｄ＝３８０μｍに設定することとす
る。
たヒータを備えたものであり、かつ深さｄが正確に加工
されたものであることとする。転写皿１０の深さｄは、
実装する半導体チップ４の高さｄ1 と突起電極５の高さ
ｄ2 とを合わせた高さよりも小さく、かつ突起電極５の
高さｄ2 よりも大きいこととする。例えば、半導体チッ
プ４の高さｄ1 がｄ1 ＝４５０μｍであり、突起電極５
の高さｄ2 がｄ2 ＝３０μｍである場合、転写皿１０の
深さｄは、３０μｍ≦ｄ＜４８０μｍであることとす
る。そして、好ましくは、実装後の半導体チップ４側壁
に良好なフィレットが形成され、実装の際に半導体チッ
プ４の背面に吸着させるボンディングツールに熱硬化性
樹脂３が付着しないように、転写皿１０の深さｄは、転
写皿１０内に半導体チップ４を入れた場合に、転写皿１
０の開口上面が半導体チップ４の高さの２／３程度に位
置するように設定する。そこで、ここでは一例として、
転写皿１０の深さをｄ＝３８０μｍに設定することとす
る。
【００２３】そして、熱硬化性樹脂３が充填されたシリ
ンジ（図示省略）の外周にラバーヒータを巻き付け、こ
のラバーヒータによってシリンジ内の熱硬化性樹脂３を
硬化開始温度（６０℃）より低い第１の温度に加熱した
状態で、このシリンジから転写皿１０内に熱硬化性樹脂
３を供給する。この際、一例として上記第１の温度を４
０℃〜５０℃程度に設定する。これによって転写皿１０
内に、粘度を低下させた熱硬化性樹脂３をムラなく供給
する。また、転写皿１０には、転写皿１０の容積以上の
熱硬化性樹脂３を十分に供給することとする。
ンジ（図示省略）の外周にラバーヒータを巻き付け、こ
のラバーヒータによってシリンジ内の熱硬化性樹脂３を
硬化開始温度（６０℃）より低い第１の温度に加熱した
状態で、このシリンジから転写皿１０内に熱硬化性樹脂
３を供給する。この際、一例として上記第１の温度を４
０℃〜５０℃程度に設定する。これによって転写皿１０
内に、粘度を低下させた熱硬化性樹脂３をムラなく供給
する。また、転写皿１０には、転写皿１０の容積以上の
熱硬化性樹脂３を十分に供給することとする。
【００２４】その後、図２（２）に示すように、転写皿
１０の開口面に沿ってスキージンスグすることによっ
て、転写皿１０内の熱硬化性樹脂３の厚さを正確に均一
化する。この際、転写皿１０に設けたヒータによって、
転写皿１０内の熱硬化性樹脂３を上記第１の温度に加熱
保持し、熱硬化性樹脂３をこの第１の温度で３０秒〜１
８０秒程度保持することとする。
１０の開口面に沿ってスキージンスグすることによっ
て、転写皿１０内の熱硬化性樹脂３の厚さを正確に均一
化する。この際、転写皿１０に設けたヒータによって、
転写皿１０内の熱硬化性樹脂３を上記第１の温度に加熱
保持し、熱硬化性樹脂３をこの第１の温度で３０秒〜１
８０秒程度保持することとする。
【００２５】次に、図２（３）に示すように、半導体チ
ップ４の突起電極形成面４ａを下に向けて、当該半導体
チップ４を転写皿１０内の熱硬化性樹脂３中に侵漬し、
その後半導体チップ４を引き上げる。これによって、転
写皿１０内の熱硬化性樹脂３を半導体チップ４の突起電
極形成面４ａに転写し、硬化開始温度よりも低い第１の
温度に加熱保持された熱硬化性樹脂３で半導体チップ４
の突起電極形成面４ａを覆うのである。このような半導
体チップ４への熱硬化性樹脂３の転写は、例えば、加熱
・加圧・吸着機能を具備したボンディングツール（図示
省略）を用いて、半導体チップ４をその裏面側（突起電
極形成面４ａに対する背面）で吸着保持した状態で行
う。
ップ４の突起電極形成面４ａを下に向けて、当該半導体
チップ４を転写皿１０内の熱硬化性樹脂３中に侵漬し、
その後半導体チップ４を引き上げる。これによって、転
写皿１０内の熱硬化性樹脂３を半導体チップ４の突起電
極形成面４ａに転写し、硬化開始温度よりも低い第１の
温度に加熱保持された熱硬化性樹脂３で半導体チップ４
の突起電極形成面４ａを覆うのである。このような半導
体チップ４への熱硬化性樹脂３の転写は、例えば、加熱
・加圧・吸着機能を具備したボンディングツール（図示
省略）を用いて、半導体チップ４をその裏面側（突起電
極形成面４ａに対する背面）で吸着保持した状態で行
う。
【００２６】その後、第２工程では、図２（４）に示す
ように、上記転写によって半導体チップ４の突起電極形
成面４ａを熱硬化性樹脂３で覆った状態において、熱硬
化性樹脂３を第２の温度に加熱する。この第２の温度
は、上記第１実施形態において図１（３）を用いて説明
したと同様に設定されることとする。そして、熱硬化性
樹脂３をこの第２の温度（すなわち一例として８０℃〜
１００℃）で３０秒〜１２０秒程度保持することとす
る。
ように、上記転写によって半導体チップ４の突起電極形
成面４ａを熱硬化性樹脂３で覆った状態において、熱硬
化性樹脂３を第２の温度に加熱する。この第２の温度
は、上記第１実施形態において図１（３）を用いて説明
したと同様に設定されることとする。そして、熱硬化性
樹脂３をこの第２の温度（すなわち一例として８０℃〜
１００℃）で３０秒〜１２０秒程度保持することとす
る。
【００２７】また、半導体チップ４の突起電極形成面４
ａを回路基板１の実装面１ａに対して対向させて配置
し、突起電極５と実装面１ａの導電パターン２とが対応
する様に回路基板１に対して半導体チップ４の位置合わ
せを行う。
ａを回路基板１の実装面１ａに対して対向させて配置
し、突起電極５と実装面１ａの導電パターン２とが対応
する様に回路基板１に対して半導体チップ４の位置合わ
せを行う。
【００２８】そして、上記位置合わせを行い、かつ熱硬
化性樹脂３を上記第２の温度に加熱保持して３０秒〜１
２０秒程度経過した後、図２（５）に示すように、熱硬
化性樹脂３を介して半導体チップ４を回路基板１に対し
て加圧する。ここでは、例えば上記ボンディングツール
の加圧機能によって、当該ボンディングツールに吸着保
持した半導体チップ４を回路基板１に対して加圧するこ
ととする。
化性樹脂３を上記第２の温度に加熱保持して３０秒〜１
２０秒程度経過した後、図２（５）に示すように、熱硬
化性樹脂３を介して半導体チップ４を回路基板１に対し
て加圧する。ここでは、例えば上記ボンディングツール
の加圧機能によって、当該ボンディングツールに吸着保
持した半導体チップ４を回路基板１に対して加圧するこ
ととする。
【００２９】その後、第３工程では、図２（６）に示す
ように、熱硬化性樹脂３の硬化を進める。この際、より
短時間で熱硬化性樹脂３を硬化させるためには、半導体
チップ４を回路基板１に対して加圧した状態に保ちなが
ら、熱硬化性樹脂３を第２の温度よりも高い第３の温度
に加熱すると良い。この加熱は、例えば上記ボンディン
グツールの加熱機能によって半導体チップ４を介して間
接的に行うこととする。上記第３の温度は、例えば、熱
硬化性樹脂３の硬化推奨温度（１８０℃）であることと
する。これは、請求項５を適用した方法になる。
ように、熱硬化性樹脂３の硬化を進める。この際、より
短時間で熱硬化性樹脂３を硬化させるためには、半導体
チップ４を回路基板１に対して加圧した状態に保ちなが
ら、熱硬化性樹脂３を第２の温度よりも高い第３の温度
に加熱すると良い。この加熱は、例えば上記ボンディン
グツールの加熱機能によって半導体チップ４を介して間
接的に行うこととする。上記第３の温度は、例えば、熱
硬化性樹脂３の硬化推奨温度（１８０℃）であることと
する。これは、請求項５を適用した方法になる。
【００３０】また、より短時間で熱硬化性樹脂３を硬化
させるための他の方法としては、熱硬化性樹脂３がある
程度硬化した時点で、半導体チップ４の回路基板１に対
する加圧を開放し、その後、熱硬化性樹脂３を第２の温
度よりも高い第３の温度に加熱しても良い。この際の第
３の温度は、例えば、熱硬化性樹脂３の硬化推奨温度
（１８０℃）であることとする。これは、請求項６を適
用した方法になる。
させるための他の方法としては、熱硬化性樹脂３がある
程度硬化した時点で、半導体チップ４の回路基板１に対
する加圧を開放し、その後、熱硬化性樹脂３を第２の温
度よりも高い第３の温度に加熱しても良い。この際の第
３の温度は、例えば、熱硬化性樹脂３の硬化推奨温度
（１８０℃）であることとする。これは、請求項６を適
用した方法になる。
【００３１】上記第２実施形態の方法によれば、第１工
程で図２（３）を用いて説明したように、半導体チップ
４の突起電極形成面４ａを覆う熱硬化性樹脂３は、その
硬化開始温度よりも低い第１の温度になっていることか
ら、粘度が低くなっている。このため、半導体チップ４
の突起電極形成面４ａ上において熱硬化性樹脂３が十分
に広げられ、回路基板と半導体チップとの接着強度を得
ることができる。また、熱硬化性樹脂３は内部のガスが
十分に脱ガスされた状態になる。そして、第２工程で図
２（５）を用いて説明したように、回路基板１の実装面
１ａに対して熱硬化性樹脂３を介して半導体チップ４を
加圧する際には、熱硬化性樹脂３は硬化開始温度を越え
る第２の温度に加熱されているため、熱硬化性樹脂３は
ある程度の粘度が保たれた状態になる。このため、熱硬
化性樹脂３の加熱に伴って昇温された回路基板１から発
生したガスが、熱硬化性樹脂３中に巻き込まれることな
く、回路基板１に対して半導体チップ４が加圧される。
したがって、図２（６）を用いて説明した第３工程で
は、気泡を含むことなく熱硬化性樹脂３が硬化される。
この結果、気泡の膨張による実装部分の破壊を防止でき
る。
程で図２（３）を用いて説明したように、半導体チップ
４の突起電極形成面４ａを覆う熱硬化性樹脂３は、その
硬化開始温度よりも低い第１の温度になっていることか
ら、粘度が低くなっている。このため、半導体チップ４
の突起電極形成面４ａ上において熱硬化性樹脂３が十分
に広げられ、回路基板と半導体チップとの接着強度を得
ることができる。また、熱硬化性樹脂３は内部のガスが
十分に脱ガスされた状態になる。そして、第２工程で図
２（５）を用いて説明したように、回路基板１の実装面
１ａに対して熱硬化性樹脂３を介して半導体チップ４を
加圧する際には、熱硬化性樹脂３は硬化開始温度を越え
る第２の温度に加熱されているため、熱硬化性樹脂３は
ある程度の粘度が保たれた状態になる。このため、熱硬
化性樹脂３の加熱に伴って昇温された回路基板１から発
生したガスが、熱硬化性樹脂３中に巻き込まれることな
く、回路基板１に対して半導体チップ４が加圧される。
したがって、図２（６）を用いて説明した第３工程で
は、気泡を含むことなく熱硬化性樹脂３が硬化される。
この結果、気泡の膨張による実装部分の破壊を防止でき
る。
【００３２】上記第１実施形態及び第２実施形態におい
いては、熱硬化性樹脂として絶縁性樹脂を用いた場合を
説明した。しかし、本発明は、導電性微粒子を含有する
異方性導電樹脂を用いた実装にも適用可能である。
いては、熱硬化性樹脂として絶縁性樹脂を用いた場合を
説明した。しかし、本発明は、導電性微粒子を含有する
異方性導電樹脂を用いた実装にも適用可能である。
【００３３】
【発明の効果】以上説明したように本発明の請求項１に
係る実装方法によれば、回路基板の実装面上を覆う熱硬
化性樹脂をその硬化開始温度よりも低い第１の温度に加
熱保持した後にこの実装面に対して半導体チップを加圧
することで、実装面上における熱硬化性樹脂の広がり性
が確保した状態で半導体チップが実装される。したがっ
て、回路基板と半導体チップとの接着強度を得ることが
できる。これと共に、内部のガスを十分に脱ガスした後
に熱硬化性樹脂の硬化が開始されることになり、気泡を
含むことなく熱硬化性樹脂が硬化される。したがって、
気泡の膨張による実装部分の破壊を防止でき、実装品の
信頼性の向上を図ることが可能になる。
係る実装方法によれば、回路基板の実装面上を覆う熱硬
化性樹脂をその硬化開始温度よりも低い第１の温度に加
熱保持した後にこの実装面に対して半導体チップを加圧
することで、実装面上における熱硬化性樹脂の広がり性
が確保した状態で半導体チップが実装される。したがっ
て、回路基板と半導体チップとの接着強度を得ることが
できる。これと共に、内部のガスを十分に脱ガスした後
に熱硬化性樹脂の硬化が開始されることになり、気泡を
含むことなく熱硬化性樹脂が硬化される。したがって、
気泡の膨張による実装部分の破壊を防止でき、実装品の
信頼性の向上を図ることが可能になる。
【００３４】また、本発明の請求項４に係る実装方法に
よれば、硬化開始温度よりも低い第１の温度に保たれた
熱硬化性樹脂で半導体チップの一主面を覆うことで、半
導体チップの一主面上における熱硬化性樹脂の広がり性
を確保できると共に、熱硬化性樹脂中のガスを脱ガスす
ることが可能になる。その後この熱硬化性樹脂を硬化開
始温度を越える第２の温度に加熱して粘度を高めた状態
で回路基板上に加圧することで、当該熱硬化性樹脂によ
る回路基板の加熱で発生したガスを、当該熱硬化性樹脂
中に巻き込むことなく回路基板上に半導体チップを実装
することができる。以上のことから、回路基板と半導体
チップとの接着強度を得ることができると共に、気泡の
膨張による実装部分の破壊を防止して実装品の信頼性の
向上を図ることができる。
よれば、硬化開始温度よりも低い第１の温度に保たれた
熱硬化性樹脂で半導体チップの一主面を覆うことで、半
導体チップの一主面上における熱硬化性樹脂の広がり性
を確保できると共に、熱硬化性樹脂中のガスを脱ガスす
ることが可能になる。その後この熱硬化性樹脂を硬化開
始温度を越える第２の温度に加熱して粘度を高めた状態
で回路基板上に加圧することで、当該熱硬化性樹脂によ
る回路基板の加熱で発生したガスを、当該熱硬化性樹脂
中に巻き込むことなく回路基板上に半導体チップを実装
することができる。以上のことから、回路基板と半導体
チップとの接着強度を得ることができると共に、気泡の
膨張による実装部分の破壊を防止して実装品の信頼性の
向上を図ることができる。
【図１】本発明を適用した第１実施形態のフリップチッ
プ実装を説明するための断面工程図である。
プ実装を説明するための断面工程図である。
【図２】本発明を適用した第２実施形態のフリップチッ
プ実装を説明するための断面工程図である。
プ実装を説明するための断面工程図である。
１…回路基板、１ａ…実装面、３…熱硬化性樹脂、４…
半導体チップ、４ａ…突起電極形成面（一主面）
半導体チップ、４ａ…突起電極形成面（一主面）
Claims (6)
- 【請求項１】 回路基板上に熱硬化性樹脂を介して半導
体チップを実装する方法において、 回路基板の実装面を覆う熱硬化性樹脂をその硬化開始温
度よりも低い第１の温度に加熱保持する第１工程と、 前記熱硬化性樹脂を前記硬化開始温度以上でかつ硬化推
奨温度未満の第２の温度に加熱した状態で、前記回路基
板の実装面に対して当該熱硬化性樹脂を介して半導体チ
ップを加圧する第２工程と、 前記熱硬化性樹脂を硬化させる第３工程とを行うことを
特徴とする半導体チップの実装方法。 - 【請求項２】 請求項１記載の半導体チップの実装方法
において、 前記第３工程では、前記熱硬化性樹脂を前記第２の温度
よりも高い第３の温度に加熱することを特徴とする半導
体チップの実装方法。 - 【請求項３】 請求項１記載の半導体チップの実装方法
において、 前記第３工程の後、前記半導体チップの前記回路基板に
対する加圧を開放し、前記熱硬化性樹脂を前記第２の温
度よりも高い第３の温度に加熱することを特徴とする半
導体チップの実装方法。 - 【請求項４】 回路基板上に熱硬化性樹脂を介して半導
体チップを実装する方法において、 硬化開始温度よりも低い第１の温度に加熱保持された熱
硬化性樹脂で、半導体チップの一主面を覆う第１工程
と、 前記熱硬化性樹脂を前記硬化開始温度以上でかつ硬化推
奨温度未満の第２の温度に加熱した状態で、回路基板の
実装面に対して当該熱硬化性樹脂を介して前記半導体チ
ップを加圧する第２工程と、 前記熱硬化性樹脂を硬化させる第３工程とを行うことを
特徴とする半導体チップの実装方法。 - 【請求項５】 請求項４記載の半導体チップの実装方法
において、 前記第３工程では、前記熱硬化性樹脂を前記第２の温度
よりも高い第３の温度に加熱することを特徴とする半導
体チップの実装方法。 - 【請求項６】 請求項４記載の半導体チップの実装方法
において、 前記第３工程の後、前記半導体チップの前記回路基板に
対する加圧を開放し、前記熱硬化性樹脂を前記第２の温
度よりも高い第３の温度に加熱することを特徴とする半
導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10136219A JPH11330162A (ja) | 1998-05-19 | 1998-05-19 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10136219A JPH11330162A (ja) | 1998-05-19 | 1998-05-19 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330162A true JPH11330162A (ja) | 1999-11-30 |
Family
ID=15170094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10136219A Pending JPH11330162A (ja) | 1998-05-19 | 1998-05-19 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330162A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054476A1 (fr) * | 2000-12-28 | 2002-07-11 | Toray Engineering Co., Ltd. | Procede de montage de puce |
| WO2002071469A1 (fr) * | 2001-02-26 | 2002-09-12 | Sony Chemicals Corp. | Procede de production de dispositifs electriques |
| WO2005027604A1 (ja) * | 2003-09-09 | 2005-03-24 | Sony Chemicals Corporation | 電子部品の実装方法 |
| JP2006032625A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007500455A (ja) * | 2003-05-23 | 2007-01-11 | ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション | 予備適用アンダーフィル封入剤の使用方法 |
| US7413935B2 (en) | 2004-01-15 | 2008-08-19 | Seiko Epson Corporation | Semiconductor device and method of fabricating the same |
| JP2012064980A (ja) * | 2005-03-25 | 2012-03-29 | Stats Chippac Ltd | 基板上に狭い配線部分を有するフリップチップ配線 |
| US8203778B2 (en) | 2010-03-22 | 2012-06-19 | Samsung Electronics Co., Ltd. | Electrophoretic display device and method for manufacturing same |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
-
1998
- 1998-05-19 JP JP10136219A patent/JPH11330162A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913945B2 (en) | 2000-12-28 | 2005-07-05 | Toray Engineering Co., Ltd. | Method of mounting a chip |
| WO2002054476A1 (fr) * | 2000-12-28 | 2002-07-11 | Toray Engineering Co., Ltd. | Procede de montage de puce |
| WO2002071469A1 (fr) * | 2001-02-26 | 2002-09-12 | Sony Chemicals Corp. | Procede de production de dispositifs electriques |
| KR100790671B1 (ko) | 2001-02-26 | 2007-12-31 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 전기 장치 제조 방법 |
| US7341642B2 (en) | 2001-02-26 | 2008-03-11 | Sony Corporation | Manufacturing method for electric device |
| CN100392832C (zh) * | 2001-02-26 | 2008-06-04 | 索尼化学株式会社 | 电气装置制造方法 |
| JP2007500455A (ja) * | 2003-05-23 | 2007-01-11 | ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション | 予備適用アンダーフィル封入剤の使用方法 |
| US7647694B2 (en) | 2003-09-09 | 2010-01-19 | Sony Corporation | Method for mounting electronic component |
| WO2005027604A1 (ja) * | 2003-09-09 | 2005-03-24 | Sony Chemicals Corporation | 電子部品の実装方法 |
| KR101015566B1 (ko) | 2003-09-09 | 2011-02-16 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 전자 부품 실장 방법 |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US7413935B2 (en) | 2004-01-15 | 2008-08-19 | Seiko Epson Corporation | Semiconductor device and method of fabricating the same |
| JP2006032625A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4688443B2 (ja) * | 2004-07-15 | 2011-05-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| JP2012064980A (ja) * | 2005-03-25 | 2012-03-29 | Stats Chippac Ltd | 基板上に狭い配線部分を有するフリップチップ配線 |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
| US8446662B2 (en) | 2010-03-22 | 2013-05-21 | Samsung Display Co., Ltd. | Electrophoretic display device and method for manufacturing same |
| US8203778B2 (en) | 2010-03-22 | 2012-06-19 | Samsung Electronics Co., Ltd. | Electrophoretic display device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330162A (ja) | 半導体チップの実装方法 | |
| JP3092587B2 (ja) | 半導体装置の製造方法 | |
| US6326240B1 (en) | Apparatus for packaging semiconductor device and method for packaging the same | |
| JP3391282B2 (ja) | 電子部品の製造方法 | |
| JP2850894B2 (ja) | 半導体実装方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| US5817542A (en) | Method for bonding electronic components | |
| JP2014143316A (ja) | フリップチップ部品の樹脂封止方法 | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JP3261981B2 (ja) | バンプ付きワークのボンディング方法およびボンディング構造 | |
| JP4640380B2 (ja) | 半導体装置の実装方法 | |
| JP3730166B2 (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 | |
| JP2001244298A (ja) | フリップチップ接続方法 | |
| JPH07226420A (ja) | 半導体装置の製造方法 | |
| JP2000133664A (ja) | 半導体装置 | |
| JP2862662B2 (ja) | 半導体封止方法 | |
| JPH1022344A (ja) | バンプ付きワークのボンディング方法 | |
| JPH09266227A (ja) | 電子部品の接合方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| US7701067B2 (en) | Method for manufacturing semiconductor package capable of potting thermosetting resin while being heated | |
| JP2002064264A (ja) | 表面実装部品接続装置、及び表面実装部品接続方法 | |
| JP2002270637A (ja) | フリップチップ接続方法およびチップボンディング装置 | |
| JP2001168505A (ja) | バンプ付きワークの実装方法 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 |