JP2000082723A - 機能素子及び機能素子搭載用基板並びにそれらの接続方法 - Google Patents

機能素子及び機能素子搭載用基板並びにそれらの接続方法

Info

Publication number
JP2000082723A
JP2000082723A JP11185230A JP18523099A JP2000082723A JP 2000082723 A JP2000082723 A JP 2000082723A JP 11185230 A JP11185230 A JP 11185230A JP 18523099 A JP18523099 A JP 18523099A JP 2000082723 A JP2000082723 A JP 2000082723A
Authority
JP
Japan
Prior art keywords
functional element
circuit board
resin layer
resin
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11185230A
Other languages
English (en)
Other versions
JP3451987B2 (ja
Inventor
Takahisa Funaya
琢央 船矢
Naoharu Senba
直治 仙波
Koji Matsui
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18523099A priority Critical patent/JP3451987B2/ja
Priority to US09/346,949 priority patent/US6313533B1/en
Publication of JP2000082723A publication Critical patent/JP2000082723A/ja
Application granted granted Critical
Publication of JP3451987B2 publication Critical patent/JP3451987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Abstract

(57)【要約】 【課題】 回路基板と機能素子との熱圧着による接続の
際に、樹脂によりデバイス特性に影響を受ける部分に余
分な樹脂が付着することを防ぎ、熱硬化性樹脂と電極部
分の一括接続を可能にする。 【解決手段】バンプ５の形成後に封止樹脂層６を設ける
場合、露光及び現像によって、フリップチップ接続され
る回路基板表面の配線に対応する部分８の樹脂、さらに
は、回路基板表面よりも高い位置に受動素子が実装され
ている場合には、その受動素子に対応する部分１４の樹
脂を、パッド部分周辺の樹脂やバンプ部分周辺の樹脂と
ともに除去する。その後、回路基板と機能素子１とを接
続させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は機能素子及び機能素
子搭載用基板に関し、特に、フリップチップ接続のため
の機能素子、機能素子搭載用基板、機能素子の製造方
法、機能素子搭載用基板の製造方法、機能素子と回路基
板の接続構造、及び、機能素子と回路基板の接続方法に
関する。
【０００２】
【従来の技術】例えば、特許第２５０３７３５号公報、
特許第２６６１３８２号公報、特開平５−０３６７６１
号公報、特開平６−０２１１４９号公報、特許第２６６
０９４３号、特願平１０−１８６２９９号、特許第２６
５５４９６号に記載されているように、機能素子と回路
基板とを接続させることが広く行われている。
【０００３】感光性及び熱硬化性を備えた封止樹脂を用
いて行う機能素子と回路基板との従来の接続方法の一例
を図１０に示す。図１０（ａ）は、機能素子上に形成さ
れた封止樹脂パターンを示す平面図であり、図１０
（ｂ）は、図１０（ａ）の１０ｂ−１０ｂ線における断
面図である。
【０００４】従来の接続方法においては、先ず、図１０
（ａ）に示すように、機能素子１の活性面（又は、回路
基板の表面）上にバンプ５（回路基板の場合は、電極パ
ッド）を形成する。次いで、機能素子１の活性面に樹脂
６を塗布し、露光及び現像によって、図１０（ｂ）に示
すように、バンプ５上の樹脂６のみを選択的に除去して
いた。
【０００５】特開平１１−６７８３０号に開示されてい
る接続方法においては、感光性及び熱硬化性を備えた封
止樹脂を用いてＳＡＷ素子と回路基板とを接続させる際
に、ＳＡＷ素子の活性面表面に樹脂を塗布した後、露光
及び現像によって、パッド又はバンプ上だけではなく、
振動伝搬部（Ｉ．Ｄ．Ｔ．電極）上の樹脂も除去してい
る。ただし、フリップチップ接続される回路基板側の電
極配線部分に対応する部分の樹脂は除去されない。
【０００６】特開平１０−３２６７９８号に開示されて
いる接続方法においては、感光性及び熱硬化性を備えた
封止樹脂を用いて機能素子と回路基板とを接続させる際
に、機能素子の活性面表面や回路基板の表面に樹脂を塗
布した後、露光及び現像によって、不要な部分の樹脂を
除去し、樹脂パターンを形成している。ただし、回路基
板側の配線部分に対応する部分の樹脂、あるいは、回路
基板にＬ、Ｃ、Ｒその他の受動素子が実装されている場
合には、それらの受動素子の領域に対応する部分の樹脂
は除去されない。
【０００７】いずれの場合にも、図１１に示すように、
接続後において、回路基板１０上の配線層９の高さと機
能素子１のバンプ５の高さとの和に等しい幅を有する隙
間が回路基板１０の表面と機能素子１との間に生じるこ
とを避けることができない。このため、接続前処理とし
て、この隙間を埋めるために十分な厚さを有する、感光
性及び熱硬化性を備えた封止樹脂６を機能素子１及び回
路基板１０の何れか一方に塗布しなければならなかっ
た。
【０００８】また、回路基板１０上に形成されている配
線層９の厚さと同じ幅だけ封止樹脂６が潰れないと、樹
脂６の表面が回路基板１０上の配線層９の上部にのみ接
触し、回路基板１０の表面に接触しなくなる。このた
め、熱圧着によって機能素子１と回路基板１０とを接続
させるときには、大きな圧力を加えることが必要であっ
た。
【０００９】図１１に示すように、回路基板１０にＬ、
Ｃ、Ｒ等の受動素子１５が実装されている場合には、樹
脂６はこれらの受動素子１５の高さの分に対しても潰れ
なくてはならないため、さらに大きな圧力を加えること
が必要であった。
【００１０】また、上述の特開平１１−６７８３０号や
特開平１０−３２６７９８号のように、特定の箇所が接
続後に空間を形成し、その空間が封止されるような樹脂
パターンを予め形成した機能素子や回路基板を用いて双
方を接続する場合、受動素子やチップ回路面において、
熱圧着時に、その樹脂パターンを構成する樹脂によりデ
バイス特性に影響を受ける部分に余分な樹脂が発生し、
付着することがあった。
【００１１】感光性および熱硬化性を備えた封止樹脂を
用いた機能素子と回路基板との接続の他の従来例を図１
３に示す。
【００１２】この接続においては、図１３（ａ）に示す
ように、機能素子１上に、電極パッド３上に形成されて
いるバンプ５の周辺部分のみが除去されるようにパター
ン化された接着樹脂層６を形成し、その後、図１３
（ｂ）に示すように、機能素子１と回路基板８とを熱圧
着することにより、樹脂６を介しての絶縁部分の接続
と、機能素子１のバンプ５と回路基板８の電極９とを介
しての導通部分の接続とを一括して行っていた。
【００１３】また、特開平１０−３３５３７３号公報に
示すような半導体素子と回路基板との接続においては、
最初に、図１４（ａ）に示すように、回路基板８上に形
成されている電極９は接着樹脂１４で覆われる。その
後、図１４（ｂ）に示すように、機能素子１と回路基板
８とを加熱かつ圧接し、機能素子１に形成した電極パッ
ド３上のバンプ５と回路基板８の電極９とを接触させた
状態で、超音波を付加し、最終的に、接着樹脂１４を硬
化させていた。
【００１４】
【発明が解決しようとする課題】以上のように、感光性
及び熱硬化性を備えた封止樹脂を用いて行う機能素子と
回路基板との従来の接続方法（図１０乃至図１２）は次
のような問題点を有していた。
【００１５】第１の問題点は、機能素子の活性面表面に
感光性及び熱硬化性を備えた封止樹脂を塗布した後、露
光及び現像によって、パッドやバンプ上の樹脂のみを選
択的に除去する場合、図１１に示すように、接続時に、
回路基板１０上に形成されている配線層９の厚さだけ、
又は、回路基板１０にＬ、Ｃ、Ｒ等の受動素子１５が実
装されている場合には受動素子１５の高さと同じ高さだ
け、樹脂６が潰れるか、あるいは、配線層９又は受動素
子１５が潰れないと、封止樹脂６の表面がフリップチッ
プ接続される回路基板１０の表面に達しないという点で
ある。
【００１６】その理由は次の通りである。機能素子１と
回路基板１０との接続時において、感光性及び熱硬化性
を備えた封止樹脂として流動性のある樹脂を用いると、
この樹脂が設計上樹脂６が存在しないことが要求される
領域に入り込むことがあるため、流動性の少ない樹脂を
用いることが多い。従って、大きな圧力を加えないと、
この流動性の少ない樹脂は潰れない。
【００１７】このような樹脂を用いて機能素子１と回路
基板１０とを熱圧着する場合、前述のように、樹脂６が
潰れるか、あるいは、配線層９又は受動素子１５が潰れ
ないと、封止樹脂６の表面がフリップチップ接続される
回路基板１０の表面に達しないため、接続時の圧力は大
きくせざるを得ない。
【００１８】熱圧着による機能素子１と回路基板１０と
の接続に要する圧力が大きくなると、機能素子１、バン
プ５、回路基板１０、回路基板１０内の受動素子１５等
に構造的破壊や構造的欠陥を生じることがある。このよ
うな構造的破壊や構造的欠陥は、回路全体の抵抗値の増
加や長期信頼性のない接続状態を招く。
【００１９】仮に、構造的な破壊又は欠陥を生じない程
度の圧力で熱圧着しても、封止樹脂６の表面が回路基板
１０の表面に達しないことが多く、このような場合に
は、図１１に示すように、封止樹脂層６に気泡又は空隙
１２が発生し、信頼性のある接続状態を得ることができ
ない。
【００２０】第２の問題点は、回路基板１０の表面に感
光性及び熱硬化性を備えた封止樹脂６を塗布する場合、
機能素子１との接続後の回路基板１０の配線層９の高さ
が大きいほど、樹脂６の表面に凹凸が発生しやすくなる
ことである。また、回路基板１０上に実装された受動素
子１５によっても、塗布後の樹脂６の表面に凹凸が発生
しやすくなることも問題点の一つである。
【００２１】その理由は次の通りである。回路基板１０
の配線層９の高さが大きい領域や回路基板１０に受動素
子１５が実装された領域は、封止樹脂６の塗布後におい
て、樹脂６の表面が突出しやすく、凸凹ができやすい。
封止樹脂６の厚さが不均一になると、機能素子１と回路
基板１０との接続時に、配線層９上において樹脂６が突
出している部分が最初に機能素子１の活性面表面に当た
る。このため、接続時の圧力が小さいと、樹脂６全面が
機能素子１の活性面表面に密着しないため、樹脂層６に
気泡又は空隙１２を巻き込むことになる。
【００２２】樹脂６の全面を機能素子１の活性面に密着
させるためには、より大きな圧力が必要となり、機能素
子１、バンプ５、回路基板１０、回路基板１０内の受動
素子１５等に構造的な破壊又は欠陥が生じる。逆に、樹
脂６の厚さを均一にするために、粘度の高い封止樹脂を
用いて樹脂層６の厚さを大きくすると、スピンコート、
カーテンコート又は印刷法などによって樹脂６を塗布す
る際に、気泡を巻き込み易くなる。また、感光性樹脂は
それぞれ固有のアスペクト比を有しているため、封止樹
脂を厚く塗布する場合は、薄く塗布する場合に比べて、
形成可能な微小パターンの寸法に限界が生じる。
【００２３】第３の問題点は、機能素子の電極パッド上
にメッキバンプ、ボールバンプ、スタッドバンプ等のバ
ンプを形成し、活性面表面に感光性及び熱硬化性を備
え、かつ、流動性の小さい封止樹脂を塗布し、露光及び
現像によって、電極パッドやバンプ周辺の封止樹脂を除
去する場合、密着型露光機を用いると、図１２（ｂ）に
示すように、機能素子１の電極パッド３上に形成したバ
ンプの先端１１がフォトマスク７によって潰れてしまう
ことがある点である。
【００２４】その理由は以下の通りである。感光性及び
熱硬化性を備え、かつ、流動性の小さい封止樹脂を、例
えば、厚さ２０μｍ以上の銅箔を電極配線として用いて
形成された既存のプリント基板に接続する場合について
考える。この場合、この封止樹脂が配線厚さと同じ長さ
だけ潰れないと、封止樹脂の表面が回路基板の表面に達
しない。このため、封止樹脂とプリント基板との接続に
は大きな圧力を必要とするので、封止樹脂やプリント基
板に構造欠陥が生じたり、あるいは、封止樹脂層に空隙
１２が発生することがあり、このような場合は、良好な
接続状態を得ることは困難である。
【００２５】配線層の厚さを小さくして回路基板の表面
と配線層との間の段差を小さくしたり、あるいは、回路
基板の表面にソルダーレジストを設け、配線層の見かけ
上の厚さを小さくする場合、図１２（ａ）に示すよう
に、機能素子１の電極パッド３上に形成したバンプ５の
先端が回路基板の電極パッド部分に接触するように、バ
ンプ５の高さが樹脂６の厚さと同じに、又は、樹脂６の
厚さよりも大きくなるようにすることが必要となる。
【００２６】その結果、図１２（ｂ）に示すように、露
光時に密着型露光機を用いると、フォトマスク７が封止
樹脂６に密着したときに、同時に、フォトマスク７がバ
ンプ先端１１を潰してしまう。バンプ先端１１を潰す
と、接続前のバンプ５の高さが小さくなり、熱圧着によ
って封止樹脂６の表面が回路基板の表面に達したとして
も、バンプ５と回路基板の電極パッドとが接触しないこ
とがある。
【００２７】第４の問題点は、従来の熱圧着による接続
方法においては、チップ回路面において樹脂によりデバ
イス特性に影響を受ける部分の周辺、バンプ部分の周辺
及びパッド部分の周辺の樹脂を除去した状態で、感光性
及び熱硬化性を備えた封止樹脂を介して、機能素子と回
路基板又は回路基板同士を接続する場合、受動素子やチ
ップ回路面において樹脂によりデバイス特性に影響を受
ける部分に、熱圧着時に発生する余分な樹脂が付着する
ことである。
【００２８】その理由は、接続前にチップ活性面に封止
樹脂を塗布し、チップ回路面において樹脂によりデバイ
ス特性に影響を受ける部分の周辺の樹脂を、バンプ部分
の周辺やパッド部分の周辺の樹脂とともに、露光及び現
像時に除去しても、熱圧着時の温度上昇によって発生し
た有機物のガスが冷却され、最終的にチップ回路面にお
いて樹脂によりデバイス特性に影響を受ける部分に樹脂
が凝集及び付着するためである。
【００２９】また、図１３及び図１４に示したような機
能素子と回路基板との接続方法は次のような問題点を有
していた。
【００３０】第１の問題点は、熱圧着による接続では、
バンプと電極パッドの導通部分の接続に要する時間が長
いということである。
【００３１】その理由は、半導体や回路基板などの部材
の耐熱温度を考えると、４００℃以上の温度で熱圧着接
続を行うことは困難である。はんだ、インジュウムのよ
うな低融点金属バンプで溶融接合をする場合とは異な
り、金バンプ等の高融点金属を用いる場合には、熱によ
る金属原子の拡散接合を行う。そのため、加圧と同時に
熱を加えている時間が約２０秒以上は必要となるためで
ある。
【００３２】第２の問題点は、図１３に示したような従
来の熱圧着による導通部分と絶縁部分との一括接続の場
合、金属バンプの接続最適条件と、感光性及び熱硬化性
を備えた封止樹脂による接続最適条件とを同時に満たす
条件を探すことは困難である点である。
【００３３】その理由は、バンプと感光性及び熱硬化性
を備えた封止樹脂とに同時に熱及び荷重が加わることに
なるため、バンプが高融点金属の場合、接続温度は高く
設定することが望ましいが、樹脂はガラス転移温度以上
の温度においては炭化が進行するため、バンプの接続最
適条件と、感光性及び熱硬化性を備えた封止樹脂による
接続最適条件とを同時に満たす条件を求めることはほぼ
不可能である。
【００３４】第３の問題点は、図１３に示したような従
来の熱圧着による導通部分と絶縁部分との一括接続の場
合、接続時に加わる荷重によって、機能素子や回路基板
にダメージを与えてしまい、接続信頼性を損ねてしまう
点である。
【００３５】その理由は、バンプの数が多いほど、感光
性及び熱硬化性を備えた封止樹脂の表面積は大きくな
り、機能素子と回路基板との熱圧着時において、加える
荷重を大きくする必要があるためである。
【００３６】また、高弾性の樹脂を使用する場合にも、
図１４（ｂ）に示すように、接着樹脂全面を機能素子及
び回路基板の表面に密着させるためには、接着樹脂表面
に存在する凹凸のために、高荷重を必要とするためであ
る。
【００３７】第４の問題点は、図１３に示すような従来
の熱圧着による導通部分と絶縁部分との一括接続の場
合、接続後の電気検査によって導通不良となった接続体
を抽出し、再度、機能素子と回路基板とを接続すること
は困難であるという点である。
【００３８】その理由は、高融点金属バンプによる導通
部分の接続を考えた場合、接続温度は感光性及び熱硬化
性を備えた封止樹脂の硬化温度付近、又は、それ以上で
あることが多い。ここで用いられる接着樹脂は熱硬化性
樹脂であるので、熱圧着時には硬化反応が進行してしま
う。硬化した樹脂を溶剤により溶かすことは困難であ
る。このため、機能素子と回路基板のそれぞれの部材を
破壊せずに、相互を剥離することは極めて困難である。
【００３９】第５の問題点は、図１３に示すような従来
の熱圧着による導通部分と絶縁部分との一括接続の場
合、図１３（ｂ）に示すような熱圧着の際、加圧によ
り、低弾性かつ流動性のある樹脂は、導通接続部分や、
機能素子のデバイス特性に影響を与える部分に流れ込
み、信頼性のない接続状態となってしまう点である。
【００４０】その理由は、図１３のような従来の熱圧着
による導通部分と絶縁部分との一括接続の場合、バンプ
を介しての電極間の接続をも考慮すると、樹脂のみの接
続に比べて、荷重を大きくする必要がある。そのため、
感光性及び熱硬化性を備えた封止樹脂は、絶縁接続がで
きた状態になった後で、更に、荷重が加わるために、機
能素子と回路基板との隙間を流れ、導通接続部分や、機
能素子のデバイス特性に影響を与える部分に流れ込み、
信頼性のない接続状態となる。
【００４１】第６の問題点は、図１４に示したような機
能素子と回路基板との接続においては、図１４（ａ）に
示すように、回路基板上の電極を接着樹脂で覆い、その
後、図１４（ｂ）に示すように、機能素子と回路基板と
を加熱、圧接し、バンプを介して機能素子の電極パッド
と回路基板の電極とを接触させる工程において、バンプ
と回路基板の電極との間に接着樹脂を巻き込む危険性が
ある点である。
【００４２】また、加熱により、機能素子と回路基板と
の間の隙間において、接着樹脂の内部から気泡が発生す
る。この結果、接着樹脂が流動し、機能素子を吸着して
いるツールのヘッド表面を樹脂で汚してしまうことがあ
る。
【００４３】さらに、超音波によるバンプと回路基板の
電極との間の接続においては、接着樹脂の存在により、
超音波振動を全てのバンプに均一に与えることが困難に
なっている。
【００４４】その理由は、図１４に示したような方法を
用いる場合、低荷重でバンプと回路基板の電極とを接触
させる場合、接着樹脂は室温で流動性が有ることが望ま
しい。しかしながら、バンプ直下の接着樹脂は回路基板
の電極との間に残留する危険性があり、仮に、バンプと
電極との間に接着樹脂が残留すると、導通部の抵抗値を
大きくする。
【００４５】また、接続と同時に加熱しているために、
溶剤の揮発による気泡が樹脂内部から発生するため、接
着樹脂の硬化後においても、接着樹脂が機能素子と回路
基板との間の隙間に残留する。
【００４６】また、接着樹脂は、機能素子と回路基板と
を圧接する際、機能素子と回路基板との間の隙間から外
の方向に流れるために、マウンターのツール・ヘッド部
分を汚してしまうことがある。このため、接続後のヘッ
ドの洗浄を考えると、量産工程としては不利である。
【００４７】超音波によるバンプと回路基板の電極との
間の接続においても、気泡やバンプ直下の残留樹脂によ
り、バンプの全体に均一な超音波を印加することは困難
である。
【００４８】本発明は以上のような従来技術における問
題点に鑑みてなされたものであり、回路基板と機能素子
との間の接着性及び封止性を有する樹脂層と電気的導通
部分とに欠陥を含まず、信頼性のあるフリップチップ接
続が可能であり、かつ、封止樹脂と電気的導通部分との
接続を同時に行うことができる機能素子及び機能素子搭
載用基板を提供することを目的とする。
【００４９】さらに、本発明は、パターン形成された感
光性及び熱硬化性を備えた封止樹脂を介しての回路基板
と機能素子との熱圧着による接続時に、熱圧着時に発生
する余分な樹脂が受動素子や、チップ回路面において樹
脂によりデバイス特性に影響を受ける部分に付着するこ
とを防ぎ、熱硬化性樹脂と電極部分とを一括して接続す
る方法を提供することを目的とする。
【００５０】さらに、本発明は、機能素子と機能素子搭
載用基板との間のバンプによる導通部分の接続と感光性
及び熱硬化性を備えた封止樹脂による絶縁部分の接続を
行う工程において、接続時間短縮による生産性向上と、
接続時における機能素子や基板等の部材へのダメージを
防ぎ、さらに、接続樹脂の炭化を防ぎ、接続信頼性の高
い接続方法を提供することを目的とする。
【００５１】
【課題を解決するための手段】図１（ａ）、（ｂ）に示
すように、機能素子と回路基板のフリップチップ接続の
前処理として、機能素子１の活性面上に感光性及び熱硬
化性を備えた封止樹脂層６を設ける場合、露光及び現像
によって、フリップチップ接続される回路基板の表面の
配線に対応する部分８の周辺、回路基板表面よりも高い
位置にＬ、Ｃ、Ｒなどの受動素子が存在する場合にはそ
の領域に対応する部分１４の周辺、機能素子１の回路面
において樹脂によりデバイス特性が影響を受ける部分の
周辺について、パッド部分の周辺やバンプ５の周辺とと
もに樹脂６を除去する。
【００５２】また、機能素子と回路基板とのフリップチ
ップ接続の前処理として、回路基板の表面上に感光性及
び熱硬化性を備えた封止樹脂層を設ける場合、露光及び
現像によって、回路基板の表面の配線部分の周辺、回路
基板の表面よりも高い位置にＬ、Ｃ、Ｒなどの受動素子
が存在する場合にはその領域の周辺、及び、回路基板と
接続される機能素子の回路面において樹脂によりデバイ
ス特性が影響を受ける部分の周辺の樹脂をパッド部分の
周辺やバンプ部分の周辺の樹脂とともに除去する。
【００５３】このようにして得られた機能素子又は機能
素子搭載用基板を用いて、機能素子と回路基板とのフリ
ップチップ接続や回路基板同士の熱圧着接続を行う。機
能素子の回路面において樹脂によりデバイス特性が影響
を受ける部分が存在し、露光及び現像時にその部分の周
辺の樹脂が除去される場合、熱圧着又は冷却の際、回路
基板側の温度を機能素子側の温度より低くする。これに
よって、熱圧着時に発生する有機物ガスが冷却時に回路
基板に凝集及び付着するようにすることができる。
【００５４】また、回路基板の表面に樹脂によりデバイ
ス特性が影響を受ける受動素子が存在し、露光及び現像
時にその部分の周辺の樹脂が除去される場合、熱圧着又
は冷却の際、回路基板側の温度を機能素子側の温度より
高くする。これによって、熱圧着時に発生する有機物ガ
スが冷却時に機能素子に凝集及び付着するようにしても
よい。
【００５５】本発明によれば、機能素子と機能素子搭載
用回路基板との接続工程において、図５（ａ）に示すよ
うに、バンプ５と電極９との間の導通部分の接続を室温
付近の低温かつ低応力の下で超音波を付加させることに
よって行い、続いて、又は、同時に、図５（ｂ）に示す
ように、熱圧着により、感光性及び熱硬化性を備えた封
止樹脂６の絶縁部分の接続を行う。更に、複数のパッケ
ージを相互に接続した後、乾燥機中において樹脂を硬化
させる。
【００５６】超音波を印加させることにより導通部分の
接続に要する時間を大幅に短縮することができる。ま
た、その後の絶縁部分の接続についても、室温付近にお
いてタック性があり、かつ、低弾性の樹脂を用いること
により、低温、低応力、短時間で絶縁部分の熱圧着接続
を行うことが可能である。更に、超音波による導通部分
の接続と熱圧着による接続とを同時に行えば、接続工程
に要する時間を更に短縮することができる。
【００５７】回路基板８に感光性及び熱硬化性を備えた
封止樹脂６のパターンを形成する場合には、その樹脂パ
ターンの直下の部分において、あるいは、機能素子１に
樹脂パターンを形成する場合には、樹脂６が密着する部
分において、図５に示すように、回路基板８には、窪み
１３が設けられる。
【００５８】このような窪み１３を設けることにより、
低弾性の感光性及び熱硬化性を備えた封止樹脂が、熱圧
着の際に、回路基板８と機能素子１との間の隙間を流れ
ることを防止することができる。この窪み１３は、バン
プ５の高さと樹脂パターン６の厚みとの差が小さい場合
に、超音波によって樹脂パターンが変形することをも防
止する。
【００５９】なお、図５においては、バンプ５は機能素
子１に設けられているが、バンプ５を回路基板８に設け
ておくこともできる。
【００６０】
【作用】本発明に係る機能素子及び機能素子搭載用基板
においては、接続時に機能素子又は機能素子搭載用基板
のバンプ、または、回路基板の配線部分のバンプが当た
る部分が潰れるだけであり、樹脂は回路基板の配線部分
には当たらない。また、回路基板の表面よりも高い位置
にＬ、Ｃ、Ｒなどの受動素子が存在する場合であって
も、樹脂はそれらの受動素子には当たらない。
【００６１】このため、図２に示すように、配線層９の
高さや受動素子１５の高さと同じ長さだけ樹脂６が潰れ
なくても、樹脂６は機能素子１の活性面表面と回路基板
１０の表面に密着する。従来は、露光及び現像の際に、
感光性及び熱硬化性を備えた封止樹脂をパッド部分の周
辺やバンプ部分の周辺についてのみ除去していたが、本
発明によれば、この従来の接続方法に比べて、小さな圧
力で接続を行うことができ、かつ、封止樹脂層６に気泡
又は空隙１２を含まず、構造的欠陥の少ない信頼性の高
い接続を実現することができる。
【００６２】また、封止樹脂６が潰れなくても、樹脂６
は機能素子１の表面と回路基板１０の表面に密着するの
で、封止樹脂層６の厚さは回路基板１０上の配線層９の
厚さと機能素子１上のバンプ５の高さの和に等しくなる
ように設定すればよいため、バンプ５の高さを自由に設
定することができる。このため、機能素子１と回路基板
１０とを接続させる際に、機能素子１に形成されたバン
プ５の高さを従来に比べて低くすることができるため、
バンプ５自体の材料コストを下げることができる。
【００６３】また、メッキバンプを形成する場合には、
バンプ形成工程時間を短縮することができる。
【００６４】また、例えば、厚さ２０μｍ以上の銅箔を
用いた既存のプリント回路基板などに機能素子を接続さ
せることも容易であり、接続に適した特別な基板を必要
としない。
【００６５】さらに、流動性の小さい感光性及び熱硬化
性を備えた封止樹脂を用いて機能素子と回路基板とを接
続する場合、本発明によれば、接続時に配線上に樹脂が
乗ることはないので、予めバンプの高さを封止樹脂層の
厚さより小さく設計しても、バンプ先端を電極部分に接
触させることができる。このため、密着型露光機を用い
て露光する際、バンプ先端を潰すことはなく、接続時の
圧力を大きくする必要はなくなる。すなわち、封止樹脂
層に気泡を含まず、構造的欠陥の少ない信頼性の高い接
続を小さな接続圧力で実現することが可能となる。
【００６６】また、パターン形成された感光性及び熱硬
化性を備えた封止樹脂を介して、回路基板と機能素子と
を熱圧着により接続させる場合、熱圧着時に発生する余
分な樹脂が受動素子や、チップ回路面において樹脂によ
りデバイス特性に影響を受ける部分に付着することを防
ぐことができ、熱硬化性樹脂と電極部分とを一括して接
続させることが可能となる。
【００６７】また、本発明によれば、機能素子と機能素
子搭載用基板との接続において、バンプ５による導通部
分の接続は、低荷重かつ室温付近の低温の下において、
超音波を印加させることにより行われる。さらに、感光
性及び熱硬化性を備えた封止樹脂による接続を、室温付
近においてタック性があり、かつ、低弾性の樹脂を用い
ることにより行えば、低温、低応力、短時間で絶縁部分
の熱圧着接続が可能であるため、導通部分の接続に要す
る時間を約１秒、絶縁部分の接続に要する時間を約１秒
とすることができる。すなわち、接続工程を２秒程度で
処理することが可能になる。
【００６８】特許第２５０３７３５号、特許第２６６１
３８２号、特開平５−０３６７６１号公報、特許第２６
６０９４３号、特開平６−０２１１４９号公報、特願平
１０−１８６２９９号、特許第２６５５４９６号のよう
な、従来の感光性および熱硬化性を備えた封止樹脂を用
いた機能素子と回路基板との接続においては、図１３
（ｂ）に示すように、熱圧着により、感光性及び熱硬化
性を備えた封止樹脂による絶縁部分の接続と、バンプを
介しての電極間の導通部分の接続とが一括して行われ
る。この場合、本発明によれば、溶融接続することがで
きないバンプを用いた場合の熱圧着に要する時間と比較
して、大幅に接続時間を短縮することが可能であり、生
産性を向上させることができる。
【００６９】また、本発明による接続方法によれば、バ
ンプによる導通部分の接続と樹脂による絶縁部分の接続
とを、図５（ａ）に示すような超音波の印加による接続
と図５（ｂ）のような熱圧着による接続との２つの接続
方式に振り分けている。このため、樹脂による絶縁部分
の接続とバンプを介しての電極間の導通部分の接続とを
一括して行う場合であっても、バンプの接続最適条件
と、感光性及び熱硬化性を備えた封止樹脂による接続最
適条件とを同時に満たす条件を求める必要はなく、各々
の最適条件を用いることができるため、信頼性の高い接
続を達成することが可能となる。
【００７０】さらに、バンプ接続に続いて行われる超音
波による熱圧着においては、回路基板または機能素子表
面に樹脂が密着するための荷重が作用するだけであるの
で、図１３（ｂ）に示すような感光性及び熱硬化性を備
えた封止樹脂による絶縁部分の接続とバンプによる電極
間の導通部分の接続とを一括して行う従来の熱圧着のよ
うに、樹脂と同時にバンプを潰すことを目的とした高荷
重を作用させることは必要ではない。このため、機能素
子や機能素子搭載用回路基板等の各部材へのダメージを
少なくすることが可能である。
【００７１】本発明において用いられる感光性及び熱硬
化性を備えた封止樹脂は、図５（ｂ）に示すような熱圧
着の際に、約１秒間程度、樹脂の硬化温度以下の温度で
加熱されるだけであるので、熱による硬化反応はほとん
ど進行しない。すなわち、接続後においては接着樹脂は
熱可塑性の状態にあるため、電気検査で接続不良のパッ
ケージが発見された場合、温度を上げた状態下で容易に
接続後のパッケージの機能素子を機能素子搭載用基板か
ら剥離することができる。それらの機能素子、機能素子
搭載用基板は、再度、接続に使用することができる。電
気検査で接続良好と判定されたパッケージは複数個をま
とめて乾燥機に入れ、接着樹脂を硬化させることができ
るので、１個のパッケージの樹脂硬化に要する時間を短
縮することができる。
【００７２】さらに、感光性及び熱硬化性を備えた封止
樹脂は、パターン形成の工程において、露光前の乾燥に
より既に光硬化の状態にあり、露光によってさらに光硬
化した状態になるので、図１４に示したような流動性の
高い樹脂の場合と異なり、マウンターのツール・ヘッド
部分を汚す心配はなく、樹脂内部からの気泡の発生も防
ぐことができる。
【００７３】また、露光現像によってバンプ周辺部分に
樹脂のないパターンを形成することが可能であるので、
バンプと回路基板の間に樹脂を巻き込むこともない。
【００７４】さらに、超音波を印加する際、バンプと電
極との接続に係わる領域以外には、機能素子と回路基板
とが接触している領域は存在しないため、全てのバンプ
に均一に超音波を付加することができる。
【００７５】
【発明の実施の形態】次に、本発明の一実施形態につい
て図３を参照して説明する。
【００７６】機能素子としては、Ｓｉ、ＧａＡｓ、Ｌｉ
ＴａＯ3、ＬｉＮｂＯ3又は水晶等に配線層を形成したも
のが考えられるが、それらには限定されない。また、回
路基板としては、有機基板としてプリント基板又はフレ
キシブル基板、セラミクス基板としてアルミナ基板、ガ
ラスセラミクス基板又はガラス基板などが好適である
が、これらには限定されない。図３は、熱圧着によるフ
リップチップ接続前のバンプ形成工程と、感光性及び熱
硬化性を有する封止樹脂層の形成工程のプロセスフロー
を示している。
【００７７】図３は次の４つのケースのプロセスフロー
を表している。 （１）接続前に機能素子にバンプを形成し、次いで、封
止樹脂層を設ける場合（図３のＢの場合） （２）機能素子にバンプを形成し、次いで、回路基板に
封止樹脂層を設ける場合（図３のＡの場合） （３）回路基板の電極パッドにバンプを形成し、次い
で、機能素子に封止樹脂層を設ける場合（図３のＣの場
合） （４）回路基板の電極パッドにバンプを形成し、次い
で、封止樹脂層を設ける場合（図３のＤの場合） 上記の４つのケースに至るまでの工程は共通である。
【００７８】先ず、ステップ１０１において、機能素子
ウェハ又は回路基板を準備する。準備された機能素子ウ
ェハ又は回路基板には、機能素子や回路基板の耐熱温
度、パッドのピッチ、パッドの大きさなどの条件に応じ
て、次の何れかの方法により、バンプが形成される。バ
ンプは純金属又は合金で形成される。
【００７９】第一の方法によれば、ステップ１０２にお
いて、機能素子ウェハ又は回路基板に導電性薄膜を形成
した後、ステップ１０３において、メッキバンプを形成
する。その後、ステップ１０４において、導電性薄膜を
エッチングにより除去する。
【００８０】第二の方法によれば、ステップ１０５にお
いて、機能素子ウェハ又は回路基板の表面上にスタッド
バンプが形成される。
【００８１】第三の方法によれば、ステップ１０６にお
いて、機能素子ウェハ又は回路基板の表面上にボールバ
ンプが転写される。
【００８２】第四の方法によれば、ステップ１０７にお
いて、機能素子ウェハ又は回路基板の表面上にペースト
印刷が施された後、ステップ１０８において、リフロー
されることにより、バンプが形成される。
【００８３】機能素子ウェハ又は回路基板の何れにバン
プを形成したかによって、以下の工程は異なる（ステッ
プ１０９）。
【００８４】機能素子ウェハにバンプを形成した場合に
は、その機能素子ウェハに樹脂を塗布するか否かが決め
られる（ステップ１１０）。樹脂を塗布しない場合に
は、ステップ１１１において、その機能素子ウェハをダ
イシングした後、上記の（２）の工程が開始される。一
方、樹脂を塗布する場合には、上記の（１）の工程が開
始される。
【００８５】回路基板にバンプを形成した場合には、そ
の回路基板に樹脂を塗布するか否かが決められる（ステ
ップ１１２）。樹脂を塗布しない場合には、上記の
（３）の工程が開始される。一方、樹脂を塗布する場合
には、上記の（４）の工程が開始される。
【００８６】先ず、上記の（１）の場合、すなわち、機
能素子ウェハにバンプを形成し、さらに、樹脂を塗布す
る場合（図３のＢの場合）について説明する。
【００８７】前述のように、ウェハの形状をした機能素
子の電極パッド上にバンプを形成する。一例として、メ
ッキバンプを形成する場合を以下に説明する。
【００８８】最初の状態では、図４（ａ）に示すよう
に、機能素子１の活性面上にはパッシベーション膜２と
電極パッド３とが露出している。
【００８９】次いで、図４（ｂ）に示すように、パッシ
ベーション膜２及び電極パッド３上にスパッタ装置又は
蒸着装置を用いて、膜厚０．０１μｍ乃至０．１μｍ程
度のＴｉ薄膜層とＰｄ薄膜層や、Ｃｒ薄膜層とＰｄ薄膜
層、Ｃｒ薄膜層とＣｕ薄膜層等の導電性薄膜４を作成す
る。
【００９０】その後、ロールコーター、カーテンフロー
コーター、スクリーン印刷、スピンコーターなどによ
り、厚さ１μｍ乃至１００μｍのメッキレジストを塗布
し、露光及び現像によって、電極パッド部分周辺の樹脂
を除去するようなレジストパターンを形成した後、電解
メッキによりバンプ５を作成する。
【００９１】Ａｕメッキバンプを作成する場合には、Ｎ
ｉメッキ、Ａｕストライクメッキ、Ａｕメッキの順で電
解メッキすることにより、好適にＡｕバンプを形成する
ことができるが、この方法に限定されるものではない。
電解メッキによれば、ＣｕバンプやＡｇバンプ等も作成
できる。
【００９２】バンプ５の形成後、メッキレジストはＭＥ
Ｋやアルコール等の溶剤を用いてウェットエッチングす
る。電解メッキのために作成した導電性薄膜４は、ウェ
ットエッチング法やドライエッチング法により、バンプ
５及び電極パッド３以外の部分が除去される。この段階
における状態は図４（ｂ）に示す通りである。
【００９３】図４（ａ）の状態から形成されるバンプと
しては、この他に、Ａｕスタッドバンプ、ボール転写法
によるＡｕバンプ、Ｉｎバンプ、半田バンプ、Ｃｕバン
プ、その他の合金などのボールバンプ、半田ペースト印
刷後のリフローによる半田バンプなどが好適であるが、
それらに限定されるものではない。
【００９４】次に、図４（ｂ）の状態から、ロールコー
ター、カーテンフローコーター、スクリーン印刷、スピ
ンコーターなどにより、図４（ｃ）に示すように、感光
性及び熱硬化性を有する封止樹脂６を厚さ１μｍ〜１０
０μｍ塗布し（図３のステップ１１３）、乾燥させる。
【００９５】次いで、図４（ｄ）に示すように、フォト
マスク７を用いて、樹脂６を紫外線（ＵＶ）１８で露光
（ステップ１１４）及び現像（ステップ１１５）し、樹
脂パターンを形成する。
【００９６】樹脂６をパターン化することによって、バ
ンプ５上部の封止樹脂層６のみを除去した場合の模式図
を図４（ｅ）に示す。前述の特許第２５０３７３５号そ
の他の従来の接続方法においては、図１０（ａ）、
（ｂ）に示すように、パッド部分周辺やバンプ部分周辺
のみ、露光及び現像により、感光性及び熱硬化性を有す
る封止樹脂を除去していた。これに対して、本方法にお
いては、図１（ａ）、（ｂ）に示すように、封止樹脂層
６の電極パッド３の周辺部分やバンプ５の周辺部分のみ
ならず、機能素子１と接続されるべき回路基板１０の配
線に対応する部分８や、回路基板１０に受動素子１５が
実装された場合にその受動素子１５の領域に対応する部
分１４も露光（ステップ１１４）及び現像（ステップ１
１５）により除去される。
【００９７】この後、機能素子１をダイシングし（ステ
ップ１１６）、チップの形状として、接続用の機能素子
とする。このようにして形成された機能素子はバンプ５
及び封止樹脂６を有しているため、バンプ及び封止樹脂
が形成されていない回路基板と接続される（ステップ１
１７）。
【００９８】なお、機能素子１と接続される回路基板８
の表面に封止樹脂６が密着する領域においては、機能素
子１と回路基板８との接続の際に、荷重により封止樹脂
６が流れ出ないように、図６に示すように、回路基板８
の表面に予め適当な深さの窪み１３を設けておくことが
できる。機能素子１と回路基板８との接続の際には、封
止樹脂６は窪み１３の中にはまり込む。
【００９９】次に、上記の（２）の場合、すなわち、機
能素子ウェハにバンプを形成し、さらに、回路基板に封
止樹脂層を設ける場合（図３のＡの場合）について以下
に説明する。
【０１００】先ず、上記の（１）の場合、すなわち、図
３のＢの場合と同様に、ウェハの形状のまま機能素子に
バンプを形成する。機能素子とフリップチップ接続され
る回路基板には、回路基板の表面の不純物をプラズマア
ッシャーなどにより除去した後、ロールコーター、カー
テンフローコーター、スクリーン印刷又はスピンコータ
ーなどにより、感光性及び熱硬化性を有する封止樹脂を
厚さ１μｍ乃至１００μｍ塗布し、乾燥させる（図３の
ステップ１１８）。
【０１０１】次いで、フォトマスク７を用いて、封止樹
脂６を露光（ステップ１１９）及び現像（ステップ１２
０）し、回路基板１０の配線９の周辺部分８、回路基板
１０に受動素子１５が実装された場合には、その受動素
子１５の周辺部分１４、機能素子１側の電極パッドやバ
ンプに対応する部分の封止樹脂層６をそれぞれ除去す
る。機能素子１の回路面において、樹脂によりデバイス
特性が影響を受ける部分が存在する場合、その部分の封
止樹脂層６も除去する。
【０１０２】この後、機能素子をダイシングすることに
より（ステップ１２１）、接続用機能素子と機能素子搭
載用基板となる（ステップ１２２）。
【０１０３】なお、ステップ１１１におけるダイシング
とステップ１２１におけるダイシングは二者択一であ
る。
【０１０４】なお、図３のＢの場合と同様に、図７に示
すように、回路基板８に窪み１３を設けておき、この窪
み１３の内部に樹脂パターン６を形成することも可能で
ある。窪み１３の深さは、機能素子１と回路基板８との
接続の際に接続荷重により樹脂６が流れ出ないような深
さに設定される。
【０１０５】次に、上記の（３）の場合、すなわち、回
路基板の電極パッドにバンプを形成し、さらに、機能素
子に封止樹脂層を設ける場合（図３のＣの場合）につい
て以下に説明する。
【０１０６】先ず、スパッタ装置又は蒸着装置を用い
て、膜厚０．０１μｍ乃至０．１μｍ程度のＴｉ薄膜層
とＰｄ薄膜層、Ｃｒ薄膜層とＰｄ薄膜層、Ｃｒ薄膜層と
Ｃｕ薄膜層等の導電性薄膜を回路基板の表面に作成す
る。
【０１０７】その後、ロールコーター、カーテンフロー
コーター、スクリーン印刷又はスピンコーターなどによ
り、厚さ１μｍ乃至１００μｍのメッキレジストを塗布
し、露光及び現像によって、電極パッドの周辺の樹脂を
除去し、レジストパターンを形成する。その後、電解メ
ッキによりバンプを作成する。
【０１０８】その後のメッキバンプ形成の手順は図３の
Ａ又はＢの場合と同様である。機能素子上への封止樹脂
層の形成は図３のＢの場合と同様に行われる。すなわ
ち、ロールコーター、カーテンフローコーター、スクリ
ーン印刷又はスピンコーターなどにより、ウェハの形状
のまま機能素子に感光性及び熱硬化性を有する封止樹脂
を厚さ１μｍ〜１００μｍ塗布し、乾燥させる（図３の
ステップ１２３）。
【０１０９】この後、フォトマスクを用いて、パッドの
周辺やバンプの周辺のみならず、機能素子と接続される
べき回路基板の配線に対応する部分の周辺、回路基板に
受動素子が実装された場合には、その受動素子に対応す
る部分の周辺、機能素子の回路面において、樹脂により
デバイス特性が影響を受ける部分の周辺においても、露
光（ステップ１２４）及び現像（ステップ１２５）によ
り、封止樹脂層を除去する。
【０１１０】この後、機能素子をダイシングし（ステッ
プ１２６）、接続用機能素子と機能素子搭載用基板とな
る（ステップ１２７）。
【０１１１】なお、図８に示すように、機能素子１に封
止樹脂層６を設けることに対応して、機能素子１と接続
される回路基板８の表面には、封止樹脂層６が密着する
領域において、窪み１３を設けておくことができる。機
能素子１と回路基板８とを接続させると、封止樹脂層６
は窪み１３の内部にはまり込む。窪み１３の深さは、機
能素子１と回路基板８との接続の際に、接続荷重により
樹脂６が流れ出ない程度の深さに設定される。
【０１１２】次に、上記の（４）の場合、すなわち、回
路基板の電極パッドにバンプを形成し、さらに、封止樹
脂層を設ける場合（図３のＤの場合）について以下に説
明する。
【０１１３】先ず、図３のＣの場合と同様にして、回路
基板にバンプ形成をした後、ロールコーター、カーテン
フローコーター、スクリーン印刷又はスピンコーターな
どにより、感光性及び熱硬化性を有する封止樹脂を回路
基板上に厚さ１μｍ乃至１００μｍ塗布し、乾燥させる
（ステップ１２８）。
【０１１４】この後、フォトマスクを用いて、封止樹脂
を露光（ステップ１２９）及び現像（ステップ１３０）
し、回路基板の配線部分の周辺、回路基板に受動素子が
実装されている場合には、その受動素子の周辺、機能素
子側の電極パッドやバンプ部分の周辺、機能素子の回路
面において、樹脂によりデバイス特性が影響を受ける部
分の周辺の封止樹脂層をそれぞれ除去する。
【０１１５】このようにして、機能素子搭載用回路基板
が形成される。この機能素子搭載用基板にはバンプ及び
封止樹脂が既に形成されているので、本機能素子搭載用
基板は、バンプ及び封止樹脂が形成されていない機能素
子と接続される（ステップ１３１）。
【０１１６】なお、図９に示すように、機能素子１と接
続される回路基板８の表面には、封止樹脂層６が密着す
る領域において、窪み１３を設けておくことができる。
封止樹脂層６は窪み１３の内部に形成される。窪み１３
の深さは、機能素子１と回路基板８との接続の際に、接
続荷重により樹脂６が流れ出ない程度の深さに設定され
る。
【０１１７】以上のように、接続前に機能素子にバンプ
を形成し、次いで、封止樹脂層を設ける方法（図３のＢ
の場合）、機能素子にバンプを形成し、次いで、回路基
板に封止樹脂層を設ける方法（図３のＡの場合）、回路
基板の電極パッドにバンプを形成し、次いで、機能素子
に封止樹脂層を設ける方法（図３のＣの場合）、又は、
回路基板の電極パッドにバンプを形成し、次いで、封止
樹脂層を設ける方法（図３のＤの場合）の何れかにより
形成した機能素子と機能素子搭載用基板とを接続する場
合、それらの接続構造においては、機能素子と基板との
間に感光性及び熱硬化性を有する封止樹脂層が存在し、
かつ、基板の配線部分の周辺、機能素子と回路基板との
間にＬ、Ｃ、Ｒ等の受動素子が実装されている場合に
は、それらの受動素子の周辺、接続される機能素子の回
路面において、樹脂によりデバイス特性が影響を受ける
部分の周辺、パッド部分の周辺、バンプの周辺には樹脂
が存在しない構造となる。
【０１１８】感光性及び熱硬化性を有する封止樹脂とし
ては、２００ｃｐｓ乃至１０００ｃｐｓの粘度を有する
新日鐵化学株式会社製「Ｖ−２５９ＰＡ」（商品名）
や、感光性基（ネガ型）を有するポリイミド前駆体であ
る旭化成工業（株）製「パイメル」（商品名）、住友ベ
ークライト株式会社製「スミレジン ＣＲＣ−８３０
０」（商品名）などを好適に用いることができるが、そ
れらには限定されない。
【０１１９】上記の機能素子と機能素子搭載用基板とを
接続させる際には、フリップチップマウンター装置を用
いて、ツールに機能素子と機能素子搭載用基板のいずれ
か一方を真空吸着し、他方をステージに真空吸着する。
その後、機能素子と機能素子搭載用基板との間でカメラ
により位置合わせを行った後、熱圧着する。
【０１２０】温度が室温付近から機能素子特性が破壊さ
れる温度５００℃までの間においては、圧力はバンプの
数と樹脂面積に応じて設定される。具体的には、圧力
は、金属配線部分の接続による電気的導通が取れる最低
圧力以上であって、構造欠陥が生じる最大圧力以下であ
り、かつ、封止樹脂層内に気泡や空隙が生じない大きさ
とする。
【０１２１】機能素子の回路面において、樹脂によりデ
バイス特性が影響を受ける部分が存在し、露光及び現像
時にその部分の周辺の樹脂が除去してある場合には、熱
圧着の際に、ツールとステージの双方にパルスヒーター
やセラミックヒーター等の時間により温度プログラムを
作成することができるフリップチップマウンター装置を
用いる。これにより、熱圧着及び冷却の際、回路基板側
の温度を機能素子側の温度より常に低くすることがで
き、ひいては、熱圧着時に発生する有機物ガスを冷却時
に回路基板側に凝集及び付着させることができる。
【０１２２】回路基板の表面に樹脂によりデバイス特性
が影響を受ける受動素子が存在し、露光及び現像時にそ
の受動素子の周辺の樹脂を除去してある場合には、熱圧
着及び冷却の際、回路基板側の温度が機能素子側の温度
より常に高くなるように設定する。これによって、熱圧
着時に発生する有機物ガスを冷却時に機能素子側へ凝集
及び付着させることができる。
【０１２３】以上のように接続することにより、回路基
板のバンプを介しての機能素子と配線部分との間の電気
的導通と、機能素子の活性面表面と回路基板の表面との
間の樹脂による接着及び封止と、が同時に行われる。す
なわち、一括的な接続を行うことができる。
【０１２４】なお、上記の機能素子と機能素子搭載用基
板とを接続させる際に、超音波を印加させる機能を備え
たフリップチップマウンター装置を用いることもでき
る。このようフリップチップマウンター装置を用いる場
合には、ツールに機能素子１と機能素子搭載用基板８の
いずれか一方を真空吸着し、他方をステージに真空吸着
し、接続工程においては、機能素子１と機能素子搭載用
基板８との位置合わせを行い、図５（ａ）に示すよう
に、バンプ５と、バンプ５に対応する電極９とを接触さ
せた状態で超音波を付加させ、バンプ５と電極９との金
属接合を行う。
【０１２５】その後、図５（ｂ）に示すように、バンプ
５を潰し、感光性及び熱硬化性を備えた封止樹脂６の表
面が回路基板８の密着面に接触する程度の荷重を与え、
加熱し、絶縁部分の樹脂接続を行う。
【０１２６】最後に、以上のように接続処理された機能
素子１と機能素子搭載用基板８の接続体を複数個まとめ
て乾燥機内部に導入し、感光性及び熱硬化性を備えた封
止樹脂６の硬化処理を行う。
【０１２７】乾燥機への投入前に、接続体の外周に別の
封止樹脂をディスペンサーにより滴下しておき、乾燥機
内で感光性及び熱硬化性を備えた封止樹脂６の硬化と同
時に別の封止樹脂を硬化させることも可能である。
【０１２８】以下、上述の実施形態をさらに具体化した
実施例について説明する。
【０１２９】最初に、本発明に係る機能素子にバンプを
形成し、次いで、樹脂を塗布する場合（図３のＢの場
合）の実施例について説明する。
【０１３０】先ず、３．５ｍｍ×５．３ｍｍのシリコン
半導体装置を用意する。このシリコン半導体装置上に
は、１１０μｍ四方の８１個の電極パッドが１５０μｍ
ピッチで形成されている。この８１個の全ての電極パッ
ドに９０μｍ四方のＡｕメッキバンプを形成した。
【０１３１】次いで、スパッタ装置を用いて、シリコン
半導体装置の活性面側において、最初は、逆スパッタリ
ングによって、シリコン半導体装置のアルミ酸化膜を除
去し、続いて、順スパッタリング蒸着によって、膜厚
０.０５μｍのＴｉ薄膜層と０．１５μｍのＰｄ薄膜層
とを全面に設けた。その後、スパッタ装置から取り出し
たシリコン半導体装置にスピンコーターでメッキレジス
トを厚さ約２５μｍ塗布し、露光及び現像によって、電
極パッド周辺の樹脂を除去したような樹脂パターンを形
成した後、電解メッキによりＡｕメッキバンプを作成し
た。
【０１３２】Ａｕメッキバンプは、Ｎｉメッキ、Ａｕス
トライクメッキ、Ａｕメッキの順で電解メッキすること
により、形成した。高さ約２０μｍのＡｕメッキバンプ
形成後、メッキレジストはＭＥＫやアルコール等の溶剤
を用いて、ウェットエッチングにより除去した。
【０１３３】電解メッキのために作成したＴｉ薄膜層と
Ｐｄ薄膜層はウェットエッチング法又はＩＢＥ等のドラ
イエッチング法により、バンプ及び電極パッド以外の部
分を除去した。この段階における状態は図４（ｂ）に示
す通りである。
【０１３４】次に、図４（ｃ）に示すように、スピンコ
ーターにより、感光性及び熱硬化性を有する封止樹脂６
として、２００ｃｐｓ乃至１０００ｃｐｓの粘度を有す
る新日鐵化学株式会社製「Ｖ−２５９ＰＡ」（商品名）
を全面にわたって厚さ約２２μｍ塗布した。
【０１３５】封止樹脂６を乾燥させた後、図４（ｄ）に
示すように、フォトマスク７を用いて、封止樹脂６を露
光及び現像し、樹脂パターンを形成した。本実施例にお
いては、封止樹脂層６のパッド部分周辺やバンプ部分周
辺のみならず、接続されるべき回路基板の配線に対応す
る部分８も、図１（ａ）、（ｂ）に示すように、露光及
び現像により、除去する。
【０１３６】次いで、機能素子１をダイシングすること
により、接続用のシリコン半導体装置を形成した。
【０１３７】このシリコン半導体装置を、渋谷工業株式
会社製ＤＢ１００（商品名）を用いて、フレキシブル基
板に接続した。このフレキシブル基板には、高さが約３
０μｍであり、かつ、表面がフラッシュＡｕメッキされ
た電極配線が形成されている。
【０１３８】次いで、パルスヒーターを備えるツールに
接続用のシリコン半導体装置を吸着させ、コンスタント
ヒーターを備えるステージにフレキシブル基板を吸着さ
せた。その後、シリコン半導体装置とフレキシブル基板
との間でカメラにより位置合わせを行った。ステージは
室温に保持しておき、ツールのパルスヒーターは、１５
０℃で１０秒、２８０℃で１０秒、４００℃で２０秒の
順で昇温した。荷重は最終的に１０ｋｇ乃至４０ｋｇに
なるように、ツールのパルスヒーターの昇温に伴い、荷
重を増加させた。
【０１３９】さらに、上記の場合とは別に、以下のよう
にして、機能素子と回路基板との接続を行った。
【０１４０】先ず、超音波付加機能とパルスヒート機能
を持つツールに接続用のシリコン半導体装置を吸着さ
せ、コンスタントヒート機能を持つステージにフレキシ
ブル基板を吸着させた。
【０１４１】その後、シリコン半導体装置とフレキシブ
ル基板との間でカメラにより位置合わせを行った。ステ
ージは室温に保持しておき、図５（ａ）に示すように、
バンプ先端と電極パッドとを接触させた状態で、ツール
に超音波を印加することにより、バンプと電極との間の
接続を行った。超音波は周波数４０ｋＨｚ、出力３Ｗ、
処理時間０．６秒とした。
【０１４２】次いで、図５（ｂ）に示すように、感光性
及び熱硬化性を備えた封止樹脂と半導体チップの熱圧着
による接続時においては、温度を室温から昇温させ、４
００℃で１秒間保持した。荷重は最終的に５ｋｇとなる
ように、ツールのパルスヒーターの昇温に伴い、荷重を
増加させた。
【０１４３】以上のようにして、電極部分のバンプを介
した接続と、熱硬化性を有する封止樹脂によるシリコン
半導体装置とフレキシブル基板との間の接続とを同時に
行う一括接続を行った。
【０１４４】従来の方法では、４０ｋｇ以上の荷重を加
えて熱圧着していたため、シリコン半導体装置が搭載さ
れたフレキシブル基板表面が大きく窪み、フレキシブル
基板表面上の回路が位置ずれを起こしていた。このよう
な状態の下で、シリコン半導体装置はフレキシブル基板
に接続されていたため、バンプと基板電極の接続部分と
の間の電気的導通を得ることは極めて難しかった。
【０１４５】本実施例に従って接続されたフレキシブル
基板とシリコン半導体装置においては、従来の方法と比
較して低い荷重で熱圧着を行うことができた。また、シ
リコン半導体装置が搭載されたフレキシブル基板表面の
窪みが従来に比べて小さく、フレキシブル基板上の回路
の位置ずれに起因するバンプと基板電極との間の接続不
良個所がなくなり、−４０℃乃至１２５℃の熱サイクル
試験においては、１０００サイクルを突破することがで
きた。
【０１４６】次に、本発明に係る回路基板の電極にバン
プを形成し、次いで、封止樹脂層を設ける場合（図３の
Ｄの場合）の実施例について説明する。
【０１４７】先ず、ＦＲ−４を基材としたプリント基板
を準備した。このプリント基板の表面には、高さ約７μ
ｍの配線が１１０μｍピッチで形成されている。
【０１４８】次いで、スパッタ装置又は蒸着装置を用い
て、膜厚０．０１μｍ乃至０．１μｍ程度のＴｉ薄膜層
とＰｄ薄膜層を形成した。
【０１４９】その後、ロールコーターにより、メッキレ
ジストを厚さ約２０μｍ塗布し、露光及び現像によっ
て、バンプ用パターンを作成した後、Ｎｉメッキ、Ａｕ
ストライクメッキ、Ａｕメッキの順で電解メッキするこ
とにより、高さ約７μｍのＡｕバンプを形成した。メッ
キレジストはＭＥＫやアルコール等の溶剤を用いてウェ
ットエッチングにより除去した。電解メッキのために作
成したＴｉとＰｄ薄膜層はＩＢＥを用いてドライエッチ
ング法により除去した。
【０１５０】その後、スピンコーターにより、感光性及
び熱硬化性を有する封止樹脂として、２００ｃｐｓから
１０００ｃｐｓの粘度を有する新日鐵化学株式会社製
「Ｖ−２５９ＰＡ」（商品名）を厚さ約１４μｍ塗布
し、乾燥させた。
【０１５１】その後、フォトマスクを用いて、封止樹脂
層のパッドの周辺やバンプの周辺の部分のみならず、回
路基板の配線の周辺の部分を除去し、樹脂パターンを形
成した。
【０１５２】このようにして作成した機能素子搭載用基
板を４ｍｍ×１３ｍｍのベアシリコン半導体装置に接続
した。接続は渋谷工業株式会社製ＤＢ１００（商品名）
を用いて行い、パルスヒーターを備えるツールにシリコ
ン半導体装置を吸着させ、コンスタントヒーターを備え
るステージに機能素子搭載用基板を吸着させた。ツール
のパルスヒーターは１５０℃で１０秒の後、２００〜３
５０℃で２０秒の順で昇温し、ツール荷重はパルスヒー
ターの昇温に伴い増加させ、最終的に５乃至２０ｋｇに
なったときに、機能素子搭載用基板をシリコン半導体装
置に接続した。
【０１５３】従来の方法においては、基板配線のために
樹脂表面における凹凸が大きく、回路基板とベアシリコ
ン半導体装置との接続後において、樹脂と半導体の接続
界面に大きな空隙が生じ、バンプと基板電極との接続箇
所における電気的導通を得ることが難しく、また、ダイ
シェア強度も低かった。
【０１５４】本実施例に係る方法に従って機能素子搭載
用基板とベアシリコン半導体装置とを接続させた場合に
は、樹脂と半導体の接続界面に空隙が生じることはな
く、また、バンプと基板電極との間の接続不良個所がな
くなり、良好な電気的導通を得ることができた。
【０１５５】次いで、本発明に係る機能素子にバンプを
形成し、さらに、回路基板に封止樹脂層を設ける場合
（図３のＡの場合）の実施例を説明する。
【０１５６】先ず、ＳＡＷフィルターのＬｉＴａＯ3、
ＬｉＮｂＯ3又は水晶などからなるウェハのＡｌパッド
上に直径約１００μｍ、台座の高さ約２５μｍのＡｕス
タッドバンプを形成した。その後、ダイシングして接続
用の機能素子とした。
【０１５７】フリップチップ接続される回路基板は、Ｆ
Ｒ−４、ガラスセラミックス又はアルミナを基材とした
基板である。この回路基板の表面の不純物をプラズマア
ッシャーにより除去した後、スピンコーターにより、感
光性及び熱硬化性を有する封止樹脂として、２００ｃｐ
ｓ乃至１０００ｃｐｓの粘度を有する新日鐵化学株式会
社製「Ｖ−２５９ＰＡ」（商品名）を厚さ２０〜５０μ
ｍ塗布し、乾燥させた。
【０１５８】その後、フォトマスクを用いて、露光及び
現像し、回路基板の配線部分、及び、接続されるＳＡＷ
チップのＩ．Ｄ．Ｔ．電極部分に対応する部分の封止樹
脂層を除去し、機能素子搭載用基板とした。
【０１５９】機能素子と機能素子搭載用基板との接続
は、渋谷工業株式会社製ＤＢ２００（商品名）を用い、
パルスヒーターを備えるツールにＳＡＷチップを吸着さ
せ、同じくパルスヒーターを備えるステージに機能素子
搭載用基板を吸着させた。
【０１６０】熱圧着による接続の際には、Ｉ．Ｄ．Ｔ．
電極に樹脂が付着することによってデバイス特性が変化
するため、熱圧着及び冷却のときに回路基板の温度を機
能素子の温度よりも常に低くすることによって、熱圧着
時に発生する有機物ガスが冷却時に回路基板に凝集及び
付着するようにした。
【０１６１】ツールのパルスヒーターを２００℃で５
秒、２８０℃で１０秒、３８０℃で２０秒の順で昇温さ
せ、同時に、ステージのパルスヒーターは２００℃で５
秒、２８０℃で１０秒、２８０℃で２０秒の順で昇温さ
せた。荷重は、ツールとステージのパルスヒーターの昇
温に伴い増加させ、最終的に３乃至５ｋｇになるように
した。
【０１６２】以上のようにして機能素子と機能素子搭載
用基板とを接続することにより、回路基板のＡｕバンプ
を介してのＳＡＷチップと配線部分との接合と、ＳＡＷ
チップ活性面表面と回路基板表面との間の樹脂による接
着及び封止とを同時に行った。
【０１６３】従来の方法によれば、回路基板に樹脂を塗
布した後、電極配線部分の周辺の樹脂を除去しなかった
ため、樹脂表面に凹凸ができていた。このため、ＳＡＷ
チップを回路基板に熱圧着する際には、約２０ｋｇ以上
の荷重を加えなければ、ＳＡＷチップと樹脂との接続界
面に大きな空隙が生じ、ＳＡＷチップが加圧された際に
割れることがあった。また、熱圧着による接続時におい
て、基板を吸着させたステージ側の温度がＳＡＷチップ
を吸着させたツール側の温度よりも大きかったため、昇
温時に発生した余分な樹脂がＩ．Ｄ．Ｔ．電極部分に付
着していた。
【０１６４】これに対して、本実施例においては、ＳＡ
Ｗチップと樹脂との接続界面に大きな空隙が生じること
はなく、従来の方法に比べて小さな荷重で樹脂全面をＳ
ＡＷチップに密着させることができた。さらに、接続時
において、余分な樹脂がＩ．Ｄ．Ｔ．電極部分に付着す
ることがなく、ＳＡＷチップ特有のフィルター特性を得
ることができた。
【０１６５】次いで、本発明に係る機能素子にバンプを
形成し、さらに、回路基板に封止樹脂層を設ける場合
（図３のＡの場合）の他の実施例を説明する。
【０１６６】先ず、ＳＡＷフィルターのＬｉＴａＯ3、
ＬｉＮｂＯ3又は水晶などからなるウェハのＡｌパッド
上に直径約１００μｍ、台座の高さ約２５μｍのＡｕス
タッドバンプを形成した。その後、ダイシングして接続
用の機能素子とした。
【０１６７】フリップチップ接続される回路基板は、Ｆ
Ｒ−４、ガラスセラミックス又はアルミナを基材とした
基板である。この基板には、樹脂パターンが形成される
領域に、予め深さ０．０３乃至０．３ｍｍの窪みが形成
されている。
【０１６８】この回路基板の表面の不純物をプラズマア
ッシャーにより除去した後、スピンコーターにより、感
光性及び熱硬化性を有する封止樹脂として、２００ｃｐ
ｓ乃至１０００ｃｐｓの粘度を有する新日鐵化学株式会
社製「Ｖ−２５９ＰＡ」（商品名）を厚さ２０〜５０μ
ｍ塗布し、乾燥させた。
【０１６９】その後、フォトマスクを用いて、露光及び
現像し、回路基板の配線部分、及び、接続されるＳＡＷ
チップのＩ．Ｄ．Ｔ．電極部分に対応する部分の封止樹
脂層を除去し、機能素子搭載用基板とした。
【０１７０】機能素子と機能素子搭載用基板との接続は
渋谷工業株式会社製「ＤＢ２００（商品名）」を用い、
パルスヒーター及び超音波付加機能を有するツールにＳ
ＡＷチップを吸着させ、パルスヒーターを持つステージ
に機能素子搭載用基板を吸着させて、行った。
【０１７１】機能素子のバンプと基板の電極パッドとの
接続は、バンプと電極とを接触させた状態で、ツールに
超音波を印加させることにより行った。超音波は周波数
４０ｋＨｚ、出力３Ｗ、処理時間０．５秒とした。
【０１７２】熱圧着による接続の際には、Ｉ．Ｄ．Ｔ．
電極に樹脂が付着することによってデバイス特性が変化
するため、熱圧着及び冷却のときに回路基板の温度を機
能素子の温度よりも常に低くすることによって、熱圧着
時に発生する有機物ガスが冷却時に回路基板に凝集及び
付着するようにした。
【０１７３】ツールのパルスヒーターを室温から昇温さ
せ、３００℃で１秒間保持した。同時に、ステージのパ
ルスヒーターを室温から昇温させ、２００℃で１秒間保
持した。荷重は、ツールとステージのパルスヒーターの
昇温に伴い、最終的に３乃至５ｋｇになるようにした。
【０１７４】以上のようにして、ＳＡＷチップと回路基
板のＡｕバンプによる配線部分の接合に続いて、ＳＡＷ
チップ活性面表面と回路基板表面との間の樹脂による接
着を行った。接続されたパッケージは、複数個まとめて
１５０℃の乾燥機中に３時間保持され、これにより、樹
脂を硬化させた。
【０１７５】従来の熱圧着による方法では、回路基板に
樹脂を塗布した後、ＳＡＷチップを回路基板に熱圧着す
る際、チップ側バンプと基板側パッドとの金属接続に約
２０秒以上の時間を必要とした。また、熱圧着による接
続時において、基板を吸着させたステージ側の温度がＳ
ＡＷチップを吸着させたツール側の温度よりも大きかっ
たため、昇温時に発生した余分な樹脂がＩ．Ｄ．Ｔ．電
極に付着していた。
【０１７６】本実施例によれば、ＳＡＷチップと樹脂と
の接続界面に大きな空隙ができることはなく、従来の接
続方法と比べて小さな荷重で樹脂全面をＳＡＷチップに
密着させることができる。さらに、接続時に余分な樹脂
がＩ．Ｄ．Ｔ．電極部分に付着することがなく、ＳＡＷ
チップ特有のフィルター特性を得ることができた。
【０１７７】以下、本発明に係る機能素子の他の実施形
態を示す。
【０１７８】前述の実施形態においては、図４（ａ）に
示すように、機能素子１上にパッシベーション膜２が形
成されていたが、以下の例では、パッシベーション膜２
は形成されていないものとする。
【０１７９】本実施形態においては、感光性及び熱硬化
性を有する封止樹脂として、感光性基（ネガ型）を有す
るポリイミド前駆体である旭化成工業（株）製「パイメ
ル」（商品名）又は感光性基（ポジ型）を有する住友ベ
ークライト株式会社製「スミレジン ＣＲＣ−８３０
０」（商品名）を機能素子の活性面に１０乃至５０μｍ
の厚さで直接塗布し、フリップチップ接続される回路基
板の配線に対応する部分の樹脂をパッド部分周辺の樹脂
とともに露光及び現像により除去した。
【０１８０】これにより、パッシベーションの機能とと
もに接続用の機能をも備えた封止樹脂層を有する機能素
子を得ることができた。
【０１８１】露光及び現像後にパターニングした感光性
及び熱硬化性を備えた封止樹脂による絶縁部分の接続を
超音波の印加により行う場合、バンプと電極パッドの導
通部分に対する超音波の印加と同時に、熱と荷重を加え
ることにより、接続に要する時間をさらに短縮すること
が可能となる。
【０１８２】また、複数個の接続後のパッケージを乾燥
機に投入する前に、チップ外周を別の封止樹脂で覆って
おけば、乾燥機中で、感光性及び熱硬化性を備えた封止
樹脂の硬化と同時にチップ外周の別の封止樹脂を硬化さ
せることも可能である。
【０１８３】
【発明の効果】第１の効果は、露光及び現像の際に、感
光性及び熱硬化性を備えた封止樹脂をパッド部分周辺や
バンプ部分周辺のみ除去していた従来の接続に比べて、
小さな圧力で封止樹脂層に気泡を含まず、かつ、構造的
な欠陥が少なく、信頼性の高い、機能素子と回路基板と
の間の接続が可能となることである。
【０１８４】その理由は、本発明に係る機能素子と機能
素子搭載用基板は、接続時に、機能素子のバンプ又は回
路基板の配線部分のバンプが当たる部分の何れかが潰れ
るだけであり、樹脂は回路基板の配線部分や受動素子に
当たらないので、樹脂部分が潰れなくても、樹脂は機能
素子の表面と回路基板の表面に密着することができるた
めである。
【０１８５】第２の効果は、機能素子と回路基板との接
続に際しては、機能素子に形成されたバンプの高さを従
来に比べて低くすることができるため、バンプ自体の材
料コストを下げることができる点である。
【０１８６】また、メッキバンプでは、バンプ形成工程
時間を短縮することができる。また、厚さ２０μｍ以上
の銅箔を用いた既存のプリント回路基板などへの機能素
子の接続も容易である。
【０１８７】その理由は、感光性及び熱硬化性を備えた
封止樹脂部分が潰れなくても、樹脂はチップ表面と回路
基板表面の双方に密着するので、封止樹脂層の厚さは回
路基板上の配線厚さと機能素子のバンプの高さの和に等
しくなるようにすればよいので、バンプの高さは自由に
設計できるためである。
【０１８８】第３の効果は、バンプの高さが感光性及び
熱硬化性を備えた封止樹脂層の厚さより大きくなること
はないので、密着型露光機を用いて露光する際、フォト
マスクなどでバンプ先端を潰すことがないことである。
このため、接続時の圧力を大きくする必要がなく、信頼
性のある接続を実現することが可能になる。
【０１８９】その理由は次の通りである。バンプ先端が
潰れてしまうと、接続前のバンプ高さが設計値よりも小
さくなり、熱圧着によって封止樹脂表面が回路基板表面
に達したとしても、機能素子のバンプが回路基板の電極
に接触しないことがある。流動性の小さい感光性及び熱
硬化性を備えた封止樹脂を用いて接続する場合、本発明
においては、接続時に、配線上に樹脂が乗ることはない
ので予めバンプの高さを封止樹脂層の厚さより小さく設
計しても、バンプ先端は電極部分に接触することができ
る。このため、密着型露光機を用いて露光する際、バン
プ先端を潰すことはない。
【０１９０】第４の効果は、パターン形成された感光性
及び熱硬化性を備えた封止樹脂を介しての回路基板と機
能素子との熱圧着による接続において、熱圧着時に発生
する余分な樹脂が受動素子や、チップ回路面において、
樹脂によりデバイス特性に影響を受ける部分に付着する
ことを防止でき、熱硬化性樹脂と電極部分とを一括接続
することが可能になる点である。
【０１９１】その理由は次の通りである。本発明では、
機能素子の回路面において、樹脂によりデバイス特性が
影響を受ける部分が存在し、露光及び現像時にその部分
の周辺の樹脂が除去される場合、熱圧着及び冷却の際
に、回路基板の温度を機能素子の温度より常に低くする
ことによって、熱圧着時に発生する有機物ガスが冷却時
に回路基板に凝集及び付着するようにしている。また、
回路基板の表面において、樹脂によりデバイス特性が影
響を受ける受動素子が存在し、露光及び現像時にその受
動素子の周辺の樹脂が除去される場合、熱圧着及び冷却
の際に、回路基板の温度を機能素子の温度より常に高く
することによって、熱圧着時に発生する有機物ガスが冷
却時に機能素子に凝集及び付着するようにしている。こ
のように、余分な樹脂が受動素子やデバイス特性に影響
を与える部分に付着することを防止することができるの
で、樹脂と電極部分とを一括して接続することができ
る。
【０１９２】第５の効果は、熱圧着による従来技術と比
較して、超音波によるバンプと電極パッドの導通部分接
続と、それに続く熱圧着による感光性及び熱硬化性を備
えた封止樹脂による絶縁部分接続とにおいて、接続工程
に要する時間を大幅に短縮することができ、生産性を向
上させることが可能であるという点である。
【０１９３】その理由は以下の通りである。従来の熱圧
着を用いた方法では、金バンプ等の高融点金属を用いる
場合、熱による金属原子の拡散接合を行う。そのため、
加圧と同時に熱を加えている時間が約２０秒以上は必要
となる。
【０１９４】本発明による機能素子と機能素子搭載用基
板との接続においては、バンプによる導通部分の接続を
低荷重、室温付近の低温で超音波を印加することにより
行い、その後の樹脂による絶縁部分の接続を室温付近で
タック性があり、かつ、低弾性の樹脂を用いることによ
り、低温、低応力、短時間で絶縁部分の熱圧着接続を行
うことが可能となる。このため、超音波による導通部分
の接続に要する時間が約１秒、熱圧着での絶縁部分の接
続に要する時間が約１秒であり、結局、接続工程を２秒
程度で処理することができる。
【０１９５】第６の効果は、本発明によれば、図１３の
ような従来の熱圧着による導通部分と絶縁部分の一括接
続の場合と比較して、超音波による金属バンプと電極パ
ッドとの接続最適条件と、熱圧着による感光性及び熱硬
化性を備えた封止樹脂の接続最適条件とを別個に求める
ことができるため、接続信頼性が向上するという点であ
る。
【０１９６】その理由は、本発明による接続方法では、
図５（ａ）のようなバンプによる導通部分の接続と、図
５（ｂ）のような樹脂による絶縁部分の接続とを、超音
波の印加による接続と熱圧着による接続の２つの接続方
式に振り分けているため、樹脂による絶縁部分の接続と
バンプによる電極間の導通部分の一括接続を行う従来の
場合とは異なり、バンプの接続最適条件と、感光性及び
熱硬化性を備えた封止樹脂による接続最適条件とを同時
に満たす条件を求める必要はなく、各々の最適条件を用
いることができるため、信頼性の高い接続が可能とな
る。
【０１９７】第７の効果は、本発明によれば、図１３の
ような従来の熱圧着による導通部分と絶縁部分の一括接
続の場合と比較して、バンプに加える荷重を小さくする
ことができるため、機能素子や機能素子搭載用基板への
ダメージを少なくすることができ、接続信頼性を向上さ
せることが可能であるという点である。
【０１９８】その理由は以下の通りである。本発明にお
ける超音波によるバンプ接続に続く熱圧着においては、
図５（ｂ）に示すように、回路基板または機能素子表面
に感光性及び熱硬化性を備えた封止樹脂が密着するため
の荷重が与えられるにすぎず、図１３（ｂ）に示すよう
に、樹脂による絶縁部分の接続とバンプによる電極間の
導通部分の一括接続を行う従来の熱圧着とは異なり、樹
脂と同時にバンプを潰すことを目的とした高荷重を必要
とはしない。このため、機能素子や機能素子搭載用基板
等の各部材へのダメージの少ない、信頼性の高い接続を
行うことが可能となる。
【０１９９】第８の効果は、図１３のような従来の熱圧
着による導通部分と絶縁部分の一括接続の場合とは異な
り、本発明によれば、接続後の電気検査において導通不
良となった接続体を抽出し、再度、半導体装置と回路基
板とを接続することが可能であるという点である。
【０２００】その理由は以下の通りである。本発明にお
ける感光性及び熱硬化性を備えた封止樹脂は、熱圧着の
工程で約１秒間、樹脂の硬化温度以下の温度で加熱され
るだけであるので、熱による硬化反応はほとんど進行し
ない。このため、半導体装置と回路基板との接続後にお
いては、接着樹脂は熱可塑性の状態にあり、電気検査で
接続不良となったパッケージを加熱することにより、接
続後のパッケージの機能素子から機能素子搭載用基板を
容易に剥離することができる。それらの機能素子及び機
能素子搭載用基板は、再度、接続に使用することができ
る。
【０２０１】電気検査に合格したパッケージは複数個を
まとめて乾燥機中に導入し、接着樹脂を硬化させること
により、１個のパッケージの樹脂硬化に要する時間を短
縮することができる。
【０２０２】第９の効果は、図６及び図８に示したよう
に、機能素子に形成した樹脂パターン密着面に相当する
部分を予め窪ませた機能素子搭載用基板を用いることに
より、または、図７及び図９に示したように、予め窪ま
せた部分に樹脂パターンを形成した機能素子搭載用基板
を用いることにより、図５（ａ）に示すように超音波を
印加する際、バンプ先端が電極パッドに、及び、樹脂が
基板表面に接していても、樹脂が導通接続部分に影響を
与える領域に流れ込むことはない。
【０２０３】また、同様に、図５（ｂ）に示すような熱
圧着の際に、加圧によって、樹脂が導通接続部分に流れ
込むことはない。このため、信頼性の高い接続を行うこ
とが可能になる。
【０２０４】その理由は以下の通りである。図６及び図
８に示したように、機能素子に形成した樹脂パターン密
着面に相当する部分を予め窪ませた機能素子搭載用基板
を用いることにより、または、図７及び図９に示したよ
うに、予め窪ませた部分に樹脂パターンを形成した機能
素子搭載用基板を用いることにより、超音波を印加した
場合にも感光性及び熱硬化性を備えた封止樹脂が回路基
板の窪んだ領域から外へ出ることがない。
【０２０５】また、図５（ｂ）に示すように、熱圧着の
際に、加圧により、流動性を有する樹脂が窪んだ領域か
ら外へ出ることがない。
【０２０６】第１０の効果は、図１４に示した半導体素
子と回路基板の接続と比較して、バンプと電極パッドと
を接触させた状態で超音波を印加する際、バンプ周辺部
分に樹脂が存在しないため、全てのバンプに対して均一
な超音波を与えることが可能であり、さらに、バンプと
電極の間に樹脂を巻き込むこともない。このため、信頼
性の高い接続が可能であるという点である。
【０２０７】その理由は以下の通りである。感光性及び
熱硬化性を備えた封止樹脂は、パターン形成の工程にお
いて、露光前の乾燥により既に光硬化の状態にあり、露
光によってさらに光硬化した状態になるので、図１４に
示したような流動性の高い樹脂の場合と異なり、加圧に
よって機能素子と基板との間の隙間から流れた樹脂がマ
ウンターのツール・ヘッド部分を汚すおそれはなく、さ
らに、樹脂内部からの気泡の発生を防ぐこともできる。
【０２０８】また、露光及び現像によってバンプ周辺部
分に樹脂が存在しないパターンを形成することが可能で
あるので、バンプと回路基板との間に樹脂を巻き込むこ
ともない。
【０２０９】さらに、図５（ａ）に示すように、超音波
を印加する際、バンプと電極との接続に係わる領域以外
には、機能素子と回路基板とが接触している領域は存在
しないため、全てのバンプに均一に超音波を付加するこ
とができる。
【図面の簡単な説明】
【図１】（ａ）は本発明に従って形成された、機能素子
上における感光性及び熱硬化性を備えた封止樹脂パター
ンの模式図であり、（ｂ）は（ａ）の１ｂ−１ｂ線にお
ける断面図である。
【図２】本発明による機能素子と回路基板のフリップチ
ップ接続部の断面図である。
【図３】本発明による機能素子及び機能素子搭載用基板
の形成プロセスのフローチャートである。
【図４】（ａ）乃至（ｄ）は、機能素子へのバンプ形
成、感光性及び熱硬化性を備えた封止樹脂の塗布から露
光及び現像までのプロセスを示す各工程における断面図
である。
【図５】（ａ）は、本発明による機能素子に形成された
バンプと基板電極とを接触させ、超音波を印加している
工程の模式図であり、（ｂ）は、機能素子に形成された
感光性及び熱硬化性を備えた封止樹脂のパターンと基板
とを熱圧着により接続している工程の模式図である。
【図６】 本発明によるバンプと感光性及び熱硬化性を
備えた封止樹脂のパターンとが形成された機能素子と、
機能素子搭載用基板との断面図である。
【図７】 本発明によるバンプが形成された機能素子
と、感光性及び熱硬化性を備えた封止樹脂のパターンが
形成された機能素子搭載用基板との断面図である。
【図８】 本発明による感光性及び熱硬化性を備えた封
止樹脂のパターンが形成された機能素子と、バンプが形
成された機能素子搭載用基板の断面模式図である。
【図９】 機能素子と、本発明によりバンプと感光性及
び熱硬化性を備えた封止樹脂のパターンとが形成された
機能素子搭載用基板との断面図である。
【図１０】（ａ）は従来の方法によって形成した、機能
素子上における感光性及び熱硬化性を備えた封止樹脂パ
ターンの模式図であり、（ｂ）は（ａ）の１０ｂ−１０
ｂ線における断面図である。
【図１１】従来の方法により接続した機能素子と回路基
板のフリップチップ接続部の断面図である。
【図１２】（ａ）は、バンプの高さが封止樹脂の厚さよ
り大きい場合の機能素子の断面図であり、（ｂ）は、密
着型露光機を用いて、（ａ）に示す機能素子を露光した
場合の断面図である。
【図１３】従来の方法によりバンプと樹脂パターンとが
形成された機能素子と機能素子搭載用基板との断面図で
あり、（ａ）は接続前の状態、（ｂ）は接続後の状態を
示す。
【図１４】従来の方法により電極を接着樹脂で覆った基
板と機能素子との断面図であり、（ａ）は接続前の状
態、（ｂ）は接続後の状態を示す。
【符号の説明】
１ 機能素子 ２ パッシベーション膜 ３ 電極パッド ４ 導電性薄膜 ５ バンプ ６ 感光性及び熱硬化性を備えた封止樹脂 ７ フォトマスク ８ 回路基板の配線部分に対応する部分 ９ 回路基板の配線部分 １０ 回路基板 １１ バンプ先端 １２ 空隙 １３ 窪み １４ 回路基板側の受動素子が実装されている場所に対
応する部分 １５ 受動素子 １８ ＵＶ

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 接着性及び封止性を有し、かつ、パター
    ン化された樹脂層が回路面に形成されており、 前記樹脂層のパターンは、樹脂によりデバイス特性が影
    響を受ける部分の周辺、パッド部分又はバンプ部分の周
    辺、フリップチップ接続される回路基板の配線に対応す
    る部分の周辺、及び、受動素子が実装された回路基板の
    領域に対応する部分の周辺のうちの少なくとも何れか一
    つには樹脂層が形成されていないようなパターンである
    機能素子。
  2. 【請求項２】 前記機能素子の電極パッド上にはバンプ
    が形成されていることを特徴とする請求項１に記載の機
    能素子。
  3. 【請求項３】 前記樹脂層は感光性及び熱硬化性を有す
    る樹脂からなるものであることを特徴とする請求項１又
    は２に記載の機能素子。
  4. 【請求項４】 前記樹脂層はフリップチップ接続用の機
    能とパッシベーションの機能とを備えるものであること
    を特徴とする請求項１乃至３の何れか一項に記載の機能
    素子。
  5. 【請求項５】 感光性及び熱硬化性を有する封止樹脂層
    を機能素子の活性面上に設ける工程と、 フリップチップ接続される回路基板の表面の配線に対応
    する部分の周辺、受動素子が実装された回路基板の領域
    に対応する部分の周辺、及び、機能素子の回路面におい
    て、前記封止樹脂層を構成する樹脂によりデバイス特性
    が影響を受ける部分の周辺のうちの少なくとも一つ、並
    びに、パッド部分又はバンプ部分の周辺に前記封止樹脂
    層が存在しないように、前記封止樹脂層をパターニング
    する工程と、 を含む機能素子の製造方法。
  6. 【請求項６】 機能素子の電極パッド上にバンプを形成
    する工程と、 前記機能素子の活性面上に感光性及び熱硬化性を有する
    封止樹脂層を設ける工程と、 フリップチップ接続される回路基板の表面の配線に対応
    する部分の周辺、受動素子が実装された回路基板の領域
    に対応する部分の周辺、及び、機能素子の回路面におい
    て、前記封止樹脂層を構成する樹脂によりデバイス特性
    が影響を受ける部分の周辺のうちの少なくとも一つ、並
    びに、前記電極パッド又は前記バンプの周辺に前記封止
    樹脂層が存在しないように、前記封止樹脂層をパターニ
    ングする工程と、 含む機能素子の製造方法。
  7. 【請求項７】 パッシベーション膜を有していない機能
    素子の活性面上に感光性及び熱硬化性を有する封止樹脂
    層を設ける工程と、 フリップチップ接続される回路基板の表面の配線に対応
    する部分の周辺、受動素子が実装された回路基板の領域
    に対応する部分の周辺、及び、機能素子の回路面におい
    て、前記封止樹脂層を構成する樹脂によりデバイス特性
    が影響を受ける部分の周辺のうちの少なくとも一つ、並
    びに、パッド部分又はバンプ部分の周辺に前記封止樹脂
    層が存在しないように、前記封止樹脂層をパターニング
    する工程と、 を含む機能素子の製造方法。
  8. 【請求項８】 パッシベーション膜を有していない機能
    素子の電極パッド上にバンプを形成する工程と、 前記機能素子の活性面上に感光性及び熱硬化性を有する
    封止樹脂層を設ける工程と、 フリップチップ接続される回路基板の表面の配線に対応
    する部分の周辺、受動素子が実装された回路基板の領域
    に対応する部分の周辺、及び、前記機能素子の回路面に
    おいて、前記封止樹脂層を構成する樹脂によりデバイス
    特性が影響を受ける部分の周辺のうちの少なくとも一
    つ、並びに、前記電極パッド又は前記バンプの周辺に前
    記封止樹脂層が存在しないように、前記封止樹脂層をパ
    ターニングする工程と、 を含む機能素子の製造方法。
  9. 【請求項９】 接着性及び封止性を有し、かつ、パター
    ン化された樹脂層が表面に形成されている機能素子搭載
    用基板であって、 前記樹脂層のパターンは、前記基板の表面の配線部分の
    周辺、受動素子が実装された前記基板の部分の周辺、及
    び、フリップチップ接続される機能素子の回路面におい
    て、前記樹脂層を構成する樹脂によりデバイス特性が影
    響を受ける領域に対応する部分の周辺のうちの少なくと
    も一つ、並びに、パッド部分又はバンプ部分の周辺には
    前記樹脂層が存在しないようなパターンである機能素子
    搭載用基板。
  10. 【請求項１０】 接着性及び封止性を有し、かつ、パタ
    ーン化された樹脂層が表面に形成されている機能素子搭
    載用基板であって、 前記基板は表面に窪んだ領域を有しており、前記樹脂層
    は前記窪んだ領域に形成されている機能素子搭載用基
    板。
  11. 【請求項１１】 機能素子が搭載される機能素子搭載用
    基板であって、 前記機能素子の回路面に、接着性及び封止性を有し、か
    つ、パターン化された樹脂層が形成されている場合に、
    前記機能素子を前記機能素子搭載用基板に搭載するとき
    に、前記樹脂層に対応する前記機能素子搭載用基板の領
    域は窪んだ領域である機能素子搭載用基板。
  12. 【請求項１２】 電極パッド上にバンプが形成されてい
    ることを特徴とする請求項９乃至１１の何れか一項に記
    載の機能素子搭載用基板。
  13. 【請求項１３】 前記樹脂層は感光性及び熱硬化性を有
    する樹脂からなるものであることを特徴とする請求項９
    乃至１２の何れか一項に記載の機能素子搭載用基板。
  14. 【請求項１４】 基板の表面に感光性及び熱硬化性を有
    する封止樹脂層を設ける工程と、 前記基板の表面上の配線部分の周辺、受動素子が実装さ
    れた前記基板の部分の周辺、及び、フリップチップ接続
    される機能素子の回路面において、前記封止樹脂層を構
    成する樹脂によりデバイス特性が影響を受ける部分の周
    辺のうちの少なくとも一つ、並びに、パッド部分又はバ
    ンプ部分の周辺に前記封止樹脂層が存在しないように、
    前記封止樹脂層をパターニングする工程と、 を含む機能素子搭載用基板の製造方法。
  15. 【請求項１５】 基板の電極パッド上にバンプを形成す
    る工程と、 前記基板の表面に感光性及び熱硬化性を有する封止樹脂
    層を設ける工程と、 前記基板の表面上の配線部分の周辺、受動素子が実装さ
    れた前記基板の部分の周辺、及び、フリップチップ接続
    される機能素子の回路面において、前記封止樹脂層を構
    成する樹脂によりデバイス特性が影響を受ける部分の周
    辺のうちの少なくとも一つ、並びに、前記電極パッド又
    は前記バンプの周辺に前記封止樹脂層が存在しないよう
    に、前記封止樹脂層をパターニングする工程と、 を含む機能素子搭載用基板の製造方法。
  16. 【請求項１６】 機能素子及び回路基板の少なくとも何
    れか一方には電極パッドが形成されており、該電極パッ
    ドと前記機能素子又は前記回路基板との間はバンプによ
    り接続されており、 前記機能素子と前記回路基板の間には、接着性及び封止
    性を有する樹脂層が存在し、 前記樹脂層は、前記回路基板の配線部分の周辺、前記機
    能素子と前記回路基板の間において実装されている受動
    素子の周辺、前記機能素子の回路面において、前記樹脂
    層を構成する樹脂によりデバイス特性が影響を受ける部
    分の周辺、前記電極パッドの周辺、及び、前記バンプの
    周辺には前記樹脂層が存在しないようにパターン化され
    ている機能素子と基板との接続構造。
  17. 【請求項１７】 前記樹脂層は感光性及び熱硬化性を有
    する樹脂からなるものであることを特徴とする請求項１
    ６に記載の機能素子と回路基板との接続構造。
  18. 【請求項１８】 請求項１６又は１７に記載の接続構造
    を形成する方法であって、 接着性及び封止性を有する樹脂層を介して機能素子と回
    路基板とを接続する接続工程を備え、 前記接続工程においては、前記回路基板に実装された受
    動素子、又は、前記機能素子の回路面において、前記樹
    脂層を構成する樹脂によりデバイス特性に影響を受ける
    部分の温度を他の部分より大きくすることを特徴とする
    機能素子と回路基板との接続構造を形成する方法。
  19. 【請求項１９】 前記樹脂層は感光性及び熱硬化性を有
    する樹脂からなるものであることを特徴とする請求項１
    ８に記載の機能素子と回路基板との接続構造を形成する
    方法。
  20. 【請求項２０】 請求項１乃至４の何れか一項に記載の
    機能素子と回路基板とのフリップチップ接続において、
    接着性及び封止性を有する樹脂と電極部分とを一括して
    熱圧着する工程を備える機能素子と回路基板の接続方
    法。
  21. 【請求項２１】 請求項１乃至４の何れか一項に記載の
    機能素子と回路基板とを接着性及び封止性を有する樹脂
    層を介して接続する接続工程を備え、 前記接続工程においては、前記回路基板に実装された受
    動素子、又は、前記機能素子の回路面において、前記樹
    脂層を構成する樹脂によりデバイス特性に影響を受ける
    部分の温度を他の部分より大きくすることを特徴とする
    機能素子と回路基板の接続方法。
  22. 【請求項２２】 請求項９乃至１３の何れか一項に記載
    の機能素子搭載用基板を用いて行う機能素子と回路基板
    とのフリップチップ接続において、接着性及び封止性を
    有する樹脂と電極部分とを一括して熱圧着する工程を備
    える機能素子と回路基板の接続方法。
  23. 【請求項２３】 請求項９乃至１３の何れか一項に記載
    の機能素子搭載用基板を用いて、感光性及び熱硬化性を
    有する封止樹脂層を介して機能素子と回路基板とを接続
    する接続工程を備え、 前記接続工程においては、前記回路基板に実装された受
    動素子、又は、前記機能素子の回路面において、前記封
    止樹脂層を構成する樹脂によりデバイス特性に影響を受
    ける部分の温度を他の部分より大きくすることを特徴と
    する機能素子と回路基板の接続方法。
  24. 【請求項２４】 接着性及び封止性を有するパターン化
    された樹脂層を介して機能素子と回路基板とを接続する
    接続工程を備え、 前記接続工程においては、電極間導通部分の接続は、バ
    ンプと、該バンプに対応する電極パッドとを接触させた
    状態の下で、超音波を印加することにより行い、続い
    て、又は、同時に、前記樹脂層と、前記樹脂層と対応す
    る密着面との間の接続を熱圧着により行うものである機
    能素子と回路基板の接続方法。
  25. 【請求項２５】 請求項９乃至１３の何れか一項に記載
    の機能素子搭載用基板と機能素子とを接続する接続工程
    を備え、 前記接続工程においては、電極間導通部分の接続は、バ
    ンプと、該バンプに対応する電極パッドとを接触させた
    状態の下で、超音波を印加することにより行い、続い
    て、又は、同時に、前記機能素子搭載用基板に形成され
    た樹脂層と、該樹脂層に対応する機能素子側密着面との
    間の接続を熱圧着により行うものである機能素子と機能
    素子搭載用基板の接続方法。
  26. 【請求項２６】 請求項９乃至１３の何れか一項に記載
    の機能素子搭載用基板と機能素子とを接続する接続工程
    を備え、 前記接続工程においては、電極間導通部分の接続は、バ
    ンプと、該バンプに対応する電極パッドとを接触させた
    状態の下で、超音波を印加することにより行い、続い
    て、又は、同時に、前記機能素子にパターン形成された
    樹脂層と、該樹脂層に対応する機能素子搭載用基板側密
    着面との間の接続を熱圧着により行うものである機能素
    子と機能素子搭載用基板の接続方法。
JP18523099A 1998-07-01 1999-06-30 機能素子及び機能素子搭載用基板並びにそれらの接続方法 Expired - Fee Related JP3451987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18523099A JP3451987B2 (ja) 1998-07-01 1999-06-30 機能素子及び機能素子搭載用基板並びにそれらの接続方法
US09/346,949 US6313533B1 (en) 1998-07-01 1999-07-01 Function element, substrate for mounting function element thereon, and method of connecting them to each other

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18629998 1998-07-01
JP10-186299 1998-07-01
JP18523099A JP3451987B2 (ja) 1998-07-01 1999-06-30 機能素子及び機能素子搭載用基板並びにそれらの接続方法

Publications (2)

Publication Number Publication Date
JP2000082723A true JP2000082723A (ja) 2000-03-21
JP3451987B2 JP3451987B2 (ja) 2003-09-29

Family

ID=26502980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18523099A Expired - Fee Related JP3451987B2 (ja) 1998-07-01 1999-06-30 機能素子及び機能素子搭載用基板並びにそれらの接続方法

Country Status (2)

Country Link
US (1) US6313533B1 (ja)
JP (1) JP3451987B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798070B2 (en) 1999-12-10 2004-09-28 Nec Corporation Electronic device assembly and a method of connecting electronic devices constituting the same
JP2006511964A (ja) * 2002-12-23 2006-04-06 フリースケール セミコンダクター インコーポレイテッド フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
WO2013018357A1 (ja) * 2011-08-01 2013-02-07 日本特殊陶業株式会社 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板
JP2013033803A (ja) * 2011-08-01 2013-02-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
JP2013102092A (ja) * 2011-11-09 2013-05-23 Sekisui Chem Co Ltd 半導体装置の製造方法
CN103733330A (zh) * 2011-08-01 2014-04-16 日本特殊陶业株式会社 半导体功率模块、半导体功率模块的制造方法、电路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JP3491827B2 (ja) * 2000-07-25 2004-01-26 関西日本電気株式会社 半導体装置及びその製造方法
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
TWI321944B (en) * 2006-08-25 2010-03-11 Primax Electronics Ltd Camera module and assembling method thereof
JP5284835B2 (ja) * 2009-03-17 2013-09-11 オリンパス株式会社 部材同士の固定方法
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851820A (en) 1987-10-30 1989-07-25 Fernandez Emilio A Paging device having a switch actuated signal strength detector
JP2503735B2 (ja) 1990-06-28 1996-06-05 日本電気株式会社 集積回路素子の接続方法
JP2940269B2 (ja) 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
JP3050345B2 (ja) 1992-06-29 2000-06-12 東京応化工業株式会社 集積回路素子の接続方法
JP2874570B2 (ja) 1993-12-20 1999-03-24 日本電気株式会社 半導体装置およびその製造方法
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH09252027A (ja) 1996-03-14 1997-09-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造
JP3094948B2 (ja) 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
JP3308855B2 (ja) 1997-05-27 2002-07-29 三菱電機株式会社 半導体装置の製造方法
JP3123477B2 (ja) 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798070B2 (en) 1999-12-10 2004-09-28 Nec Corporation Electronic device assembly and a method of connecting electronic devices constituting the same
JP2006511964A (ja) * 2002-12-23 2006-04-06 フリースケール セミコンダクター インコーポレイテッド フリップチップ及びフリップチップアセンブリのための選択的アンダーフィル
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
WO2013018357A1 (ja) * 2011-08-01 2013-02-07 日本特殊陶業株式会社 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板
JP2013033803A (ja) * 2011-08-01 2013-02-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法
CN103733330A (zh) * 2011-08-01 2014-04-16 日本特殊陶业株式会社 半导体功率模块、半导体功率模块的制造方法、电路板
JP2013102092A (ja) * 2011-11-09 2013-05-23 Sekisui Chem Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3451987B2 (ja) 2003-09-29
US6313533B1 (en) 2001-11-06

Similar Documents

Publication Publication Date Title
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001223242A (ja) フリップチップ型半導体装置及びその製造方法
JPH1064955A (ja) 半導体素子の実装構造
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2003197673A (ja) 半導体装置およびその製造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2003007918A (ja) 回路装置の製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007922A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2002064161A (ja) 半導体チップ及びその製造方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2001223232A (ja) 半導体装置の製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2004039886A (ja) 半導体装置及びその製造方法
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees