JP2013102092A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013102092A
JP2013102092A JP2011245721A JP2011245721A JP2013102092A JP 2013102092 A JP2013102092 A JP 2013102092A JP 2011245721 A JP2011245721 A JP 2011245721A JP 2011245721 A JP2011245721 A JP 2011245721A JP 2013102092 A JP2013102092 A JP 2013102092A
Authority
JP
Japan
Prior art keywords
bonding material
electrode
bonding
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011245721A
Other languages
English (en)
Inventor
Munehiro Hatai
宗宏 畠井
Shujiro Sadanaga
周治郎 定永
Carl Alvin Dilao
カール アルビン ディラオ
Sayaka Wakioka
さやか 脇岡
Yoshio Nishimura
善雄 西村
Kohei Takeda
幸平 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2011245721A priority Critical patent/JP2013102092A/ja
Publication of JP2013102092A publication Critical patent/JP2013102092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】ボイドを抑制して高い信頼性を実現することのできる半導体装置の製造方法を提供する。
【解決手段】半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介して基板上に位置合わせする位置合わせ工程と、半田溶融点よりも低い温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを接触させ、かつ、前記接合材を完全には硬化させない接触工程と、完全には硬化していない前記接合材を、加圧雰囲気下で加熱してボイドを除去するボイド除去工程と、半田溶融点以上の温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させる電極接合工程とを有する半導体装置の製造方法。
【選択図】なし

Description

本発明は、ボイドを抑制して高い信頼性を実現することのできる半導体装置の製造方法に関する。
近年、ますます進展する半導体装置の小型化、高集積化に対応するために、半田等からなる突起電極(バンプ)を有する半導体チップを用いたフリップチップ実装が多用されている。
フリップチップ実装においては、一般的に、半導体チップの突起電極と、基板又は他の半導体チップの電極部とを接合させた後、アンダーフィルを注入して樹脂封止を行う方法が用いられている。しかしながら、近年、半導体チップの小型化が進行するとともに突起電極間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップが狭くなっていることから、アンダーフィルの注入時に空気が巻き込まれ、ボイドが発生しやすくなっている。
ボイドを抑制するために、突起電極の接合後にアンダーフィルを注入するのではなく、基板又は半導体チップに予め接合材を供給しておく方法が用いられている。このような方法は、一般的に、フリップチップボンダを用いて行われる。しかしながら、このような方法では、加熱により突起電極の接合と接合材の硬化とを同時に行うことから、精度の高い突起電極の接合とボイドの抑制とを両立することは容易ではない。
また、生産効率を向上させるために、フリップチップボンダを使わずに、量産可能なリフロー装置のみを用いた方法も検討されている。例えば、特許文献1には、無機基板または有機基板の回路形成面の半導体素子を搭載する位置に所定の液状接合材組成物を塗布した後、前記半導体素子の電極と前記基板の回路を、リフロー炉内にてバンプを介して接合すると同時に前記液状接合材組成物の硬化を行う半導体装置の製造方法が記載されている。
特許文献1に記載の方法においては、半田の融点よりも低い温度のリフロー予備加熱と、半田の融点よりも高い温度のリフロー本加熱とが行われる。予備加熱時には液状接合材組成物が十分に低粘度を保持し、半導体素子の自重のみで半導体素子の接続用電極部と配線回路基板が接触する。その後、本加熱により接続用電極部を溶融させて配線回路基板の電極に半田付けを行い、半田接合後に液状接合材組成物が硬化する。
しかしながら、このような方法においては、予備加熱時の液状接合材組成物の粘度が低いことから、基板にそりが生じた場合には液状接合材組成物が流動することによって接合前の電極部にズレが生じることがあり、また、リフロー炉の振動又は風圧によっても、接合前の電極部にズレが生じることがあった。また、このような液状接合材組成物の流動、電極部のズレ、加熱時の液状接合材組成物の発泡等に起因して、ボイドが生じる可能性も充分には排除できていなかった。
特開2009−96886号公報
本発明は、ボイドを抑制して高い信頼性を実現することのできる半導体装置の製造方法を提供することを目的とする。
本発明は、半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介して基板上に位置合わせする位置合わせ工程と、半田溶融点よりも低い温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを接触させ、かつ、前記接合材を完全には硬化させない接触工程と、完全には硬化していない前記接合材を、加圧雰囲気下で加熱してボイドを除去するボイド除去工程と、半田溶融点以上の温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させる電極接合工程とを有する半導体装置の製造方法である。
以下、本発明を詳述する。
本発明者は、半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介して基板上に位置合わせする位置合わせ工程と、半田溶融点よりも低い温度で加熱して、半導体チップの突起電極と基板の電極部とを接触させ、かつ、接合材を完全には硬化させない接触工程とを行った後、電極接合を行う前に、接合材を加圧雰囲気下で加熱してボイドを除去するボイド除去工程を行うことにより、仮に接合材に空気が巻き込まれた場合であってもボイドを除去することができ、かつ、電極接合を良好に行い高い信頼性を実現できることを見出し、本発明を完成させるに至った。ボイド除去工程を行うことにより、ボイドを単に成長させないだけではなく、積極的に除去できるものと考えられる。なお、このようなボイド除去工程では接合材も硬化されるが、接合材を完全に硬化させてもよいし、途中段階まで硬化させて、電極接合を行う際に完全に硬化させたのでもよい。
本発明の半導体装置の製造方法では、まず、半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介して基板上に位置合わせする位置合わせ工程を行う。
上記半導体チップとして、例えば、シリコン、ガリウム砒素等の半導体からなり、半田からなる先端部を有する突起電極が表面に形成された半導体チップが挙げられる。なお、半田からなる先端部を有する突起電極は、半田からなる先端部を有していれば、突起電極全体が半田からなっていてもよい。
上記接合材を供給する方法は特に限定されず、例えば、予めウエハにシート状の接合材を貼付したりペースト状の接合材を塗布又は印刷して塗膜を形成したりした後、半導体チップに個片化する方法、シート状の接合材を基板上又は半導体チップ上に貼付する方法、ペースト状の接合材をシリンジに充填し、シリンジ先端に精密ノズルを取り付けて、ディスペンサ装置を用いて基板上に吐出する方法等が挙げられる。
上記接合材は、シート状であってもペースト状であってもよく、硬化性化合物及び硬化剤を含有することが好ましい。硬化性化合物と硬化剤との組み合わせによって、上記接合材の硬化性を制御することができる。
上記硬化性化合物は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記硬化性化合物として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の熱硬化性化合物が挙げられる。なかでも、半導体装置の信頼性及び接合強度に優れていることから、エポキシ樹脂、アクリル樹脂が好ましく、イミド骨格を有するエポキシ樹脂がより好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールA型、ビスフェノールF型、ビスフェノールAD型、ビスフェノールS型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、NBR変性エポキシ樹脂、CTBN変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、粘度の低い接合材が得られることから、ビスフェノールF型エポキシ樹脂、レゾルシノール型エポキシ樹脂、ポリエーテル変性エポキシ樹脂が好ましい。
上記ビスフェノールF型エポキシ樹脂のうち、市販品として、例えば、EXA−830−LVP、EXA−830−CRP(以上、DIC社製)等が挙げられる。また、上記レゾルシノール型エポキシ樹脂のうち、市販品として、例えば、EX−201(ナガセケムテックス社製)等が挙げられる。また、上記ポリエーテル変性エポキシ樹脂のうち、市販品として、例えば、EX−931(ナガセケムテックス社製)、EXA−4850−150(DIC社製)、EP−4005(アデカ社製)等が挙げられる。
上記硬化性化合物は、吸湿率の好ましい上限が1.5%であり、より好ましい上限が1.1%である。このような吸湿率を有する硬化性化合物として、例えば、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。
上記硬化剤は特に限定されず、従来公知の硬化剤を上記硬化性化合物に合わせて適宜選択することができる。上記硬化性化合物としてエポキシ樹脂を用いる場合、上記硬化剤として、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化剤の配合量は特に限定されないが、上記硬化性化合物の官能基と等量反応する硬化剤を用いる場合、上記硬化性化合物の官能基量に対して、60〜100当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、上記硬化剤の配合量は、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が20重量部である。
上記接合材は、硬化速度、硬化物の物性等を調整するために、上記硬化剤に加えて硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、3級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。これらの硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、イミダゾールの1位をシアノエチル基で保護した1−シアノエチル−2−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤(商品名「2MA−OK」、四国化成工業社製)、2MZ、2MZ−P、2PZ、2PZ−PW、2P4MZ、C11Z−CNS、2PZ−CNS、2PZCNS−PW、2MZ−A、2MZA−PW、C11Z−A、2E4MZ−A、2MAOK−PW、2PZ−OK、2MZ−OK、2PHZ、2PHZ−PW、2P4MHZ、2P4MHZ−PW、2E4MZ・BIS、VT、VT−OK、MAVT、MAVT−OK(以上、四国化成工業社製)等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化促進剤の配合量は特に限定されず、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が10重量部である。
上記硬化性化合物としてエポキシ樹脂を用い、かつ、上記硬化剤と上記硬化促進剤とを併用する場合、用いる硬化剤の配合量は、用いるエポキシ樹脂中のエポキシ基に対して理論的に必要な当量以下とすることが好ましい。上記硬化剤の配合量が理論的に必要な当量を超えると、接合材を硬化して得られる硬化物から、水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、得られる接合材の硬化物から熱水で溶出成分を抽出した際に、抽出水のpHが4〜5程度となるため、エポキシ樹脂から塩素イオンが多量溶出することがある。従って、得られる接合材の硬化物1gを、100℃の純水10gで2時間浸した後の純水のpHが6〜8であることが好ましく、pHが6.5〜7.5であることがより好ましい。
上記接合材は、粘度を低減させるために希釈剤を含有してもよい。
上記希釈剤は、エポキシ基を有することが好ましく、1分子中のエポキシ基数の好ましい下限が2、好ましい上限が4である。1分子中のエポキシ基数が2未満であると、接合材の硬化後に充分な耐熱性が発現しないことがある。1分子中のエポキシ基数が4を超えると、硬化によるひずみが発生したり、未硬化のエポキシ基が残存したりすることがあり、これにより、接合強度の低下又は繰り返しの熱応力による接合不良が発生することがある。上記希釈剤の1分子中のエポキシ基数のより好ましい上限は3である。
また、上記希釈剤は、芳香環及び/又はジシクロペンタジエン構造を有することが好ましい。
上記希釈剤は、120℃での重量減少量及び150℃での重量減少量の好ましい上限が1%である。120℃での重量減少量及び150℃での重量減少量が1%を超えると、接合材の硬化中又は硬化後に未反応物が揮発してしまい、生産性又は半導体装置の性能に悪影響を与えることがある。
また、上記希釈剤は、他の硬化性化合物よりも硬化開始温度が低く、硬化速度が大きいものであることが好ましい。
上記接合材における希釈剤の配合量の好ましい下限は1重量%、好ましい上限は20重量%である。上記希釈剤の配合量が上記範囲外であると、接合材の粘度を充分に低減できないことがある。
上記接合材は、更に、チキソトロピー付与剤を含有することが好ましい。上記チキソトロピー付与剤を含有することにより、接合材は所望の粘度挙動を達成することができる。
上記チキソトロピー付与剤は特に限定されず、例えば、金属微粒子、炭酸カルシウム、ヒュームドシリカ、酸化アルミニウム、窒化硼素、窒化アルミニウム、硼酸アルミ等の無機微粒子等が挙げられる。なかでも、ヒュームドシリカが好ましい。また、上記チキソトロピー付与剤として、必要に応じて、表面処理を行ったチキソトロピー付与剤を用いることができる。特に、上記チキソトロピー付与剤として、表面に親水基を有する粒子を用いることが好ましい。上記表面に親水基を有する粒子として、具体的には例えば、表面に親水基を有するヒュームドシリカ等が挙げられる。
上記チキソトロピー付与剤として、粒子状のチキソトロピー付与剤を用いる場合、平均粒子径の好ましい上限は1μmである。上記チキソトロピー付与剤の平均粒子径が1μmを超えると、接合材が所望のチキソトロピー性を発現できないことがある。
上記接合材における上記チキソトロピー付与剤の配合量は特に限定されないが、好ましい下限が0.5重量%、好ましい上限が20重量%である。上記チキソトロピー付与剤の配合量が0.5重量%未満であると、接合材に充分なチキソトロピー性を付与することができないことがある。上記チキソトロピー付与剤の配合量が20重量%を超えると、接合材の排除性が低下することがある。上記チキソトロピー付与剤の配合量のより好ましい下限は3重量%、より好ましい上限は10重量%である。
上記接合材は、更に、上記硬化性化合物と反応可能な官能基を有する高分子化合物を含有することが好ましい。このような高分子化合物を含有することにより、熱によるひずみが発生する際の接合信頼性が向上する。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記硬化性化合物としてエポキシ樹脂を用いる場合には、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を添加することで、接合材の硬化物は、優れた可撓性を発現する。即ち、上記接合材の硬化物は、上記硬化性化合物としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性又は高い導通信頼性を発現することとなる。
上記エポキシ基を有する高分子化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度又は耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子化合物は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物の重量平均分子量の好ましい下限が1万である。重量平均分子量が1万未満であると、接合材の造膜性が不充分となって、接合材の硬化物の可撓性が充分に向上しないことがある。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物のエポキシ当量の好ましい下限が200、好ましい上限が1000である。エポキシ当量が200未満であると、接合材の硬化物の可撓性が充分に向上しないことがある。エポキシ当量が1000を超えると、接合材の硬化物の機械的強度又は耐熱性が不充分となることがある。
上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量は特に限定されないが、上記硬化性化合物100重量部に対し、好ましい下限が1重量部、好ましい上限が30重量部である。上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量が1重量部未満であると、接合材は、熱ひずみに対する充分な信頼性が得られないことがある。上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量が30重量部を超えると、接合材の耐熱性が低下することがある。
上記接合材は、更に、表面処理されたシリカフィラーを含有することが好ましい。上記表面処理されたシリカフィラーは特に限定されないが、フェニルシランカップリング剤で表面処理されたシリカフィラーが好ましい。
上記表面処理されたシリカフィラーの配合量は特に限定されないが、上記硬化性化合物100重量部に対し、好ましい下限が30重量部、好ましい上限が400重量部である。上記表面処理されたシリカフィラーの配合量が30重量部未満であると、接合材が充分な信頼性を保持することができないことがある。上記表面処理されたシリカフィラーの配合量が400重量部を超えると、接合材の粘度が高くなりすぎて、塗布安定性が低下することがある。
上記接合材は、必要に応じて、溶媒を含有してもよい。
上記溶媒は特に限定されず、例えば、芳香族炭化水素類、塩化芳香族炭化水素類、塩化脂肪族炭化水素類、アルコール類、エステル類、エーテル類、ケトン類、グリコールエーテル(セロソルブ)類、脂環式炭化水素類、脂肪族炭化水素類等が挙げられる。
上記接合材は、必要に応じて、無機イオン交換体を含有してもよい。
上記無機イオン交換体のうち、市販品としては、例えば、IXEシリーズ(東亞合成社製)等が挙げられる。上記接合材における上記無機イオン交換体の配合量の好ましい上限は10重量%、好ましい下限は1重量%である。
上記接合材は、必要に応じて、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤等のその他の添加剤を含有してもよい。
上記接合材は、常温から半田溶融点までの温度域における最低溶融粘度の好ましい下限が0.1Pa・s、好ましい上限が10Pa・sである。最低溶融粘度が0.1Pa・s未満であると、フィレットのはみ出しが多すぎて、他デバイスを汚染してしまうことがある。最低溶融粘度が10Pa・sを超えると、ボイドを充分に除去できないことがある。
なお、常温から半田溶融点までの温度域における最低溶融粘度は、レオメーターを用いて測定することができる。
上記接合材を製造する方法は特に限定されず、例えば、硬化性化合物及び硬化剤に、必要に応じて硬化促進剤、硬化性化合物と反応可能な官能基を有する高分子化合物、チキソトロピー付与剤、その他の添加剤等を所定量配合して混合する方法が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。
本発明の半導体装置の製造方法では、次いで、半田溶融点よりも低い温度で加熱して、上記半導体チップの突起電極と上記基板の電極部とを接触させ、かつ、上記接合材を完全には硬化させない接触工程を行う。
半田溶融点よりも低い温度で加熱して突起電極と電極部とを接触させる方法として、例えば、半田溶融点よりも低い温度で加熱しながら半導体チップに荷重を付与する方法等が挙げられる。なお、半田溶融点は、例えば鉛フリーの半田の場合、通常、225〜235℃程度である。
上記半田溶融点よりも低い温度の好ましい下限は70℃、好ましい上限は210℃であるが、接合材を適正化することで常温にて突起電極と電極部とを接触させられるならば、常温が好ましい。なお、常温とは、通常、15〜30℃程度である。
なお、接合材が完全に硬化しているか否かは、接合材の硬化率を調べることにより確認することができる。接合材の硬化率とは、下記式(1)により求められる値を意味する。
接合材の硬化率(%)=(1−Dh/Di)×100 (1)
式(1)中、Diは示差走査熱量計にて算出される接合材の初期状態の発熱量を表し、Dhは示差走査熱量計にて算出される接合材の加熱処理後の発熱量を表す。
上記接合材の硬化率の好ましい上限は40%である。上記接合材の硬化率が40%を超えると、ボイド除去工程を行ってもボイドを充分に除去できないことがある。上記接合材の硬化率のより好ましい上限は20%である。また、上記接合材の硬化率の下限は特に限定されず、0%であってもよい。
上記位置合わせ工程から上記接触工程までは、一般的に、フリップチップボンダ、チップマウンター等の実装用装置を用いて行われる。フリップチップボンダを用いる場合には、上記位置合わせ工程において半導体チップと基板とのアライメントマークを合わせた後、上記接触工程において加熱及び半導体チップに対する荷重の付与を行うことができる。フリップチップボンダを用いる場合には、電極接合の精度が高くなる反面、昇温及び降温の時間の分だけ工程に時間がかかる。
また、チップマウンターを用いる場合には上記位置合わせ工程から上記接触工程までは常温で行われ、昇温及び降温の時間がないため工程に要する時間が短くなる反面、電極接合の精度はフリップチップボンダを用いた場合よりも低くなる。半田の表面張力によるセルフアラインメントを利用して電極接合の精度を上げることのできる系の場合には、チップマウンターを用いることが有効である。
本発明の半導体装置の製造方法では、次いで、完全には硬化していない上記接合材を、加圧雰囲気下で加熱してボイドを除去するボイド除去工程を行う。
加圧雰囲気下とは、常圧(大気圧)より高い圧力雰囲気下を意味する。ボイド除去工程を行うことにより、仮に上記接触工程において接合材に空気が巻き込まれた場合であってもボイドを除去することができる。ここでは、ボイドを単に成長させないだけではなく、積極的に除去できるものと考えられる。なお、ボイド除去工程では接合材も硬化されるが、接合材を完全に硬化させてもよいし、途中段階まで硬化させて、電極接合を行う際に完全に硬化させたのでもよい。
完全には硬化していない上記接合材を加圧雰囲気下で加熱する方法として、例えば、加圧キュアオーブン(例えば、NTTアドバンステクノロジ社製のPCO−083TA等)を用いる方法等が挙げられる。このような加圧キュアオーブンを用いると、加熱と加圧とを同時に行うことができる。
このとき、圧力の好ましい下限は0.1MPa、好ましい上限は10MPaである。圧力が0.1MPa未満であると、上記接触工程において接合材に空気が巻き込まれた場合にボイドを充分に除去できないことがある。圧力が10MPaを超えると、接合材自体の変形が生じ、半導体装置の信頼性に悪影響を及ぼすことがある。圧力のより好ましい下限は0.3MPa、より好ましい上限は1MPaである。
また、完全には硬化していない上記接合材を加圧雰囲気下で加熱する際の加熱温度は、接合材の最低溶融粘度を目安に設定することが好ましく、具体的には、接合材が最低溶融粘度を示す温度の±20℃の範囲内であることが好ましい。
本発明の半導体装置の製造方法では、次いで、半田溶融点以上の温度で加熱して、上記半導体チップの突起電極と上記基板の電極部とを溶融接合させる電極接合工程を行う。上記ボイド除去工程を行った後で電極接合工程を行うことにより、仮に上記接触工程において接合材に空気が巻き込まれた場合であってもボイドを除去することができ、かつ、電極接合を良好に行うことができる。
本発明の半導体装置の製造方法では、上記ボイド除去工程に加えて上記電極接合工程も加圧雰囲気下で行うことが好ましい。また、加圧容器内に組み込まれたフリップチップボンダ等の実装用装置を用いて、上記位置合わせ工程から上記電極接合工程までを、連続した工程として加圧雰囲気下で行ってもよい。この場合には、加圧雰囲気下とするために別の装置を用いたり別の装置に搬送したりする必要がなく、また、圧力の調整が少なくて済むことから、生産効率を低下させることがない。
突起電極と電極部とを溶融接合させる温度の好ましい下限は240℃、好ましい上限は280℃である。
本発明によれば、ボイドを抑制して高い信頼性を実現することのできる半導体装置の製造方法を提供することができる。
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
なお、以下の実施例及び比較例に記載の粒子径の測定には粒子サイズ測定機(コールターカウンターZB/C−1000、コールターエレクトロニクス社製)を使用した。
(実施例1)
(1)接合材の製造
表1に記載の組成に従って、下記に示す各材料を、ホモディスパーを用いて攪拌混合することにより接合材を製造した。
1.エポキシ樹脂
ビスフェノールF型エポキシ樹脂(EXA−830−CRP、DIC社製)
2.エポキシ基を有する高分子化合物
エポキシ基含有アクリル樹脂(ブレンマーCP−30、日油社製)
3.ゴム変性エポキシ樹脂
NBR変性エポキシ樹脂(EPR−4033、アデカ社製)
4.硬化剤
酸無水物(YH−306、三菱化学社製)
5.硬化促進剤
イミダゾール化合物(2MA−OK、四国化成工業社製)
6.接着性付与剤
イミダゾールシランカップリング剤(SP−1000、日鉱マテリアル社製)
7.チキソトロピー付与剤
ヒュームドシリカ(表面親水基含有チキソトロピー付与剤、QS−40、トクヤマ社製)
8.シリカフィラー
球状シリカ(SE−4050−SPE、アドマテックス社製、平均粒子径1μm、最大粒子径5μm)
(2)半導体装置の製造
(2−1)位置合わせ工程及び接触工程
得られた接合材を10mLシリンジ(岩下エンジニアリング社製)に充填し、シリンジ先端に精密ノズル(岩下エンジニアリング社製、ノズル先端径0.3mm)を取り付け、ディスペンサ装置(SHOT MASTER300、武蔵エンジニアリング社製)を用いて、吐出圧0.4MPa、基板とニードルとのギャップ200μm、塗布量1.5mgにて基板上に塗布した。フリップチップボンダ(FC−3000S、東レエンジニアリング社製)を用いて、塗布した接合材を介して半導体チップ(半田からなる先端部を有する突起電極が表面に形成されている、厚さ100μm、WALTS−TEG MB50−0101JY、ウォルツ社製)を基板上に位置合わせし、170℃、20Nで2秒間荷重、ステージ温度70℃で実装することにより、半導体チップの突起電極と基板の電極部とを接触させて実装体を得た。
このとき、接合材の硬化率は5%であった。なお、接合材の硬化率(%)は、硬化率を測定するためのサンプルを別途、同条件で作製し、得られたサンプルから半導体チップを剥がして接合材の一部をかきとり、DSC6220(Seiko Instruments社製)により測定した発熱量から、式(1)により求めた。
(2−2)ボイド除去工程及び電極接合工程
得られた実装体について、加圧キュアオーブン(PCO−083TA、NTTアドバンステクノロジ社製)を用いて以下の加圧、加熱条件によりボイド除去を行い、その後、リフロー炉にて最高温度260℃の条件にて加熱を行い、半導体チップの突起電極と基板の電極部とを接合させて、半導体装置を得た。
<加圧、加熱条件>
STEP1:40℃で5分保持、0.5MPa
STEP2:30分で150℃まで一定昇温、0.5MPa
STEP3:150℃で30分保持、0.5MPa
STEP4:10分で170℃まで一定昇温、0.5MPa
STEP5:170℃で30分保持、0.5MPa
STEP6:60分で室温まで一定降温、0.5MPa
(実施例2)
フリップチップボンダを用いて半導体チップの突起電極と基板の電極部とを接触させる際の条件を25℃、20Nで0.5秒間荷重に変更し、このときの接合材の硬化率を0%としたこと以外は実施例1と同様にして、半導体装置を得た。
(比較例1)
ボイド除去を行う際の加圧、加熱条件を以下のように変更したこと以外は実施例1と同様にして、半導体装置を得た。
<加圧、加熱条件>
STEP1:40℃で5分保持、加圧なし
STEP2:30分で150℃まで一定昇温、加圧なし
STEP3:150℃で30分保持、加圧なし
STEP4:10分で170℃まで一定昇温、加圧なし
STEP5:170℃で30分保持、加圧なし
STEP6:60分で室温まで一定降温、加圧なし
(比較例2)
ボイド除去を行う際の加圧、加熱条件を以下のように変更したこと以外は実施例2と同様にして、半導体装置を得た。
<加圧、加熱条件>
STEP1:40℃で5分保持、加圧なし
STEP2:30分で150℃まで一定昇温、加圧なし
STEP3:150℃で30分保持、加圧なし
STEP4:10分で170℃まで一定昇温、加圧なし
STEP5:170℃で30分保持、加圧なし
STEP6:60分で室温まで一定降温、加圧なし
(評価)
実施例及び比較例で得られた半導体装置について、以下の評価を行った。結果を表1に示した。
(1)ボイド発生の有無
超音波探査映像装置(C−SAM D9500、日本バーンズ社製)を用いて、ボイド除去工程前後の実装体のボイドを観察し、下記の基準で評価した。
○ ボイドがほとんど観察されなかった。
△ ボイドがわずかに観察された。
× ボイドによる目立った剥離が観察された。
(2)接続信頼性
得られた半導体装置10個について、温度サイクル試験を行うことにより接続信頼性を評価した。温度サイクル試験は、プリコンディション条件をJEDEC LEVEL3 テストコンディションBとし、−55℃〜125℃、1000サイクルの条件とした。試験後の抵抗値が初期値の±5%以内で導通していることを良品サンプルの基準として、10個中の良品率を求めることで評価した。
Figure 2013102092
本発明によれば、ボイドを抑制して高い信頼性を実現することのできる半導体装置の製造方法を提供することができる。

Claims (3)

  1. 半田からなる先端部を有する突起電極が形成された半導体チップを、接合材を介して基板上に位置合わせする位置合わせ工程と、
    半田溶融点よりも低い温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを接触させ、かつ、前記接合材を完全には硬化させない接触工程と、
    完全には硬化していない前記接合材を、加圧雰囲気下で加熱してボイドを除去するボイド除去工程と、
    半田溶融点以上の温度で加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させる電極接合工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 接触工程における半田溶融点よりも低い温度は、常温であることを特徴とする請求項1記載の半導体装置の製造方法。
  3. ボイド除去工程に加えて電極接合工程も加圧雰囲気下で行うことを特徴とする請求項1又は2記載の半導体装置の製造方法。
JP2011245721A 2011-11-09 2011-11-09 半導体装置の製造方法 Pending JP2013102092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011245721A JP2013102092A (ja) 2011-11-09 2011-11-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011245721A JP2013102092A (ja) 2011-11-09 2011-11-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013102092A true JP2013102092A (ja) 2013-05-23

Family

ID=48622438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011245721A Pending JP2013102092A (ja) 2011-11-09 2011-11-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013102092A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106654A (ja) * 2013-11-29 2015-06-08 富士通株式会社 接合方法、半導体装置の製造方法、及び半導体装置
JP2016066782A (ja) * 2014-08-01 2016-04-28 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP2016201418A (ja) * 2015-04-08 2016-12-01 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082723A (ja) * 1998-07-01 2000-03-21 Nec Corp 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106654A (ja) * 2013-11-29 2015-06-08 富士通株式会社 接合方法、半導体装置の製造方法、及び半導体装置
JP2016066782A (ja) * 2014-08-01 2016-04-28 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP2016201418A (ja) * 2015-04-08 2016-12-01 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9748195B2 (en) Adhesive for mounting flip chip for use in a method for producing a semiconductor device
JP5176000B1 (ja) 電子部品用接着剤及び半導体チップ実装体の製造方法
JP6009860B2 (ja) 半導体装置の製造方法
JP5788107B2 (ja) 半導体用接着剤
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP2009155450A (ja) 電子部品用接着剤
JP5771084B2 (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP5118956B2 (ja) 電子部品用接着剤
JP2013102092A (ja) 半導体装置の製造方法
JP2011198953A (ja) 電子部品積層体の製造方法
JP2014107354A (ja) 半導体装置の製造方法
JP2014107355A (ja) 半導体装置の製造方法
JP5629168B2 (ja) 半導体チップ実装体の製造方法及び半導体装置
JP2012069893A (ja) 半導体チップの実装方法
JP2012216831A (ja) 半導体チップ実装体の製造方法
WO2014046128A1 (ja) 電子部品用接着剤及び半導体チップ実装体の製造方法
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP6009743B2 (ja) 半導体パッケージの製造方法
JP2013214619A (ja) 半導体装置の製造方法
JP2015002338A (ja) 半導体装置の製造方法
JP2015216273A (ja) 熱硬化性樹脂組成物、及び半導体装置の製造方法
JP2012212724A (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP2016096305A (ja) 半導体接合用接着剤及び半導体接合用接着フィルム
JP2014116503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160615