JP5788107B2 - 半導体用接着剤 - Google Patents

半導体用接着剤 Download PDF

Info

Publication number
JP5788107B2
JP5788107B2 JP2014541453A JP2014541453A JP5788107B2 JP 5788107 B2 JP5788107 B2 JP 5788107B2 JP 2014541453 A JP2014541453 A JP 2014541453A JP 2014541453 A JP2014541453 A JP 2014541453A JP 5788107 B2 JP5788107 B2 JP 5788107B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
semiconductor chip
resin
voids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014541453A
Other languages
English (en)
Other versions
JPWO2015025867A1 (ja
Inventor
麻衣 永田
麻衣 永田
幸平 竹田
幸平 竹田
久敏 岡山
久敏 岡山
畠井 宗宏
宗宏 畠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2014541453A priority Critical patent/JP5788107B2/ja
Application granted granted Critical
Publication of JP5788107B2 publication Critical patent/JP5788107B2/ja
Publication of JPWO2015025867A1 publication Critical patent/JPWO2015025867A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/29386Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053Bonding environment
    • H01L2224/81091Under pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83091Under pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、ボイドを抑制することのできる半導体用接着剤に関する。
半導体装置の小型化及び高密度化に伴い、半導体チップを基板に実装する方法として、表面に多数の突起電極が形成された半導体チップを用いたフリップチップ実装が注目され、急速に広まってきている。
フリップチップ実装においては、接合部分の接続信頼性を確保するための方法として、半導体チップの突起電極と基板の電極部とを接合した後に、半導体チップと基板との隙間に液状封止接着剤(アンダーフィル)を注入し、硬化させることが一般的な方法として採られている。しかしながら、アンダーフィルを用いたフリップチップ実装は、アンダーフィル充填に時間がかかるといった問題や、電極間の距離及び半導体チップと基板との距離を狭めるのに限界があるといった問題を抱えている。
そこで、近年、基板上にペースト状接着剤を塗布した後、半導体チップを搭載する方法、半導体ウエハ又は半導体チップ上にフィルム状又はペースト状接着剤を供給した後、接着剤付き半導体チップを基板上に搭載する方法等のいわゆる先塗布型のフリップチップ実装が提案されている。特に接着剤付き半導体チップを基板上に搭載する場合には、半導体ウエハ上に接着剤を一括供給し、ダイシングによって接着剤付き半導体チップを一括で多量に生産できることから、大幅なプロセス短縮が期待される。
しかしながら、先塗布型のフリップチップ実装では、半導体チップの突起電極と基板の電極部とを接触させる際に、半導体チップ又は基板と接着剤との間に空気を巻き込んでボイドを生じたり、半導体チップを基板上に搭載する際の熱圧着工程において、接着剤からの揮発成分によってボイドが生じたりすることがある。このようなボイドは、電極間の短絡を招いたり、接着剤中にクラックを発生させる要因となったりする。
そこで、ボイドを抑制するために、接着剤の熱硬化反応を加圧雰囲気下で行うことによりボイドを収縮させる方法、半導体チップと基板とを接着剤を用いて仮接合した後、仮接合体を加圧雰囲気下で加熱することによりボイドを小さくする方法等が提案されている(例えば、特許文献1〜2)。しかしながら、これらの方法であっても、特に接着剤付き半導体チップを基板上に搭載する場合には基板の凹凸により空気を巻き込みやすいことから、従来の接着剤ではボイドを充分に抑制するには至っていない。
特開2004−311709号公報 特開2009−004462号公報
ところで、市場で使用されている半導体チップのなかにはペリフェラル部のみならずペリフェラル部より内側の半導体チップ面内にも突起電極を持っている半導体チップがある。しかし、このようなペリフェラル部とペリフェラル部より内側の半導体チップ面内との両方に突起電極を有する半導体チップを用いた場合、ペリフェラル部より内側の半導体チップ面内の突起電極が樹脂流動及び加圧効果に悪影響を及ぼすため、仮接合体を加圧雰囲気下で加熱したとしても従来の接着剤ではボイドを充分に抑制するに至っていない。
そこで、本発明は、ペリフェラル部だけでなく、ペリフェラル部より内側の半導体チップ面内に発生するボイドを抑制できる半導体用接着剤を提供することを目的とする。
本発明は、半田からなる先端部を有する突起電極がペリフェラル部及び該ペリフェラル部より内側の半導体チップ面内に形成された半導体チップを、半導体用接着剤を介して基板上に位置合わせする工程1と、前記半導体チップを半田溶融点以上の温度に加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させるとともに、前記半導体用接着剤を仮接着させる工程2と、前記半導体用接着剤を加圧雰囲気下で加熱してボイドを除去する工程3とを有する半導体装置の製造方法に用いられる半導体用接着剤であって、前記半導体用接着剤は、80〜200℃における最低溶融粘度が1000Pa・s以下であり、小澤法によって求めた260℃で反応率40%に達する所要時間が8秒以上である半導体用接着剤である。
以下、本発明を詳述する。
本発明者は、半導体チップを半田溶融点以上の温度に加熱して、半導体チップの突起電極と基板の電極部とを接合させ、その後、半導体用接着剤を加圧雰囲気下で加熱してボイドを除去する方法に用いられる半導体用接着剤を検討した。その結果、本発明者は、加圧雰囲気下で加熱したとしても、突起電極を接合する際に半導体用接着剤の硬化が進行しすぎている場合には、ボイドを充分に除去することはできず、半導体用接着剤として、突起電極を接合させる際の熱履歴を経ても硬化が極力抑えられる接着剤、即ち、硬化速度(反応速度)の比較的遅い、かつ、最低溶融粘度の低い接着剤を用いる必要があることを見出した。
なお、突起電極を接合する際の条件を調整することで半導体用接着剤の硬化を抑えることも考えられるが、突起電極を接合するためには半田溶融点以上の温度(240〜300℃程度)で保持する必要があるため、条件の調整のみで半導体用接着剤の硬化を抑えるのには限界がある。
ここで、熱分析、反応速度解析等の分野では、試料の示差走査熱量測定(DSC測定、Differential scanning calorimetry)により得られたデータから一定温度における所定の反応率に到達する時間を求める「小澤(沢)法」とよばれる解析方法が知られている。
本発明者は、半導体装置の製造方法に用いられる半導体用接着剤に対して、小澤法を適用することで検討を行った。その結果、本発明者は、最低溶融粘度と小澤法によって求めた260℃で反応率40%に達する所要時間とが所定範囲を満たす半導体用接着剤は、ペリフェラル部に突起電極を有する半導体チップを用いた場合のみならず、ペリフェラル部とペリフェラル部より内側の面内にも突起電極を有する半導体チップを用いた場合でもボイドを充分に除去するに至った。
本発明の半導体用接着剤は、半田からなる先端部を有する突起電極がペリフェラル部及び該ペリフェラル部より内側の半導体チップ面内に形成された半導体チップを、半導体用接着剤を介して基板上に位置合わせする工程1と、前記半導体チップを半田溶融点以上の温度に加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させるとともに、前記半導体用接着剤を仮接着させる工程2と、前記半導体用接着剤を加圧雰囲気下で加熱してボイドを除去する工程3とを有する半導体装置の製造方法に用いられるものである。
本発明の半導体用接着剤が用いられる半導体装置の製造方法では、まず、半田からなる先端部を有する突起電極がペリフェラル部及び該ペリフェラル部より内側の半導体チップ面内に形成された半導体チップを、半導体用接着剤を介して基板上に位置合わせする工程1を行う。
上記位置合わせする工程1では、一般的に、フリップチップボンダ等の実装用装置を用いて、半導体チップの突起電極、基板の電極部、並びに、半導体チップ及び基板上に設けられたアライメントマークの位置をカメラに認識させることで、X、Y方向及び回転方向(θ方向)に自動的に位置あわせを行う。
上記半導体チップとして、例えば、シリコン、ガリウム砒素等の半導体からなり、半田からなる先端部を有する突起電極がペリフェラル部に加えて、ペリフェラル部より内側の面内にも存在する半導体チップが挙げられる。なお、半田からなる先端部を有する突起電極は、先端部が半田からなっていれば、突起電極の一部が半田からなっていても、突起電極全体が半田からなってもよい。
上記半導体用接着剤を供給する方法は特に限定されず、例えば、フィルム状の接着剤を基板上又は半導体チップ上に貼付する方法、ペースト状の接着剤をシリンジに充填し、シリンジ先端に精密ノズルを取り付けて、ディスペンサ装置を用いて基板上に吐出する方法等が挙げられる。
また、予めウエハにフィルム状の接着剤を常圧ラミネート、真空ラミネート等により貼付したり、ペースト状の接着剤をスピンコート法等により塗布又は印刷して塗膜を形成したりした後、ブレードダイシング、レーザーダイシング等により半導体チップに個片化する方法を用いることもできる。常圧ラミネートでは空気が巻き込まれる場合があるが、ボイドを除去する工程3と同様の加圧オーブン(例えば、PCO−083TA(NTTアドバンステクノロジ社製))等を用いて接着剤を加圧雰囲気下で加熱して、ボイドを除去してもよい。
本発明の半導体用接着剤が用いられる半導体装置の製造方法では、次いで、上記半導体チップを半田溶融点以上の温度に加熱して、上記半導体チップの突起電極と上記基板の電極部とを溶融接合させるとともに、上記半導体用接着剤を仮接着させる工程2を行う。
上記半導体用接着剤を仮接着させる工程2もまた、一般的に、フリップチップボンダ等の実装用装置を用いて行われる。
半田溶融点は、通常、215〜235℃程度である。上記半田溶融点以上の温度の好ましい下限は240℃、好ましい上限は300℃である。温度が240℃未満であると、突起電極が充分に溶融せず、電極接合が形成されないことがある。温度が300℃を超えると、半導体用接着剤から揮発成分が発生してボイドを増加させることがある。また、半導体用接着剤の硬化が進行してしまい、ボイドを除去する工程3において半導体用接着剤の流動性が低下し、ボイドを充分に除去できないことがある。
上記半導体チップを半田溶融点以上の温度に加熱する時間(保持時間)は、好ましい下限が0.1秒、好ましい上限が3秒である。保持時間が0.1秒未満であると、突起電極が充分に溶融せず、電極接合が形成されないことがある。保持時間が3秒を超えると、半導体用接着剤から揮発成分が発生してボイドを増加させることがある。また、半導体用接着剤の硬化が進行してしまい、ボイドを除去する工程3において半導体用接着剤の流動性が低下し、ボイドを充分に除去できないことがある。
上記半導体用接着剤を仮接着させる工程2では、上記半導体チップに対して圧力をかけることが好ましい。圧力は、電極接合が形成される圧力であれば特に限定されないが、0.3〜3MPaが好ましい。
本発明の半導体用接着剤が用いられる半導体装置の製造方法では、次いで、上記半導体用接着剤を加圧雰囲気下で加熱してボイドを除去する工程3を行う。
加圧雰囲気下とは、常圧(大気圧)より高い圧力雰囲気下を意味する。上記ボイドを除去する工程3では、ボイドを単に成長させないだけではなく、積極的に除去できるものと考えられることから、本発明の半導体用接着剤が用いられる半導体装置の製造方法では、仮に半導体用接着剤に空気が巻き込まれた場合であってもボイドを除去することができる。
上記半導体用接着剤を加圧雰囲気下で加熱する方法として、例えば、加圧オーブン(例えば、PCO−083TA(NTTアドバンステクノロジ社製))を用いる方法等が挙げられる。
上記加圧オーブンの圧力の好ましい下限は0.1MPa、好ましい上限は10MPaである。圧力が0.1MPa未満であると、ボイドを充分に除去できないことがある。圧力が10MPaを超えると、半導体用接着剤自体の変形が生じ、半導体装置の信頼性に悪影響を及ぼすことがある。圧力のより好ましい下限は0.3MPa、より好ましい上限は1MPaである。
上記半導体用接着剤を加圧雰囲気下で加熱する際の加熱温度の好ましい下限は60℃、好ましい上限は150℃である。ただし、上記半導体用接着剤を加圧雰囲気下で加熱する際には、一定温度及び一定圧力で保持してもよいし、昇温及び/又は昇圧しながら段階的に温度及び/又は圧力を変化させてもよい。
また、ボイドをより確実に除去するためには、上記半導体用接着剤を加圧雰囲気下で加熱する際の加熱時間は、10分以上であることが好ましい。
本発明の半導体用接着剤が用いられる半導体装置の製造方法では、ボイドを除去する工程3を行った後、半導体用接着剤を完全に硬化させる工程4を行ってもよい。
上記半導体用接着剤を完全に硬化させる方法として、例えば、ボイドを除去する工程3を行った後、加圧雰囲気下でそのまま温度を上げて半導体用接着剤を完全に硬化させる方法、常圧下で半導体用接着剤を加熱して完全に硬化させる方法等が挙げられる。上記半導体用接着剤を完全に硬化させる際の加熱温度は特に限定されないが、150〜200℃程度が好ましい。
本発明の半導体用接着剤は、80〜200℃における最低溶融粘度が1000Pa・s以下、小澤法によって求めた260℃で反応率40%に達する所要時間が8秒以上である。
最低溶融粘度と小澤法によって求めた260℃で反応率40%に達する所要時間とが、上記範囲を満たす半導体用接着剤は、硬化速度(反応速度)が比較的遅く反応速度の温度依存性が小さいため、半導体用接着剤を仮接着させる工程2において突起電極を接合させる際の熱履歴を経ても硬化が極力抑えられ、かつ、硬化のバラつきが少ない半導体用接着剤であるといえる。このような半導体用接着剤は、ペリフェラル部に突起電極を有する半導体チップを用いた場合のみならず、ペリフェラル部とペリフェラル部より内側の面内にも突起電極を有する半導体チップを用いた場合でもボイドを充分に除去することができる。
なお、最低溶融粘度は、レオメーター測定によって求められるものであり、レオメーター測定は、回転式レオメーター装置(例えば、VAR−100(レオロジカ社製))を用いて行うことができ、溶融粘度とは、昇温速度5℃/分、周波数1Hz、歪み1%で測定した値を意味する。
また、小澤法は、反応速度解析ソフト(例えば、エスアイアイ・ナノテクノロジー社製)を用いて行うことができ、下記に示す解析方法を意味する。
まず、試料について昇温速度の異なる示差走査熱量測定を3回以上行い、温度Tの逆数と、昇温速度Bの対数(logB)とをプロットする。得られた直線の傾きから、下記式(1)にもとづいて、活性化エネルギーΔEを算出する。次いで、活性化エネルギーΔEから、下記式(2)の定温劣化式にもとづいて、260℃4秒及び260℃6秒保持した場合の反応率を算出する。算出した4秒保持した場合の反応率と6秒保持した場合の反応率とに基づき、260℃で反応率40%に達する所要時間を算出する。示差走査熱量測定は、DSC装置(例えば、DSC6220(エスアイアイ・ナノテクノロジー社製))を用いて行うことができる。(小澤丈夫,熱測定1,2(1974)、及び、T.Ozawa,Bull.Chem.Soc.Japan 38,1881(1965)参照。)
Figure 0005788107
式(2)中、τは定温劣化時間を表す。
本発明の半導体用接着剤は、80〜200℃における最低溶融粘度が1000Pa・s以下である。最低溶融粘度が1000Pa・sを超えると、ボイドを除去する工程3において半導体用接着剤の流動性が低下し、硬化速度が上記範囲内であってもボイドを充分に除去することができない。より好ましい上限は400Pa・s以下である。
本発明の半導体用接着剤の80〜200℃における最低溶融粘度の下限は特に限定されないが、好ましい下限は10Pa・sである。最低溶融粘度が10Pa・s未満であると、フィレットのはみ出しが多すぎて、他デバイスを汚染してしまうことがある。
本発明の半導体用接着剤は、小澤法によって求めた260℃で反応率40%に達する所要時間が8秒以上である。反応率40%に達する時間が8秒未満となると、最低溶融粘度が上記範囲内であっても、半導体用接着剤の硬化を抑制することができず、ボイドを除去する工程3においてボイドを充分に除去することができない。また、反応率40%に達する時間が8秒未満となると、ペリフェラル部より内側の面内の突起電極が樹脂流動に悪影響を及ぼし、ボイドを除去する工程3において特徴的なボイドが残ってしまう可能性がある。
本発明の半導体用接着剤は、フィルム状であってもペースト状であってもよく、少なくとも熱硬化性樹脂と熱硬化剤とを含有することが好ましい。本発明の半導体用接着剤は、更に、硬化促進剤を含有することが好ましい。
反応速度は反応系の濃度にも依存することから、例えば、各成分の含有量、特に硬化促進剤の添加量を調整することによって、半導体用接着剤の反応率40%に達する時間を上記範囲に調整することができる。具体的には、硬化促進剤の添加量が多いほど反応速度が上がり、少ないほど反応速度が落ちる傾向がある。ただし、適切な硬化促進剤の添加量は個々の反応系によって異なることから、半導体用接着剤の反応率40%に達する時間を上記範囲に調整するために、各成分の含有量を適宜調整する必要がある。
また、半導体用接着剤の最低溶融粘度は、例えば、熱硬化性樹脂、熱硬化剤、無機フィラー等の含有量を調整することによって、上記範囲に調整することができる。本発明の半導体用接着剤は、最低溶融粘度を上記範囲に調整しやすいことから、エポキシ樹脂、側鎖にエポキシ基を有するアクリル樹脂、熱硬化剤及び無機フィラーを含有することが好ましい。
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。なかでも、半導体用接着剤の反応率40%に達する時間を上記範囲に調整しやすい点、また、硬化物の物性等の点から、エポキシ樹脂が好ましい。
上記エポキシ樹脂は、官能基濃度が低い、即ち、エポキシ当量が高いことが好ましい。エポキシ当量が高いエポキシ樹脂は、熱硬化剤との反応確率が低く反応性が低いため、このようなエポキシ樹脂を用いることで、半導体用接着剤の反応率40%に達する時間を上記範囲に調整しやすくなる。上記エポキシ樹脂は、エポキシ当量が200以上であることがより好ましく、250以上であることが更に好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールA型、ビスフェノールF型、ビスフェノールAD型、ビスフェノールS型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、シクロペンタジエン型又はジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、NBR変性エポキシ樹脂、CTBN変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、嵩高い構造を有するシクロペンタジエン型又はジシクロペンタジエン型エポキシ樹脂が好ましい。シクロペンタジエン型又はジシクロペンタジエン型エポキシ樹脂は、立体障害が大きく反応性が低いため、このようなエポキシ樹脂を用いることで、半導体用接着剤の反応率40%に達する時間を上記範囲に調整しやすくなる。これらのエポキシ樹脂は、単独で用いてもよく、2種以上を併用してもよい。
上記エポキシ樹脂は、常温で液状のエポキシ樹脂であっても、常温で固体のエポキシ樹脂であってもよく、これらを適宜組み合わせて用いてもよい。
上記常温で液状のエポキシ樹脂のうち、市販品として、例えば、EPICLON 840、840−S、850、850−S、EXA−850CRP(以上、DIC社製)等のビスフェノールA型エポキシ樹脂、EPICLON 830、830−S、EXA−830CRP(以上、DIC社製)等のビスフェノールF型エポキシ樹脂、EPICLON HP−4032、HP−4032D(以上、DIC社製)等のナフタレン型エポキシ樹脂、EPICLON EXA−7015(DIC社製)、EX−252(ナガセケムテックス社製)等の水添ビスフェノールA型エポキシ樹脂、EX−201(ナガセケムテックス社製)等のレゾルシノール型エポキシ樹脂等が挙げられる。
上記常温で固体のエポキシ樹脂のうち、市販品として、例えば、EPICLON 860、10550、1055(以上、DIC社製)等のビスフェノールA型エポキシ樹脂、EPICLON EXA−1514(DIC社製)等のビスフェノールS型エポキシ樹脂、EPICLON HP−4700、HP−4710、HP−4770(以上、DIC社製)等のナフタレン型エポキシ樹脂、EPICLON HP−7200シリーズ(DIC社製)等のジシクロペンタジエン型エポキシ樹脂、EPICLON HP−5000、EXA−9900(以上、DIC社製)等のクレゾールノボラック型エポキシ樹脂等が挙げられる。
上記熱硬化剤は特に限定されず、従来公知の熱硬化剤を上記熱硬化性樹脂に合わせて適宜選択することができる。上記熱硬化性樹脂としてエポキシ樹脂を用いる場合、上記熱硬化剤として、例えば、酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの熱硬化剤は、単独で用いてもよく、2種以上を併用してもよい。なかでも、硬化物の物性等に優れることから、酸無水物系硬化剤が好ましい。
上記酸無水物系硬化剤のうち、市販品として、例えば、YH−306、YH−307(以上、三菱化学社製、常温(25℃)で液状)、YH−309(三菱化学社製、酸無水物系硬化剤、常温(25℃)で固体)等が挙げられる。
上記熱硬化剤の含有量は特に限定されず、上記熱硬化性樹脂としてエポキシ樹脂を用い、エポキシ基と等量反応する熱硬化剤を用いる場合、上記熱硬化剤の含有量は、半導体用接着剤中に含まれるエポキシ基の総量に対する好ましい下限が60当量、好ましい上限が110当量である。含有量が60当量未満であると、半導体用接着剤を充分に硬化させることができないことがある。含有量が110当量を超えても、特に半導体用接着剤の硬化性には寄与せず、過剰な熱硬化剤が揮発することによってボイドの原因となることがある。含有量のより好ましい下限は70当量、より好ましい上限は100当量である。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、3級アミン系硬化促進剤等が挙げられる。なかでも、半導体用接着剤の反応率40%に達する時間を上記範囲に調整しやすい点、また、硬化物の物性等の調整をするための反応系の制御をしやすい点から、イミダゾール系硬化促進剤が好ましい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、フジキュアー7000(T&K TOKA社製、常温(25℃)で液状)、イミダゾールの1位をシアノエチル基で保護した1−シアノエチル−2−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤(商品名「2MA−OK」、四国化成工業社製、常温(25℃)で固体)、2MZ、2MZ−P、2PZ、2PZ−PW、2P4MZ、C11Z−CNS、2PZ−CNS、2PZCNS−PW、2MZ−A、2MZA−PW、C11Z−A、2E4MZ−A、2MAOK−PW、2PZ−OK、2MZ−OK、2PHZ、2PHZ−PW、2P4MHZ、2P4MHZ−PW、2E4MZ・BIS、VT、VT−OK、MAVT、MAVT−OK(以上、四国化成工業社製)等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化促進剤の含有量は特に限定されないが、熱硬化剤100重量部に対する好ましい下限が1重量部、好ましい上限が50重量部であり、より好ましい下限は2重量部、より好ましい上限は30重量部である。含有量が2重量部未満であると、半導体用接着剤の熱硬化のために高温で長時間の加熱を必要とすることがある。含有量が50重量部を超えると、半導体用接着剤の貯蔵安定性が不充分となったり、過剰な硬化促進剤が揮発することによってボイドの原因となったりすることがある。
本発明の半導体用接着剤は、フィルム状の接着剤である場合には、更に、高分子量化合物を含有することが好ましい。上記高分子量化合物を用いることで、半導体用接着剤に製膜性、可撓性等を付与するとともに、半導体用接着剤の硬化物に強靭性を持たせ、高い接合信頼性を確保することができる。
上記高分子量化合物は特に限定されず、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の公知の高分子量化合物が挙げられる。なかでも、エポキシ基を有する高分子量化合物が好ましい。
上記エポキシ基を有する高分子量化合物を添加することで、半導体用接着剤の硬化物は、優れた可撓性を発現する。即ち、半導体用接着剤の硬化物は、上記熱硬化性樹脂としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子量化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性及び高い導通信頼性を発現することとなる。
上記エポキシ基を有する高分子量化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子量化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子量化合物は、単独で用いてもよく、2種以上を併用してもよい。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物の重量平均分子量の好ましい下限は1万、好ましい上限は100万である。重量平均分子量が1万未満であると、半導体用接着剤の製膜性が不充分となったり、半導体用接着剤の硬化物の可撓性が充分に向上しなかったりすることがある。重量平均分子量が100万を超えると、位置合わせする工程1において半導体用接着剤を一定の厚みに供給することが困難となったり、ボイドを除去する工程3において半導体用接着剤の溶融粘度が高くなりすぎて流動性が低下し、ボイドを充分に除去できなかったりすることがある。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物は、官能基濃度が低い、即ち、エポキシ当量が高いことが好ましい。エポキシ当量が高い高分子量化合物は、反応性が低いため、このような高分子量化合物を用いることで、半導体用接着剤の反応率40%に達する時間を上記範囲に調整しやすくなる。上記エポキシ基を有する高分子量化合物は、エポキシ当量が200以上であることがより好ましく、250以上であることが更に好ましい。
本発明の半導体用接着剤における上記高分子量化合物の含有量は特に限定されないが、好ましい下限は3重量%、好ましい上限は30重量%である。含有量が3重量%未満であると、熱ひずみに対する充分な信頼性が得られないことがある。含有量が30重量%を超えると、半導体用接着剤の耐熱性が低下することがある。
本発明の半導体用接着剤は、更に、無機フィラーを含有することが好ましい。
上記無機フィラーは特に限定されず、例えば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素、窒化珪素、炭化珪素、酸化マグネシウム、酸化亜鉛等が挙げられる。なかでも、流動性に優れることから球状シリカが好ましく、メチルシランカップリング剤、フェニルシランカップリング剤等で表面処理された球状シリカがより好ましい。表面処理された球状シリカを用いることで、半導体用接着剤の増粘を抑えることができ、ボイドを除去する工程3において極めて効率的にボイドを除去することができる。
上記無機フィラーの平均粒子径は特に限定されないが、半導体用接着剤の透明性、流動性、接合信頼性等の観点から、0.01〜1μm程度が好ましい。
本発明の半導体用接着剤は、必要に応じて、更に、希釈剤、チキソトロピー付与剤、溶媒、無機イオン交換体、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤、密着性付与剤、ゴム粒子等の応力緩和剤等のその他の添加剤を含有してもよい。
本発明の半導体用接着剤を製造する方法は特に限定されず、ペースト状の接着剤である場合、例えば、熱硬化性樹脂及び熱硬化剤に、必要に応じて硬化促進剤、高分子量化合物、無機フィラー及びその他の添加剤を所定量配合して混合する方法が挙げられる。上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー、ビーズミル、ホモジナイザー等を使用する方法が挙げられる。また、フィルム状の接着剤である場合、例えば、同様の材料を溶媒に所定量添加して接着剤溶液を調製し、接着剤溶液を離型PETフィルム上に塗工し、接着剤溶液を乾燥させる方法が挙げられる。フィルム状の接着剤である場合、本発明の半導体用接着剤の厚みは特に限定されないが、10〜50μmが好ましく、10〜40μmがより好ましい。
本発明によれば、ペリフェラル部に突起電極を有する半導体チップのみならず、ペリフェラル部とペリフェラル部より内側の面内とに突起電極を有する半導体チップを用いても、ボイドを充分に抑制することができる半導体用接着剤を提供することができる。
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
(実施例1〜4及び比較例1〜7)
(1)接着剤の製造
表1に記載した配合組成に従って下記に示す材料を溶媒(メチルエチルケトン)に加え、ホモディスパーを用いて攪拌混合して接着剤溶液を製造した。得られた接着剤溶液を、アプリケーターを用いて離型PETフィルム上に乾燥後の厚みが40μmとなるように塗工し、接着剤溶液を乾燥させて、フィルム状の接着剤を製造した。使用時まで、離型PETフィルム上に形成された接着剤層の表面に、別の離型PETフィルム(保護フィルム)を貼り付けて保護した。
・HP−7200HH(ジシクロペンタジエン型エポキシ樹脂、エポキシ当量280、DIC社製)
・EP−4088S(ジシクロペンタジエン型エポキシ樹脂、エポキシ当量170、アデカ社製)
・YH−309(酸無水物系硬化剤、三菱化学社製)
・フジキュアー7000(イミダゾール系硬化促進剤、T&K TOKA社製)
・2MZA−PW(イミダゾール系硬化促進剤、四国化成工業社製)
・G−2050M(グリシジル基含有アクリル樹脂、エポキシ当量340、日油社製)
・G−0250SP(グリシジル基含有アクリル樹脂、エポキシ当量310、日油社製)
・YA050C−SP5(シリカフィラー、アドマテックス社製)
・KBE−402(3−グリシドキシプロピルメチルジエトキシシラン、信越化学工業社製)
(2)最低溶融粘度の測定
得られた接着剤について、回転式レオメーター装置(VAR−100、レオロジカ社製)を用い、昇温速度5℃/分、周波数1Hz、歪み1%で「80℃〜200℃における最低溶融粘度」を測定した。
(3)示差走査熱量の測定
得られた接着剤について、昇温速度1、2、5、10℃/minの4条件で示差走査熱量測定を行い、温度Tの逆数と、昇温速度Bの対数(logB)とをプロットした。得られた直線の傾きから、上記式(1)にもとづいて、活性化エネルギーΔEを算出した。次いで、活性化エネルギーΔEから、上記式(2)の定温劣化式にもとづいて、260℃4秒及び260℃6秒保持した場合の反応率を算出した。
なお、示差走査熱量計(DSC6220、日立ハイテクノロジー社製)及び反応速度解析ソフト(エスアイアイ・ナノテクノロジー社製)を使用した。
算出した4秒保持した場合の反応率と6秒保持した場合の反応率とに基づき、「260℃で反応率40%に達する所要時間」を算出した。
(4)半導体装置の製造
(4−1)半導体チップを接着剤を介して基板上に位置合わせする工程1、及び、基板及び半導体チップに接着剤を仮接着させる工程2
半田からなる先端部を有する突起電極がペリフェラル部とペリフェラル部より内側の半導体チップ面内とに形成された半導体チップと、Cu/Solder電極を有する基板とを用意した。接着剤の片面の保護フィルムを剥がし、真空ラミネーター(ATM−812M、タカトリ社製)を用いて、ステージ温度60℃、真空度100Paで半導体チップ上に貼付した。
次いで、フリップチップボンダ(FC−3000S、東レエンジニアリング社製)を用いて、半導体チップを、接着剤を介して基板上に位置合わせし(工程1)、ボンディングステージ温度100℃の条件下で、160℃接触で290℃まで昇温し、0.96MPaで2.4秒間荷重をかけ、半導体チップの突起電極と基板の電極部とを溶融接合させるとともに、接着剤を仮接着させた(工程2)。
(4−2)ボイドを除去する工程3
得られた仮接着体を、加圧オーブン(VFS、APT社製)に投入し、以下の加圧、加熱条件により接着剤を加圧雰囲気下で加熱してボイドを除去するとともに(工程3)、接着剤を完全に硬化させて、半導体装置を得た。
<加圧、加熱条件>
STEP1:30℃から100℃まで20分で一定昇温、0.8MPa
STEP2:100℃で60分保持、0.8Pa
STEP3:100℃から180℃まで一定昇温、0.8MPa
STEP4:180℃で10分保持、0.8MPa
STEP5:180℃から30℃まで20分で降温、0.8MPa
<評価>
実施例及び比較例で得られた半導体装置について、以下の評価を行った。結果を表1に示した。
ボイドの有無
超音波探査映像装置(C−SAM D9500、日本バーンズ社製)を用いて、ボイドを除去する工程3の前後における半導体装置を観察し、ボイドの有無を評価した。半導体チップの接着面積に対するボイド発生部分の面積が1%未満であった場合を良品(〇)、1%以上であった場合を不良品(×)とした。なお、良品か不良品かの判断は、n数を5個として、半導体チップの接着面積に対するボイド発生部分の面積が最も小さかった半導体装置について行った。また、n数を5個として良品率(x/5)を求めた。
Figure 0005788107
本発明によれば、ペリフェラル部のみならず、ペリフェラル部とペリフェラル部より内側の面内とに突起電極を有する半導体チップを用いても、ボイドを充分に抑制することができる半導体用接着剤を提供することができる。

Claims (1)

  1. 半田からなる先端部を有する突起電極がペリフェラル部及び該ペリフェラル部より内側の半導体チップ面内に形成された半導体チップを、半導体用接着剤を介して基板上に位置合わせする工程1と、
    前記半導体チップを半田溶融点以上の温度に0.1〜3秒間加熱して、前記半導体チップの突起電極と前記基板の電極部とを溶融接合させるとともに、前記半導体用接着剤を仮接着させる工程2と、
    前記半導体用接着剤を加圧雰囲気下で加熱してボイドを除去する工程3とを有する半導体装置の製造方法に用いられる半導体用接着剤であって、
    前記半導体用接着剤は、少なくともエポキシ樹脂と熱硬化剤と硬化促進剤を含有し、80〜200℃における最低溶融粘度が1000Pa・s以下であり、小澤法によって求めた260℃で反応率40%に達する所要時間が8秒以上、11.8秒以下である
    ことを特徴とする半導体用接着剤。
JP2014541453A 2013-08-22 2014-08-20 半導体用接着剤 Expired - Fee Related JP5788107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014541453A JP5788107B2 (ja) 2013-08-22 2014-08-20 半導体用接着剤

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013172187 2013-08-22
JP2013172187 2013-08-22
PCT/JP2014/071723 WO2015025867A1 (ja) 2013-08-22 2014-08-20 半導体用接着剤
JP2014541453A JP5788107B2 (ja) 2013-08-22 2014-08-20 半導体用接着剤

Publications (2)

Publication Number Publication Date
JP5788107B2 true JP5788107B2 (ja) 2015-09-30
JPWO2015025867A1 JPWO2015025867A1 (ja) 2017-03-02

Family

ID=52483639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541453A Expired - Fee Related JP5788107B2 (ja) 2013-08-22 2014-08-20 半導体用接着剤

Country Status (5)

Country Link
JP (1) JP5788107B2 (ja)
KR (1) KR20160045628A (ja)
CN (1) CN105308730A (ja)
TW (1) TWI629335B (ja)
WO (1) WO2015025867A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016148121A1 (ja) * 2015-03-19 2016-09-22 ナミックス株式会社 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2017186483A (ja) * 2016-04-08 2017-10-12 積水化学工業株式会社 積層シート、接着層及び金属材付き半導体チップの製造方法、及び半導体装置の製造方法
KR102553619B1 (ko) * 2018-01-30 2023-07-10 가부시끼가이샤 레조낙 접착제 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
KR102555721B1 (ko) * 2018-08-20 2023-07-17 삼성전자주식회사 플립 칩 본딩 방법
JP6691998B1 (ja) * 2019-12-24 2020-05-13 株式会社鈴木 半導体装置の製造方法及び半導体装置の製造装置
KR102485700B1 (ko) * 2020-12-23 2023-01-06 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP4640380B2 (ja) 2007-06-20 2011-03-02 パナソニック株式会社 半導体装置の実装方法
JP5948723B2 (ja) * 2009-10-19 2016-07-06 住友ベークライト株式会社 電子装置の製造方法
US20120199988A1 (en) * 2009-10-19 2012-08-09 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device, electronic device, and apparatus for manufacturing electronic device
JP5842322B2 (ja) * 2010-10-15 2016-01-13 住友ベークライト株式会社 樹脂組成物、及び電子装置の製造方法

Also Published As

Publication number Publication date
WO2015025867A1 (ja) 2015-02-26
CN105308730A (zh) 2016-02-03
TWI629335B (zh) 2018-07-11
KR20160045628A (ko) 2016-04-27
JPWO2015025867A1 (ja) 2017-03-02
TW201510170A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
JP5564151B1 (ja) 半導体装置の製造方法及びフリップチップ実装用接着剤
JP5788107B2 (ja) 半導体用接着剤
JP4922474B2 (ja) 半導体装置
JP5860231B2 (ja) 電子部品用接着剤
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP6009860B2 (ja) 半導体装置の製造方法
JP2010239106A (ja) 半導体チップ接合用接着剤
JP5646021B2 (ja) 半導体パッケージ
JP2013102092A (ja) 半導体装置の製造方法
JP5914226B2 (ja) 半導体装置の製造方法及びフリップチップ実装用接着剤
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP5685030B2 (ja) 電子部品用接着剤
JP5698940B2 (ja) 電子部品用接着剤及び半導体装置の製造方法
JP2014107354A (ja) 半導体装置の製造方法
JP2014107355A (ja) 半導体装置の製造方法
JP5596468B2 (ja) 半導体素子の接合方法
JP2013214619A (ja) 半導体装置の製造方法
JP2012064853A (ja) 半導体素子接合用接着剤及び半導体素子の接合方法
JP2014116503A (ja) 半導体装置の製造方法
JP2014103313A (ja) 半導体接合用フィルム状接着剤及び半導体装置の製造方法
JP2016096305A (ja) 半導体接合用接着剤及び半導体接合用接着フィルム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150728

R151 Written notification of patent or utility model registration

Ref document number: 5788107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees